JP7145819B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP7145819B2
JP7145819B2 JP2019116471A JP2019116471A JP7145819B2 JP 7145819 B2 JP7145819 B2 JP 7145819B2 JP 2019116471 A JP2019116471 A JP 2019116471A JP 2019116471 A JP2019116471 A JP 2019116471A JP 7145819 B2 JP7145819 B2 JP 7145819B2
Authority
JP
Japan
Prior art keywords
gas
film
etching
mask
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019116471A
Other languages
English (en)
Other versions
JP2021002618A5 (ja
JP2021002618A (ja
Inventor
翔 熊倉
聡 大内田
幕樹 戸村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019116471A priority Critical patent/JP7145819B2/ja
Priority to CN202010541013.5A priority patent/CN112133629A/zh
Priority to US16/902,209 priority patent/US11139169B2/en
Priority to KR1020200072888A priority patent/KR20210000274A/ko
Publication of JP2021002618A publication Critical patent/JP2021002618A/ja
Publication of JP2021002618A5 publication Critical patent/JP2021002618A5/ja
Application granted granted Critical
Publication of JP7145819B2 publication Critical patent/JP7145819B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本開示は、エッチング方法及びエッチング装置に関する。
従来、Ａｒよりも質量の大きい不活性ガス系化学種とハロゲン系化学種とを生成し得るエッチングガスを用いてシリコン系材料層をエッチングする技術がある。
特開平１１－０１６８８５号公報
本開示は、マスク形状を改善できるエッチング方法及びエッチング装置を提供する。
本開示の一態様によるプラズマにより膜をエッチングするエッチング方法は、基板を準備する工程と、エッチング工程と、補正工程とを有する。基板を準備する工程は、第１の膜の上に形成されたマスクを有する基板を準備する。エッチング工程は、Ｘｅ、Ｋｒ又はＲｎを含む第１のガスのプラズマにて、第１の膜に形成されるホール又は溝のアスペクト比が３０以上となるように、第１の膜をエッチングする。補正工程は、第２のガスのプラズマにより、マスクの形状を補正する。
本開示によれば、マスク形状を改善できる。
図１は、本実施形態に係るエッチング装置の一例を示す縦断面図である。 図２は、本実施形態に係るエッチング装置によってエッチングされるウェハの構造の一例を示す図である。 図３は、本実施形態に係るエッチング方法の一例を示すフローチャートである。 図４は、第２のガスを含まない場合におけるマスク形状の変化の実験結果を示す図である。 図５は、第２のガスを含む場合におけるマスク形状の変化の実験結果を示す図である。
以下に、開示するエッチング方法及びエッチング装置の実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により開示技術が限定されるものではない。
従来、Ａｒよりも質量の大きい不活性ガス系化学種とハロゲン系化学種とを生成し得るエッチングガスを用いてシリコン系材料層をエッチングする技術がある。
ところで、Ａｒよりも質量の大きい不活性ガス系化学種、例えばＫｒ、Ｘｅ、Ｒｎ等を用いて、重イオンの異方性を利用してエッチングを行う場合、マスクに大きなダメージが加わり、開口が閉塞するように変形する虞がある。そこで、変形したマスクについて、マスク形状を改善することが期待されている。
［エッチング装置１０の全体構成］
図１は、本実施形態に係るエッチング装置の一例を示す縦断面図である。図１に示すエッチング装置１０は、容量結合型プラズマ処理装置である。エッチング装置１０は、チャンバ１と排気装置２とゲートバルブ３とを備えている。チャンバ１は、例えばアルミニウムから形成されている。チャンバ１は、円筒形に形成され、表面がアルマイト処理（陽極酸化処理）されている。チャンバ１は、電気的に接地されている。チャンバ１の内部には、処理空間５が形成されている。チャンバ１は、処理空間５を外部の雰囲気から隔離している。チャンバ１には、排気口６と開口部７とがさらに形成されている。排気口６は、チャンバ１の底面に形成されている。開口部７は、チャンバ１の側壁に形成されている。排気装置２は、排気口６を介してチャンバ１の処理空間５に接続されている。排気装置２は、排気口６を介して処理空間５から気体を排気する。ゲートバルブ３は、開口部７を開放したり、開口部７を閉鎖したりする。
エッチング装置１０は、載置台８をさらに備えている。載置台８は、処理空間５に配置され、チャンバ１の底部に設置されている。載置台８は、支持台１１と静電チャック１２とを備えている。支持台１１は、アルミニウムＡｌ、チタンＴｉ、炭化ケイ素ＳｉＣに例示される導体から形成されている。支持台１１は、チャンバ１に支持されている。支持台１１の内部には、冷媒流路１４が形成されている。静電チャック１２は、支持台１１の上側に配置され、支持台１１に支持されている。静電チャック１２は、静電チャック本体１５とチャック電極１６とを備えている。静電チャック本体１５は、絶縁体で形成されている。静電チャック１２は、静電チャック本体１５の内部にチャック電極１６が埋め込まれることにより形成されている。エッチング装置１０は、直流電圧源１７をさらに備えている。直流電圧源１７は、チャック電極１６に電気的に接続され、チャック電極１６に直流電流を供給する。
エッチング装置１０は、チラー２１と冷媒入口配管２２と冷媒出口配管２３とをさらに備えている。チラー２１は、冷媒入口配管２２と冷媒出口配管２３とを介して冷媒流路１４に接続されている。チラー２１は、冷却水やブラインに例示される冷却媒体を冷却し、その冷却された冷却媒体を、冷媒入口配管２２と冷媒出口配管２３とを介して冷媒流路１４に循環させ、載置台８の静電チャック１２を冷却する。
エッチング装置１０は、伝熱ガス供給源２５と伝熱ガス供給ライン２６とをさらに備えている。伝熱ガス供給ライン２６は、一端が静電チャック１２の上面に形成されるように、形成されている。伝熱ガス供給源２５は、ヘリウムガスＨｅやアルゴンガスＡｒに例示される伝熱ガスを伝熱ガス供給ライン２６に供給し、載置台８に載置されるウェハ２７と静電チャック１２との間に伝熱ガスを供給する。
エッチング装置１０は、ガスシャワーヘッド３１とシールドリング３２とをさらに備えている。ガスシャワーヘッド３１は、導体で形成され、円板状に形成されている。ガスシャワーヘッド３１は、載置台８に対向するように、かつ、ガスシャワーヘッド３１の下面に沿う平面が載置台８の上面に沿う平面に対して概ね平行であるように、配置されている。ガスシャワーヘッド３１は、さらに、チャンバ１の天井部に形成される開口を閉塞するように、配置されている。シールドリング３２は、絶縁体から形成され、リング状に形成されている。シールドリング３２は、ガスシャワーヘッド３１の周縁部を被覆している。ガスシャワーヘッド３１は、ガスシャワーヘッド３１とチャンバ１とが絶縁されるように、シールドリング３２を介してチャンバ１に支持されている。ガスシャワーヘッド３１は、電気的に接地されている。なお、ガスシャワーヘッド３１は、可変直流電源が接続されて、所定の直流電圧が印加されてもよい。
ガスシャワーヘッド３１には、センタ側拡散室３３とエッジ側拡散室３４とガス導入口３５と複数のガス供給孔３６とが形成されている。センタ側拡散室３３は、ガスシャワーヘッド３１の内部のうちの中央に形成されている。エッジ側拡散室３４は、ガスシャワーヘッド３１の内部のうちのエッジ側に形成され、ガスシャワーヘッド３１の縁とセンタ側拡散室３３との間に形成されている。ガス導入口３５は、ガスシャワーヘッド３１のうちのセンタ側拡散室３３とエッジ側拡散室３４とより上側に形成され、センタ側拡散室３３とエッジ側拡散室３４とにそれぞれ連通している。複数のガス供給孔３６は、ガスシャワーヘッド３１のうちのセンタ側拡散室３３とエッジ側拡散室３４とより下側に形成され、センタ側拡散室３３とエッジ側拡散室３４とに連通し、処理空間５に連通している。
エッチング装置１０は、処理ガス供給源３７をさらに備えている。処理ガス供給源３７は、ガス導入口３５に接続されている。処理ガス供給源３７は、所定の処理ガスをガス導入口３５に供給する。処理ガスは、複数のガスを含有している。処理ガスは、例えば、フッ素含有ガスと、Ｘｅ、ＫｒまたはＲｎを含む希ガス含有ガスとの混合ガスである。また、処理ガスは、例えば、酸素含有ガスをさらに含む。また、処理ガスは、さらに、所定の化合物が添加されていてもよい。その化合物としては、水素、窒素、塩素を含有する化合物が挙げられる。
載置台８の支持台１１は、下部電極として利用され、ガスシャワーヘッド３１は、上部電極として利用される。エッチング装置１０は、電力供給装置４１をさらに備えている。電力供給装置４１は、第１高周波電源４２と第１整合器４３と第２高周波電源４４と第２整合器４５とを備えている。第１高周波電源４２は、第１整合器４３を介して載置台８に接続されている。第１高周波電源４２は、第１周波数（たとえば、４０ＭＨｚ）の第１高周波を所定の電力で載置台８の支持台１１に供給する。第１整合器４３は、第１高周波電源４２の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第１整合器４３は、処理空間５にプラズマが生成されているときに第１高周波電源４２の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
第２高周波電源４４は、第２整合器４５を介して載置台８に接続されている。第２高周波電源４４は、第１周波数よりも低い第２周波数（たとえば、０．４ＭＨｚ）の第２高周波を所定の電力で載置台８に供給する。第２整合器４５は、第２高周波電源４４の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第２整合器４５は、処理空間５にプラズマが生成されているときに第２高周波電源４４の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。なお、本実施形態では、第１高周波と第２高周波とは、載置台８に印加されるが、ガスシャワーヘッド３１に印加されてもよい。
エッチング装置１０は、制御部５０を更に備え得る。制御部５０は、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり得る。制御部５０は、エッチング装置１０の各部を制御する。制御部５０では、入力装置を用いて、オペレータがエッチング装置１０を管理するためにコマンドの入力操作等を行うことができる。また、制御部５０では、表示装置により、エッチング装置１０の稼働状況を可視化して表示することができる。さらに、制御部５０の記憶部には、エッチング装置１０で実行される各種処理をプロセッサにより制御するための制御プログラム、及び、レシピデータが格納されている。制御部５０のプロセッサが制御プログラムを実行して、レシピデータに従ってエッチング装置１０の各部を制御することにより、所望の処理がエッチング装置１０で実行される。
例えば、制御部５０は、後述するエッチング方法を行うようにエッチング装置１０の各部を制御する。詳細な一例を挙げると、制御部５０は、第１の膜の上に形成されたマスクを有する基板を準備する工程を実行する。制御部５０は、Ｘｅ、ＫｒまたはＲｎを含む第１のガスのプラズマにて、第１の膜に形成されるホール又は溝のアスペクト比が３０以上となるように、第１の膜をエッチングするエッチング工程を実行する。制御部５０は、第２のガスのプラズマにより、マスクの形状を補正する補正工程を実行する。ここで、エッチング工程及び補正工程は、例えば、第１の膜を有する被処理体の温度が－７０℃～１００℃の範囲で実行される。また、エッチング工程と補正工程とは、少なくとも１回以上交互に繰り返されてもよい。
［ウェハ２７の構成］
図２は、本実施形態に係るエッチング装置によってエッチングされるウェハの構造の一例を示す図である。
ウェハ２７は、例えば図２に示すように、第１の膜２０２をシリコン基板２０１上に有する。また、第１の膜２０２上には、所定パターンの開口を有するマスク２０３が形成されている。
第１の膜２０２は、例えば、シリコン窒化膜、又は、シリコン酸化膜とシリコン窒化膜とが交互に積層された多層膜であるＯＮＯＮ膜である。つまり、第１の膜２０２は、ナイトライドを含む膜である。また、第１の膜２０２は、例えば、シリコン酸化膜であってもよい。すなわち、第１の膜２０２は、Ｓｉ３Ｎ４及びＳｉＯ２のうち少なくともいずれか１つを含む膜であってもよい。
マスク２０３は、例えば、アモルファスカーボン（ａＣ、ａ－Ｃ：Ｈ、ｔａ－Ｃ）の膜である。また、マスク２０３は、例えば、Ｗ、Ｔｉ、ＴｉＮ、ＴｉＯ２、ＷＣといったメタル系の膜であってもよい。
［エッチング方法］
次に、本実施形態に係るエッチング方法について説明する。図３は、本実施形態に係るエッチング方法の一例を示すフローチャートである。
本実施形態に係るエッチング方法では、まず、制御部５０は、ゲートバルブ３を制御することにより、開口部７を開放する。被処理体となるウェハ２７は、開口部７が開放されているときに、開口部７を介してチャンバ１の処理空間５に搬入され、載置台８に載置される。制御部５０は、ウェハ２７が載置台８に載置された後に、直流電圧源１７を制御することにより、チャック電極１６に直流電圧を印加する。ウェハ２７は、直流電圧がチャック電極１６に印加されるときに、クーロン力により静電チャック１２に保持される。制御部５０は、さらに、ゲートバルブ３を制御することにより、開口部７を閉鎖する。制御部５０は、開口部７が閉鎖されているときに、排気装置２を制御することにより、処理空間５の雰囲気が所定の真空度になるように、処理空間５から気体を排気する。
制御部５０は、ウェハ２７が静電チャック１２に保持されているときに、伝熱ガス供給源２５を制御することにより、伝熱ガスを伝熱ガス供給ライン２６に供給し、伝熱ガスを静電チャック１２とウェハ２７との間に供給する。制御部５０は、さらに、チラー２１を制御することにより、所定の温度に冷却された冷媒を冷媒流路１４に循環させ、静電チャック１２を冷却する。このとき、ウェハ２７は、静電チャック１２とウェハ２７との間に供給される伝熱ガスを介して、静電チャック１２からウェハ２７に伝熱されることにより、ウェハ２７の温度が所定の温度範囲に含まれるように、温度調整される。
制御部５０は、ウェハ２７の温度が所定の温度に調整されているときに、処理ガス供給源３７を制御することにより、所定の組成の処理ガスをガス導入口４６に供給する。処理ガスは、ガス導入口４６に供給された後に、センタ側拡散室３３とエッジ側拡散室３４とに供給され、センタ側拡散室３３とエッジ側拡散室３４とで拡散される。処理ガスは、センタ側拡散室３３とエッジ側拡散室３４とで拡散された後に、複数のガス供給孔３６を介してチャンバ１の処理空間５にシャワー状に供給され、処理空間５に充填される。つまり、制御部５０は、処理ガスとして、エッチングガスである第１のガス、及び、マスク補正ガスである第２のガスを処理空間５に供給する（ステップＳ１０１）。
制御部５０は、第１高周波電源４２と第２高周波電源４４とを制御することにより、プラズマ励起用の第１高周波とバイアス用の第２高周波とを載置台８に供給する。処理空間５には、載置台８に第１高周波が供給されることにより、プラズマが発生する。プラズマは、載置台８に第２高周波が供給されることにより、ウェハ２７に向かって加速される。ウェハ２７は、処理空間５に発生したプラズマによりエッチングされる。
すなわち、制御部５０は、第１の膜２０２をプラズマによりエッチングするエッチング工程を実行する（ステップＳ１０２）。具体的には、制御部５０は、処理ガスである第１のガス及び第２のガスが充填された処理空間５において、マスク２０３をマスクとして処理ガスのプラズマにより第１の膜２０２をエッチングする。当該エッチング工程では、Ｘｅ、Ｋｒ又はＲｎを含む第１のガスのプラズマにて、第１の膜に形成されるホール又は溝のアスペクト比が３０以上となるように、第１の膜をエッチングする。
なお、当該エッチング工程では、第２のガスが第１のガスと同時に処理空間５に供給されているため、第２のガスのプラズマによりマスク２０３の形状を補正する補正工程が同時に実行される。当該エッチング工程に適用される処理条件では、第１のガスとして、例えば、フッ素含有ガスとＸｅ、Ｋｒ又はＲｎ含有ガスとを含む混合ガスが用いられる。また、当該エッチング工程に適用される処理条件では、第２のガスとして、例えば、酸素含有ガスが用いられる。
フッ素含有ガスとしては、例えば、Ｃ４Ｆ８ガス、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス等が用いられる。Ｘｅ、Ｋｒ又はＲｎ含有ガスとしては、Ｘｅ、ＸｅＦ２、ＸｅＦ４、ＸｅＦ６、ＸｅＯ４、ＸｅＯｘ、ＸｅＯ２、ＸｅＯｘＹｙ、ＸｅＯｘＦｙ、ＸｅＣｌ２、ＨＸｅＯＸｅＨ、ＸｅＨ２、Ｋｒ、ＫｒＦ２、Ｒｎ及びＲｎＦ２のうち少なくともいずれか１つを含むガスが用いられる。なお、ＸｅＦ２、ＸｅＦ６、ＸｅＯｘＦｙ、ＫｒＦ２又はＲｎＦ２を含むガスは、フッ素含有ガスでもある。
第２のガスの酸素含有ガスとしては、例えば、Ｏ２ガス、ＣＯ２ガス、ＣＯガス、Ｎ２Ｏガス、ＮＯガス等が用いられる。また、第２のガスは、マスク２０３のアモルファスカーボンを除去可能であるガスであればよく、窒素含有ガスや水素含有ガスであってもよい。窒素含有ガスは、例えば、Ｎ２ガス、Ｎ２Ｏガス、ＮＦ３ガス、ＮＨ３ガス、ＮＯガス等が用いられる。水素含有ガスは、例えば、ＮＨ３ガス、Ｈ２ガス等が用いられる。さらに、第２のガスは、これらの酸素含有ガス、窒素含有ガス及び水素含有ガスのうち、２種類以上のガスの混合ガスであってもよい。なお、第２のガスは、マスク２０３がメタル系の膜である場合、酸素含有ガス、窒素含有ガス及び水素含有ガスに代えて、Ｃｌ２ガス等が用いられる。
制御部５０は、例えば以下の処理条件で、ステップＳ１０２におけるエッチング工程を実行する。
チャンバ１内の圧力：３．３３３Ｐａ（２５ｍＴｏｒｒ）
第１高周波の電力（４０ＭＨｚ）：４．９ｋＷ
第２高周波の電力（４００ｋＨｚ）：７．０４ｋＷ
処理ガス（第１のガス）：Ｃ４Ｆ８、Ｈ２及びＸｅを含む混合ガス
処理ガス（第２のガス）：Ｈ２及びＯ２を含む混合ガス
ウェハの温度：－６０℃
ステップＳ１０２におけるエッチング工程では、第１の膜２０２が第１のガスによってエッチングされる。このとき、マスク２０３の表面の開口部は、Ｘｅ等の重イオンによって変形するが、補正工程の第２のガス（例えばＯ２）によってマスク２０３の開口部の変形部分が削られることでマスク形状が補正される。なお、Ｈ２は、第１のガス及び第２のガスのどちらにも含まれていてもよい。また、Ｈ２は、一方のガスに含まれ、他方のガスに含まれない場合には、補正工程において一方のガスのＨ２の流量を増加させるようにしてもよい。
ここで、処理ガスに第２のガスを含まない場合と、第２のガスを含む場合とにおけるマスク形状の変化の実験結果について説明する。図４は、第２のガスを含まない場合におけるマスク形状の変化の実験結果を示す図である。図５は、第２のガスを含む場合におけるマスク形状の変化の実験結果を示す図である。図４では、処理ガスに第２のガスを含まない場合のマスク２０３の断面形状が示されている。図５では、処理ガスに第２のガスとしてＨ２及びＯ２を含む場合のマスク２０３の断面形状が示されている。
図４及び図５に示した実験結果を参照すると、図４に示すように、処理ガスに第２のガスを含まない場合には、マスク２０３の表面の開口部が閉塞するように変形していた。これに対して、図５に示すように、処理ガスに第２のガスを含む場合には、マスク２０３の開口部の変形部分が削られることでマスク形状が補正され、マスク形状が改善されていた。
図３の説明に戻る。制御部５０は、エッチング工程において、所定の形状が得られたか否かを判定する（ステップＳ１０３）。制御部５０は、所定の形状が得られていないと判定した場合（ステップＳ１０３：Ｎｏ）、処理をステップＳ１０１に戻す。一方、制御部５０は、所定の形状が得られたと判定した場合（ステップＳ１０３：Ｙｅｓ）、処理を終了する。
すなわち、制御部５０は、ウェハ２７がエッチングされた後に、第１高周波電源４２と第２高周波電源４４とを制御することにより、処理空間５に高周波電力が供給されることを停止する。制御部５０は、さらに、直流電圧源１７を制御することにより、チャック電極１６にウェハ２７の吸着時とは正負が逆の直流電圧を印加する。ウェハ２７は、逆の直流電圧がチャック電極１６に印加されることにより、除電され、静電チャック１２から剥がされる。制御部５０は、さらに、ゲートバルブ３を制御することにより、開口部７を開放する。ウェハ２７は、静電チャック１２に保持されていない場合で、開口部７が開放されているときに、開口部７を介してチャンバ１の処理空間５から搬出される。
なお、上述のエッチング方法では、エッチング工程と補正工程とが同時に実行されたが、これに限定されない。例えば、補正工程がエッチング工程の後に実行されるようにしてもよい。また、例えば、エッチング工程と補正工程とを少なくとも１回以上交互に繰り返されるようにしてもよい。また、最初にエッチング工程のみを行い、その後エッチング工程を継続しながら補正工程を同時に実行してもよい。このように、補正工程をエッチング工程と分けることで、マスク２０３が補正工程により過剰に削られることによる消耗を抑制することができる。
以上、本実施形態によれば、第１の膜２０２の上に形成されたマスク２０３を有するシリコン基板２０１を準備する。制御部５０は、Ｘｅ、Ｋｒ又はＲｎを含む第１のガスのプラズマにて、第１の膜２０２に形成されるホール又は溝のアスペクト比が３０以上となるように、第１の膜２０２をエッチングする。制御部５０は、第２のガスのプラズマにより、マスク２０３の形状を補正する。これにより、重イオンによって変形したマスク２０３の開口部の形状、つまりマスク形状を改善することができる。また、希ガスを用いることで、イオン衝撃と化学反応とを別個に扱えるため、独立制御性を得ることができる。さらに、重イオンを用いることで、ベンディングおよびディストーションを抑え、ホールの底部の形状を良好（矩形状）とすることができる。
また、本実施形態によれば、第１の膜２０２は、ナイトライドを含む膜である。また、本実施形態によれば、第１の膜２０２は、Ｓｉ３Ｎ４及びＳｉＯ２のうち少なくともいずれか１つを含む膜である。これらの場合、ホールの底にエッチングによる副生成物として、例えば、ケイフッ化アンモニウム等の低揮発性の膜が生成されるが、Ｘｅ等の重イオンの運動エネルギーで除去することができる。つまり、第１の膜２０２に形成されるホール又は溝の形状を良好とすることができる。
また、本実施形態によれば、補正工程は、エッチング工程の後に実行される。また、本実施形態によれば、エッチング工程と補正工程とは、少なくとも１回以上交互に繰り返される。その結果、マスク２０３が第２のガスで削られることによる消耗を抑制することができる。
また、本実施形態によれば、第１のガスは、Ｘｅ、ＸｅＦ２、ＸｅＦ４、ＸｅＦ６、ＸｅＯ４、ＸｅＯｘ、ＸｅＯ２、ＸｅＯｘＹｙ、ＸｅＯｘＦｙ、ＸｅＣｌ２、ＨＸｅＯＸｅＨ、ＸｅＨ２、Ｋｒ、ＫｒＦ２、Ｒｎ及びＲｎＦ２のうち少なくともいずれか１つを含む。その結果、ハロゲンをホール又は溝の奥まで到達させることができ、第１の膜２０２に形成されるホール又は溝の形状を良好とすることができる。
また、本実施形態によれば、第２のガスは、Ｏ２、Ｎ２、ＣＯ２、ＣＯ、Ｎ２Ｏ、ＮＦ３、ＮＨ３、ＮＯ、Ｈ２及びＣｌ２のうち少なくともいずれか１つを含む。その結果、重イオンによって変形したマスク２０３の形状を改善することができる。
また、本実施形態によれば、マスクは、Ｃ、Ｗ、Ｔｉ、ＴｉＮ、ＴｉＯ２又はＷＣである。その結果、酸素含有ガス、窒素含有ガス、水素含有ガス又はＣｌ２ガスを用いてマスク形状を改善することができる。
また、本実施形態によれば、エッチング工程及び補正工程は、第１の膜２０２を有する被処理体の温度が－７０℃～１００℃の範囲で実行される。その結果、エッチングレートが速く、マスク形状が変形しやすい処理条件において、マスク形状を改善することができる。
今回開示された実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲およびその主旨を逸脱することなく、様々な形体で省略、置換、変更されてもよい。
例えば、上記実施形態では、第１の膜２０２にエッチングによりホールを形成する場合を例に説明したが、第１の膜２０２にエッチングにより溝を形成してもよい。また、例えば、被エッチング材である第１の膜２０２は、シリコン含有基板以外であってもよい。
１ チャンバ
５ 処理空間
８ 載置台
１０ エッチング装置
１１ 支持台
１２ 静電チャック
２１ チラー
２７ ウェハ
３１ ガスシャワーヘッド
３７ 処理ガス供給源
４１ 電力供給装置
４２ 第１高周波電源
４４ 第２高周波電源
５０ 制御部
２０１ シリコン基板
２０２ 第１の膜
２０３ マスク

Claims (12)

  1. エッチング方法であって、
    第１の膜の上に形成されたマスクを有する基板を準備する工程と、
    第１のガスより生成されたプラズマにて、前記マスクを介して前記第１の膜をエッチングする工程と、
    第２のガスより生成されたプラズマにて、前記第１のガスより生成されたプラズマによって生じた前記マスクの開口部の変形部分を削ることにより、前記マスクの形状を補正する工程と、を含み、
    前記第１のガスはＸｅ、Ｋｒ又はＲｎを含む、
    エッチング方法。
  2. エッチング方法であって、
    第１の膜の上に形成されたマスクを有する基板を準備する工程と、
    第１のガスより生成されたプラズマにて、前記マスクを介して前記第１の膜をエッチングする工程と、
    第２のガスより生成されたプラズマにて、前記マスクの形状を補正する工程と、を含み、
    前記第１のガスはＸｅ、Ｋｒ又はＲｎを含み、
    前記第２のガスは、Ｏ ２ 、Ｎ ２ 、ＣＯ ２ 、ＣＯ、Ｎ ２ Ｏ、ＮＦ ３ 、ＮＨ ３ 、ＮＯ、Ｈ ２ 及びＣｌ ２ のうち少なくともいずれか１つを含む、
    エッチング方法。
  3. 前記第２のガスは、Ｏ ２ 、Ｎ ２ 、ＣＯ ２ 、ＣＯ、Ｎ ２ Ｏ、ＮＦ ３ 、ＮＨ ３ 、ＮＯ、Ｈ ２ 及びＣｌ ２ のうち少なくともいずれか１つを含む、
    請求項１に記載のエッチング方法。
  4. 前記第１の膜は、ナイトライドを含む膜である、
    請求項１～３のいずれか１つに記載のエッチング方法。
  5. 前記第１の膜は、Ｓｉ３Ｎ４及びＳｉＯ２のうち少なくともいずれか１つを含む膜である、
    請求項１～３のいずれか１つに記載のエッチング方法。
  6. 前記補正する工程は、前記エッチングする工程の後に実行される、
    請求項１～５のいずれか１つに記載のエッチング方法。
  7. 前記補正する工程は、前記エッチングする工程と同時に実行される、
    請求項１～５のいずれか１つに記載のエッチング方法。
  8. 前記エッチングする工程と前記補正する工程とは、少なくとも１回以上交互に繰り返される、
    請求項１～５のいずれか１つに記載のエッチング方法。
  9. 前記第１のガスは、Ｘｅ、ＸｅＦ２、ＸｅＦ４、ＸｅＦ６、ＸｅＯ４、ＸｅＯｘ、ＸｅＯ２、ＸｅＯｘＹｙ、ＸｅＯｘＦｙ、ＸｅＣｌ２、ＨＸｅＯＸｅＨ、ＸｅＨ２、Ｋｒ、ＫｒＦ２、Ｒｎ及びＲｎＦ２のうち少なくともいずれか１つを含む、
    請求項１～８のいずれか１つに記載のエッチング方法。
  10. 前記マスクは、Ｃ、Ｗ、Ｔｉ、ＴｉＮ、ＴｉＯ２又はＷＣである、
    請求項１～９のいずれか１つに記載のエッチング方法。
  11. 前記エッチングする工程及び前記補正する工程は、前記第１の膜を含む前記基板の温度が－７０℃～１００℃の範囲の条件で実行される、
    請求項１～１０のいずれか１つに記載のエッチング方法。
  12. 前記エッチングする工程により前記第１の膜に形成されるホール又は溝のアスペクト比が３０以上である、
    請求項１～１１のいずれか１つに記載のエッチング方法。
JP2019116471A 2019-06-24 2019-06-24 エッチング方法 Active JP7145819B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019116471A JP7145819B2 (ja) 2019-06-24 2019-06-24 エッチング方法
CN202010541013.5A CN112133629A (zh) 2019-06-24 2020-06-15 蚀刻方法和蚀刻装置
US16/902,209 US11139169B2 (en) 2019-06-24 2020-06-15 Etching method and etching apparatus
KR1020200072888A KR20210000274A (ko) 2019-06-24 2020-06-16 에칭 방법 및 에칭 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019116471A JP7145819B2 (ja) 2019-06-24 2019-06-24 エッチング方法

Publications (3)

Publication Number Publication Date
JP2021002618A JP2021002618A (ja) 2021-01-07
JP2021002618A5 JP2021002618A5 (ja) 2022-04-07
JP7145819B2 true JP7145819B2 (ja) 2022-10-03

Family

ID=73851522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019116471A Active JP7145819B2 (ja) 2019-06-24 2019-06-24 エッチング方法

Country Status (4)

Country Link
US (1) US11139169B2 (ja)
JP (1) JP7145819B2 (ja)
KR (1) KR20210000274A (ja)
CN (1) CN112133629A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068462A (ja) 1999-07-20 2001-03-16 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
JP2013510445A (ja) 2009-11-09 2013-03-21 スリーエム イノベイティブ プロパティズ カンパニー 半導体の異方性エッチングプロセス
JP2018037656A (ja) 2016-08-31 2018-03-08 東京エレクトロン株式会社 セルフアライン式マルチパターニングのためのその場スペーサ再整形方法及びシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3440735B2 (ja) * 1996-12-26 2003-08-25 ソニー株式会社 ドライエッチング方法
JPH1116885A (ja) 1997-06-20 1999-01-22 Sony Corp ドライエッチング方法
KR101867998B1 (ko) * 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068462A (ja) 1999-07-20 2001-03-16 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
JP2013510445A (ja) 2009-11-09 2013-03-21 スリーエム イノベイティブ プロパティズ カンパニー 半導体の異方性エッチングプロセス
JP2018037656A (ja) 2016-08-31 2018-03-08 東京エレクトロン株式会社 セルフアライン式マルチパターニングのためのその場スペーサ再整形方法及びシステム

Also Published As

Publication number Publication date
CN112133629A (zh) 2020-12-25
US20200402800A1 (en) 2020-12-24
KR20210000274A (ko) 2021-01-04
JP2021002618A (ja) 2021-01-07
US11139169B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
JP6498022B2 (ja) エッチング処理方法
TWI743072B (zh) 蝕刻方法及蝕刻裝置
KR102584336B1 (ko) 에칭 처리 방법
TWI710021B (zh) 蝕刻處理方法
TWI779753B (zh) 電漿處理裝置及被處理體處理方法
TW201721739A (zh) 電漿蝕刻方法
TWI746566B (zh) 蝕刻處理方法
US10854470B2 (en) Plasma etching method
TW201810414A (zh) 氧化膜去除方法、去除裝置、接點形成方法、接點形成系統及記憶媒體
WO2017199958A1 (ja) エッチング方法
US8778206B2 (en) Substrate processing method and storage medium
JP7390134B2 (ja) エッチング処理方法およびエッチング処理装置
JP4504684B2 (ja) エッチング方法
TW201707041A (zh) 蝕刻方法及蝕刻裝置
TW202213505A (zh) 蝕刻方法及電漿處理裝置
TW202209481A (zh) 蝕刻方法及電漿處理裝置
JP7145819B2 (ja) エッチング方法
KR20210049173A (ko) 에칭 방법
CN114823329A (zh) 基板处理方法和基板处理装置
JP2015106587A (ja) 静電チャックのコーティング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220330

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220920

R150 Certificate of patent or registration of utility model

Ref document number: 7145819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150