TW201810414A - 氧化膜去除方法、去除裝置、接點形成方法、接點形成系統及記憶媒體 - Google Patents

氧化膜去除方法、去除裝置、接點形成方法、接點形成系統及記憶媒體 Download PDF

Info

Publication number
TW201810414A
TW201810414A TW106116241A TW106116241A TW201810414A TW 201810414 A TW201810414 A TW 201810414A TW 106116241 A TW106116241 A TW 106116241A TW 106116241 A TW106116241 A TW 106116241A TW 201810414 A TW201810414 A TW 201810414A
Authority
TW
Taiwan
Prior art keywords
oxide film
silicon
film
carbon
gas
Prior art date
Application number
TW106116241A
Other languages
English (en)
Inventor
小林岳志
村上誠志
佐久間隆
富田正彥
菊地貴倫
清水昭貴
釜石貴之
津田榮之輔
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201810414A publication Critical patent/TW201810414A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之課題為在去除形成於圖案底部的矽部分之含矽氧化膜時，可抑制CD損失。其解決手段係提供一種氧化膜去除方法，係在具有形成有特定圖案之絕緣膜，且具有形成於圖案底部的矽部分之含矽氧化膜之被處理基板中，將含矽氧化膜加以去除之氧化膜去除方法，具有以下工序：於包含有絕緣膜的圖案之整面，藉由使用碳原料氣體之ALD來成膜碳系保護膜之工序；藉由異向性電漿處理來選擇性地去除絕緣膜上面與圖案底部的該碳系保護膜之工序；藉由蝕刻來去除形成於圖案底部的該含矽氧化膜之工序；以及去除碳系保護膜的殘留部分之工序。

Description

氧化膜去除方法、去除裝置、接點形成方法、接點形成系統及記憶媒體
本發明關於一種氧化膜去除方法、去除裝置、接點形成方法、接點形成系統及記憶媒體。
例如，為三維元件之鰭型通道場效電晶體(鰭式FET)中，係在形成於絕緣膜(SiO2膜及SiN膜)之微細溝槽的底部形成有具有複數Si鰭之鰭型通道，且於其源極及汲極部分成膜有作為接點金屬之例如Ti膜來形成接點。鰭型通道的源極及汲極部分係藉由使Si或SiGe進行磊晶成長於Si鰭而形成，由使接點性能良好之觀點來看，在成膜接點金屬之前，會進行將形成於源極及汲極部分的表面之自然氧化膜(SiO2膜)予以去除之工序。
作為去除上述般鰭式FET之源極及汲極的自然氧化膜之技術已知有一種藉由離子性蝕刻之異向性蝕刻。
又，由於鰭式FET之源極及汲極部分的構造複雜，故作為一種能夠去除離子不易到達之部分的自然氧化膜之處理，已檢討了一種COR(Chemical Oxide Removal)處理。COR處理係一種使用HF氣體及NH3氣體，而藉由無電漿的乾蝕刻來去除氧化膜之處理，例如已記載於專利文獻1等。
[先前技術文獻] [專利文獻]
專利文獻1：WO2007049510號公報
然而，由於COR處理為等向性處理，故若使用COR處理來去除溝槽底部的自然氧化膜，則溝槽側壁的絕緣膜亦會受到蝕刻，而發生CD損失。近年來，元件的微細化演進，不斷地被要求溝槽與溝槽之間的絕緣膜寬度要小於10nm，若溝槽側壁的絕緣膜受到蝕刻而發生CD損失，則會有產生溢漏問題之可能性。因此，便必須盡量抑制CD損失。又，若元件的微細化更加演進，則就連使用了藉由離子性蝕刻之異向性蝕刻的情況仍會無法忽視CD損失的影響。
因此，本發明便以提供一種在去除形成於溝槽般之圖案底部的矽部分之含矽氧化膜時，可抑制CD損失之氧化膜去除方法及去除裝置，以及提供一種使用上述般的氧化膜去除方法之接點形成方法及接點形成系統來作為課題。
為解決上述課題，本發明之第1觀點提供一種氧化膜去除方法，係在具有形成有特定圖案之絕緣膜，且具有形成於該圖案底部的矽部分之含矽氧化膜之被處理基板中，將該含矽氧化膜加以去除之氧化膜去除方法；具有以下工序：於該絕緣膜之包含有該圖案的整面，藉由使用碳原料氣體之ALD來成膜碳系保護膜之工序；藉由異向性電漿處理來選擇性地去除該絕緣膜上面與該圖案底部的該碳系保護膜之工序；藉由蝕刻來去除形成於該圖案底部的該含矽氧化膜之工序；以及去除該碳系保護膜的殘留部分之工序。
在上述氧化膜去除方法中，該圖案底部的該含矽氧化膜可為形成於該圖案底部的該矽部分表面之自然氧化膜。
又，該被處理基板可為用以形成鰭式FET者，可具有矽鰭、及形成於該矽鰭的前端部分之Si或SiGe所構成的磊晶成長部，該磊晶成長部可構成該矽部分。
成膜該碳系保護膜之工序可藉由交互地重複進行該碳系原料氣體的供應與電漿的供應，而重複碳原料氣體的吸附與藉由電漿來使 所吸附之該碳原料氣體的分解來加以實施。
藉由該異向性電漿處理之選擇性去除工序較佳係藉由氬電漿或氫/氮電漿而進行。又，藉由蝕刻來去除該含矽氧化膜之工序較佳係藉由使用NH3氣體及HF氣體之氣體處理而進行。再者，去除該碳系保護膜的殘留部分之工序較佳係藉由氫電漿而進行。
在成膜該碳系保護膜之工序之前，可另具有進行用以於該圖案側壁的該絕緣膜部分選擇性地成膜該碳系保護膜之處理之工序。又，在去除該碳系保護膜的殘留部分之工序之後，可另具有將因去除該碳系保護膜的殘留部分之工序而產生於該絕緣膜的損傷層加以蝕刻去除之工序。
該絕緣膜可為包含有SiO2膜者。又，該各工序較佳係在30~150℃範圍內的相同溫度下進行。又，該各工序較佳係在一個處理容器內連續進行。
本發明之第2觀點提供一種氧化膜去除裝置，係在具有形成有特定圖案之絕緣膜，且具有形成於該圖案底部的矽部分之含矽氧化膜之被處理基板中，將該含矽氧化膜加以去除之氧化膜去除裝置；具有：處理容器，係收納該被處理基板；處理氣體供應機構，係對該處理容器內供應特定的處理氣體；排氣機構，係將該處理容器內排氣；電漿生成機構，係於該處理容器內生成電漿；以及控制部，係控制該處理氣體供應機構、該排氣機構及該電漿生成機構；該控制部係控制該處理氣體供應機構、該排氣機構及該電漿生成機構，以進行如上述第1觀點之氧化膜去除方法。
本發明之第3觀點提供一種接點形成方法，係具有以下工序：在具有形成有特定圖案之絕緣膜，且具有形成於該圖案底部的矽部分之含矽氧化膜之被處理基板中，藉由如上述第1觀點之氧化膜去除方法來去除該含矽氧化膜之工序；在去除該含矽氧化膜後成膜金屬膜之工序；以及使該矽部分與該金屬膜反應，而於該圖案的底部形成接點之工序。
形成該金屬膜之工序可藉由CVD或ALD而進行。
本發明之第4觀點提供一種接點形成系統，係在具有形成有特定圖案之絕緣膜，且具有形成於該圖案底部的矽部分之含矽氧化膜之被處理基板中，將該含矽氧化膜加以去除，而於該矽部分形成接點之接點形成系統；具有：如第2觀點之氧化膜去除裝置，係去除該被處理基板的該含矽氧化膜；金屬膜成膜裝置，係在去除該含矽氧化膜後成膜金屬膜；真空搬送室，係連接有該氧化膜去除裝置與該金屬膜成膜裝置；以及搬送機構，係設置於該真空搬送室內。
作為該金屬膜成膜裝置，可使用藉由CVD或ALD來成膜金屬膜者。
本發明之第5觀點提供一種記憶媒體，係在電腦上作動，而記憶有用以控制氧化膜去除裝置的程式之記憶媒體，該程式在執行時會使電腦控制該氧化膜去除裝置，以進行如上述第1觀點之氧化膜去除方法。
本發明之第6觀點提供一種記憶媒體，係在電腦上作動，而記憶有用以控制接點形成系統的程式之記憶媒體，該程式在執行時會使電腦控制該接點形成系統，以進行如上述第3觀點之接點形成方法。
依據本發明，係在將形成於圖案底部的矽部分之含矽氧化膜加以蝕刻去除之前，先於包含有絕緣膜的圖案之整面，藉由使用碳原料氣體之ALD來成膜碳系保護膜。藉此，可較薄且均勻地成膜碳系保護膜，並且不會妨礙到含矽氧化膜的蝕刻，可降低蝕刻時的CD損失。
1‧‧‧矽基板
2‧‧‧絕緣膜
3‧‧‧溝槽(圖案)
4‧‧‧自然氧化膜(矽氧化膜)
5‧‧‧碳系保護膜
6‧‧‧反應生成物(六氟矽酸銨；AFS)
11‧‧‧金屬膜
12‧‧‧接點
100‧‧‧氧化膜去除裝置
101‧‧‧腔室
102‧‧‧晶座
105‧‧‧噴淋頭
110‧‧‧氣體供應機構
113‧‧‧第1高頻電源
115‧‧‧第2高頻電源
120‧‧‧排氣機構
140‧‧‧控制部
200‧‧‧金屬膜成膜裝置
300‧‧‧接點形成系統
301‧‧‧真空搬送室
302‧‧‧加載互鎖室
303‧‧‧大氣搬送室
306、308‧‧‧搬送機構
W‧‧‧矽晶圓(被處理基板)
圖1係顯示本發明相關之氧化膜去除方法的一實施型態之流程圖。
圖2係顯示本發明相關之氧化膜去除方法的一實施型態之工序剖視圖。
圖3係顯示應用本發明相關之氧化膜去除方法的一實施型態之 用以形成鰭式FET的構造體，而為沿著正交於溝槽的方向之剖視圖。
圖4係顯示應用本發明相關之氧化膜去除方法的一實施型態之用以形成鰭式FET的構造體，而為沿著溝槽的方向之剖視圖。
圖5係顯示藉由ALD來成膜碳系保護膜時的機制一例之時序圖。
圖6係概略顯示藉由CVD來成膜碳系保護膜時的成膜狀態之圖式。
圖7係顯示本發明相關之氧化膜去除方法的其他實施型態之流程圖。
圖8係顯示本發明相關之氧化膜去除方法的另一其他實施型態之流程圖。
圖9係顯示接點形成方法的一實施型態之流程圖。
圖10係顯示接點形成方法的一實施型態之工序剖視圖。
圖11係顯示氧化膜去除裝置的一例之剖視圖。
圖12係概略顯示具備有氧化膜去除裝置之接點形成系統的水平剖視圖。
以下，參閱添附圖式來針對本發明之實施型態具體地說明。
<氧化膜去除方法>
首先，針對本發明相關之氧化膜去除方法的一實施型態，參閱圖1的流程圖及圖2的工序剖視圖來加以說明。
本實施型態係針對在形成有溝槽來作為特定圖案之被處理體中，於溝槽底部的矽部分成膜接點金屬而形成接點之前，先去除形成於矽部分表面的自然氧化膜之情況來加以說明。
首先，準備於矽基體1形成有絕緣膜2，並於絕緣膜2形成有溝槽3來作為特定圖案之被處理基板(矽晶圓)(步驟1；圖2(a))。溝槽3之底部的矽部分係形成有自然氧化膜(含矽氧化膜)4。絕緣膜2主要係由SiO2膜所構成。一部分亦可為SiN膜。
作為上述般的被處理基板(矽晶圓)，可舉出例如用以形成鰭式FET者。圖3及圖4係顯示用以形成鰭式FET之被處理基板的一例之剖視圖。此外，圖3係沿著正交於溝槽3的方向之剖視圖，圖4係沿著溝槽3的方向之剖視圖。本例中，溝槽3的底部係具有作為矽部分而形成於Si鰭7的前端部分之Si或SiGe所構成的多角形磊晶成長部8，該磊晶成長部8構成了源極及汲極。然後，於該磊晶成長部8的表面形成有自然氧化膜4。本例中，絕緣膜2係由為主要部之SiO2膜9，及構成底部之SiN膜10所構成。此外，圖4中，雖係以五角形來顯示磊晶成長部8，但亦可為四角形。
鰭式FET的溝槽例如，TopCD為8~10nm，深度為100~120nm，深寬比為12~15。
接下來，於絕緣膜2的整面形成碳系保護膜5(步驟2；圖2(b))。
碳系保護膜5係具有在之後的自然氧化膜蝕刻工序時，能夠保護絕緣膜2來抑制絕緣膜2的膜減少，即CD損失之效果。
碳系保護膜5係藉由機制性地供應碳原料氣體之ALD(Atomic Layer Deposition)而形成。藉由使用ALD，由於可一原子層一原子層地形成碳膜，因此便可在微細且深寬比大的溝槽均勻地成膜2nm以下，例如1nm左右之較薄膜厚的碳系保護膜5。
藉由ALD之碳系保護膜5的成膜如圖5所示，可藉由交互地重複碳原料氣體的供應(S1)與電漿的供應(S2)來進行。作為電漿生成氣體，可使用例如Ar氣體。
如此地，藉由交互地重複碳原料氣體的供應(S1)與電漿的供應(S2)，而重複進行碳原料氣體的吸附與藉由電漿來使所吸附之碳原料氣體的分解，便可獲得特定膜厚的碳系保護膜5。
作為碳原料氣體，可使用CH4等的碳化氫(CxHy)、CF4等的氟化碳(CxFy)、或CH2F2等的氟碳化氫(CxHyFz)。該等當中，氟碳化氫由於具有極性，故容易吸附單原子，而更容易進行均勻的成膜。
藉由CVD(Chemical Vapor Deposition)來成膜碳系保護膜5的情況，如圖6所示，碳原料容易堆積在溝槽3的開口，而難以堆積在底 部，碳系保護膜5的均勻成膜實為困難。因而，溝槽3的開口狹窄，在蝕刻時蝕刻氣體會難以進入溝槽內部，而難以進行自然氧化膜4的蝕刻去除。
在進行步驟2時，較佳地壓力為1~2Torr(133~267Pa)左右，溫度為30~150℃左右。
接下來，藉由異向性電漿之處理來選擇性地去除絕緣膜2之上面與溝槽3之底部的碳系保護膜5(步驟3；圖2(c))。藉此，碳系保護膜便僅會殘留在溝槽3的側壁。
此時的藉由異向性電漿之處理可適當地藉由氬電漿而進行。氬電漿中的Ar離子由於直進性高，故可進行異向性高的處理，從而可選擇性地去除絕緣膜2上面與溝槽3底部的碳系保護膜5。
藉由異向性電漿之處理亦可藉由氫/氮電漿來進行。即便是氫/氮電漿中，亦可使離子直進而進行異向性高的處理。
在進行步驟3時，為了確保離子的直進性，較佳地，壓力盡量為低壓，係設定為0.1Torr(13.3Pa)以下左右。又，溫度可與步驟2同樣地為30~150℃左右的範圍，較佳係設定為與步驟2相同溫度。
接下來，藉由蝕刻來去除存在於溝槽3底部的自然氧化膜4(步驟4；圖2(d))。
此時的蝕刻較佳係進行使用NH3氣體與HF氣體之無電漿的乾蝕刻，即COR處理。由於上述般的氣體蝕刻為等向性蝕刻，故可去除圖4所示般之鰭式FET的溝槽底部之具有複雜形狀之磊晶成長部8表面的自然氧化膜4。
在進行COR處理時，除了NH3氣體與HF氣體以外，亦可添加作為稀釋氣體之Ar氣體或N2氣體等的非活性氣體。
過去在去除溝槽底部的自然氧化膜時，若使用COR處理，則溝槽之側壁部分的膜會發生減少，而有CD損失之問題。相對於此，本實施型態中，由於係於溝槽3的側壁形成相對於NH3氣體及HF氣體無反應的碳系保護膜5，故僅有為碳系保護膜去除面之絕緣膜2的上面以及溝槽3的底部之自然氧化膜4會與NH3氣體及HF氣體反應而受到 蝕刻。此時，主要係形成六氟矽酸銨((NH4)2SiF6；AFS)所構成的反應生成物6。由於AFS不會生成於溝槽側壁，因此不會有因AFS而使溝槽3堵塞之疑慮。
在進行步驟4時，處理壓力較佳為1~2Torr(133~267Pa)左右。又，溫度可與步驟2、3同樣地為30~150℃左右的範圍，較佳係設定為與步驟2、3相同溫度。
接下來，去除殘留於溝槽3的側壁部分之碳系保護膜5(步驟5；圖2(e)。此時，主要由AFS所構成的反應生成物6亦會一併被去除。
此外，當步驟4的溫度為某種程度高的情況，則在步驟4的處理中，作為反應生成物之AFS的一部分會被氣化而加以去除。
步驟5之碳系保護膜5的去除處理較佳宜藉由氫電漿而進行。碳系膜雖可藉由氧氣(O2)的電漿或臭氧(O3)來去除，但使用該等時，會有溝槽3的底部再氧化之虞。相對於此，藉由使用氫電漿，便可藉由電漿中的氫離子(H+)或氫自由基(H*)來抑制再氧化，同時去除側壁的碳系保護膜5。
步驟5使用氫電漿的情況，由於係藉由電漿來進行去除處理，因此處理壓力為某種程度低者較佳，但並未被要求如步驟2般之離子的直進性。因此，步驟5的處理壓力較佳為0.5Torr(66.5Pa)以下左右。又，處理溫度可與步驟2~4同樣地為30~150℃左右的範圍，較佳係設定為與步驟2~4相同溫度。
如以上所述，本實施型態中，由於係在溝槽3底部之自然氧化膜(SiO2膜)4的蝕刻之前，先於溝槽3的內壁藉由ALD來形成碳系保護膜5，故可較薄且均勻地形成碳系保護膜5。因此，在蝕刻溝槽3底部的自然氧化膜時，藉由碳系保護膜5而不會妨礙到蝕刻氣體到達溝槽3底部，便可藉由碳系保護膜5來抑制絕緣膜2側壁的蝕刻並降低CD損失。
特別是，如用以形成鰭式FET之構造體般地在溝槽3底部的半導體部分(即源極及汲極)係具有複雜形狀之情況，縱使是使用可有效地去除形成於該部分的自然氧化膜之等向性蝕刻處理(COR處理)， 而仍可藉由碳系保護膜5的存在來降低CD損失。
又，藉由以相同溫度來進行步驟2~5，則可以短時間來進行自然氧化膜的處理，進而提高並維持產能。
以上的步驟1~5雖為基本的工序，但亦可作為附加的工序而增加以下的工序。
例如，由於絕緣膜2上面與溝槽3底部的碳系保護膜5係在之後被去除，故亦可如圖7所示般地在步驟2之碳系保護膜5的成膜之前先進行步驟2’，即於溝槽3側壁的絕緣膜2部分選擇性地成膜碳系保護膜之處理工序。上述般的處理可舉出電漿修整。藉由電漿修整，便可進行僅對絕緣膜2的上面與溝槽3的底部進行處理之異向性處理，從而可僅於絕緣膜2的側壁形成較厚的碳系保護層。
又，在步驟5的氫電漿處理時，雖會有絕緣膜2形成有電漿損傷層的情況，但此情況如圖8所示，可在步驟5後進行和步驟4相同的蝕刻處理來去除損傷層之步驟5’。此步驟5’的蝕刻係用以去除電漿損傷層，時間非常地短。因此，幾乎不會因此步驟5’的蝕刻而發生溝槽側壁的膜減少。
此外，亦可於步驟1~5增加上述步驟2’及步驟5’兩者。
<接點形成方法>
接下來，針對接點形成方法的一實施型態，參閱圖9之流程圖及圖10之工序剖視圖來加以說明。
本實施型態相關之接點形成方法係藉由上述步驟1~5，或於該等步驟1~5增加步驟2’及/或步驟5’之工序，而如圖10(a)所示般地，在進行溝槽3底部之自然氧化膜的去除(步驟11)後，如圖10(b)所示般地，藉由CVD或ALD來成膜為接點金屬之金屬膜11(步驟12)。金屬膜可使用Ti膜或Ta膜等。
然後，如圖10(c)所示之，金屬膜11會在溝槽3的底部處與矽反應，而自整合地形成金屬矽酸鹽(例如TiSi)所構成的接點12(步驟13)。
<氧化膜去除裝置>
接下來，針對使用於上述氧化膜去除方法的實施之氧化膜去除裝置一例來加以說明。圖11係顯示氧化膜去除裝置的一例之剖視圖。
氧化膜去除裝置100係具有略圓筒狀的腔室(處理容器)101。腔室101係由例如內壁面施有OGF(Out Gas Free)陽極氧化處理之鋁所構成。
腔室101的內部中，用以水平地支撐整面形成有圖2(a)所示構造的構造體(即矽晶圓(被處理基板)W)之晶座102係在藉由設置於中央下部的圓筒狀支撐組件103而被加以支撐之狀態下所配置。腔室101之底部的中央係形成有開口部，開口部的下部係連接有圓筒狀的突出部101b，支撐組件103係支撐於突出部101b的底部。
晶座102例如，本體部係由鋁所構成，其外周係形成有絕緣環(圖中未顯示)。晶座102的內部係設置有用以進行其上之矽晶圓W的溫度調整之調溫機構104。調溫機構104係藉由使受到溫度控制之調溫媒體流通於例如形成於晶座102之流道，來將矽晶圓W的溫度調整為例如30~150℃範圍的適當溫度。
晶座102係設置有可相對於晶座102的表面作出沒之用以搬送矽晶圓W的3根升降銷(圖中未顯示)。晶座102的上面亦可設置有用以靜電吸附矽晶圓W之靜電夾具。
腔室101的上部係設置有噴淋頭105。噴淋頭105係設置於腔室101之頂壁101a的正下方，而為圓盤狀，並具有形成有多個氣體噴出孔107之噴淋板106。噴淋板106係使用例如，於鋁所構成之本體的表面形成有氧化釔所構成的火焰噴塗皮膜。噴淋板106與腔室101係藉由環狀的絕緣組件106a而被絕緣。
腔室101之頂壁101a的中央係設置有氣體導入口108，頂壁101a與噴淋板106之間會係成為氣體擴散空間109。
氣體導入口108係連接有氣體供應機構110的氣體配管110a。然後，從後述氣體供應機構110所供應的氣體會從氣體導入口108被導入，並在氣體擴散空間109內擴散，再從噴淋板106的氣體噴出孔107向腔室101內噴出。
氣體供應機構110係具有個別地供應HF氣體、NH3氣體、碳原料氣體、Ar氣體、N2氣體、H2氣體之複數的氣體供應源，以及用以從該等複數氣體供應源供應各氣體之複數氣體供應配管(皆未圖示)。各氣體供應配管係設置有開閉閥以及如質流控制器般之流量控制器(皆未圖示)，藉由該等，便可適當地切換上述氣體及進行各氣體的流量控制。來自該等氣體供應配管的氣體係經由上述氣體配管110a而被供應至噴淋頭105。
噴淋板106係透過匹配器114而連接有第1高頻電源113，從第1高頻電源113會對噴淋板106施加高頻電功率。噴淋板106係作為上部電極而發揮功能，晶座102係作為下部電極而發揮功能，而構成一對的平行平板電極，藉由對噴淋板106施加高頻電功率，則腔室101內便會生成電容耦合電漿。從第1高頻電源113所輸出之高頻電功率的頻率較佳宜設定為450kHz~13.56MHz，例如係使用450kHz。
另一方面，晶座102係透過匹配器116而連接有第2高頻電源115，從第2高頻電源115會對晶座102施加偏壓用的高頻電功率。藉由對晶座102施加偏壓用的高頻，則電漿中的離子便會被吸引至矽晶圓W。
腔室101的底部係設置有排氣機構120。排氣機構120係具有設置於腔室101底部所形成的排氣口121及122之第1排氣配管123及第2排氣配管124、設置於第1排氣配管123之第1壓力控制閥125及乾式幫浦126、以及設置於第2排氣配管124之第2壓力控制閥127及渦輪幫浦128。然後，當腔室101內被設定為高壓之成膜處理時，係僅以乾式幫浦126來進行排氣，而當腔室101內被設定為低壓之電漿處理時，則會併用乾式幫浦126與渦輪幫浦128。腔室101內的壓力控制係藉由依據設置於腔室101之壓力感測器(圖中未顯示)的檢測值來控制壓力控制閥125及127的開合度。
腔室101的側壁係設置有在與連接有腔室101之真空搬送室(圖中未顯示)之間用以進行矽晶圓W的搬出入之搬出入口130，以及開閉該搬出入口130之閘閥G。矽晶圓W的搬送係藉由設置於真空搬送 室之搬送機構(圖中未顯示)而進行。
氧化膜去除裝置100係具有控制部140。控制部140係具有主控制部、輸入裝置(鍵盤、滑鼠等)、輸出裝置(印表機等)、顯示裝置(顯示器等)及記憶裝置(記憶媒體)，該主控制部係具有用以控制氧化膜去除裝置100的各構成部，例如氣體供應機構的閥體或質流控制器、高頻電源113、115、排氣機構120、調溫機構104、搬送機構、閘閥G等之CPU(電腦)。控制部140的主控制部係依據例如內建在記憶裝置之記憶媒體或安裝在記憶裝置之記憶媒體所記憶的處理配方，來使氧化膜去除裝置100執行特定的動作。
接下來，針對上述方式所構成之氧化膜去除裝置的處理動作來加以說明。以下的處理動作係依據控制部140中之記憶媒體所記憶的處理配方而執行。
首先，打開閘閥G，並藉由搬送機構(圖中未顯示)，而從真空搬送室(圖中未顯示)透過搬出入口130，來將整面形成有圖2(a)所示構造的構造體(即矽晶圓W)搬入至腔室101內，再載置於晶座102上。在此狀態下，使搬送機構從腔室101退開，並關閉閘閥G。
接下來，藉由排氣機構120來將腔室101內的壓力調整為1~2Torr(133~267Pa)範圍內的特定值，並藉由晶座2的調溫機構104來將矽晶圓W的溫度(晶座102的溫度)調整為30~150℃範圍的特定值。此時，由於腔室101內的壓力為較高壓，故可僅以乾式幫浦126來進行排氣。
在此狀態下，從氣體供應機構110以特定流量並透過噴淋頭105來向腔室101內機制性地供應碳原料氣體，例如，CH4等的碳化氫(CxHy)、CF4等的氟化碳(CxFy)、或CH2F2等的氟碳化氫(CxHyFz)，並藉由ALD而於矽晶圓W成膜碳系保護膜。具體來說，係在以特定流量持續地供應Ar氣體之狀態下，交互地重複碳原料氣體的供應與藉由第1高頻電源113之電漿生成。重複進行碳原料氣體的吸附與藉由電漿來使所吸附之碳原料氣體的分解，而成膜1~2nm之薄且均勻的碳系保護膜。此時，在開啟第1高頻電源113的期間，亦可為了離子 吸引而開啟第2高頻電源115。
在碳系保護膜的成膜後，藉由排氣機構120來一邊將腔室101內排氣並以Ar氣體吹淨。
吹淨結束後，將矽晶圓W維持在相同溫度之狀態下，藉由排氣機構120來將腔室101內的壓力調整為0.1Torr(13.3Pa)以下的低壓，並從氣體供應機構110透過噴淋頭105而以特定流量來向腔室101內供應例如Ar氣體，同時開啟第1高頻電源113及第2高頻電源115。此時，由於腔室101內的壓力為低壓，故除了乾式幫浦126以外亦使用渦輪幫浦128來將腔室101內排氣。
藉此，腔室101內便會生成氬電漿，藉由對晶座102所施加之高頻偏壓，則電漿中的Ar離子(Ar+)便會被吸引至矽晶圓W。藉此，Ar離子便會直線前進並作用在矽晶圓表面，而進行異向性電漿處理，來選擇性地去除矽晶圓W之絕緣膜上面及溝槽底部的碳系保護膜。此外，異向性電漿處理亦可將H2氣體及N2氣體導入腔室101內，而生成H2/N2電漿來進行。
在異向性電漿處理之後，藉由排氣機構120來一邊將腔室101內排氣並以Ar氣體或N2氣體吹淨。
吹淨結束後，將矽晶圓W維持在相同溫度之狀態下，藉由排氣機構120來將腔室101內的壓力調整為1~2Torr(133~267Pa)範圍的特定壓力，並從氣體供應機構110透過噴淋頭105而以特定流量來將NH3氣體及HF氣體供應至腔室101內。亦可連同NH3氣體及HF氣體而供應作為稀釋氣體之N2氣體及Ar氣體至少其中一者。此時，由於腔室101內的壓力為較高壓，故可僅以乾式幫浦126來進行排氣。
藉此，溝槽底部的自然氧化膜便會被去除。由於此時的處理係不使用電漿之氣體處理，故可進行等向性蝕刻，縱使是形成於複雜形狀的矽區域之自然氧化膜，而仍可有效地去除。又，由於溝槽側壁係形成有碳系保護膜，因此CD損失會受到抑制。
在上述般之自然氧化膜的蝕刻處理之後，藉由排氣機構120來一邊將腔室101內排氣並以Ar氣體吹淨。
吹淨結束後，將矽晶圓W維持在相同溫度之狀態下，藉由排氣機構120來將腔室101內的壓力調整為0.5Torr(665Pa)以下，並從氣體供應機構110透過噴淋頭105而以特定流量來向腔室101內供應H2氣體，同時開啟第1高頻電源113，來進行氫電漿處理。此時，由於腔室101內的壓力為較低壓，故除了乾式幫浦126以外亦使用了渦輪幫浦128。又，作為處理氣體，除了H2氣體以外，亦可供應Ar氣體。又，為了離子吸引，亦可開啟第2高頻電源115。
藉由上述氫電漿處理，則殘留在溝槽側壁之碳系保護膜便會被去除。
在上述氫電漿處理後，以N2氣體來將腔室101內吹淨，並打開閘閥G而藉由搬送機構來將晶座102上的矽晶圓W搬出。
藉由以上的一連串處理，便可抑制CD損失，同時確實地去除溝槽底部的自然氧化膜。
又，由於可在腔室101內連續進行上述一連串的處理，故可以高效率來進行處理。再者，由於係在相同溫度下進行上述一連串的處理，故可縮短處理時間，從而獲得高產能。
此外，氧化膜去除裝置100中，亦可在碳系保護膜的成膜之前，先藉由氬電漿處理等的電漿修整來進行異向性處理。又，在氫電漿處理後，亦可進行藉由NH3氣體及HF氣體來將電漿損傷層加以蝕刻去除之處理。
<接點形成系統>
接下來，針對具備有上述氧化膜去除裝置100之接點形成系統來加以說明。
圖12係概略顯示接點形成系統之水平剖視圖。
接點形成系統300係用以進行上述氧化膜去除處理，之後，形成作為接點金屬之例如Ti膜來形成接點者。
如圖12所示，接點形成系統300係具有2個氧化膜去除裝置100與2個金屬膜成膜裝置200。該等係透過閘閥G而分別連接於平面形狀呈七角形之真空搬送室301的4個壁部。真空搬送室301內係藉由真 空幫浦而被排氣並保持為特定的真空度。
氧化膜去除裝置100的構成如以上所述。金屬膜成膜裝置係例如，在真空氛圍的腔室內藉由CVD或ALD而於矽晶圓W成膜金屬膜，例如Ti膜、Ta膜之裝置。
又，真空搬送室301的其他3個壁部係透過閘閥G1而連接有3個加載互鎖室302。挾置著加載互鎖室302，在真空搬送室301的相反側係設置有大氣搬送室303。3個加載互鎖室302係透過閘閥G2而連接於搬出入室303。加載互鎖室302係當在大氣搬送室303與真空搬送室301之間搬送矽晶圓W時，會在大氣壓與真空之間進行壓力控制者。
大氣搬送室303之與加載互鎖室302安裝壁部為相反側的壁部係具有將收納晶圓W的承載器(FOUP等)C加以安裝之3個承載器安裝埠305。又，大氣搬送室303的側壁係設置有進行矽晶圓W的對位之對位腔室304。大氣搬送室303內係形成有清淨空氣的下向流。
真空搬送室301內係設置有搬送機構306。搬送機構306係相對於氧化膜去除裝置100、金屬膜成膜裝置200及加載互鎖室302而進行矽晶圓W的搬送。搬送機構306係具有可獨立地移動之2個搬送臂307a、307b。
大氣搬送室303內係設置有搬送機構308。搬送機構308係相對於承載器C、加載互鎖室302及對位腔室304而進行矽晶圓W的搬送。
接點形成系統300係具有整體控制部310。整體控制部310係具有主控制部、輸入裝置(鍵盤、滑鼠等)、輸出裝置(印表機等)、顯示裝置(顯示器等)及記憶裝置(記憶媒體)，該主控制部係具有用以控制氧化膜去除裝置100及金屬膜成膜裝置200的各構成部、真空搬送室301的排氣機構或搬送機構306、加載互鎖室302的排氣機構或氣體供應機構、大氣搬送室303的搬送機構308、閘閥G、G1、G2的驅動系統等之CPU(電腦)。整體控制部310的主控制部係依據例如內建在記憶裝置之記憶媒體或安裝在記憶裝置之記憶媒體所記憶的處理配方，來使接點形成系統300執行特定的動作。此外，整體控制部310亦可為上述控制部140般之各單元之控制部的上位控制部。
接下來，針對上述方式所構成之接點形成系統的動作來加以說明。以下的處理動作係依據整體控制部310中之記憶媒體所記憶的處理配方而執行。
首先，藉由搬送機構308來將矽晶圓W從連接於大氣搬送室303之承載器C取出，再打開任一加載互鎖室302的閘閥G2並將該矽晶圓W搬入至該加載互鎖室302內。關閉閘閥G2後，將加載互鎖室302內真空排氣。
該加載互鎖室302會在成為特定的真空度之時間點打開閘閥G1，而藉由搬送機構306的任一搬送臂307a、307b來將矽晶圓W從加載互鎖室302取出。
然後，打開任一氧化膜去除裝置100的閘閥G，來將搬送機構306的任一搬送臂所保持之矽晶圓W搬入至該氧化膜去除裝置100，再使空的搬送臂回到真空搬送室301，並關閉閘閥G，而藉由該氧化膜去除裝置100來進行氧化膜去除處理。
氧化膜去除處理結束後，打開該氧化膜去除裝置100的閘閥G，而藉由搬送機構306的任一搬送臂307a、307b，來將當中的矽晶圓W搬出。然後，打開任一金屬膜成膜裝置200的閘閥G，將搬送臂所保持之矽晶圓W搬入至該金屬膜成膜裝置200，再使空的搬送臂回到真空搬送室301，並關閉閘閥G，而藉由該金屬膜成膜裝置200且藉由CVD或ALD來進行成為接點金屬之金屬膜，例如Ti膜、Ta膜等的成膜。此時，金屬膜會與溝槽底部的矽反應，而形成有金屬矽酸鹽(例如TiSi)所構成的接點。
在進行上述般之金屬膜成膜及接點形成後，打開該金屬膜成膜裝置200的閘閥G，而藉由搬送機構306的任一搬送臂307a、307b來將當中的矽晶圓W搬出。然後，打開任一加載互鎖室302的閘閥G1，來將搬送臂上的矽晶圓W搬入至該加載互鎖室302內。然後，使該加載互鎖室302內回到大氣，再打開閘閥G2，而藉由搬送機構308來使加載互鎖室302內的矽晶圓W回到承載器C。
針對複數矽晶圓W同時並行地進行上述般的處理，便完成特定 片數之矽晶圓W的接點形成處理。
如以上所述，氧化膜去除裝置100由於可以1個腔室來高效率地進行碳系保護膜的形成、溝槽底部的碳系保護膜去除、自然氧化膜的蝕刻去除及殘留之碳系保護膜的去除，故可實現搭載有各2個上述般的氧化膜去除裝置100及金屬膜成膜裝置200之接點形成系統300，且藉由上述般的接點形成系統300，便可以高產能來實現氧化膜去除及藉由金屬膜成膜之接點形成的處理。
<其他的應用>
以上，雖已針對本發明之實施型態加以說明，但本發明不限於上述實施型態，而可做作各種變化。
例如，上述實施型態中，雖已針對將本發明使用於鰭式FET之溝槽底部的接點部分處之自然氧化膜去除的情況來加以說明，但不限於此，而亦可應用在形成於微細圖案的底部之氧化膜的去除。又，雖例示了溝槽來作為圖案的情況，但不限於溝槽，而亦可為介層孔等其他的形狀。
又，上述實施型態中，作為將氧化膜加以去除之蝕刻處理，雖顯示了使用進行等向性蝕刻的氣體處理之例，但亦可應用於使用電漿來進行異向性蝕刻之情況。即便是電漿蝕刻中，由於不會發生CD損失，故本發明為有效的。
再者，上述實施型態中，雖顯示了在成膜碳系保護膜之後，將氬電漿處理使用於溝槽底部之碳系保護膜的去除之例，但只要是異向性高的去除處理，則不限於此。
又再者，上述實施型態中，雖顯示了在氧化膜去除之後，使用氫電漿來進行殘留之碳系保護膜的去除之例，但不限於此。例如，在去除氧化膜後，若為再氧化之虞較小的情況，則亦可使用氧電漿或臭氧。
再者，上述實施型態中，雖顯示了使用矽晶圓作為被處理基板的情況，但不限於此，只要是溝槽底部存在有含矽氧化膜的情況，則亦可為化合物半導體、玻璃基板、陶瓷基板等之任何基板。
步驟1‧‧‧準備於絕緣膜形成有溝槽，且於溝槽底部形成有自然氧化膜之矽晶圓
步驟2‧‧‧於絕緣膜的整面成膜碳系保護膜
步驟3‧‧‧選擇性地去除絕緣膜上面及溝槽底部的碳系保護膜
步驟4‧‧‧藉由蝕刻來去除存在於溝槽底部的自然氧化膜
步驟5‧‧‧去除殘留於溝槽側壁的碳系保護膜

Claims (19)

  1. 一種氧化膜去除方法，係在具有形成有特定圖案之絕緣膜，且具有形成於該圖案底部的矽部分之含矽氧化膜之被處理基板中，將該含矽氧化膜加以去除之氧化膜去除方法；具有以下工序：於該絕緣膜之包含有該圖案的整面，藉由使用碳原料氣體之ALD來成膜碳系保護膜之工序；藉由異向性電漿處理來選擇性地去除該絕緣膜上面與該圖案底部的該碳系保護膜之工序；藉由蝕刻來去除形成於該圖案底部的該含矽氧化膜之工序；以及去除該碳系保護膜的殘留部分之工序。
  2. 如申請專利範圍第1項之氧化膜去除方法，其中該圖案底部的該含矽氧化膜係形成於該圖案底部的該矽部分表面之自然氧化膜。
  3. 如申請專利範圍第2項之氧化膜去除方法，其中該被處理基板係用以形成鰭式FET，而具有矽鰭，以及形成於該矽鰭的前端部分之Si或SiGe所構成的磊晶成長部，該磊晶成長部係構成該矽部分。
  4. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中成膜該碳系保護膜之工序係交互地重複進行該碳原料氣體的供應與電漿的供應，而重複碳原料氣體的吸附與藉由電漿來使所吸附之該碳原料氣體的分解。
  5. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中藉由該異向性電漿處理之選擇性去除工序係藉由氬電漿或氫/氮電漿而進行。
  6. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中藉由蝕刻來去除該含矽氧化膜之工序係藉由使用NH3氣體及HF氣體之氣體處理而進行。
  7. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中去 除該碳系保護膜的殘留部分之工序係藉由氫電漿而進行。
  8. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其係在成膜該碳系保護膜之工序之前，另具有進行用以於該圖案側壁的該絕緣膜部分選擇性地成膜該碳系保護膜之處理之工序。
  9. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其係在去除該碳系保護膜的殘留部分之工序之後，另具有將因去除該碳系保護膜的殘留部分之工序而產生於該絕緣膜的損傷層加以蝕刻去除之工序。
  10. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中該絕緣膜係包含SiO2膜。
  11. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中該各工序係在30~150℃範圍內的相同溫度下進行。
  12. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中該各工序係在一個處理容器內連續進行。
  13. 一種氧化膜去除裝置，係在具有形成有特定圖案之絕緣膜，且具有形成於該圖案底部的矽部分之含矽氧化膜之被處理基板中，將該含矽氧化膜加以去除之氧化膜去除裝置；具有：處理容器，係收納該被處理基板；處理氣體供應機構，係對該處理容器內供應特定的處理氣體；排氣機構，係將該處理容器內排氣；電漿生成機構，係於該處理容器內生成電漿；以及控制部，係控制該處理氣體供應機構、該排氣機構及該電漿生成機構；該控制部係控制該處理氣體供應機構、該排氣機構及該電漿生成機構，以進行如申請專利範圍第1至11項中任一項之氧化膜去除方法。
  14. 一種接點形成方法，係具有以下工序：在具有形成有特定圖案之絕緣膜，且具有形成於該圖案底部的矽部分之含矽氧化膜之被處理基板中，藉由如申請專利範 圍第1至12項中任一項之氧化膜去除方法來去除該含矽氧化膜之工序；在去除該含矽氧化膜後成膜金屬膜之工序；以及使該矽部分與該金屬膜反應，而於該圖案的底部形成接點之工序。
  15. 如申請專利範圍第14項之接點形成方法，其中形成該金屬膜之工序係藉由CVD或ALD而進行。
  16. 一種接點形成系統，係在具有形成有特定圖案之絕緣膜，且具有形成於該圖案底部的矽部分之含矽氧化膜之被處理基板中，將該含矽氧化膜加以去除，而於該矽部分形成接點之接點形成系統；具有：如申請專利範圍第13項之氧化膜去除裝置，係去除該被處理基板的該含矽氧化膜；金屬膜成膜裝置，係在去除該含矽氧化膜後成膜金屬膜；真空搬送室，係連接有該氧化膜去除裝置與該金屬膜成膜裝置；以及搬送機構，係設置於該真空搬送室內。
  17. 如申請專利範圍第16項之接點形成系統，其中該金屬膜成膜裝置係藉由CVD或ALD來成膜金屬膜。
  18. 一種記憶媒體，係在電腦上作動，而記憶有用以控制氧化膜去除裝置的程式之記憶媒體，該程式在執行時會使電腦控制該氧化膜去除裝置，以進行如申請專利範圍第1至12項中任一項之氧化膜去除方法。
  19. 一種記憶媒體，係在電腦上作動，而記憶有用以控制接點形成系統的程式之記憶媒體，該程式在執行時會使電腦控制該接點形成系統，以進行如申請專利範圍第14或申請專利範圍第15項之接點形成方法。
TW106116241A 2016-05-19 2017-05-17 氧化膜去除方法、去除裝置、接點形成方法、接點形成系統及記憶媒體 TW201810414A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016100389A JP6656082B2 (ja) 2016-05-19 2016-05-19 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP2016-100389 2016-05-19

Publications (1)

Publication Number Publication Date
TW201810414A true TW201810414A (zh) 2018-03-16

Family

ID=60330317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106116241A TW201810414A (zh) 2016-05-19 2017-05-17 氧化膜去除方法、去除裝置、接點形成方法、接點形成系統及記憶媒體

Country Status (4)

Country Link
US (1) US9984892B2 (zh)
JP (1) JP6656082B2 (zh)
KR (1) KR101974715B1 (zh)
TW (1) TW201810414A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
WO2019151024A1 (ja) * 2018-02-02 2019-08-08 東京エレクトロン株式会社 半導体装置及びその製造方法
WO2019151022A1 (ja) * 2018-02-02 2019-08-08 東京エレクトロン株式会社 半導体装置及びその製造方法
KR102678903B1 (ko) * 2018-02-02 2024-06-28 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JP7195060B2 (ja) * 2018-05-17 2022-12-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN110783187B (zh) * 2018-07-25 2024-04-19 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統
JP2020047838A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 半導体デバイス
US11562909B2 (en) * 2020-05-22 2023-01-24 Applied Materials, Inc. Directional selective junction clean with field polymer protections
US20230369064A1 (en) * 2022-05-12 2023-11-16 Tokyo Electron Limited Pre-etch treatment for metal etch
JP2024062790A (ja) * 2022-10-25 2024-05-10 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762998B2 (ja) 2005-10-27 2011-08-31 東京エレクトロン株式会社 処理方法及び記録媒体
JP2008305921A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 半導体装置及びその製造方法
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
WO2012061593A2 (en) * 2010-11-03 2012-05-10 Applied Materials, Inc. Apparatus and methods for deposition of silicon carbide and silicon carbonitride films
JP5986591B2 (ja) * 2011-03-04 2016-09-06 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ コンタクト洗浄のための方法
JP2015111607A (ja) * 2013-12-06 2015-06-18 大日本印刷株式会社 パターン形成方法
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
US9385197B2 (en) * 2014-08-29 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with contact over source/drain structure and method for forming the same
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Also Published As

Publication number Publication date
US20170338120A1 (en) 2017-11-23
JP2017208469A (ja) 2017-11-24
US9984892B2 (en) 2018-05-29
KR20170131219A (ko) 2017-11-29
JP6656082B2 (ja) 2020-03-04
KR101974715B1 (ko) 2019-05-02

Similar Documents

Publication Publication Date Title
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
US10475659B2 (en) Method of processing target object
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
WO2019003663A1 (ja) エッチング方法およびエッチング装置
KR102118784B1 (ko) 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템
KR20210047971A (ko) 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치
US11462412B2 (en) Etching method
CN110783188B (zh) 蚀刻方法和蚀刻装置
TWI727389B (zh) 使用自組裝單層的選擇性沉積的方法
WO2012018010A1 (ja) 基板処理方法および基板処理装置
WO2017141773A1 (ja) 基板処理方法
JP2023026624A (ja) 基板処理システム
TWI750364B (zh) 形成鈦矽化物區域之方法
JP2022079865A (ja) 基板処理方法および基板処理システム
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
KR20190011192A (ko) 실리콘 산화막을 제거하는 방법
TWI827674B (zh) 蝕刻方法、蝕刻殘渣之去除方法及記憶媒體
TWI768564B (zh) 用於蝕刻硬體之基於氫電漿清洗處理
TWI758464B (zh) 含矽間隔物的選擇性形成
WO2021049306A1 (ja) 成膜方法、成膜装置および成膜システム
TWI798215B (zh) 選擇性側壁間隔物