TW202209481A - 蝕刻方法及電漿處理裝置 - Google Patents

蝕刻方法及電漿處理裝置 Download PDF

Info

Publication number
TW202209481A
TW202209481A TW110128886A TW110128886A TW202209481A TW 202209481 A TW202209481 A TW 202209481A TW 110128886 A TW110128886 A TW 110128886A TW 110128886 A TW110128886 A TW 110128886A TW 202209481 A TW202209481 A TW 202209481A
Authority
TW
Taiwan
Prior art keywords
gas
film
etching
ratio
etching method
Prior art date
Application number
TW110128886A
Other languages
English (en)
Inventor
後平拓
中谷理子
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202209481A publication Critical patent/TW202209481A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明於在低溫環境下使氧化矽膜及氮化矽膜之積層膜之基底膜露出之蝕刻中，維持積層膜之蝕刻速率並確保相對於基底膜之選擇比。 本發明提供一種蝕刻方法，其係針對具有基底膜、上述基底膜之上之交替地積層有第1膜及第2膜之積層膜、及上述積層膜之上之遮罩的基板，藉由電漿通過上述遮罩而於上述積層膜形成凹部，且具有如下工序：準備上述基板；以及將基板溫度維持於15℃以下，藉由含有氫、氟及碳之氣體之電漿進行蝕刻，直至上述積層膜之上述凹部到達上述基底膜為止。

Description

蝕刻方法及電漿處理裝置
本發明係關於一種蝕刻方法及電漿處理裝置。
例如，專利文獻1中提出，藉由在-30℃以下之低溫環境下產生之電漿對氧化矽膜及氮化矽膜之積層膜進行蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-207840號公報
[發明所欲解決之問題]
本發明提供一種技術，於在低溫環境下使氧化矽膜及氮化矽膜之積層膜之基底膜露出之蝕刻中，能夠維持積層膜之蝕刻速率並確保相對於基底膜之選擇比。 [解決問題之技術手段]
根據本發明之一態樣，提供一種蝕刻方法，其係針對具有基底膜、上述基底膜之上之交替地積層有第1膜及第2膜之積層膜、及上述積層膜之上之遮罩的基板，藉由電漿通過上述遮罩而於上述積層膜形成凹部，且具有如下工序：準備上述基板；以及將基板溫度維持於15℃以下，藉由含有氫、氟及碳之氣體之電漿進行蝕刻，直至上述積層膜之上述凹部到達上述基底膜為止。 [發明之效果]
根據一態樣，於在低溫環境下使氧化矽膜及氮化矽膜之積層膜之基底膜露出之蝕刻中，能夠維持積層膜之蝕刻速率並確保相對於基底膜之選擇比。
以下，參照圖式，對用以實施本發明之形態進行說明。於各圖式中，對相同構成部分標註相同符號，有時省略重複之說明。
[電漿處理裝置] 使用圖1對一實施方式之電漿處理裝置1進行說明。圖1係表示一實施方式之電漿處理裝置1之一例之剖視模式圖。一實施方式之電漿處理裝置1係於處理容器10內將載置台11與簇射頭20對向配置之平行平板型電漿處理裝置。
載置台11具有保持以晶圓為一例之基板W之功能，並且作為下部電極發揮作用。簇射頭20具有將氣體呈簇射狀供給至處理容器10內之功能，並且作為上部電極發揮作用。
處理容器10例如由表面經過了氧化鋁膜處理(陽極氧化處理)之鋁構成，為圓筒形。處理容器10電性接地。載置台11設置於處理容器10之底部，供載置基板W。
載置台11例如由鋁(Al)或鈦(Ti)、碳化矽(SiC)等形成。載置台11具有靜電吸盤12及基台13。靜電吸盤12設置於基台13之上。靜電吸盤12成為於絕緣體12b之間夾有吸盤電極12a之構造。於吸盤電極12a，連接有電源14。靜電吸盤12利用藉由電源14對吸盤電極12a施加電壓所產生之庫侖力將基板W吸附於靜電吸盤12。
基台13支持靜電吸盤12。於基台13之內部，形成有冷媒流路13a。於冷媒流路13a，連結有冷媒入口配管13b及冷媒出口配管13c。從冷卻器單元15輸出特定溫度之冷卻介質(溫度控制介質)，冷卻介質於冷媒入口配管13b、冷媒流路13a及冷媒出口配管13c中循環。藉此，將載置台11加以冷卻(調溫)，從而將基板W控制於特定溫度。
傳熱氣體供給源17將氦氣等傳熱氣體通過氣體供給管線16供給至靜電吸盤12之表面與基板W之背面之間。藉此，提高靜電吸盤12與基板W之間之傳熱效率，從而可提高基板W之溫度控制性。
於載置台11，經由第1匹配器30a電性連接有第1高頻電源30，該第1高頻電源30供給第1頻率之電漿激發用第1高頻電力(HF(high frequency，高頻)功率)。又，於載置台11，經由第2匹配器31a電性連接有第2高頻電源31，該第2高頻電源31供給低於第1頻率之第2頻率之偏壓電壓用第2高頻電力(LF(low frequency，低頻)功率)。第1高頻電源30例如將40 MHz之第1高頻電力施加於載置台11。第2高頻電源31例如將400 kHz之第2高頻電力施加於載置台11。再者，第1高頻電源30亦可將第1高頻電力施加於簇射頭20。
第1匹配器30a使載置台11側之負載阻抗匹配於第1高頻電源30之輸出(內部)阻抗。第2匹配器31a使載置台11側之負載阻抗匹配於第2高頻電源31之輸出(內部)阻抗。
簇射頭20經由被覆周緣部之絕緣體屏蔽環22而堵塞處理容器10之頂壁之開口。於簇射頭20，形成有導入氣體之氣體導入口21。於簇射頭20之內部，設置有與氣體導入口21連接之擴散室23。從氣體供給源25輸出之氣體經由氣體導入口21被供給至擴散室23，並從多個氣體供給孔24被導入至處理容器10之內部。
於處理容器10之底面，形成有排氣口18，於排氣口18，連接有排氣裝置19。排氣裝置19對處理容器10內進行排氣，藉此，將處理容器10內控制為特定之真空度。於處理容器10之側壁，設置有打開及關閉搬送口26之閘閥27。根據閘閥27之開閉，從搬送口26將基板W搬入至處理容器10內，或將基板W向處理容器10外搬出。
於電漿處理裝置1，設置有控制裝置整體之動作之控制部40。控制部40具有CPU(central processing unit，中央處理單元)41、ROM(read only memory，唯讀記憶體)42及RAM(random access memory，隨機存取記憶體)43。CPU41按照儲存於ROM42及RAM43之記憶區域中之各種配方來執行基板W之蝕刻工序。於配方中，記載有針對製程條件之裝置之控制資訊即製程時間、壓力(氣體之排氣)、高頻電力或電壓、各種氣體流量、基板之溫度(靜電吸盤12之溫度等)、從冷卻器單元15供給之冷卻介質之溫度等。再者，該等程式或表示處理條件之配方亦可記憶於硬碟或半導體記憶體中。又，配方亦可以收容於CD-ROM(compact disc read only memory，光碟唯讀記憶體)、DVD(digital versatile disc，數位化多功能光碟)等可攜性之能夠由電腦讀取之記憶媒體中之狀態安裝於記憶區域之特定位置。
於進行基板處理時，控制閘閥27之開閉，將搬送臂所保持之基板W從搬送口26搬入至處理容器10內，載置於載置台11上，吸附於靜電吸盤12。
繼而，講氣體從簇射頭20供給至處理容器10內，第1高頻電力施加於載置台11，而產生電漿。藉由所產生之電漿對基板W實施蝕刻處理。亦可將第2高頻電力與第1高頻電力一起施加於載置台11。
處理後，藉由去靜電處理去除基板W之電荷，將基板W從靜電吸盤12剝離，並搬出。
基板溫度(例如晶圓溫度)係藉由如下方式調整，即，經冷卻器單元15調整至特定溫度之靜電吸盤12之溫度經由靜電吸盤12之表面及傳熱氣體對基板W傳熱。然而，基板W暴露於藉由電漿激發用第1高頻電力所產生之電漿中，來自電漿之光或藉由偏壓電壓用第2高頻電力饋入之離子照射至基板W。因此，基板W之溫度、尤其是基板W之面向電漿之表面溫度變得高於經調整之靜電吸盤12之溫度。又，有時基板溫度亦會因來自經溫度調整之對向電極或處理容器10之側壁之輻射熱而上升，因此可測定蝕刻處理中之實際之基板W之溫度。於構成為能夠根據製程條件來推測靜電吸盤12之調整溫度與實際基板W之表面溫度之溫度差的情形時，為了於預先規定之溫度範圍內調整基板W之溫度，可下調靜電吸盤12之調整溫度之設定。
[蝕刻方法] 於本實施方式之蝕刻方法中，將基板溫度維持於15℃以下，對蝕刻對象膜進行蝕刻。將基板溫度維持於15℃以下進行蝕刻稱為「低溫蝕刻」。又，以下記載之基板溫度稱為「基板W之表面溫度」。
參照圖2及圖3，對本實施方式之蝕刻方法進行說明。圖2係表示一實施方式之蝕刻方法之一例之圖。圖3係表示一實施方式之蝕刻對象之膜構造之一例的圖。
如圖2所示，本實施方式之蝕刻方法係利用電漿處理裝置1產生之電漿將蝕刻對象膜蝕刻至特定深度(步驟S1)。將步驟S1之蝕刻亦稱為主蝕刻。其次，藉由電漿對蝕刻對象膜進行蝕刻直至蝕刻對象膜之基底膜露出為止(步驟S2)，結束本處理。將步驟S2之蝕刻亦稱為過蝕刻。
圖3(a)表示蝕刻對象之膜構造之一例。如圖3(a)所示，蝕刻對象膜係交替地積層有氧化矽膜及氮化矽膜之積層膜101。氧化矽膜係第1膜之一例，氮化矽膜係第2膜之一例。
於積層膜101之下具有基底膜100，於積層膜101之上具有遮罩102。基底膜100由多晶矽形成。但基底膜100並不限於多晶矽，亦可由非晶矽或單晶矽形成。遮罩102係有機材料，具有孔h。藉由供給至電漿處理裝置1之氣體之電漿，通過遮罩102之孔h而於積層膜101形成凹部。形成於積層膜101之凹部不限於孔狀，亦可為線狀。
於步驟S1之主蝕刻中，如圖3(b)所示，對積層膜101進行蝕刻，而於積層膜101形成凹部，於基底膜100露出之前結束蝕刻。於步驟S2之過蝕刻中，如圖3(c)所示，進一步對積層膜101進行蝕刻，進行蝕刻至基底膜100露出為止。
主蝕刻係於過蝕刻之前進行蝕刻直至積層膜101之凹部(例如孔h)達到特定深度為止。凹部之特定深度可為縱橫比為40以上。
於先前之主蝕刻之一例中，例如將基板溫度設為0℃以下而對積層膜101進行低溫蝕刻。於低溫蝕刻中，積層膜101之蝕刻速率變高。此外，於主蝕刻中，相對於遮罩102之選擇比亦較高。
然而，於過蝕刻中進行低溫蝕刻之情形時，相對於基底膜100之選擇比並不充分。藉由低溫蝕刻進行主蝕刻直至基底膜100即將露出為止，其後繼續藉由低溫蝕刻進行過蝕刻，測定基底膜100之凹槽量之時間變化。其結果為，於低溫蝕刻中，即便基底膜100露出，亦無法終止蝕刻，基底膜100之凹槽量變多。
因此，作為先前之過蝕刻之其他例，例如將基板溫度提高至80℃左右之後進行蝕刻。圖4係表示先前之過蝕刻中之基板溫度與選擇比之關係之一例的圖。以下示出用以獲得圖4所示之實驗結果之過蝕刻之製程條件。 ＜先前之過蝕刻之製程條件＞ 氣體種類      C4 F6 /C4 F8 /CH2 F2 /O2 基板溫度      160℃、130℃
於圖4中，橫軸表示過蝕刻之時間，縱軸表示作為基底膜100之多晶矽(Si)之凹槽。如圖3(c)所示，基底膜100之凹槽量表示過蝕刻時被削去之基底膜100之凹部之深度。當積層膜101相對於基底膜100之選擇比充分時，基底膜100之凹槽量較少，而較佳。
圖4所示之實驗結果中，於將基板溫度控制為160℃之情形時，基底膜100之矽之蝕刻速率為2.7 nm/min。另一方面，於將基板溫度控制為130℃之情形時，時間點為240秒時之基底膜100之凹槽相較於將基板溫度控制為160℃之情形惡化，基底膜100之矽之蝕刻速率至少為28 nm/min以上。即，於將基板溫度控制為130℃之情形時，相對於基底膜100之選擇比降低，基底膜100之凹槽量增加。
由於過蝕刻中之相對於基底膜100之選擇比問題，主蝕刻係進行低溫蝕刻，確保相對於遮罩102之選擇比及較高之蝕刻速率，並且，過蝕刻係將基板溫度控制為主蝕刻時之溫度以上而進行蝕刻，確保相對於基底膜100之選擇比。然而，於該蝕刻方法中，需要於主蝕刻及過蝕刻中改變基板溫度，存在溫度控制耗費時間且產能惡化之問題。或者，能夠另外準備與進行主蝕刻之電漿處理裝置1不同之為了進行過蝕刻而將基板溫度控制為主蝕刻時之溫度以上(未圖示)之電漿處理裝置1'，於主蝕刻後將基板搬送至電漿處理裝置1'而進行過蝕刻，但同樣存在產能惡化之問題。
因此，於以下說明之本實施方式之蝕刻方法中，主蝕刻係將基板溫度控制於15℃以下而進行低溫蝕刻，過蝕刻亦將基板溫度控制為與主蝕刻相同之溫度而進行低溫蝕刻。此時，於過蝕刻中亦使製程條件最佳化以確保相對於基底膜100之選擇比，從而於過蝕刻中亦確保選擇比及較高之蝕刻速率。
[製程條件] 本實施方式之過蝕刻之製程條件如下。 ＜本實施方式之過蝕刻之製程條件＞ 處理容器內之壓力：10 mT(1.333 Pa) 氣體            CH2 F2 /C4 F8 /O2 基板溫度      15℃
圖5係表示於一實施方式之蝕刻方法中相對於CH2 F2 氣體與C4 F8 氣體之比率而言的積層膜101之蝕刻速率、基底膜100之蝕刻速率、選擇比之一例之圖。圖5(a)～(c)之橫軸表示CH2 F2 氣體相對於CH2 F2 氣體與C4 F8 氣體之總和之比率。圖5(a)之縱軸表示積層膜101之蝕刻速率(E/R)。於圖5等中，積層膜101以「ON」表示。圖5(b)之縱軸表示基底膜100(Si)之蝕刻速率(E/R)。圖5(c)之縱軸表示積層膜101相對於基底膜100之選擇比(Sel.)。再者，於各蝕刻條件下對積層膜101進行之蝕刻中，以於遮罩102形成保護膜但遮罩102之孔h不會被堵塞之程度，於各蝕刻條件下調整O2 氣體之比率。
圖5(a)所示之積層膜101之蝕刻速率較高為佳。於圖5(a)之實驗結果中，可知CH2 F2 氣體之比率為12.5%以上即可。
圖5(b)所示之基底膜100之蝕刻速率較低為佳。於圖5(b)之實驗結果中，可知CH2 F2 氣體之比率為30.0%以下即可。根據圖5(a)及(b)之結果可知，CH2 F2 氣體之比率較佳為處於12.5～30.0%之範圍內。
如圖5(c)所示，若CH2 F2 氣體之比率處於12.5～30.0%之範圍內，則可獲得較高之相對於基底膜100之選擇比。根據以上情況可知，若CH2 F2 氣體之比率處於12.5～30.0%之範圍內，則於過蝕刻中能獲得高選擇比。
其次，參照圖6，對一實施方式之蝕刻方法所使用之氣體中的H或F之比率與蝕刻速率及選擇比的關係進行說明。圖6係表示一實施方式之蝕刻方法所使用之氣體中的H或F之比率與蝕刻速率及選擇比之關係之一例的圖，且係根據圖5(a)～(c)之實驗結果將圖之橫軸換算為氣體中之H或F之比率所得的圖。
藉此，針對過蝕刻中使用之氣體所包含之氫(H)相對於氫(H)、氟(F)及碳(C)之總和之比率與選擇比及蝕刻速率之關係，獲得了圖6(a)及(b)之結果。又，針對過蝕刻中使用之氣體所包含之氟(F)相對於氫(H)、氟(F)及碳(C)之總和之比率與選擇比及蝕刻速率之關係，獲得了圖6(c)及(d)之結果。
再者，氫(H)、氟(F)及碳(C)各元素的量係根據過蝕刻中使用之氣體之結構式，藉由氣體之體積流量與氣體中所包含之元素之價數之積的總和而求出。
圖6(a)及(b)之橫軸表示氣體中所包含之H相對於H、F及C之總和之比率。圖6(a)之縱軸表示積層膜101(ON)相對於基底膜100(Si)之選擇比。圖6(b)之縱軸表示積層膜101(ON)及基底膜100(Si)之各者之蝕刻速率。
H相對於H、F及C之總和之比率較佳為圖6(a)中以虛線表示之選擇比為5以上、且圖6(b)中以虛線表示之積層膜(ON)之蝕刻速率為50 nm/min以上之範圍。又，於圖6(b)中，基底膜100之蝕刻速率較佳為未達20 nm/min。根據圖6(a)之結果可知，滿足選擇比為5以上之條件者係H相對於H、F及C之總和之比率為0～0.06(0～6%)之範圍A。又，根據圖6(b)之結果可知，滿足積層膜(ON)之蝕刻速率為50 nm/min以上之條件、且滿足基底膜100之蝕刻速率未達20 nm/min之條件者係H相對於H、F及C之總和之比率為0.02～0.06(2～6%)之範圍B。根據以上所述，滿足選擇比及蝕刻速率兩個條件者較佳為H相對於H、F及C之總和之比率為0.02～0.06(2～6%)之範圍。
圖6(c)及(d)之橫軸表示氣體中所包含之F相對於H、F及C之總和之比率，圖6(c)之縱軸表示積層膜101相對於基底膜100之選擇比。圖6(d)之縱軸表示積層膜101及基底膜100之蝕刻速率。
F相對於H、F及C之總和之比率較佳為圖6(c)中以虛線表示之選擇比為5以上、且圖6(d)中以虛線表示之積層膜(ON)之蝕刻速率為50 nm/min以上之範圍。又，於圖6(d)中，基底膜100之蝕刻速率較佳為未達20 nm/min。根據圖6(c)之結果可知，滿足選擇比為5以上之條件者係F相對於H、F及C之總和之比率為0.63～0.66(63～66%)之範圍C。又，根據圖6(d)之結果可知，滿足積層膜(ON)之蝕刻速率為50 nm/min以上之條件、且滿足基底膜100之蝕刻速率未達20 nm/min之條件者係F相對於H、F及C之總和之比率為0.63～0.65(63～65%)之範圍D。根據以上所述，滿足選擇比及蝕刻速率兩個條件者較佳為F相對於H、F及C之總和之比率為0.63～0.65(63～65%)之範圍。
如以上所說明般，若使用H相對於H、F及C之總和之比率處於0.02～0.06(2～6%)之範圍內之氣體，則可獲得良好之與基底膜100之選擇比及積層膜101之蝕刻速率，因此較佳。又，若為H相對於H、F及C之總和之比率處於0.02～0.06(2～6%)之範圍內之氣體，則本實施方式之蝕刻方法所使用之氣體不限於CH2 F2 氣體、C4 F8 氣體、O2 氣體。
又，若使用F相對於H、F及C之總和之比率處於0.63～0.65(63～65%)之範圍內之氣體，則可獲得良好之與基底膜100之選擇比及積層膜101之蝕刻速率，因此較佳。又，若為F相對於H、F及C之總和之比率處於0.63～0.65(63～65%)之範圍內之氣體，則本實施方式之蝕刻方法所使用之氣體不限於CH2 F2 氣體、C4 F8 氣體、O2 氣體。
進而，若為H相對於H、F及C之總和之比率處於0.02～0.06(2～6%)之範圍內、且F相對於H、F及C之總和之比率處於0.63～0.65(63～65%)之範圍內之氣體，則可獲得更良好之與基底膜100之選擇比及積層膜101之蝕刻速率。
作為滿足以上條件之能夠用於本實施方式之蝕刻方法之氣體，包含碳氟氣體(CF系)、及氫氟碳氣體(CHF系)中之至少一者，包含氫氟碳氣體(CHF系)、碳氫氣體(CH系)、及含氫氣體中之至少一種，含氫氣體可為氫氣(H2 )或鹵化氫。
作為氫氟碳氣體(CHF系)之一例，可例舉CH2 F2 氣體、CHF3 氣體、C3 H2 F4 氣體等。作為碳氟氣體(CF系)之一例，可例舉C4 F8 氣體、C4 F6 氣體、CF4 氣體等。作為碳氫氣體(CH系)之一例，可例舉CH4 氣體、C2 H6 氣體、C2 H4 氣體等。作為鹵化氫之一例，可例舉HBr、HCl、HF、HI等。
其次，參照圖7，對本實施方式之過蝕刻工序中之低溫蝕刻之機制進行說明。
圖7係表示高溫(常溫)環境下之氣體中的H之比率與蝕刻速率之關係的圖。圖7之圖之出處係「L. M. Ephrath, J. Electrochem. Soc. 126, 1419 (1979)」。圖7表示藉由包含CF4 氣體及H2 氣體之電漿進行蝕刻之情形時之供給氣體中的H2 之比率與矽膜(Si)及氧化矽膜(SiO2 )之蝕刻速率。
據此，於高溫(常溫)環境下，隨著提高H2 相對於CF4 氣體之比率，矽膜(Si)之蝕刻速率降低，於H2 之比率為約40%時，矽膜(Si)之蝕刻速率幾乎變為零(0)。
於將H2 氣體添加至CF4 氣體之電漿中之情形時，由氣體(H2 ＋CF4 )產生之電漿中之H自由基與F自由基或CF自由基發生反應而生成氟化氫(HF)。藉此，消耗F而於矽膜(Si)表面形成F相對於C之比率較低之聚合膜、即富碳之沈積膜。認為該沈積膜成為妨礙原因，導致Si(矽膜)之蝕刻速率降低。
與此相對，於高溫(常溫)環境下，即便提高H2 相對於CF4 氣體之比率，SiO2 (氧化矽膜)之蝕刻速率亦僅為略微降低之程度。認為其原因在於，沈積於氧化矽膜(SiO2 )表面之沈積膜伴隨著氧化矽膜(SiO2 )之蝕刻反應而自氧化矽膜(SiO2 )被供給氧(O)，成為CO氣體、CO2 氣體、或COF2 氣體而被去除，因此不會成為SiO2 (氧化矽膜)之蝕刻速率之妨礙原因。根據以上所述，於基板溫度高於15℃之條件下進行蝕刻之情形時，可藉由提高氣體中之氫之分壓來提高氧化矽膜相對於矽之選擇比(SiO2 /Si選擇比)。
然而，當與圖5(a)、圖5(b)及圖6(b)所示之一實施方式之蝕刻方法中的基底膜100之蝕刻速率及包含氧化矽膜之積層膜101之蝕刻速率的傾向進行比較時，增加了包含H之CH2 F2 氣體之比率(圖5(a)、圖5(b))、或氫(H)之比率(圖6(b))，於該情形時，基底膜100之蝕刻速率及積層膜101之蝕刻速率均增加，因此與圖7之傾向不一致。
圖8係表示一實施方式之蝕刻方法所使用之氣體中的H之比率與多晶矽(Poly-Si)之毯覆膜(無遮罩等之平坦之膜)之蝕刻速率之關係之一例的圖。圖8(a)之橫軸表示混合氣體(H2 ＋CF4 )中之氫(H2 )之比率，縱軸表示多晶矽膜(Poly-Si)之蝕刻速率。圖8(b)之橫軸表示混合氣體(H2 ＋CF4 )中之氫(H2 )之比率，縱軸表示氧化矽膜(SiO2 )之蝕刻速率。四邊形(白)標記表示基板溫度為-60℃之低溫蝕刻之情形時之蝕刻速率，圓形(黑)標記表示基板溫度為35℃時之蝕刻之情形時之蝕刻速率。與圖7相比，可觀察到H2 氣體之比率較高之區域，又，可觀察高溫(常溫)環境下與低溫環境下之2個區域。
於圖8(a)之實驗結果中，在混合氣體中之H之比率為30%以下之區域中，多晶矽膜(Poly-Si)之蝕刻速率表現出與圖7相同之傾向，但在混合氣體中之H之比率為40%以上之區域中，多晶矽膜(Poly-Si)之蝕刻速率反而上升。推測其原因在於，混合氣體中之CF4 氣體之比率降低，碳(C)本身之供給減少，多晶矽膜(Poly-Si)表面之沈積膜變薄。又，推測CF4 氣體係F元素之含有率較高之氣體，因此即便CF4 氣體之比率降低，碳(C)之供給變少，作為多晶矽膜(Poly-Si)之蝕刻劑之F元素亦較多地存在，因此促進了多晶矽膜(Poly-Si)之蝕刻。
再者，多晶矽膜(Poly-Si)之蝕刻速率相對於混合氣體中之H之比率於高溫(常溫)環境下、低溫環境下均表現出相同之傾向，但與高溫(常溫)環境下之多晶矽膜(Poly-Si)之蝕刻速率相比，低溫環境下之多晶矽膜(Poly-Si)之蝕刻速率較快。認為其原因在於，藉由低溫，HF之吸附係數上升，HF吸附於多晶矽膜(Poly-Si)表面。進而認為，HF本身雖與多晶矽膜之熱能所致之反應性較低，但在HF附著於多晶矽膜之狀態下來自電漿之離子照射所產生之能量增加，藉此多晶矽膜與HF中之F元素發生反應而促進了多晶矽之蝕刻。
又，推測於混合氣體中之H之比率為70%以上之區域中，F元素之供給量亦減少，因此多晶矽膜(Poly-Si)之蝕刻速率降低。
於圖8(b)之實驗結果中，在高溫(常溫)環境下，隨著增加混合氣體中之H之比率，氧化矽膜(SiO2 )之蝕刻速率減少，因此表現出與圖7相同之傾向，又，於混合氣體中之H之比率為40%以上之區域中，氧化矽膜(SiO2 )之蝕刻速率亦表現出減少傾向。與此相對，於低溫環境下，尤其是混合氣體中之H之比率為70%以下之區域中，隨著增加混合氣體中之H之比率，氧化矽膜(SiO2 )之蝕刻速率表現出上升傾向，表現出與圖7不同之傾向。又，與高溫(常溫)環境下之氧化矽膜(SiO2 )之蝕刻速率相比，低溫環境下之氧化矽膜(SiO2 )之蝕刻速率較快。
於低溫環境下之情形時，與多晶矽膜時同樣，藉由低溫，HF之吸附係數上升，HF吸附於氧化矽膜表面。又，認為於利用CF4 氣體之電漿所進行之氧化矽膜之蝕刻反應過程中，SiF4 及水(H2 O)作為反應產物而產生，但由於水之飽和蒸氣壓較低，因此於低溫環境下，水飽和而某種程度上以液體狀態存在於氧化矽膜表面。並認為，水與HF發生反應，生成氫氟酸，藉此，於氧化矽膜之表面，藉由溶於水中之氫氟酸促進主要利用化學反應之蝕刻，從而蝕刻速率會特別地上升。
根據以上所述，藉由在低溫環境下且以適當之混合氣體中之H之比率(30～50%附近)進行供給，而能將氧化矽膜之蝕刻速率維持於高速，並使多晶矽膜之蝕刻速率較慢，確保氧化矽膜相對於多晶矽膜之選擇比。
即，可知，為了將被蝕刻膜(於該情形時為氧化矽膜)之蝕刻速率維持於高速，並使矽膜(於該情形時為多晶矽膜)之蝕刻速率較慢，確保被蝕刻膜相對於矽膜之選擇比，重要的是於低溫環境下且以適當之平衡供給氫(H)、氟(F)及碳(C)(於該情形時為混合氣體中之H之比率)。
圖9係表示基板溫度與C(碳)及H(氫)到達孔底部之量之關係之一例的圖。於圖9中，低溫指基板溫度為15℃以下，高溫指基板溫度高於15℃。圖9之橫軸表示縱橫比(AR)，越往右越高。圖9之縱軸表示C到達孔底部之量。於本實施方式之蝕刻方法中，假定對縱橫比為40以上之孔等凹部進行低溫蝕刻。
將CH2 F2 氣體或混合氣體(H2 ＋CF4 )等包含C、H及F之氣體用於蝕刻時，與H相比，C及CxFy之吸附係數性較高，因此C物理吸附於孔之相對較淺之側壁而被截留，藉此，到達孔之底部之C減少。其結果為，於孔h之底部，H及F相對於C之比率較孔之相對較淺之部分相對增加。進而，如圖9所示，於低溫蝕刻之情形時，C、H到達孔底部之量與高溫蝕刻之情形相比均減少，但與H相比，C之減少率更大。
因此，於低溫蝕刻中，在縱橫比為40以上之孔之蝕刻之情形時，進而到達孔底部之H及F相對於C之比率變高。即，預測於縱橫比為40以上之孔之低溫蝕刻中，孔底部之H及F相對於C的比率較低縱橫比之孔之底部之該比率高。
基於此，考察圖5(a)、圖5(b)及圖6(b)之實驗結果時，於圖8(a)及圖8(b)之實驗結果中，推測為於低溫環境下、且混合氣體中之H之比率接近於30～50%之範圍之狀態。即，根據縱橫比，於低溫環境下且以適當之平衡來供給氫(H)、氟(F)及碳(C)較為重要。
藉此，能於低溫蝕刻之主蝕刻及過蝕刻中，確保高蝕刻速率，並且於過蝕刻中亦確保選擇比。又，藉由在主蝕刻及過蝕刻中將基板溫度之條件設為相同溫度，主蝕刻與過蝕刻之間則無需基板溫度之控制時間，能提高產能。又，能夠藉由同一電漿處理裝置連續地執行主蝕刻及過蝕刻。
[變化例：底部CD之改善] 於以上所說明之蝕刻方法中，當縱橫比變高至40以上時，形成於積層膜101之凹部之底端形狀變細，凹部之底部之CD(以下稱為底部CD(Btm CD))變窄。與此相對，於本實施方式之蝕刻方法之變化例中，為了擴大底部CD，使凹部之形狀垂直，而於CH2 F2 氣體、C4 F8 氣體、O2 氣體中添加了SiCl4 氣體。
圖10係表示於一實施方式之蝕刻方法中CH2 F2 氣體、C4 F8 氣體、O2 氣體中添加有SiCl4 氣體時的底部CD之一例之圖。變化例之過蝕刻中之除氣體以外之製程條件如上述＜本實施方式之過蝕刻之製程條件＞中所示。於圖10所示之實驗之結果中，在以白圓標記表示之添加有SiCl4 氣體之情形時，與以黑色(四邊形)標記表示之未添加SiCl4 氣體之情形相比，能將底部CD擴大25%以上，凹部之底端形狀變為矩形。再者，於添加有SiCl4 氣體之情形時，相對於CH2 F2 氣體與C4 F8 氣體之總和，添加有13%之SiCl4 氣體。
圖11係表示於一實施方式之蝕刻方法中CH2 F2 氣體、C4 F8 氣體、O2 氣體中添加有SiCl4 氣體或其他氣體時的底部CD之一例之圖。變化例之過蝕刻中之除氣體以外之製程條件如上述＜本實施方式之過蝕刻之製程條件＞中所示。於圖11所示之實驗之結果中，未向CH2 F2 氣體、C4 F8 氣體、O2 氣體中添加SiCl4 氣體、Cl2 氣體或HBr氣體之情形時，表示凹部之最鼓部分之CD之Bow CD為90，Btm CD為39，其差量為51。
與此相對，於CH2 F2 氣體、C4 F8 氣體、O2 氣體中添加有SiCl4 氣體之情形時，Bow CD為91，Btm CD為51，其差量為40。又，於添加有Cl2 氣體之情形時，Bow CD為90，Btm CD為52，其差量為38。又，於添加有HBr氣體之情形時，Bow CD為92，Btm CD為53，其差量為39。不論於添加有SiCl4 氣體、Cl2 氣體或HBr氣體中之哪一種之情形時，與未添加之情形相比，Bow CD與Btm CD之差量均變小，Btm CD得到改善，凹部之底端形狀成為矩形。
再者，於未向CH2 F2 氣體、C4 F8 氣體、O2 氣體中添加SiCl4 氣體、Cl2 氣體或HBr氣體之情形時、將SiCl4 氣體用於添加氣體之情形時、及將Cl2 氣體用於添加氣體之情形時，CH2 F2 氣體相對於CH2 F2 氣體與C4 F8 氣體之總和之比率為12.5%。又，於將SiCl4 氣體用於添加氣體之情形時、及將Cl2 氣體用於添加氣體之情形時，相對於CH2 F2 氣體與C4 F8 氣體之總和，添加有13%之SiCl4 氣體或Cl2 氣體。
又，將HBr氣體用於添加之氣體之情形時，CH2 F2 氣體相對於CH2 F2 氣體與C4 F8 氣體之總和之比率為0%，HBr氣體相對於CH2 F2 氣體與C4 F8 氣體之總和之比率為14.3%。將HBr用於添加之氣體之情形時，因含有氫，故即便過蝕刻中不包含CH2 F2 氣體，亦能夠進行積層膜101之蝕刻。
根據以上所述可知，蝕刻方法中所使用之氣體較佳為CH2 F2 氣體、C4 F8 氣體、O2 氣體中進而包含SiCl4 氣體、Cl2 氣體、HBr氣體等含有除氟以外之鹵素之氣體。藉此，能於不擴大Bow CD之情況下擴大Btm CD，能使凹部之底端形狀為矩形。
再者，含有除氟以外之鹵素之氣體除了SiCl4 氣體、Cl2 氣體、HBr氣體以外，還可考慮HCl氣體、HI氣體、Br2 氣體、CF2 Br2 氣體等。
如以上所說明般，根據本實施方式之蝕刻方法及電漿處理裝置，能於在低溫環境下使氧化矽膜及氮化矽膜之積層膜之基底膜露出之過蝕刻中，維持蝕刻速率並確保選擇比。
應當認為本次揭示之實施方式之蝕刻方法及電漿處理裝置於所有方面均為例示，而並非限制性者。實施方式能夠於不脫離隨附之申請專利範圍及其主旨之情況下以各種形態進行變化及改良。上述複數個實施方式中所記載之事項可於不產生矛盾之範圍內亦採取其他構成，又，可於不產生矛盾之範圍內進行組合。
本發明之電漿處理裝置可應用原子層沈積(ALD，Atomic Layer Deposition)裝置、電容耦合電漿(CCP，Capacitively Coupled Plasma)、電感耦合電漿(ICP，Inductively Coupled Plasma)、徑向線縫隙天線(RLSA，Radial Line Slot Antenna)、電子回旋共振電漿(ECR，Electron Cyclotron Resonance Plasma)、螺旋波電漿(HWP，Helicon Wave Plasma)中之任一類型之裝置。
1:電漿處理裝置 10:處理容器 11:載置台 12:靜電吸盤 12a:吸盤電極 12b:絕緣體 13:基台 13a:冷媒流路 13b:冷媒入口配管 13c:冷媒出口配管 14:電源 15:冷卻器單元 16:氣體供給管線 17:傳熱氣體供給源 18:排氣口 19:排氣裝置 20:簇射頭 21:氣體導入口 22:屏蔽環 23:擴散室 24:氣體供給孔 25:氣體供給源 26:搬送口 27:閘閥 30:第1高頻電源 30a:第1匹配器 31:第2高頻電源 31a:第2匹配器 40:控制部 41:CPU 42:ROM 43:RAM 100:基底膜 101:積層膜 102:遮罩 h:孔 W:基板
圖1係表示一實施方式之電漿處理裝置之一例之剖視模式圖。 圖2係表示一實施方式之蝕刻方法之一例之圖。 圖3(a)～(c)係表示一實施方式之蝕刻對象之膜構造之一例的圖。 圖4係表示先前之過蝕刻中之基板溫度與選擇比的關係之一例的圖。 圖5(a)～(c)係表示一實施方式之蝕刻方法中使用CH2 F2 氣體之情形時的選擇比等之一例之圖。 圖6(a)～(d)係表示一實施方式之蝕刻方法所使用之氣體中的H或F之比率與蝕刻速率及選擇比之關係之一例的圖。 圖7係表示非低溫環境下之情形時之氣體中的H之比率與蝕刻速率之關係之圖。 圖8(a)、(b)係表示一實施方式之蝕刻方法所使用之氣體中的H之比率與蝕刻速率之關係之一例的圖。 圖9係表示基板溫度與C、H之孔底到達量之關係之一例之圖。 圖10係表示一實施方式之蝕刻方法所使用之氣體中添加有SiCl4 氣體時的底部CD(critical dimension，臨界尺寸)之一例之圖。 圖11係表示一實施方式之蝕刻方法所使用之氣體中添加有各種氣體時的底部CD之一例之圖。
100:基底膜
101:積層膜
102:遮罩
h:孔

Claims (11)

  1. 一種蝕刻方法，其係針對具有基底膜、上述基底膜之上之交替地積層有第1膜及第2膜之積層膜、及上述積層膜之上之遮罩的基板，藉由電漿通過上述遮罩而於上述積層膜形成凹部，且具有如下工序： 準備上述基板；以及 將基板溫度維持於15℃以下，藉由含有氫、氟及碳之氣體之電漿進行蝕刻，直至上述積層膜之上述凹部到達上述基底膜為止。
  2. 如請求項1之蝕刻方法，其中 上述氣體中所包含之氫相對於氫、氟及碳之總和之比率為0.02～0.06。
  3. 如請求項1或2之蝕刻方法，其中 上述氣體中所包含之氟相對於氫、氟及碳之總和之比率為0.63～0.65。
  4. 如請求項1至3中任一項之蝕刻方法，其中上述氣體 包含碳氟氣體(CF系)、及氫氟碳氣體(CHF系)中之至少一者，且 包含氫氟碳氣體(CHF系)、碳氫氣體(CH系)、及含氫氣體中之至少1種， 上述含氫氣體為氫氣或鹵化氫。
  5. 如請求項1至4中任一項之蝕刻方法，其 於進行蝕刻直至到達上述基底膜為止之工序之前，進而具有將上述積層膜之上述凹部蝕刻至特定深度之工序。
  6. 如請求項1至5中任一項之蝕刻方法，其中 上述凹部之特定深度係縱橫比為40以上。
  7. 如請求項1至6中任一項之蝕刻方法，其中 將上述凹部蝕刻至特定深度之工序中之基板溫度為15℃以下，與進行蝕刻直至到達上述基底膜為止之工序中之基板溫度之條件相同。
  8. 如請求項1至7中任一項之蝕刻方法，其中 上述氣體進而包含含有除氟以外之鹵素之氣體。
  9. 如請求項1至8中任一項之蝕刻方法，其中 上述第1膜為氧化矽膜，上述第2膜為氮化矽膜。
  10. 如請求項1至9中任一項之蝕刻方法，其中 上述基底膜為多晶矽、非晶矽或單晶矽中之任一者。
  11. 一種電漿處理裝置，其具有控制蝕刻之控制部，上述蝕刻係針對具有基底膜、上述基底膜之上之交替地積層有第1膜及第2膜之積層膜、及上述積層膜之上之遮罩的基板，藉由電漿通過上述遮罩而於上述積層膜形成凹部， 上述控制部控制如下工序： 準備上述基板；以及 將基板溫度維持於15℃以下，藉由含有氫、氟及碳之氣體之電漿進行蝕刻，直至上述積層膜之上述凹部到達上述基底膜為止。
TW110128886A 2020-08-19 2021-08-05 蝕刻方法及電漿處理裝置 TW202209481A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-138923 2020-08-19
JP2020138923A JP2022034956A (ja) 2020-08-19 2020-08-19 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
TW202209481A true TW202209481A (zh) 2022-03-01

Family

ID=80269785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128886A TW202209481A (zh) 2020-08-19 2021-08-05 蝕刻方法及電漿處理裝置

Country Status (5)

Country Link
US (1) US11804379B2 (zh)
JP (1) JP2022034956A (zh)
KR (1) KR20220022881A (zh)
CN (1) CN114078683A (zh)
TW (1) TW202209481A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7257088B1 (ja) * 2022-03-24 2023-04-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
JP6498022B2 (ja) 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US11075084B2 (en) * 2017-08-31 2021-07-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chemistries for etching multi-stacked layers
US10847374B2 (en) * 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack

Also Published As

Publication number Publication date
JP2022034956A (ja) 2022-03-04
CN114078683A (zh) 2022-02-22
US11804379B2 (en) 2023-10-31
US20220059360A1 (en) 2022-02-24
KR20220022881A (ko) 2022-02-28

Similar Documents

Publication Publication Date Title
TWI401741B (zh) Plasma etching method
US20060021704A1 (en) Method and apparatus for etching Si
US20210050222A1 (en) Plasma etching method
US20220165579A1 (en) Plasma processing method and plasma processing apparatus
US10886138B2 (en) Substrate processing method and substrate processing apparatus
US20220059361A1 (en) Etching method and plasma processing apparatus
US11631590B2 (en) Substrate processing method, substrate processing apparatus and cleaning apparatus
TW202209481A (zh) 蝕刻方法及電漿處理裝置
JP2020088174A (ja) エッチング方法及び基板処理装置
US10651077B2 (en) Etching method
US20040097092A1 (en) Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
US11574814B2 (en) Substrate and substrate processing method
US20090206053A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US20070102399A1 (en) Method and apparatus for manufacturing a semiconductor device, control program and computer-readable storage medium
US10720328B2 (en) Etching method and etching apparatus
JP4800077B2 (ja) プラズマエッチング方法
JP7467708B2 (ja) 基板処理装置
US20080203056A1 (en) Methods for etching high aspect ratio features
US11315795B2 (en) Substrate processing method and substrate processing apparatus
US20200279753A1 (en) Substrate processing method and substrate processing apparatus
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US20070218698A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
TW202213502A (zh) 蝕刻方法及電漿蝕刻裝置