CN109110726B - 一种提高高深宽比钨合金刻蚀均匀性的方法 - Google Patents

一种提高高深宽比钨合金刻蚀均匀性的方法 Download PDF

Info

Publication number
CN109110726B
CN109110726B CN201810714556.5A CN201810714556A CN109110726B CN 109110726 B CN109110726 B CN 109110726B CN 201810714556 A CN201810714556 A CN 201810714556A CN 109110726 B CN109110726 B CN 109110726B
Authority
CN
China
Prior art keywords
tungsten alloy
film
layer
hard mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810714556.5A
Other languages
English (en)
Other versions
CN109110726A (zh
Inventor
陈兢
李轩扬
宋璐
夏雁鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201810714556.5A priority Critical patent/CN109110726B/zh
Publication of CN109110726A publication Critical patent/CN109110726A/zh
Application granted granted Critical
Publication of CN109110726B publication Critical patent/CN109110726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明提供一种提高高深宽比钨合金刻蚀均匀性的方法，步骤包括：在钨合金基底上生长硬掩膜；在硬掩膜上旋涂第一层光刻胶，经光刻、显影，形成第一层光刻胶图形；依据该第一层光刻胶图形刻蚀硬掩膜，形成硬掩膜图形；旋涂第二层光刻胶，经光刻、显影，形成第二层光刻胶图形；依据该第二层光刻胶图形进行第一次钨合金刻蚀，在开口面积较小区域的钨合金基底上刻蚀的深度达到负载效应量；去除剩余的第二层光刻胶，依据上述硬掩膜图形进行第二次钨合金刻蚀，以在开口面积较大和较小区域的钨合金基底上刻蚀到同等深度。

Description

一种提高高深宽比钨合金刻蚀均匀性的方法
技术领域
本发明属于微电子机械系统(MEMS)工艺技术领域，尤其涉及一种提高高深宽比钨合金刻蚀均匀性的方法。
背景技术
在MEMS器件加工制造中，传统结构衬底材料通常采用单晶硅材料，而单晶硅材料存在一些固有缺陷，如脆性高，抗冲击能力差；相对金属材料其导电性较差，电阻率相较高；热稳定性相对较差，杨氏模量在超过600℃的时候会发生明显变化，不适于高温条件下应用，影响了器件的应用范围。
金属钨材料是自然界熔点最高的金属(3410℃)，同时具有高强度、高硬度、低电阻率的特点。金属钨材料耐高温，耐冲击，耐磨损，热稳定性好，能够保证器件在高温条件下稳定工作，是MEMS器件加工制造结构材料的很好的选择，尤其适用于高温等较为恶劣或极端的环境。传统钨材料多采用物理或化学沉积等方法形成薄膜，但由于工艺限制和应力等原因，薄膜厚度一般不超过2微米，影响了器件的设计和制造。如果能够以金属钨体材料作为结构材料取代传统的单晶硅体硅材料制作MEMS开关、MEMS谐振器、MEMS探针、微细电火花加工电极等器件，由于前面所述特性，这些器件将具有更优越的电学、力学和耐高温等特性。金属钨是微电子芯片测试探针的主要材料，随着芯片节距的缩小，探针和探针卡也需要用新的微细加工方式实现微小化，相较目前的单晶硅微探针(卡)，金属钨体材料形成的微探针(卡)具有硬度高、磨损率低、电阻低、可靠性高的优点。
此外，金属钨材料还是制备模具的优秀材料，可应用于注塑、压铸、锻压等体成形工艺中。随着非硅MEMS器件的尺寸进一步缩小，传统机械加工方法制备的模具在尺寸和图形上受到极大限制。目前，微模具主要是采用半导体工艺加工的硅模具，虽然它突破了尺寸和图形的限制，但由于硅材料脆性高、抗冲击能力差等的自身性能，其应用范围受到极大限制。金属钨材料的微模具在未来微成形工艺中具有很广泛的应用。
专利CN201110362347提出了一种刻蚀金属钨材料的方法，钨合金材料的刻蚀速率和刻蚀的开口面积有很大的关系，这就是刻蚀的负载效应，其和体硅刻蚀一样，开口面积较大和开口面积较小的区域的刻蚀深度存在差别，如图1所示。当局部开口面积差别很大、刻蚀深度很深时，这种差异尤为明显。在很多MEMS应用场合中，尺寸精度的要求较高，刻蚀深度在不同区域的差别是不希望出现的。刻蚀负载效应极大限制了钨合金材料在MEMS中的应用。由于反应物消耗与扩散受到刻蚀窗口大小的影响，通过调整刻蚀工艺参数很难实现不同窗口的刻蚀深度均匀性。
发明内容
本发明的目的在于提供一种提高高深宽比钨合金刻蚀均匀性的方法，能够在刻蚀钨合金时不同开口面积区域的刻蚀深度保持一致，以解决钨合金MEMS器件的制造工艺问题。
为解决上述技术问题，本发明采用如下技术方案：
一种提高高深宽比钨合金刻蚀均匀性的方法，步骤包括：
在钨合金基底上生长硬掩膜；
在硬掩膜上旋涂第一层光刻胶，经光刻、显影，形成含有开口面积较大和较小区域的第一层光刻胶图形；
依据该第一层光刻胶图形刻蚀硬掩膜，将第一层光刻胶图形转移到硬掩膜上形成硬掩膜图形，使开口面积较大和较小区域的钨合金基底露出；
在露出的钨合金基底和保留的硬掩膜上旋涂第二层光刻胶，经光刻、显影，形成第二层光刻胶图形，露出开口面积较小区域的钨合金基底，遮挡住开口面积较大区域的钨合金基底；
依据该第二层光刻胶图形进行第一次钨合金刻蚀，在开口面积较小区域的钨合金基底上刻蚀的深度达到负载效应量；
去除剩余的第二层光刻胶，依据上述硬掩膜图形进行第二次钨合金刻蚀，以在开口面积较大和较小区域的钨合金基底上刻蚀到同等深度。
其中，所述钨合金基底材料包括纯钨、碳化钨、钨钼合金、钨铜合金、钨铼合金、硬质合金。
其中，所述硬掩膜包括金属掩膜、金属氮化物薄膜、金属氧化物薄膜。
其中，所述金属薄膜包括Al薄膜、Ti薄膜、Cr薄膜、Ni薄膜、Cu薄膜；所述金属氮化物薄膜包括AlN薄膜、TiN薄膜、CrN薄膜；所述金属氧化物薄膜包括ZnO薄膜、TiO2薄膜、ZrO2薄膜。
其中，钨合金基底厚度为200μm～6mm，硬掩膜厚度为50nm～10μm。
其中，在钨合金基底上生长硬掩膜的方法包括溅射、热蒸发、离子镀、化学气相沉积。
其中，采用一光刻掩膜版通过光刻、显影制备第一层光刻胶图形，再经过硬掩膜刻蚀得到所述硬掩膜图形，该图形和最终刻蚀的图形相同，目的是将图形从光刻胶上转移到硬掩膜上，进而转移到钨合金基底上。光刻胶图形转移到硬掩膜上，硬掩膜中未被光刻胶遮挡的部分完全刻蚀穿通，硬掩膜图形与最终刻蚀图形相同。
其中，使用丙酮、乙醇去除剩余的第二层光刻胶。
其中，采用另一光刻掩膜版制备第二层光刻胶图形，该图形用于刻蚀负载效应的补偿，将刻蚀速率快的区域(开口面积较大区域)阻挡，仅打开刻蚀速率较慢的区域(开口面积较小的区域)。由此，只对钨合金基底未被第二层光刻胶遮挡的部分(开口面积较小的区域)进行第一次钨合金刻蚀。
其中，刻蚀的深度为负载效应量ΔD，即在高深宽比钨合金刻蚀中，开口面积较大和较小的区域的刻蚀深度之差，即ΔD＝D1-D2，其中，D1为开口面积较大区域的刻蚀深度，D2为开口面积较小区域的刻蚀深度。
其中，将阻挡开口面积较大区域的光刻胶图形去除，使所有待刻蚀位置的钨合金基底全部露出，使用硬掩膜对钨合金进行第二次刻蚀，形成高深宽比结构。其中开口面积较大的区域直接在该步即可达到目标刻蚀深度D1，开口面积较小的区域的刻蚀深度较浅，刻蚀深度只能达到D2。通过刻蚀补偿，开口面积较小区域总刻蚀深度为D2+ΔD＝D1，由此，开口面积较大和较小区域能够达到相同的刻蚀深度。
和现有技术相比，本发明具有以下有益效果：为了解决钨合金刻蚀过程中，由于局部开口面积大小不同而导致的刻蚀负载效应，本发明提出了两步刻蚀的方法改善由于负载效应造成的刻蚀不均匀性，其中在第一次刻蚀中，在刻蚀速率较快的区域(开口面积较大的区域)采用光刻胶图形阻挡，在刻蚀速率较慢的区域(开口面积较小的区域)进行负载效应补偿，补偿由于负载效应造成的刻蚀深度差。在第二次刻蚀中，所有待刻蚀区域同时刻蚀，由于第一次刻蚀过程中存在对刻蚀速率较慢区域的补偿，使得最后的刻蚀深度在不同开口面积的区域内保持一致，如图2所示。
附图说明
图1是刻蚀负载效应形成的刻蚀深度不均匀的示意图。
图2是本发明方法改善后的刻蚀深度均匀的示意图。
图3是本发明实施例中硬掩膜层刻蚀穿通后的示意图。
图4是本发明实施例中光刻胶阻挡开口面积较大区域的示意图。
图5是本发明实施例中第一次钨合金刻蚀开口面积较小区域的示意图。
图6是本发明实施例中第二次钨合金刻蚀完成后的示意图。
图中：1-钨合金基底，2-硬掩膜，3-第一层光刻胶，4-第二层光刻胶。
具体实施方式
为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图作详细说明如下。
本实施例采用本发明方法进行钨基合金刻蚀，步骤如下：
步骤一：制备硬掩膜层图形如图3所示，首先，在钨合金基底1(厚度200μm～6mm)上采用溅射、热蒸发等方法沉积一层硬掩膜2(厚度50nm～10μm)。该钨合金可为纯钨、碳化钨、钨钼合金、钨铜合金、钨铼合金或硬质合金。硬掩膜2与钨合金基底1的粘附性应足够强，常用的有Al薄膜、Ni薄膜、Ti薄膜等。然后，在硬掩膜2表面旋涂第一层光刻胶3，随后根据光刻掩膜版的图形光刻、显影，形成第一层光刻胶图形，依据该第一层光刻胶图形刻蚀硬掩膜，将第一层光刻胶图形转移到硬掩膜上形成硬掩膜图形。该图形与最后刻蚀图形一样，包括开口面积较大和较小区域。随后，刻蚀硬掩膜层2，直至刻蚀停止在钨合金基底1上，此时硬掩膜刻蚀穿通。硬掩膜的图形也与最后刻蚀图形完全一致。
步骤二：使用光刻胶阻挡开口面积较大区域，仅暴露开口面积较小区域的钨合金基底1，如图4所示。首先在钨合金基底1上旋涂第二层光刻胶4，随后根据另一个光刻掩膜版的图形光刻、显影，形成第二层光刻胶图形，其作为阻挡层图形。该图形与第一次光刻相比，仅打开开口面积较小区域，而开口面积较大区域被光刻胶阻挡。
步骤三：进行第一次钨合金刻蚀，如图5所示。由于在上一步骤中，仅有开口面积较小区域的钨合金基底1暴露出，该步仅刻蚀开口面积较小区域。开口面积较大区域因为光刻胶的阻挡而不被刻蚀。刻蚀深度应与图1所示的实际的负载效应量ΔD一致。
步骤四：依次使用丙酮、乙醇去除钨合金基底1表面的光刻胶，将所有待刻蚀区域全部露出，通过步骤一的硬掩膜图形阻挡无需刻蚀的区域。对开口面积较大和较小区域同时刻蚀，直到达到目标深度。在该步刻蚀中，开口面积较大区域的刻蚀深度为D1，开口面积较小区域的刻蚀深度为D2，其中ΔD＝D1-D2为负载效应量。由于步骤三的第一次刻蚀中，对刻蚀较慢的区域(开口面积较小区域)进行了ΔD的刻蚀深度补偿，最终的刻蚀深度能与开口面积较大区域保持一致，均为D1。
以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求书所述为准。

Claims (8)

1.一种提高高深宽比钨合金刻蚀均匀性的方法，步骤包括：
在钨合金基底上生长硬掩膜，所述硬掩膜包括金属掩膜、金属氮化物薄膜、金属氧化物薄膜中的至少一种，所述金属掩膜包括Al薄膜、Ti薄膜、Cr薄膜、Ni薄膜、Cu薄膜中的至少一种，所述金属氮化物薄膜包括AlN薄膜、TiN薄膜、CrN薄膜中的至少一种，所述金属氧化物薄膜包括ZnO薄膜、TiO2薄膜、ZrO2薄膜中的至少一种；
在硬掩膜上旋涂第一层光刻胶，经光刻、显影，形成含有开口面积较大和较小区域的第一层光刻胶图形；
依据该第一层光刻胶图形刻蚀硬掩膜，将第一层光刻胶图形转移到硬掩膜上形成硬掩膜图形，使开口面积较大和较小区域的钨合金基底露出；
在露出的钨合金基底和保留的硬掩膜上旋涂第二层光刻胶，经光刻、显影，形成第二层光刻胶图形，露出开口面积较小区域的钨合金基底，遮挡住开口面积较大区域的钨合金基底；
依据该第二层光刻胶图形进行第一次钨合金刻蚀，在开口面积较小区域的钨合金基底上刻蚀的深度达到负载效应量；
去除剩余的第二层光刻胶，依据上述硬掩膜图形进行第二次钨合金刻蚀，以在开口面积较大和较小区域的钨合金基底上刻蚀到同等深度。
2.如权利要求1所述的方法，其特征在于，所述钨合金基底材料包括纯钨、碳化钨、钨钼合金、钨铜合金、钨铼合金中的一种。
3.如权利要求1或2所述的方法，其特征在于，所述钨合金基底厚度为200μm～6mm。
4.如权利要求1所述的方法，所述硬掩膜厚度为50nm～10μm。
5.如权利要求1所述的方法，其特征在于，在所述钨合金基底上生长硬掩膜的方法包括溅射、热蒸发、离子镀、化学气相沉积中的一种。
6.如权利要求1所述的方法，其特征在于，采用一光刻掩膜版制备所述第一层光刻胶图形。
7.如权利要求1所述的方法，其特征在于，采用另一光刻掩膜版制备所述第二层光刻胶图形。
8.如权利要求1所述的方法，其特征在于，依次使用丙酮、乙醇去除剩余的第二层光刻胶。
CN201810714556.5A 2018-07-03 2018-07-03 一种提高高深宽比钨合金刻蚀均匀性的方法 Active CN109110726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810714556.5A CN109110726B (zh) 2018-07-03 2018-07-03 一种提高高深宽比钨合金刻蚀均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810714556.5A CN109110726B (zh) 2018-07-03 2018-07-03 一种提高高深宽比钨合金刻蚀均匀性的方法

Publications (2)

Publication Number Publication Date
CN109110726A CN109110726A (zh) 2019-01-01
CN109110726B true CN109110726B (zh) 2021-06-29

Family

ID=64822575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810714556.5A Active CN109110726B (zh) 2018-07-03 2018-07-03 一种提高高深宽比钨合金刻蚀均匀性的方法

Country Status (1)

Country Link
CN (1) CN109110726B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113436972B (zh) * 2020-03-23 2023-09-22 长鑫存储技术有限公司 半导体刻蚀方法
CN111863705B (zh) * 2020-07-23 2024-04-23 中国科学院微电子研究所 半导体器件的隔离的形成方法
CN117219506B (zh) * 2023-11-09 2024-03-12 深圳基本半导体有限公司 一种消除刻蚀负载效应的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127043A (ja) * 1999-10-28 2001-05-11 Fujitsu Quantum Devices Ltd 半導体装置の製造方法
CN101064244A (zh) * 2006-02-27 2007-10-31 应用材料股份有限公司 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN102779780A (zh) * 2012-07-25 2012-11-14 上海华力微电子有限公司 一种形成无负载效应大尺寸沟槽的方法
CN102810470A (zh) * 2011-05-29 2012-12-05 南亚科技股份有限公司 降低微负载效应的方法
KR20130008730A (ko) * 2011-07-13 2013-01-23 에스케이하이닉스 주식회사 반도체 소자의 ｓｔｉ 트렌치 형성 방법
CN102969240A (zh) * 2007-11-21 2013-03-13 朗姆研究公司 控制对含钨层的蚀刻微负载的方法
CN103065959A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 一种减小硅刻蚀负载效应的方法
CN104658882A (zh) * 2013-11-25 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127043A (ja) * 1999-10-28 2001-05-11 Fujitsu Quantum Devices Ltd 半導体装置の製造方法
CN101064244A (zh) * 2006-02-27 2007-10-31 应用材料股份有限公司 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN102969240A (zh) * 2007-11-21 2013-03-13 朗姆研究公司 控制对含钨层的蚀刻微负载的方法
CN102810470A (zh) * 2011-05-29 2012-12-05 南亚科技股份有限公司 降低微负载效应的方法
KR20130008730A (ko) * 2011-07-13 2013-01-23 에스케이하이닉스 주식회사 반도체 소자의 ｓｔｉ 트렌치 형성 방법
CN103065959A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 一种减小硅刻蚀负载效应的方法
CN102779780A (zh) * 2012-07-25 2012-11-14 上海华力微电子有限公司 一种形成无负载效应大尺寸沟槽的方法
CN104658882A (zh) * 2013-11-25 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法

Also Published As

Publication number Publication date
CN109110726A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN109110726B (zh) 一种提高高深宽比钨合金刻蚀均匀性的方法
US6528350B2 (en) Method for fabricating a metal plated spring structure
JP5165840B2 (ja) 金属間材料からなるバネ構造及びバネ構造の製造方法
US7800388B2 (en) Curved spring structure with elongated section located under cantilevered section
US9613863B2 (en) Method for forming electroless metal through via
US6289583B1 (en) Method for making cards with multiple contact tips for testing semiconductor chips
JP4733319B2 (ja) プローブチップ構造の製造方法
EP2781626A1 (en) Production method for transfer mold, transfer mold produced using same, and component produced using said transfer mold
JP2012530362A (ja) 金属／有機誘電体界面でのクラックの低減
CN103187244B (zh) 一种改善半导体晶圆电容制程中介质分层的方法
EP1191331B1 (en) Method for manufacturing tips and probes for a STM or an AFM
EP1202047A1 (en) Method for manufacturing tips and probes for a STM or an AFM
US7906738B1 (en) Shaped MEMS contact
CN111807316A (zh) 一种沟槽围合孔洞结构及其在锥状微纳结构加工中的应用
CN113184800B (zh) 微机电系统器件的制造方法及微机电系统器件
CN116403912B (zh) 一种制备氮化铝/钨铜金锡热沉的方法
KR102200437B1 (ko) 관통형 전극 제조 방법
CN109873026A (zh) 一种具有沟槽电极结构的碳化硅二极管及其制造方法
KR100503983B1 (ko) 반도체 칩 테스트용의 다수의 접촉팁들을 구비하는 카드의 제조방법
CN102110585B (zh) 一种金属层的制造方法
CN116996036A (zh) 一种硅基mems射频滤波器及其制备方法
CN117105166A (zh) 微细加工方法
CN115631947A (zh) 一种电容器制作方法及电容器
CN114335193A (zh) 肖特基二极管及其制备方法、芯片
JPS61147549A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant