CN102110585B - 一种金属层的制造方法 - Google Patents

一种金属层的制造方法 Download PDF

Info

Publication number
CN102110585B
CN102110585B CN200910247206.3A CN200910247206A CN102110585B CN 102110585 B CN102110585 B CN 102110585B CN 200910247206 A CN200910247206 A CN 200910247206A CN 102110585 B CN102110585 B CN 102110585B
Authority
CN
China
Prior art keywords
wafer
metal
copper
annealing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910247206.3A
Other languages
English (en)
Other versions
CN102110585A (zh
Inventor
唐小亮
曾红林
冯岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910247206.3A priority Critical patent/CN102110585B/zh
Publication of CN102110585A publication Critical patent/CN102110585A/zh
Application granted granted Critical
Publication of CN102110585B publication Critical patent/CN102110585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出了一种金属层的制造方法，该方法包括，首先，在晶圆的前层氧化层上沉积层间介质，然后光刻和刻蚀所述层间介质，形成沟槽，再在沟槽中电镀金属，最后化学机械研磨去除晶圆表面多余的金属，形成金属层。在形成金属层后，该方法还包括对金属层退火。本发明在电镀金属后直接进行化学机械研磨，避免了退火过程中金属颗粒的体积变大产生的张力对晶圆的曲率半径方向的改变，减小了后续化学研磨发生晶圆破裂的机率，同时缩短了器件制造流程所需的时间。

Description

一种金属层的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种金属层的制造方法。
背景技术
目前，半导体射频器件的制造中，晶圆上的金属层的形成要经过在化学气相沉积(CVD)二氧化硅后用光刻和刻蚀的方法形成填充槽，电镀(ECP)方法在所述填充槽填充金属(如铜)，退火以及对所述铜表面进行化学机械研磨(CMP)等步骤。
结合图1a～图1e所示的现有技术生长顶层金属层的结构简化剖面图，具体说明图2所示的现有技术生长顶层金属层流程图：
步骤201、如图1a所示，在晶圆10的前层氧化层11上生长二氧化硅12，作为层间介质(ILD/IMD)；
本步骤中，生长二氧化硅是用化学气相沉积的方法。
步骤202、如图1b所示，光刻和刻蚀二氧化硅12，形成沟槽13；
本步骤中，本步骤中的光刻和刻蚀是指，首先在晶圆10的正面10a涂抹一层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化，对晶圆10的正面10a没有被光刻胶图案覆盖的部分进行刻蚀，最后清洗残留在晶圆10的正面10a的光刻胶；
本步骤中，沟槽13的深度为大于层间介质与前层氧化层的厚度之和。
步骤203、如图1c所示，在沟槽13中电镀(ECP)金属铜14；
本步骤中，电镀金属铜是先用物理气相沉积(PVD)方法在晶圆所开的沟槽表面沉积铜籽晶层，然后把具有导电表面的晶圆浸入硫酸铜(CuSO4)溶液，晶圆和铜籽晶层作为带负电荷的平板或阴极连接到外电源。固体铜块沉浸在溶液中作为带正电荷的阳极并提供由氧化反应产生的铜离子。电流从晶圆进入溶液到达阴极。当电流流动时，在晶圆表面铜离子发生还原反应变为铜原子。即沉积金属铜。铜的沉积速度正比于传输到导电晶圆表面电流的大小，控制电镀的基本参数是电流和时间。
本步骤中，电镀过程分为不同电流强度和时间的三次电镀，分别为：
第一电镀，电流1安培，时间11秒；
第二电镀，电流3安培，时间30秒；
第三电镀，电流18安培，时间200秒。
步骤204、晶圆退火，如图1d所示，金属铜体14积增大；
本步骤中退火温度范围为150～300摄氏度，时间范围是60～100秒。
步骤205、化学机械研磨(CMP)去除晶圆表面多余的铜，形成如图1e所示的顶层金属层15；
本步骤中，CMP是把晶圆表面和抛光垫相接触，在晶圆和抛光垫之间加入磨料，并同时施加压力，通过晶圆和抛光垫之间的相对运动使磨料和晶圆表面的铜产生物理化学反应，去除晶圆表面多余的铜，得到均匀平坦的晶圆表面。
对于顶层金属层，ECP金属铜的厚度达到45000埃。在ECP后采取退火步骤是为了减小铜电阻，其原理是增大铜颗粒的体积，但铜颗粒体积增大的同时，由于作为层间介质的二氧化硅和铜的热膨胀系数不同，铜和二氧化硅晶格失配的加剧会对晶圆施加张应力，所述张应力甚至会改变晶圆原先的曲率半径的方向，使晶圆由向下弯曲变为向上弯曲。在随后的CMP步骤中，CMP的抛光垫对晶圆施加的压应力会使晶圆的曲率半径的方向再次发生改变，这种剧烈的变化往往会使晶圆破裂，即产生破片现象。
发明内容
有鉴于此，本发明解决的技术问题是：
晶圆中金属层电镀金属之后的退火过程中金属产生的张应力使晶圆的曲率半径方向发生改变，随后化学机械研磨施加的压应力会使晶圆发生破裂。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种金属层的制造方法，该方法包括：
在晶圆的前层氧化层上沉积层间介质；
光刻和刻蚀所述层间介质，形成沟槽；
在沟槽中电镀金属；
化学机械研磨去除晶圆表面多余的金属，形成金属层。
所述层间介质是二氧化硅。
所述金属为铜。
该方法还包括，在形成金属层之后对所述金属层退火。
所述退火是晶圆合金退火。
由上述的技术方案可见，本发明在电镀金属铜后直接进行化学机械研磨，避免了退火过程中金属颗粒的体积变大产生的张力对晶圆的曲率半径方向的改变，减小了化学机械研磨发生晶圆破裂的机率，同时缩短了器件制造流程所需的时间。
附图说明
图1a～1e为现有技术生长顶层金属层的结构简化剖面图；
图2为现有技术生长顶层金属层流程图；
图3a～3d为本发明生长顶层金属层的结构简化剖面图；
图4为本发明生长顶层金属层流程图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
一种金属层的制造方法，该方法包括：
在晶圆的前层氧化层上沉积层间介质；
光刻和刻蚀所述层间介质，形成沟槽；
在沟槽中电镀金属；
化学机械研磨去除晶圆表面多余的金属，形成金属层。
所述层间介质是二氧化硅。
所述金属为铜。
该方法还包括，在形成金属层之后对所述金属层退火。
所述退火是晶圆合金退火。
结合图3a～图3d所示的本发明生长顶层金属层的结构简化剖面图，具体说明图4所示的本发明生长顶层金属层流程图：
步骤401、如图3a所示，在晶圆10的前层氧化层11上生长二氧化硅12，作为层间介质(ILD/IMD)；
本步骤中，生长二氧化硅是用化学气相沉积的方法。
步骤402、如图3b所示，光刻和刻蚀二氧化硅12，形成沟槽13；
本步骤中，本步骤中的光刻和刻蚀是指，首先在晶圆10的正面10a涂抹一层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化，对晶圆10的正面10a没有被光刻胶图案覆盖的部分进行刻蚀，最后清洗残留在晶圆10的正面10a的光刻胶；
本步骤中，沟槽13的深度为大于层间介质与前层氧化层的厚度之和。
步骤403、如图3c所示，在沟槽13中电镀(ECP)金属铜14；
本步骤中，电镀金属铜是先用物理气相沉积(PVD)方法在晶圆所开的沟槽表面沉积铜籽晶层，然后把具有导电表面的晶圆浸入硫酸铜(CuSO4)溶液，晶圆和铜籽晶层作为带负电荷的平板或阴极连接到外电源。固体铜块沉浸在溶液中作为带正电荷的阳极并提供由氧化反应产生的铜离子。电流从晶圆进入溶液到达阴极。当电流流动时，在晶圆表面铜离子发生还原反应变为铜原子。即沉积金属铜。铜的沉积速度正比于传输到导电晶圆表面电流的大小，控制电镀的基本参数是电流和时间。
本步骤中，电镀过程分为不同电流强度和时间的三次电镀，分别为：
第一电镀，电流1安培，时间11秒；
第二电镀，电流3安培，时间30秒；
第三电镀，电流18安培，时间200秒。
步骤404、化学机械研磨(CMP)去除晶圆表面多余的铜，形成如图3d所示的顶层金属层35；
本步骤中，CMP是把晶圆表面和抛光垫相接触，在晶圆和抛光垫之间加入磨料，并同时施加压力，通过晶圆和抛光垫之间的相对运动使磨料和晶圆表面的铜产生物理化学反应，去除晶圆表面多余的铜，得到均匀平坦的晶圆表面。
在半导体器件制程完成后，出厂前会对晶圆合金退火，晶圆合金退火的温度为400摄氏度，退火时间为30分钟。在此过程中，顶层金属层中的金属铜完全退火，可以达到和ECP之后进行退火一样的效果，使金属铜电阻减小。省略ECP之后的退火不但可以减小金属铜和二氧化硅的晶格常数失配导致的张应力，避免后续CMP中晶圆曲率半径方向的突变，降低了破片的机率，同时简化了制程，缩短了制造流程的时间。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种金属层的制造方法，应用于顶层金属层，该方法包括：
在晶圆的前层氧化层上沉积层间介质；
光刻和刻蚀所述层间介质，形成沟槽；
在沟槽中电镀金属，所述电镀过程分为不同电流强度和时间的三次电镀；
省略所述电镀金属后的退火，在所述电镀金属后直接化学机械研磨去除晶圆表面多余的金属，形成金属层。
2.如权利要求1所述的方法，其特征在于，所述层间介质是二氧化硅。
3.如权利要求1所述的方法，其特征在于，所述金属为铜。
4.如权利要求1所述的方法，其特征在于，该方法还包括，在形成金属层之后对所述金属层退火。
5.如权利要求4所述的方法，其特征在于，所述退火是晶圆合金退火。
CN200910247206.3A 2009-12-24 2009-12-24 一种金属层的制造方法 Active CN102110585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910247206.3A CN102110585B (zh) 2009-12-24 2009-12-24 一种金属层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910247206.3A CN102110585B (zh) 2009-12-24 2009-12-24 一种金属层的制造方法

Publications (2)

Publication Number Publication Date
CN102110585A CN102110585A (zh) 2011-06-29
CN102110585B true CN102110585B (zh) 2014-01-15

Family

ID=44174705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910247206.3A Active CN102110585B (zh) 2009-12-24 2009-12-24 一种金属层的制造方法

Country Status (1)

Country Link
CN (1) CN102110585B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347481B (zh) * 2013-07-31 2019-10-25 盛美半导体设备（上海）有限公司 金属镀层处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391777B1 (en) * 2001-05-02 2002-05-21 Taiwan Semiconductor Manufacturing Company Two-stage Cu anneal to improve Cu damascene process
CN1449014A (zh) * 2002-04-02 2003-10-15 台湾积体电路制造股份有限公司 制造铜镶嵌结构的方法
CN101447420A (zh) * 2007-11-28 2009-06-03 中国科学院微电子研究所 一种制备高介电常数栅介质薄膜铪硅氧氮的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004061931A1 (ja) * 2002-12-26 2006-05-18 富士通株式会社 多層配線構造を有する半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391777B1 (en) * 2001-05-02 2002-05-21 Taiwan Semiconductor Manufacturing Company Two-stage Cu anneal to improve Cu damascene process
CN1449014A (zh) * 2002-04-02 2003-10-15 台湾积体电路制造股份有限公司 制造铜镶嵌结构的方法
CN101447420A (zh) * 2007-11-28 2009-06-03 中国科学院微电子研究所 一种制备高介电常数栅介质薄膜铪硅氧氮的方法

Also Published As

Publication number Publication date
CN102110585A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
CN100481380C (zh) 半导体元件中内连线结构的制造方法
TWI522499B (zh) A method of modifying the reduced graphene layer on the surface of the substrate
JP3116897B2 (ja) 微細配線形成方法
CN102222643B (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
EP2100319B1 (en) Formation of vertical devices by electroplating
CN103456685B (zh) 一种不需使用cmp的tsv与第一层再布线层的制造方法
CN105355620A (zh) 一种铜互连结构及其制造方法
KR100859899B1 (ko) 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법
JP4309873B2 (ja) 電子デバイスの製造方法
JP2006261553A (ja) 半導体装置及びその製造方法
CN102110585B (zh) 一种金属层的制造方法
KR100964030B1 (ko) 알루미늄 호일을 이용한 관통형 전극 형성방법
US20030098766A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JP5435484B2 (ja) 金属充填微細構造体の製造方法
CN102856249A (zh) 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法
TW544696B (en) Process for fabricating an electronic component incorporating an inductive microcomponent
US20230223301A1 (en) Method of removing barrier layer
KR20010015395A (ko) 서브마이크론 구조 내에 금속 도금하는 방법
TW200405440A (en) Dopant interface formation
JP3032503B2 (ja) 半導体装置の製造方法
CN102044478A (zh) 金属插塞制作方法
CN103871842B (zh) 一种降低铝焊板突起的方法
US20100116676A1 (en) Method of fabricating probe pin for probe card
CN108886016A (zh) Tsv结构的平坦化工艺和装置
CN109148363A (zh) 半导体制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant