CN102044477A

CN102044477A - 金属插塞的制作方法

Info

Publication number: CN102044477A
Application number: CN2009101971100A
Authority: CN
Inventors: 刘盛; 杨瑞鹏; 聂佳相; 何伟业
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-10-13
Filing date: 2009-10-13
Publication date: 2011-05-04

Abstract

一种金属插塞的制造方法，其特征在于，包括：提供已形成铜电路互连层的硅片，在铜电路互连层上形成介电层；依序进行光刻，蚀刻工艺形成设计所需的沟槽；在介电层和沟槽上形成阻挡层和种子层；在种子层上电镀铜金属层；第一次退火；第二次退火；平坦化铜金属层，形成金属插塞。本发明防止平坦化后的金属插塞存在空洞而使得铜电路传送信号时出现断路这种影响器件性能可靠性和良率的问题。

Description

金属插塞的制作方法

技术领域

本发明涉及集成电路的金属插塞的制作方法。

背景技术

IC制造业转到铜金属化对所有芯片制造商来说都只是刚刚起步。首先，高性能微处理器和快速静态存储器正在转向铜工艺。因为铜有具有较低的电阻率(铜的电阻率为1.69μΩ·cm)和较高的抗电迁移性(可增加约两个数量级)，故铜是深亚微米和纳米集成电路多层互连线的一种首选材料。

电镀铜金属的基本原理是将具有导电表面的硅片沉浸在硫酸铜溶液中，这个溶液包含需要被淀积的铜。硅片和种子层作为带负电荷的平板或阴极电连接到外电源。固体铜块沉浸在溶液中并构成带正电荷的阳极。电流从铜阳极进入溶液到达硅片。当电流流动时，在硅片表面发生化学反应以淀积铜金属。电镀过程中，金属铜离子在硅片表面阴极被还原成金属铜结晶粒子，同时在铜阳极发生氧化反应，以此平衡阴极电流。这个反应维持了溶液中的电中和。

如图1A所示，在已形成铜互连层1的硅片上使用化学气相沉积形成介电层2；如图1B所示，依序进行光刻，蚀刻工艺形成设计所需的沟槽3；如图1C，采用物理气相沉积在硅片上形成阻挡层4和种子层5；如图1D，将硅片放入硫酸铜溶液中进行电镀，由于电镀化学反应，在种子层5表面形成铜金属层6；铜金属层6中的相邻的铜结晶粒子存在间隙，所以如果铜结晶粒子排列过疏散的话会增加铜金属层的电阻率而严重影响器件的性能，此外后续工艺需要采用化学机械研磨来平坦化多余的铜金属层，为了能够控制铜金属层的硬度所以目前采用退火工艺将上述问题解决，如图1E所示，将硅片进行退火，由于铜金属层的温度膨胀系数比其它所述介电层、阻挡层和种子层的要大，所以在退火结束硅片冷却到常温后，使得铜金属层6收缩较快而其它所述介电层2、阻挡层4和种子层5收缩较慢，形成了弯曲的硅片表面；如图1F所示，由于退火过程中相邻铜结晶粒子合并形成一个更大的金属结晶粒子的同时也将原有的铜结晶粒子的间隙合并在一起形成空洞7，而弯曲的硅片表面使得铜金属层6获得的比退火之前更大的应力并随着时间的推移(例如，六小时之后)，所述空洞7迁移到沟槽内铜金属层与种子层的交接处；当采用化学机械研磨平坦化多余的铜金属层6后形成金属插塞8，如图1G所示，当空洞9迁移到沟槽内侧时，平坦化后的金属插塞存在空洞9而使得铜电路传送信号时出现断路这种影响器件性能可靠性和良率的问题。

发明内容

本发明解决的问题是平坦化后的金属插塞存在空洞而使得铜电路传送信号时出现断路这种影响器件性能可靠性和良率的问题。

本发明提供了一种金属插塞的制作方法，其特征在于，包括：提供已形成铜电路互连层的硅片，在铜电路互连层上形成介电层；依序进行光刻，蚀刻工艺形成设计所需的沟槽；在介电层和沟槽上形成阻挡层和种子层；在种子层上电镀铜金属层；第一次退火；第二次退火；平坦化铜金属层，形成金属插塞。

优选的，所述电镀铜金属层采用的是硫酸铜溶液材料。

优选的，所述退火的工艺参数为目标温度为100～250摄氏度，退火时间为20～300秒。

优选的，所述介电层采用氧化硅为材料，厚度为2500～3500埃。

优选的，所述平坦化是指采用化学机械研磨去除部分铜金属层、种子层和阻挡层。

优选的，所述阻挡层的材料采用氮化钽、氮化钛、钛或钽中的一种或者混合物。

由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：

1、第二次退火避免了由于第一次退火后长时间等待化学机械研磨设备而产生的空洞；

2、能够防止平坦化后的金属插塞因存在空洞而使得铜电路传送信号时出现断路这种影响器件性能可靠性和良率的问题。

附图说明

图1A到1G为现有金属插塞的制作方法结构示意图；

图2为本发明的金属插塞的制作方法的流程图；

图3A到3G为本发明金属插塞的制作方法的结构示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

包括如下步骤S200：提供已形成铜电路互连层的硅片，在铜电路互连层上形成介电层；S201：依序进行光刻、蚀刻工艺形成设计所需的沟槽；S202，在介电层和沟槽上形成阻挡层和种子层；S203，在种子层上电镀铜金属层；S204，第一次退火；S205，第二次退火；S206，平坦化铜金属层，形成金属插塞。

步骤S200，提供已形成铜电路互连层的硅片，在铜电路互连层上形成介电层。

如图3A所示，在铜电路互连层301上采用化学气相沉积形成介电层302。所述介电层采用氧化硅为材料，厚度为2500～3500埃。

步骤S201，依序进行光刻、蚀刻工艺形成设计所需的沟槽。

如图3B所示，在介电层覆盖一层光刻胶，曝光和显影后刻蚀介电层302出露铜互连层301，形成沟槽303。

步骤S202，在介电层和沟槽内形成阻挡层和种子层。

在介电层和沟槽303内采用物理气相沉积的方法形成阻挡层304和种子层305。阻挡层304可以采用氮化钽、氮化钛、钛或钽中的一种或者混合物，防止金属原子扩散到其它层中(形成阻挡层为现有常见工艺，本发明不特别指出)；而种子层305是为了在电化学镀膜(ECP)中工艺中起到导电的作用，该工艺将高价铜离子还原成铜原子，所以种子层305采用籽晶铜为材料。

S203，在种子层上电镀铜金属层。

如图3D所示，在将覆盖种子层305的硅片浸入硫酸铜电镀溶液，并将硅片接地后，硫酸铜溶液中的铜原子还原形成铜结晶粒子307，形成铜金属层306。铜金属层306形成的厚度4000～7000埃。

S204，第一次退火。

如图3E所示，将硅片放入炉管中进行退火，相邻的铜结晶粒子合并形成较大的铜结晶粒子307a，而由于相邻的铜结晶粒子307合并后铜结晶粒子307之间的间隙将产生空洞。由于铜金属层306的温度膨胀系数较介电层302大，所以全部空洞受到铜金属层306的收缩应力集中迁移到沟槽303表面形成一个较大的空洞308。第一次退火的目标温度为100～250摄氏度，退火时间为20～300秒。退火过程中，同时通入氮气、氩气或者氢气中的一种或者多种的混合气体，防止在退火过程中铜金属层306表面氧化。

S205，第二次退火。

如图3F所示，在后序工艺的化学机械研磨之前，对于硅片进行第二次退火。由于空洞308再次受到高温影响使得所形成的空洞308向周围分裂并迁移，沟槽内侧的不再有明显空洞。第二次退火与第一次退火的目标温度为100～250摄氏度，退火时间为20～300秒的工艺参数一致。退火过程中，同时通入氮气、氩气或者氢气中的一种或者多种的混合气体，防止在退火过程中铜金属层306表面氧化。

S206，平坦化铜金属层，形成金属插塞。

如图3G，平坦化去除介电层302上的部分铜金属层306、部分种子层305以及部分阻挡层304，形成金属插塞310。

由于铜金属层306中不存在较大体积的空洞308，平坦化铜金属层后铜金属层306内的铜电路连接不会出现断路影响器件性能的问题。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种金属插塞的制作方法，其特征在于，包括：

提供已形成铜电路互连层的硅片，在铜电路互连层上形成介电层；

依序进行光刻、蚀刻工艺形成设计所需的沟槽；

在介电层和沟槽上形成阻挡层和种子层；

在种子层上电镀铜金属层；

第一次退火；

第二次退火；

平坦化铜金属层，形成金属插塞。

2.根据权利要求1所述的金属插塞的制作方法，其特征在于，所述电镀铜金属层采用的是硫酸铜溶液材料。

3.根据权利要求1所述的金属插塞的制作方法，其特征在于，所述退火的工艺参数为目标温度为100～250摄氏度，退火时间为20～300秒。

4.根据权利要求1所述的金属插塞的制作方法，其特征在于，所述介电层采用氧化硅为材料，厚度为2500～3500埃。

5.根据权利要求1所述的金属插塞的制作方法，其特征在于，所述平坦化是指采用化学机械研磨去除部分铜金属层、种子层和阻挡层。

6.根据权利要求1所述的金属插塞的制作方法，其特征在于，所述阻挡层的材料采用氮化钽、氮化钛、钛或钽中的一种或者混合物。