KR20020092731A - 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 - Google Patents
듀얼 다마센 공정을 이용한 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20020092731A KR20020092731A KR1020010031525A KR20010031525A KR20020092731A KR 20020092731 A KR20020092731 A KR 20020092731A KR 1020010031525 A KR1020010031525 A KR 1020010031525A KR 20010031525 A KR20010031525 A KR 20010031525A KR 20020092731 A KR20020092731 A KR 20020092731A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- overhang
- metal layer
- plug
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 96
- 239000002184 metal Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000009977 dual effect Effects 0.000 title claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 238000009713 electroplating Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 73
- 239000000463 material Substances 0.000 claims description 18
- 238000005240 physical vapour deposition Methods 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 8
- 239000003792 electrolyte Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000866 electrolytic etching Methods 0.000 claims description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 2
- 239000002355 dual-layer Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000000087 stabilizing effect Effects 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 239000010949 copper Substances 0.000 description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000008151 electrolyte solution Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- SEJUQQOPVAUETF-QHLBDZCJSA-N (2r,6r,11s)-3-(cyclopropylmethyl)-6-ethyl-8-hydroxy-11-methyl-3,4,5,6-tetrahydro-2,6-methano-3-benzazocin-1(2h)-one Chemical compound C([C@@]1([C@@H]([C@@H]2C(=O)C=3C1=CC(O)=CC=3)C)CC)CN2CC1CC1 SEJUQQOPVAUETF-QHLBDZCJSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 플러그를 형성하기 전에 시드 금속층을 식각 처리하여 플러그 매립 특성 및 전기적 특성을 향상시킬 수 있도록한 듀얼 다마센 공정을 이용한 금속 배선 형성 방법에 관한 것으로, 하부 금속 배선을 포함하는 기판상에 층간 절연층을 형성하고 선택적으로 패터닝하여 플러그 형성 영역과 상부 금속 배선 형성 영역을 정의하는 단계; 전면에 베리어 금속층,시드 금속층을 형성하는 단계;상기 시드 금속층의 일부를 제거하여 플러그 형성 영역의 상단 영역에서 발생한 오버행을 제거하는 단계;상기 플러그 형성 영역과 상부 금속 배선 형성 영역을 매립하도록 배선 형성용 물질층을 형성하고 평탄화하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 금속 배선 형성에 관한 것으로, 특히 플러그를 형성하기 전에 시드 금속층을 식각 처리하여 플러그 매립 특성 및 전기적 특성을 향상시킬 수 있도록한 듀얼 다마센 공정을 이용한 금속 배선 형성 방법에 관한 것이다.
최근의 반도체 집적회로에는 절연을 위해 실리콘 산화막(SiO2) 또는 실리카와 같은 절연층으로 분리된 다층 구조를 포함한다.
그리고, 반도체 소자의 집적도가 증가함에 따라 절연층의 두께는 1㎛로 제한되고 있으며, 플러그의 지름은 0.25㎛에서 0.18㎛ 이하로 감소되어, 그 결과로 플러그의 에스팩트 비율(aspect ratio)이 5:1 이상으로 요구된다.
또한, 사이즈가 감소함에 따라서 플러그를 형성하는 물질의 특성이 중요시 되는데, 플러그가 소형화될수록 속도 성능을 위해서 플러그를 형성하는 물질이 더 작은 비저항을 가져야 한다.
일반적으로 반도체 소자의 플러그 및 금속 배선으로 널리 사용하는 금속으로 알루미늄(Al), 알루미늄 합금 및 텅스텐(W) 등이 있다.
그러나, 이러한 금속들은 반도체 소자가 고집적화됨에 따라 낮은 녹는점과 높은 비저항으로 인하여 고집적 반도체 소자에 더 이상 적용이 어렵게 되었다.
따라서, 금속 배선의 대체 재료로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등이 있으며 이러한 물질들 중 비저항이 낮고 전자 이동(Electro Migration ; EM)과 스트레스 이동(Stress Migration ; SM) 등의 신뢰성이 우수하며, 생산원가가 저렴한 구리 및 구리 합금이 널리 적용되고 있는 추세이다.
이러한 구리를 사용하여 플러그 및 금속 배선을 형성하는 방법은 전해 도금법(Electro Plating), 물리적 기상 증착법(Physical Vapor Deposition ; PVD), 화학적 기상 증착법(Chemical Vapor Deposition ; CVD), 무전해 도금법(Electroless Plating) 등이 있다.
물리적 기상 증착법은 단차 피복성이 불량하고, 화학적 기상 증착법은 전자 이동의 신뢰성이 떨어지고 증착 속도가 느리다는 단점이 있다.
따라서, 비아홀과 트렌치에 구리 시드 금속층을 먼저 형성하고 이후 구리 전해 도금법으로 비아홀과 트렌치를 매립하는 공정을 주로 사용하고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 금속 배선 형성 공정에 관하여 설명하면 다음과 같다.
도 1a와 도 1b는 종래 기술의 금속 배선 형성을 위한 공정 단면도이다.
종래 기술의 금속 배선 형성 공정은 듀얼 다마센 공정을 사용하는데, 먼저, 도 1a에서와 같이, 반도체 기판(도시하지 않음)상의 절연층(1)내에 하부 금속 배선 형성용 트렌치를 형성하고, 상기 트렌치내에 금속 물질을 매립하여 하부 금속 배선(2)을 형성한다.
이어, 상기 하부 금속 배선(2) 상에 실리콘 질화 물질을 증착하여 제 1 캡핑층(capping layer)(3)을 형성하고, 상기 제 1 캡핑층(3) 상에 실리콘 산화막 또는 Low-k 물질을 이용하여 층간 절연막(Inter Metal Dielectric)(4)을 형성한다.
그리고, 상기 층간 절연막(4)을 선택적으로 식각하여 비아홀 및 상부 금속 배선용 트렌치를 형성한다.
여기서, 상기 층간 절연막(4)의 식각은 플라즈마 식각을 포함하는 절연막 식각 공정에 의하여 이루어진다.
또한, 실리콘 산화막 및 유기 물질을 식각하는 기술은 버퍼링된 불화수소 및 아세톤 또는 EKC와 같은 화합물을 이용할 수 있다.
그리고 클리닝(Cleaning) 공정을 통해 비아홀 내부에 잔존하는 폴리머(Polymer)를 제거한 후, 노출된 전면에 베리어 금속층(5)을 형성한다.
여기서, 상기 베리어 금속층(5)은 티타늄(Ti), 티타늄 질화막(TiN), 탄탈(Ta) 또는 탄탈 질화막(TaN)을 이용하여 물리적 기상 증착법으로 형성한다.
그리고, 상기 베리어 금속층(5)은 약 25 내지 400Å, 바람직하게 약 100Å의 두께로 형성한다.
현재는 단차 피복성이 우수한 화학적 기상 증착법(Chemical vapor deposition ; CVD)에 의해 TaN, WC, WN, TiSiN 등을 증착하는 방법을 개발 중에 있다.
이어, 비아홀 및 트렌치 내부에 충진되는 금속물질에 대한 양호한 접착을 제공하기 위해 상기 베리어 금속층(5) 전면에 구리를 사용한 시드 금속층(6)을 증착한다.
여기서, 상기 시드 금속층(6)은 이온화 PVD(Ionized Physical Vapor Deposition) 공정으로 형성하는데, 이는 일반적인 스퍼터링에 비하여 매립 특성을 향상시킬 수 있지만, 도 1a의 (7)에서와 같이 비아홀의 상단 입구 부분에서 오버행(overhang)이 생성된다.
그리고 도 1b에서와 같이, 상기 시드 금속층(6) 상에 구리를 전해 도금하여비아홀과 트렌치를 완전히 매립할 수 있을 정도의 두께로 구리층(8)을 증착한다.
여기서, 오버행(7)에 의해 구리층(8)의 매립이 완전히 이루어지지 않아 도 1b의 (9)에서와 같이, 보이드가 발생한다.
그리고 도시하지 않았지만, 상기 구리층(8)을 화학적 기계적 연마(Chemical Mechanical Polishing; CMP)법으로 평탄화하는데, 평탄화 중에 구리층(8), 베리어 금속층(5), 층간 절연막(4)의 일부가 구조의 상부에서 제거되어 플러그 및 상부 금속 배선을 형성한다.
상기와 같은 종래의 반도체 소자의 금속 배선 형성방법은 다음과 같은 문제점이 있다.
비아홀 상단 부분의 오버행에 의해 구리층의 매립이 완전하게 이루어지지 않아 구리층의 내부에 보이드 결함이 발생한다.
이는 구리 배선의 저항을 높이고 비아홀 내부에서의 단락을 유발할 수 있어 전자 이동 및 스트레스 이동 등의 신뢰성과 수율을 저하시키게 된다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 금속 배선 형성방법의 문제를 해결하기 위한 것으로, 플러그를 형성하기 전에 시드 금속층을 식각 처리하여 플러그 매립 특성 및 전기적 특성을 향상시킬 수 있도록한 듀얼 다마센 공정을 이용한 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 종래 기술의 금속 배선 형성을 위한 공정 단면도
도 2a내지 도 2f는 본 발명에 따른 금속 배선 형성을 위한 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21. 절연층 22. 하부 금속 배선
23. 제 1 캡핑층 24. 층간 절연막
25a. 플러그 형성 영역 25b. 상부 금속 배선 형성 영역
26. 베리어 금속층 27. 시드 금속층
27a. 오버행이 제거된 시드 금속층 28. 배선 형성용 물질층
28a. 상부 금속 배선 29. 제 2 캡핑층
이와 같은 목적을 달성하기 위한 본 발명에 따른 듀얼 다마센 공정을 이용한금속 배선 형성 방법은 하부 금속 배선을 포함하는 기판상에 층간 절연층을 형성하고 선택적으로 패터닝하여 플러그 형성 영역과 상부 금속 배선 형성 영역을 정의하는 단계; 전면에 베리어 금속층,시드 금속층을 형성하는 단계;상기 시드 금속층의 일부를 제거하여 플러그 형성 영역의 상단 영역에서 발생한 오버행을 제거하는 단계;상기 플러그 형성 영역과 상부 금속 배선 형성 영역을 매립하도록 배선 형성용 물질층을 형성하고 평탄화하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 듀얼 다마센 공정을 이용한 금속 배선 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2f는 본 발명에 따른 금속 배선 형성을 위한 공정 단면도이다.
본 발명은 오버행이 발생하는 비아홀 상단 부분의 시드층을 제거한후에 플러그 형성 공정을 진행하여 플러그층의 매립이 완전하게 이루어지도록한 것이다.
먼저, 도 2a에서와 같이, 반도체 기판(도시하지 않음)상의 절연층(21)내에 하부 금속 배선 형성용 트렌치를 형성하고, 상기 트렌치내에 금속 물질을 매립하여 하부 금속 배선(22)을 형성한다.
이어, 상기 하부 금속 배선(22) 상에 실리콘 질화 물질을 증착하여 제 1 캡핑층(capping layer)(23)을 형성하고, 상기 제 1 캡핑층(23) 상에 실리콘 산화막 또는 Low-k 물질을 이용하여 층간 절연막(Inter Metal Dielectric)(24)을 형성한다.
그리고, 상기 층간 절연막(24)을 선택적으로 식각하여 플러그 형성 영역(25a),상부 금속 배선 형성 영역(25b)을 형성한다.
여기서, 플러그 형성 영역(25a)은 비아홀 형태이고, 상부 금속 배선 형성 영역(25b)은 트렌치 형태이다.
그리고 도 2b에서와 같이, RF 스퍼터링 세정 또는 수소 환원 세정 공정에 의하여 하부 금속 배선(22)의 표면을 세정한후에 이온화 PVD 공정으로 Ta 또는 TaN을 100 ~ 800Å의 두께로 증착하여 베리어 금속층(26)을 플러그 형성 영역(25a),상부 금속 배선 형성 영역(25b)을 포함하는 전면에 형성한다.
이어, 도 2c에서와 같이, 이온화 PVD 공정으로 베리어 금속층(26)의 표면상에 후속되는 상부 배선 형성시의 초기 통전에 필요한 시드 금속층(27)을 형성한다.
시드 금속층(27)은 Cu를 사용하여 이온화 PVD 공정으로 500 ~ 2000Å의 두께로 형성한다. 이는 일반적인 스퍼터링에 비하여 매립 특성을 향상시킬 수 있지만, 도면에서와 같이 비아홀의 상단 입구 부분에서 오버행(overhang)을 발생시킨다.
그리고 도 2d에서와 같이, 시드 금속층(27)의 오버행 발생 부분을 일부 제거한다.
도면에서와 같이 오버행이 제거된 시드 금속층(27a)은 다음과 같은 방법에 의해 형성한다.
첫째로 등방성 식각 방법을 사용하는 것으로, 염소 기체를 사용하여 등방성으로 플라즈마 식각 처리하면 웨이퍼 표면과 비아 상단 부분의 오버행 발생 부분에서의 식각량이 비아 내부의 식각량보다 크기 때문에 (27a)와 같은 형상으로 시드 금속층을 식각할 수 있다.
다른 방법으로는 오버행 부분을 제거하기 위하여 등방성으로 전해 에칭을 하는 것을 이용한다.
진행 방법은 전해액을 순환시키면서 시드 금속층(27)의 오버행이 발생한 부분을 식각하는 것으로, 오버행 발생 부분의 식각량이 비아 내부의 식각량보다 크기 때문에 (27a)와 같은 형상을 얻을 수 있다.
전해액은 황산동,황산 그리고 첨가제 등을 포함하는 것으로 후속되는 상부 금속 배선의 매립 공정에서와 동일한 전해액을 사용한다.
이어, 도 2e에서와 같이, 전해 도금법을 사용하여 배선 형성용 물질층(28) 예를들면, Cu를 플러그 형성 영역(25a),상부 금속 배선 형성 영역(25b)을 포함하는 전면에 형성하여 비아홀과 트렌치를 완전 매립한다.
이와 같은 매립 공정에서 전해액은 오버행 제거 공정에서와 동일한 것으로, 오버행이 제거된 시드 금속층(27a)에 음극의 전해 포텐셜을 다시 인가하면 전해액내의 구리 이온이 환원되어 전해 도금이 이루어진다.
이와 같이 오버행이 제거된 시드 금속층(27a)의 표면상에 전해 도금이 이루어지면 200 ~ 400℃의 온도에서 열처리 공정을 진행하여 Cu층의 결정 구조를 안정화한다.
그리고 도 2f에서와 같이, 상기 배선 형성용 물질층(28)을 화학적 기계적 연마(Chemical Mechanical Polishing; CMP)법으로 평탄화하여 플러그 및 상부 금속 배선(28a)을 형성한다.
이어, 표면 세정 공정을 진행하여 CMP 공정에서 발생된 표면결함 및 불순물 입자(particle)등을 제거한다.
그리고 전면에 PECVD(Plasma Enhanced Chemical Mechanical Vapor Deposition) 공정으로 제 2 캡핑층(29)을 형성한다.
여기서, 제 2 캡핑층(29)으로는 질화막이 주로 사용되고, 금속 배선내의 원자 즉, Cu 원자가 상부 층간 절연층으로 확산하여 배선 사이의 누설이 일어나는 것을 막기 위한 것이다.
이와 같은 본 발명에 따른 듀얼 다마센 공정을 이용한 금속 배선 형성시에 비아홀의 상단부분에서 발생하는 오버행을 배선 형성용 물질층을 형성하기 전에 제거하여 오버행에 의한 문제를 해결한 것이다.
이와 같은 본 발명에 따른 듀얼 다마센 공정을 이용한 금속 배선 형성 방법은 다음과 같은 효과가 있다.
비아홀 상단 부분의 오버행 부위를 플러그 매립 공정전에 식각하여 제거하므로 후속되는 배선 형성용 물질층의 매립이 완전하게 이루어진다.
이는 플러그 내부의 보이드 발생을 억제하여 배선 저항 증가 및 단락 발생을 원천적으로 방지하여 소자의 신뢰성을 높이는 효과를 갖는다.
Claims (7)
- 하부 금속 배선을 포함하는 기판상에 층간 절연층을 형성하고 선택적으로 패터닝하여 플러그 형성 영역과 상부 금속 배선 형성 영역을 정의하는 단계;전면에 베리어 금속층,시드 금속층을 형성하는 단계;상기 시드 금속층의 일부를 제거하여 플러그 형성 영역의 상단 영역에서 발생한 오버행을 제거하는 단계;상기 플러그 형성 영역과 상부 금속 배선 형성 영역을 매립하도록 배선 형성용 물질층을 형성하고 평탄화하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 금속 배선 형성 방법.
- 제 1 항에 있어서, 베리어 금속층을 RF 스퍼터링 세정 또는 수소 환원 세정 공정에 의하여 하부 금속 배선의 표면을 세정한후에 이온화 PVD 공정으로 Ta 또는 TaN을 100 ~ 800Å의 두께로 증착하여 형성하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 금속 배선 형성 방법.
- 제 1 항에 있어서, 시드 금속층을 Cu를 사용하여 이온화 PVD 공정으로 500 ~ 2000Å의 두께로 형성하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 금속 배선 형성 방법.
- 제 1 항에 있어서, 시드 금속층의 오버행을 염소 기체를 사용하여 등방성으로 플라즈마 식각 처리하여 오버행 발생 부분에서의 식각량이 비아 내부의 식각량보다 큰 것을 이용하여 제거하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 금속 배선 형성 방법.
- 제 1 항에 있어서, 시드 금속층의 오버행을 전해액을 순환시키면서 오버행 발생 부분의 식각량이 비아 내부의 식각량보다 큰 것을 이용한 전해 에칭을 사용하여 제거하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 금속 배선 형성 방법.
- 제 1 항 또는 제 5 항에 있어서, 배선 형성용 물질층의 매립을 전해 도금법으로 진행하고 이때의 전해액과 시드 금속층의 오버행을 제거하기 위한 전해 에칭시의 전해액을 동일한 것을 사용하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 금속 배선 형성 방법.
- 제 1 항에 있어서, 배선 형성용 물질층의 매립후에 200 ~ 400℃의 온도에서 열처리 공정을 진행하여 결정 구조를 안정화하는 단계를 더 포함하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010031525A KR100720402B1 (ko) | 2001-06-05 | 2001-06-05 | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010031525A KR100720402B1 (ko) | 2001-06-05 | 2001-06-05 | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020092731A true KR20020092731A (ko) | 2002-12-12 |
| KR100720402B1 KR100720402B1 (ko) | 2007-05-22 |
Family
ID=27707972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010031525A KR100720402B1 (ko) | 2001-06-05 | 2001-06-05 | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100720402B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791078B1 (ko) * | 2006-09-25 | 2008-01-02 | 삼성전자주식회사 | 전기 도금법을 사용하여 리세스된 영역을 채우는 금속배선을 형성하는 방법 |
| KR101034147B1 (ko) * | 2004-12-31 | 2011-05-13 | 주식회사 현대오토넷 | 차량용 오디오 시스템에서 핸들 리모콘 제공 장치 및 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252846B1 (ko) * | 1997-12-26 | 2000-05-01 | 김영환 | 반도체소자의 배선 및 그의 제조방법 |
| KR100291415B1 (ko) * | 1998-05-08 | 2001-10-25 | 김영환 | 반도체장치의콘택형성방법 |
-
2001
- 2001-06-05 KR KR1020010031525A patent/KR100720402B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101034147B1 (ko) * | 2004-12-31 | 2011-05-13 | 주식회사 현대오토넷 | 차량용 오디오 시스템에서 핸들 리모콘 제공 장치 및 방법 |
| KR100791078B1 (ko) * | 2006-09-25 | 2008-01-02 | 삼성전자주식회사 | 전기 도금법을 사용하여 리세스된 영역을 채우는 금속배선을 형성하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100720402B1 (ko) | 2007-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509267B1 (en) | Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer | |
| US7259463B2 (en) | Damascene interconnect structure with cap layer | |
| US6972254B1 (en) | Manufacturing a conformal atomic liner layer in an integrated circuit interconnect | |
| US6657304B1 (en) | Conformal barrier liner in an integrated circuit interconnect | |
| US6821879B2 (en) | Copper interconnect by immersion/electroless plating in dual damascene process | |
| US10170358B2 (en) | Reducing contact resistance in vias for copper interconnects | |
| JP2009510771A (ja) | 導電性キャッピング層を含む銅ベースのメタライゼーション層を形成する技術 | |
| US6555461B1 (en) | Method of forming low resistance barrier on low k interconnect | |
| KR100660915B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| EP1330842B1 (en) | Low temperature hillock suppression method in integrated circuit interconnects | |
| KR100720402B1 (ko) | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 | |
| KR20040012912A (ko) | 증착 공정에 의해 배선 영역들을 선택적으로 합급하는 방법 | |
| KR100421913B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100386624B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100462762B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20090024854A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR20080061146A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100451767B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100720400B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100720401B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100701675B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100451766B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR20020053610A (ko) | 반도체장치의 배선 및 배선연결부 제조방법 | |
| KR100431742B1 (ko) | 반도체소자의 구리 배선 형성 방법 | |
| KR20020053609A (ko) | 반도체장치의 배선 및 배선연결부 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180418 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 13 |