CN113451126B - 晶圆刻蚀方法 - Google Patents
晶圆刻蚀方法 Download PDFInfo
- Publication number
- CN113451126B CN113451126B CN202110765593.0A CN202110765593A CN113451126B CN 113451126 B CN113451126 B CN 113451126B CN 202110765593 A CN202110765593 A CN 202110765593A CN 113451126 B CN113451126 B CN 113451126B
- Authority
- CN
- China
- Prior art keywords
- material layer
- etching
- power
- gas flow
- flow rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 219
- 238000000034 method Methods 0.000 title claims abstract description 129
- 239000010410 layer Substances 0.000 claims abstract description 265
- 239000000463 material Substances 0.000 claims abstract description 191
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 44
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 40
- 239000010937 tungsten Substances 0.000 claims abstract description 40
- 239000002344 surface layer Substances 0.000 claims abstract description 21
- 239000011241 protective layer Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 239000007789 gas Substances 0.000 claims description 112
- 230000008569 process Effects 0.000 claims description 77
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910018503 SF6 Inorganic materials 0.000 claims description 15
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 15
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 230000001965 increasing effect Effects 0.000 claims description 9
- 238000012876 topography Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- -1 Oxygen ions Chemical class 0.000 description 4
- 230000002708 enhancing effect Effects 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000001636 atomic emission spectroscopy Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明实施例提供一种晶圆刻蚀方法，包括以下步骤：S1、刻蚀去除第一材料层的表层部分；S2、刻蚀第二材料层，直至第二材料层低于或平齐于第一材料层的填充部分；S3、沉积覆盖掩膜层的保护层，同时刻蚀第一材料层的填充部分和第二材料层，直至填充部分达到第一指定刻蚀深度。本发明实施例提供的晶圆刻蚀方法，其可以对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制，从而可以解决因第二材料层无法及时刻蚀而导致的第一材料层(例如钨)的刻蚀深度均匀性较差的问题。
Description
技术领域
本发明涉及半导体制造领域，具体地，涉及一种晶圆刻蚀方法。
背景技术
钨材料因具有很好的导电性，在半导体制造中广泛的应用，常作为器件之间互连或者电子导通的导体使用，尤其是在先进制程中，钨材料是晶体管的栅极结构中重要金属之一。
钨刻蚀主要为回刻蚀技术，在进行该钨刻蚀之前，如图1所示，晶圆的结构例如包括由下而上依次设置的硅片101、硅的自然氧化层(即氧化硅)102a和用作掩膜的氮化硅层103(或者采用氧化硅)，其中，在硅片101、自然氧化层102a和氮化硅层103上刻蚀形成有沟槽或孔，且在沟槽或孔的侧壁和上表面覆盖有氧化硅层102b；并且，为了加强后续填充的钨与氧化硅层102b之间的粘附性，通常会在氧化硅层102b位于沟槽或孔的侧壁和上表面上的表面覆盖有一层氮化钛层104；在沟槽或孔中填充有金属钨105，该金属钨105包括填充在沟槽或孔中的填充部分105a和高于氮化钛层的上表面的表层部分105b。
对上述晶圆进行钨刻蚀的的刻蚀方法通常采用两步刻蚀法，第一步是主刻蚀步骤，用于刻蚀金属钨105的表层部分105b；第二步是过刻蚀步骤，用于完全去除表层部分105b，然后对填充部分105a和氮化钛层104同步进行刻蚀。目前这种方法在沟槽或孔尺寸较大的情况刻蚀无明显异常，但是随着沟槽或孔尺寸的减小，尤其线宽达到19nm以下，沟槽或孔尺寸的均匀性将会对钨刻蚀深度的均匀性有非常大的影响。但是，现有的刻蚀方法不能对氮化钛层104的刻蚀深度进行精准控制，往往会存在氮化钛层104无法及时刻蚀，即，没有随金属钨105的填充部分105a一起被刻蚀的情况，在这种情况下，对于小尺寸沟槽或孔，将进一步恶化钨刻蚀深度的均匀性。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种晶圆刻蚀方法，其可以对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制，从而可以解决因第二材料层无法及时刻蚀而导致的第一材料层(例如钨)的刻蚀深度均匀性较差的问题。
为实现本发明的目的而提供一种晶圆刻蚀方法，所述晶圆包括衬底和设置在所述衬底上的掩膜层，以及第一材料层，其中，所述衬底和所述掩膜层上对应形成有沟槽或孔；在所述掩膜层的上表面和所述沟槽或孔的侧面覆盖有第二材料层；所述第一材料层包括填充在所述沟槽或孔中的填充部分以及高于所述第二材料层的上表面的表层部分，其特征在于，所述晶圆刻蚀方法包括以下步骤：
S1、刻蚀去除所述第一材料层的所述表层部分；
S2、刻蚀所述第二材料层，直至所述第二材料层低于或平齐于所述第一材料层的所述填充部分；
S3、沉积覆盖所述掩膜层的保护层，同时刻蚀所述第一材料层的所述填充部分和所述第二材料层，直至所述填充部分达到第一指定刻蚀深度。
可选的，所述第一指定刻蚀深度小于预设的目标深度；
所述晶圆刻蚀方法还包括以下步骤：
S4、继续刻蚀所述第一材料层的所述填充部分，直至所述填充部分达到第二指定刻蚀深度，所述第二指定刻蚀深度小于所述目标深度；
S5、刻蚀所述第二材料层，直至所述第二材料层低于或平齐于所述第一材料层的所述填充部分；
S6、再次沉积覆盖所述掩膜层的保护层，同时刻蚀所述第一材料层的所述填充部分和所述第二材料层，直至所述填充部分达到所述目标深度；
S7、刻蚀所述第二材料层，直至所述第二材料层高于、低于或平齐于所述第一材料层的所述填充部分。
可选的，在所述步骤S2、所述步骤S5和所述步骤S7中，通过调节指定工艺参数的大小来控制所述第二材料层的高度；其中，所述指定工艺参数包括工艺时间、工艺气体的流量和下电极功率中的至少一种。
可选的，所述衬底为硅片；所述掩膜层为氮化硅或氧化硅；所述第一材料层包括钨；所述第二材料层包括氮化钛。
可选的，所述步骤S1和所述步骤S4采用的工艺气体均包括SF6和Ar；所述步骤S2、所述步骤S5和所述步骤S7采用的工艺气体均包括Cl2；所述步骤S3和所述步骤S6采用的工艺气体均包括SF6、Ar、SiCl4和O2。
可选的，所述SF6、Ar、SiCl4和O2的流量比例为4:30:2:1。
可选的，所述步骤S1和所述步骤S4采用的工艺气体均包括NF3和Ar；所述步骤S2、所述步骤S5和所述步骤S7采用的工艺气体均包括Cl2；所述步骤S3和所述步骤S6采用的工艺气体均包括NF3、Ar、SiCl4和O2。
可选的，所述步骤S1，包括：
S11、刻蚀所述钨的所述表层部分，并在刻蚀过程中，实时检测SiF基团等离子体光强；
S12、判断检测到的所述SiF基团等离子体光强是否增加，若是，则进行所述步骤S2；若否，则返回执行所述步骤S11。
可选的，在所述步骤S1中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率0W；所述SF6的气体流量为20-40sccm；所述Ar的气体流量130-160sccm；工艺时间为6s；
在所述步骤S2中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；Cl2的气体流量为50-90sccm；工艺时间为5-8s；
在所述步骤S3中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且所述下电极功率的峰值功率为45W，占空比为20％；SF6的气体流量20-40sccm；Ar的气体流量为130-160sccm；SiCl4的气体流量为8-15sccm；O2的气体流量为5-15sccm；工艺时间为6-10s；
在所述步骤S4中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；SF6的气体流量为20-40sccm；Ar的气体流量为130-160sccm；工艺时间为6-10s；
在所述步骤S5中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；Cl2的气体流量为50-90sccm；工艺时间为6-10s；
在所述步骤S6中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且所述下电极功率的峰值功率为45W，占空比为20％；SF6的气体流量为20-40sccm；Ar的气体流量为130-160sccm；SiCl4的气体流量为8-15sccm；O2的气体流量为5-15sccm；工艺时间为6-10s；
在所述步骤S7中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且所述下电极功率的峰值功率为45W，占空比为20％；Cl2的气体流量为50-90sccm；刻蚀时间4-25s。
可选的，所述第一指定刻蚀深度等于预设的目标深度。
本发明具有以下有益效果：
本发明实施例提供的晶圆刻蚀方法，其包括以下步骤：S1、刻蚀去除第一材料层(例如钨)的表层部分；S2、刻蚀第二材料层(例如氮化钛层)，直至该第二材料层低于或平齐于上述第一材料层的填充部分；S3、沉积覆盖掩膜层的保护层，同时刻蚀上述第一材料层的填充部分和上述第二材料层，直至填充部分达到第一指定刻蚀深度。上述步骤S2用于刻蚀第二材料层，以实现对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制，使之低于或平齐于上述第一材料层的填充部分，这样有助于提高第一材料层的刻蚀深度均匀性。上述步骤S3用于沉积形成掩膜层的保护层，以减少掩膜层的厚度产生的损失，同时同步刻蚀第一材料层的填充部分以及第二材料层，以实现该填充部分达到上述第一指定刻蚀深度。由此，本发明实施例提供的晶圆刻蚀方法，既可以实现对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制，以提高第一材料层的刻蚀深度均匀性，而且通过对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制，还可以满足不同器件的性能要求。
附图说明
图1为在进行刻蚀之前晶圆的形貌示意图；
图2为本发明第一实施例提供的晶圆刻蚀方法的流程框图；
图3为本发明第二实施例提供的晶圆刻蚀方法的流程框图；
图4A为本发明第二实施例提供的晶圆刻蚀方法在完成步骤S1之后的晶圆形貌示意图；
图4B为本发明第二实施例提供的晶圆刻蚀方法在完成步骤S2之后的晶圆形貌示意图；
图4C为本发明第二实施例提供的晶圆刻蚀方法在完成步骤S3之后的晶圆形貌示意图；
图4D为本发明第二实施例提供的晶圆刻蚀方法在完成步骤S4之后的晶圆形貌示意图；
图4E为本发明第二实施例提供的晶圆刻蚀方法在完成步骤S5之后的晶圆形貌示意图；
图4F为本发明第二实施例提供的晶圆刻蚀方法在完成步骤S6之后的晶圆形貌示意图；
图4G为本发明第二实施例提供的晶圆刻蚀方法在完成步骤S7之后的晶圆形貌示意图；
图5为本发明第二实施例提供的晶圆刻蚀方法中步骤S7采用不同的工艺时间获得的刻蚀结果对比图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明实施例提供的晶圆刻蚀方法进行详细描述。
第一实施例
本实施例提供的晶圆刻蚀方法，其例如应用于第一材料层(例如钨)的回刻蚀方法，在进行该回刻蚀方法之前，待刻蚀晶圆的形貌如图1所示，该晶圆包括衬底101和设置在该衬底101上的掩膜层103，以及第一材料层105，其中，衬底101例如为硅片(Si)，掩膜层103例如为氮化硅(SiN)或氧化硅(SiO2)，可选的，在衬底101和掩膜层103之间形成有自然氧化层102a，该自然氧化层102a例如为硅的自然氧化层(即氧化硅)。在硅片101、自然氧化层102a和掩膜层103上对应形成有沟槽或孔。可选的，在掩膜层103的上表面以及沟槽或孔的侧面覆盖有氧化硅层102b。
上述第一材料层105例如为钨(W)。可选的，为了加强后续填充的第一材料层105与氧化硅层102b之间的粘附性，通常会在氧化硅层102b的上表面以及沟槽或孔的侧面覆盖有第二材料层104，该第二材料层104例如为氮化钛(TiN)。并且，该第一材料层105包括填充在沟槽或孔中的填充部分105a以及高于第二材料层104的上表面的表层部分105b。
请参阅图2，上述晶圆刻蚀方法包括以下步骤：
S1、刻蚀去除第一材料层105的表层部分105b；
S2、刻蚀第二材料层104，直至第二材料层104低于或平齐于第一材料层105的填充部分105a；
S3、沉积覆盖掩膜层103的保护层(图中未示出)，同时刻蚀第一材料层105的填充部分105a和第二材料层104，直至填充部分105a达到第一指定刻蚀深度。
在第一材料层105的表层部分105b被完全去除之后，上述步骤S2用于刻蚀第二材料层104，以实现对第二材料层(例如氮化钛)的刻蚀深度进行精准控制，使之低于或平齐于上述第一材料层的填充部分，这样可以解决第二材料层104没有随第一材料层105的填充部分105a一起被刻蚀的问题，有助于提高第一材料层的刻蚀深度均匀性。上述步骤S2主要对第二材料层104进行刻蚀，对第一材料层105和掩膜层103的刻蚀作用较小。
上述步骤S3用于沉积形成掩膜层103的保护层，以减少掩膜层103的厚度产生的损失，同时同步刻蚀第一材料层105的填充部分105a以及第二材料层104，以实现该填充部分105a达到上述第一指定刻蚀深度。
可选的，上述保护层例如为在掩膜层103表面生成的一层不挥发副产物(例如为氧化硅)。
如图1所示，四个沟槽或孔中，由于位于两侧的沟槽或孔的横向尺寸大于位于中间的沟槽或孔的横向尺寸，这会导致在刻蚀第一材料层105的填充部分105a的过程中，不同横向尺寸的沟槽或孔中填充部分105a的纵向刻蚀深度不同，一般横向尺寸越大的沟槽或孔，其纵向刻蚀速率越大。但是，沟槽或孔的最大横向尺寸与最小横向尺寸之间的差值是固定值，例如为3nm，当沟槽或孔的平均横向尺寸为300nm时，上述固定值的百分比为1％，相对较均匀，此时不同横向尺寸的沟槽或孔中填充部分105a的纵向刻蚀深度的均匀性较好。但是，当沟槽或孔的平均横向尺寸为19nm时，上述沟槽或孔的最大横向尺寸与最小横向尺寸之间的差值仍然是上述固定值，例如为3nm，此时上述固定值的百分比为16％，若出现第二材料层104没有随第一材料层105的填充部分105a一起被刻蚀的问题，则沟槽或孔的实际横向尺寸是19nm与两倍的第二材料层的厚度之间的差值，若第二材料层的厚度为2nm，则该沟槽或孔的实际横向尺寸为15nm，由此可知，若出现第二材料层104没有随第一材料层105的填充部分105a一起被刻蚀的问题，上述固定值的百分比会由16％增加至20％，此时不同横向尺寸的沟槽或孔中填充部分105a的纵向刻蚀深度的均匀性较差。
为了解决上述问题，本发明实施例提供的晶圆刻蚀方法，其借助上述步骤S2刻蚀第二材料层104，可以实现对第二材料层(例如氮化钛)的刻蚀深度进行精准控制，使之低于或平齐于上述第一材料层的填充部分，这样可以解决第二材料层104没有随第一材料层105的填充部分105a一起被刻蚀的问题，有助于提高第一材料层的刻蚀深度均匀性。而且通过对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制，还可以满足不同器件的性能要求，具体来说，在实际应用中，有的器件要求第二材料层104低于或平齐于第一材料层105的填充部分105a；有的器件要求第二材料层104高于第一材料层105的填充部分105a，在这种情况下，可以通过对第二材料层(例如氮化钛)的刻蚀深度进行精准控制，来调节第二材料层104与第一材料层105的填充部分105a的相对深度，以满足不同器件的性能要求。
可选的，上述第一指定刻蚀深度等于预设的目标深度，即，在上述步骤S3完成之后，第一材料层105的填充部分105a即达到目标深度，刻蚀完成。但是，本发明实施例并不局限于此，在实际应用或者，上述第一指定刻蚀深度也可以小于目标深度，尤其针对目标深度较大(例如是掩膜层103的厚度的三倍以上)的情况，若仅依靠步骤S3使填充部分105a达到目标深度，会非常缓慢，并且随着刻蚀深度的增加，不同宽度的沟槽或孔之间的刻蚀深度均匀性也会变差，在这种情况下，需要将上述第一指定刻蚀深度设定为小于目标深度，并按一定的顺序重复进行上述步骤S2和步骤S3，直至填充部分105a达到目标深度，这样既可以减少刻蚀时间，又可以保证不同宽度的沟槽或孔之间的刻蚀深度均匀性。
第二实施例
本实施例提供的晶圆刻蚀方法，其是在上述第一实施例的基础上所做的改进，即，针对上述第一指定刻蚀深度小于预设的目标深度的情况，为了既减少刻蚀时间，又保证不同宽度的沟槽或孔之间的刻蚀深度均匀性，请参阅图3，上述晶圆刻蚀方法包括以下步骤：
S1、刻蚀去除第一材料层105的表层部分105b；
在完成步骤S1之后，晶圆的刻蚀形貌如图4A所示，第一材料层105的表层部分105b基本被完全去除，此时第一材料层105的填充部分105a的初始刻蚀深度为H0，第二材料层104的初始刻蚀深度为h0。
S2、刻蚀第二材料层104，直至第二材料层104低于或平齐于第一材料层105的填充部分105a；
在完成步骤S2之后，晶圆的刻蚀形貌如图4B所示，第二材料层104的位于氧化硅层102b的上表面以上的部分完全被刻蚀，而位于沟槽或孔中的第一剩余部分1041低于第一材料层105的填充部分105a，此时第一材料层105的填充部分105a的刻蚀深度几乎不变，而第二材料层104的刻蚀深度自初始刻蚀深度h0增加至第一刻蚀深度h1。这样有助于提高第一材料层的刻蚀深度均匀性。
S3、沉积覆盖掩膜层103的保护层(图中未示出)，同时刻蚀第一材料层105的填充部分105a和第二材料层104，直至填充部分105a达到第一指定刻蚀深度。
在完成步骤S3之后，晶圆的刻蚀形貌如图4C所示，沟槽或孔中剩余的填充部分1051a达到第一指定刻蚀深度H1，同时第二材料层104随填充部分一起被刻蚀，此时其位于沟槽或孔中的第二剩余部分1042的刻蚀深度为h2，低于第一指定刻蚀深度H1。换句话说，为了保证第一材料层的刻蚀深度均匀性，上述第一指定刻蚀深度H1的设置满足：第二材料层104随填充部分一起被刻蚀至与剩余的填充部分1051a的刻蚀深度相当或比其略低的刻蚀深度。
S4、继续刻蚀第一材料层105剩余的填充部分1051a，直至达到第二指定刻蚀深度，上述第二指定刻蚀深度小于上述目标深度；
步骤S4用于对第一材料层105剩余的填充部分1051a进行快速刻蚀，在完成步骤S4之后，晶圆的刻蚀形貌如图4D所示，第一材料层105剩余的填充部分1052a达到第二指定刻蚀深度H2，同时第二材料层104随填充部分一起被刻蚀，此时其位于沟槽或孔中的第三剩余部分1043的刻蚀深度为h3，高于第二指定刻蚀深度H2。上述第二指定刻蚀深度H2例如设置为接近目标深度的数值。
S5、刻蚀上述第二材料层，直至该第二材料层低于或平齐于第一材料层105的填充部分105a；
在完成步骤S5之后，晶圆的刻蚀形貌如图4E所示，第一材料层105剩余的填充部分1052a的刻蚀深度H3几乎不变，即与第二指定刻蚀深度H2大约相等，而第二材料层104的位于沟槽或孔中的第四剩余部分1044的刻蚀深度为h4，低于第一材料层105剩余的填充部分1052a的刻蚀深度H3，这样可以解决第二材料层没有随第一材料层的填充部分一起被刻蚀的问题，有助于提高第一材料层的刻蚀深度均匀性。
S6、再次沉积覆盖掩膜层103的保护层，同时刻蚀第一材料层的填充部分和第二材料层104，直至该填充部分达到目标深度；
步骤S6用于使第一材料层的填充部分达到目标深度。在完成步骤S6之后，晶圆的刻蚀形貌如图4F所示，第一材料层105剩余的填充部分1053a达到目标深度H4，同时第二材料层随填充部分一起被刻蚀，此时其位于沟槽或孔中的第五剩余部分1045的刻蚀深度为h5，高于目标深度H4。
S7、刻蚀第二材料层，直至该第二材料层高于、低于或平齐于第一材料层的填充部分。
步骤S7用于对第二材料层的刻蚀深度进行精准控制，以满足不同器件的性能要求。在完成步骤S7之后，晶圆的刻蚀形貌如图4G所示，第一材料层105剩余的填充部分1054a的刻蚀深度H5几乎不变，即与目标深度H4相等，同时第二材料层的位于沟槽或孔中的第六剩余部分1046的刻蚀深度为h6，低于填充部分1054a的刻蚀深度H5。
在实际应用中，有的器件要求第二材料层低于或平齐于第一材料层的填充部分；有的器件要求第二材料层高于第一材料层的填充部分，在这种情况下，在第一材料层的刻蚀深度满足目标深度以及均匀性要求的前提下，可以通过上述步骤S7对第二材料层的刻蚀深度进行精准控制，来调节第二材料层与第一材料层的填充部分的相对深度，以满足不同器件的性能要求。在实际应用中，上述步骤S2和步骤S5对第二材料层的刻蚀深度起到辅助调节作用，以保证第一材料层的刻蚀深度均匀性，而上述步骤S7对第二材料层的刻蚀深度起到主要调节作用，以实现对第二材料层的刻蚀深度进行精准控制，满足不同器件的性能要求。
在上述第一、第二实施例中，晶圆刻蚀方法中的各个步骤所采用的工艺参数预先输入至刻蚀设备的控制系统，并在刻蚀流程开启之后，首先将图1中示出的待刻蚀晶圆通过刻蚀设备的传输系统(例如机械手)经由大气模块、过渡模块(由大气到真空)和真空模块的传输后，最终被传入刻蚀腔室内，并由腔室内的静电卡盘吸附固定；然后向晶圆背面通入一定压力(例如8T)的背吹气体(例如氦气)，用以控制晶圆温度；之后，向腔室内通入刻蚀气体，并在腔室压力稳定后开始加载上电极功率，以使刻蚀气体启辉形成等离子体对晶圆进行刻蚀工艺(即，采用上述第一、第二实施例中的晶圆刻蚀方法对晶圆进行刻蚀)，待刻蚀工艺完成后，晶圆通过传输系统传出刻蚀腔室。
需要说明的是，在采用上述第一、第二实施例中的晶圆刻蚀方法对晶圆进行刻蚀时，各个步骤使用的具体工艺参数如工艺时间、腔室压力、上电极功率、下电极功率、气体种类和流量大小等会有差异。
在一些实施例中，可选的，在上述步骤S2、步骤S5和步骤S7中，通过调节指定工艺参数的大小来控制第二材料层的高度，即，实现对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制。其中，上述指定工艺参数包括工艺时间、工艺气体的流量和下电极功率中的至少一种。
下面对晶圆刻蚀方法的一个具体实施方式进行详细描述。具体地，衬底101为硅片；掩膜层103为氮化硅或氧化硅；第一材料层105包括钨；第二材料层104包括氮化钛。
可选的，在采用晶圆刻蚀方法对晶圆进行刻蚀的过程中，静电卡盘的温度为45-65℃，静电吸附电压为2200-2600V，背吹气体为氦气，且压力为6-10T。
在此基础上，上述步骤S1采用的工艺气体均包括SF6和Ar，或者，也可以采用NF3代替上述SF6。步骤S1的主要作用是刻蚀钨的表层部分，直至该表层部分被完全刻蚀，以暴露出掩膜层103。为了在刻蚀到掩膜层103时能够及时停止刻蚀，以避免掩膜层103的厚度减少，可选的，上述步骤S1，包括：
S11、刻蚀钨的表层部分，并在刻蚀过程中，实时检测SiF基团等离子体光强；
例如可以采用光学发射光谱法检测SiF基团等离子体光强。
S12、判断检测到的上述SiF基团等离子体光强是否增加，若是，则表示刻蚀到掩膜层103，则进行上述步骤S2；若否，则返回执行上述步骤S11。
可选的，在上述步骤S1中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率0W；SF6的气体流量为20-40sccm；Ar的气体流量130-160sccm；工艺时间为6s。需要说明的是，若采用NF3代替上述SF6，则NF3的气体流量是SF6的气体流量的2倍以上。
上述步骤S2采用的工艺气体均包括Cl2。上述步骤S2主要用于对刻蚀表面进行清洁，以及对氮化钛进行刻蚀。由于上述步骤S1已将钨的表层部分去除，步骤S2用于刻蚀沟槽或孔的侧面上的氮化钛该氮化钛的厚度通常为2-3nm，在这种情况下，此步仅需对氮化钛进行少量刻蚀，以使其刻蚀深度略低于钨的填充部分的刻蚀深度即可。
可选的，在上述步骤S2中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；Cl2的气体流量为50-90sccm；工艺时间为5-8s。
上述步骤S3采用的工艺气体包括SF6、Ar、SiCl4和O2。其中，O2用于加强对氮化硅(即，掩膜层)的保护和加强对钨的刻蚀，同时抑制对氮化钛的刻蚀；SiCl4用于加强对氮化钛的刻蚀和加强对氮化硅的保护，抑制对钨的刻蚀；并且，在混合气体电离形成等离子体后，O2电离形成的氧离子和SiCl4电离形成的硅离子会反应形成不挥发的氧化硅沉积物覆盖在氮化硅表面，其用作保护层对氮化硅进行保护。
SF6和Ar用于加强对钨和氮化硅的刻蚀。其中，Ar电离出的氩离子主要起到物理轰击作用进行物理刻蚀；SF6电离出的氟离子与钨化学反应进行化学刻蚀；此外，SiCl4电离出的氯离子与氮化钛进行反应进行化学刻蚀。
基于上述几种气体的作用，可选的，SF6、Ar、SiCl4和O2的流量比例为4:30:2:1，在该流量比例下，可以起到对氮化硅的保护作用的同时，刻蚀沟槽或孔中的钨和氮化钛。当然，在实际应用中，可以根据具体需要，自由设定SF6、Ar、SiCl4和O2的流量比例。
在上述步骤S3中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且下电极功率的峰值功率为45W，占空比为20％，这样有助于增加等离子体垂直向下轰击的能量。SF6的气体流量20-40sccm；Ar的气体流量为130-160sccm；SiCl4的气体流量为8-15sccm；O2的气体流量为5-15sccm；工艺时间为6-10s。需要说明的是，可以采用NF3代替上述SF6，并且NF3的气体流量是SF6的气体流量的2倍以上。
上述步骤S4采用的工艺气体均包括SF6和Ar。由于在上述步骤S3中形成有保护层，这使得步骤S4能够以较快的速度刻蚀钨，使其刻蚀深度快速接近目标深度。
在上述步骤S4中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；SF6的气体流量为20-40sccm；Ar的气体流量为130-160sccm；工艺时间为6-10s。需要说明的是，可以采用NF3代替上述SF6，并且NF3的气体流量是SF6的气体流量的2倍以上。
上述步骤S5采用的工艺气体包括Cl2。该步骤S5的作用与上述步骤S2的作用相类似，用于对沟槽或孔内残留的氮化钛进行刻蚀去除。
可选的，在上述步骤S5中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；Cl2的气体流量为50-90sccm；工艺时间为6-10s。
上述步骤S6采用的工艺气体均包括SF6、Ar、SiCl4和O2。该步骤S6的作用与步骤S3的作用相类似，用于起到对氮化硅的保护作用的同时，刻蚀沟槽或孔中的钨和氮化钛。可选的，SF6、Ar、SiCl4和O2的流量比例为4:30:2:1。在完成步骤S6之后，钨的刻蚀深度达到或非常接近目标深度，同时可以保证不同尺寸的沟槽或孔中钨的刻蚀深度均匀性。
可选的，在上述步骤S6中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且下电极功率的峰值功率为45W，占空比为20％；SF6的气体流量为20-40sccm；Ar的气体流量为130-160sccm；SiCl4的气体流量为8-15sccm；O2的气体流量为5-15sccm；工艺时间为6-10s。需要说明的是，可以采用NF3代替上述SF6，并且NF3的气体流量是SF6的气体流量的2倍以上。
上述步骤S7采用的工艺气体包括Cl2。步骤S7的作用是对氮化钛的形貌进行精确控制。相对上述步骤S2和步骤S5，在步骤S7的工艺配方中，下电极电源在200Hz脉冲模式下向基座加载下电极功率，而腔室压力和气体流量与步骤S2和步骤S5相同，这样会增加等离子体垂直向下轰击的能量，并且保证了刻蚀副产物及时排出腔室，更有助于对氮化钛的刻蚀。
可选的，在上述步骤S7中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且下电极功率的峰值功率为45W，占空比为20％；Cl2的气体流量为50-90sccm；刻蚀时间4-25s。
请参阅图5，为本发明第二实施例提供的晶圆刻蚀方法中步骤S7采用不同的工艺时间获得的刻蚀结果对比图。其中，衬底101为硅片；在掩膜层103的上表面以及沟槽或孔的侧面覆盖有氧化硅层102b；掩膜层103为氮化硅(SiN)；在氧化硅层102b的上表面以及沟槽或孔的侧面覆盖有第二材料层104，该第二材料层104为氮化钛；第一材料层105为钨，且具有填充在不同尺寸的两个沟槽或孔中的填充部分105a和填充部分105a’。
在此基础上，步骤S1至步骤S7采用的工艺参数如下：在步骤S1中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率0W；SF6的气体流量为20-40sccm；Ar的气体流量130-160sccm；工艺时间为6s；在步骤S2中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；Cl2的气体流量为50-90sccm；工艺时间为5-8s；在步骤S3中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且下电极功率的峰值功率为45W，占空比为20％；SF6的气体流量20-40sccm；Ar的气体流量为130-160sccm；SiCl4的气体流量为8-15sccm；O2的气体流量为5-15sccm；工艺时间为6-10s；在步骤S4中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；SF6的气体流量为20-40sccm；Ar的气体流量为130-160sccm；工艺时间为6-10s；在步骤S5中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；Cl2的气体流量为50-90sccm；工艺时间为6-10s；在步骤S6中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且下电极功率的峰值功率为45W，占空比为20％；SF6的气体流量为20-40sccm；Ar的气体流量为130-160sccm；SiCl4的气体流量为8-15sccm；O2的气体流量为5-15sccm；工艺时间为6-10s；在步骤S7中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且下电极功率的峰值功率为45W，占空比为20％；Cl2的气体流量为50-90sccm。
图5中的a图、b图和c图分别为步骤S7采用不同的工艺时间获得的晶圆形貌，而其他工艺参数均相同。其中，当步骤S7的工艺时间为4s，则获得的晶圆形貌如a图所示，氮化钛的刻蚀深度高于钨的刻蚀深度；当步骤S7的工艺时间为10s，则获得的晶圆形貌如b图所示，氮化钛的刻蚀深度等于钨的刻蚀深度；当步骤S7的工艺时间为25s，则获得的晶圆形貌如c图所示，氮化钛的刻蚀深度低于钨的刻蚀深度。由此可知，通过调节步骤S7的工艺时间，可以实现对氮化钛的形貌进行精确控制，当步骤S7中其他工艺参数确定的条件下，通过调节其工艺时间可以得到氮化钛高于、等于或低于钨的形貌。此外，减小步骤S7的气体流量和增加步骤S7的下电极功率可以起到加强调节氮化钛高度的效果，具体地，若减小气体流量，氯离子更易于轰击沟槽或孔的侧壁，使得氮化钛更易于去除；若增加下电极功率，可以增加氯离子垂直向下轰击的能量，更易于刻蚀氮化钛。
综上，本发明实施例提供的晶圆刻蚀方法，其包括以下步骤：S1、刻蚀去除第一材料层(例如钨)的表层部分；S2、刻蚀第二材料层(例如氮化钛层)，直至该第二材料层低于或平齐于上述第一材料层的填充部分；S3、沉积覆盖掩膜层的保护层，同时刻蚀上述第一材料层的填充部分和上述第二材料层，直至填充部分达到第一指定刻蚀深度。上述步骤S2用于刻蚀第二材料层，以实现对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制，使之低于或平齐于上述第一材料层的填充部分，这样有助于提高第一材料层的刻蚀深度均匀性。上述步骤S3用于沉积形成掩膜层的保护层，以减少掩膜层的厚度产生的损失，同时同步刻蚀第一材料层的填充部分以及第二材料层，以实现该填充部分达到上述第一指定刻蚀深度。由此，本发明实施例提供的晶圆刻蚀方法，既可以实现对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制，以提高第一材料层的刻蚀深度均匀性，而且通过对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制，还可以满足不同器件的性能要求。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种晶圆刻蚀方法，所述晶圆包括衬底和设置在所述衬底上的掩膜层，以及第一材料层，其中，所述衬底和所述掩膜层上对应形成有沟槽或孔；在所述掩膜层的上表面和所述沟槽或孔的侧面覆盖有第二材料层；所述第一材料层包括填充在所述沟槽或孔中的填充部分以及高于所述第二材料层的上表面的表层部分，其特征在于，所述晶圆刻蚀方法包括以下步骤：
S1、刻蚀去除所述第一材料层的所述表层部分；
S2、刻蚀所述第二材料层，直至所述第二材料层低于或平齐于所述第一材料层的所述填充部分；
S3、沉积覆盖所述掩膜层的保护层，同时刻蚀所述第一材料层的所述填充部分和所述第二材料层，直至所述填充部分达到第一指定刻蚀深度。
2.根据权利要求1所述的晶圆刻蚀方法，其特征在于，所述第一指定刻蚀深度小于预设的目标深度；
所述晶圆刻蚀方法还包括以下步骤：
S4、继续刻蚀所述第一材料层的所述填充部分，直至所述填充部分达到第二指定刻蚀深度，所述第二指定刻蚀深度小于所述目标深度；
S5、刻蚀所述第二材料层，直至所述第二材料层低于或平齐于所述第一材料层的所述填充部分；
S6、再次沉积覆盖所述掩膜层的保护层，同时刻蚀所述第一材料层的所述填充部分和所述第二材料层，直至所述填充部分达到所述目标深度；
S7、刻蚀所述第二材料层，直至所述第二材料层高于、低于或平齐于所述第一材料层的所述填充部分。
3.根据权利要求2所述的晶圆刻蚀方法，其特征在于，在所述步骤S2、所述步骤S5和所述步骤S7中，通过调节指定工艺参数的大小来控制所述第二材料层的高度；其中，所述指定工艺参数包括工艺时间、工艺气体的流量和下电极功率中的至少一种。
4.根据权利要求2所述的晶圆刻蚀方法，其特征在于，所述衬底为硅片；所述掩膜层为氮化硅或氧化硅；所述第一材料层包括钨；所述第二材料层包括氮化钛。
5.根据权利要求4所述的晶圆刻蚀方法，其特征在于，所述步骤S1和所述步骤S4采用的工艺气体均包括SF6和Ar；所述步骤S2、所述步骤S5和所述步骤S7采用的工艺气体均包括Cl2；所述步骤S3和所述步骤S6采用的工艺气体均包括SF6、Ar、SiCl4和O2。
6.根据权利要求5所述的晶圆刻蚀方法，其特征在于，所述SF6、Ar、SiCl4和O2的流量比例为4:30:2:1。
7.根据权利要求4所述的晶圆刻蚀方法，其特征在于，所述步骤S1和所述步骤S4采用的工艺气体均包括NF3和Ar；所述步骤S2、所述步骤S5和所述步骤S7采用的工艺气体均包括Cl2；所述步骤S3和所述步骤S6采用的工艺气体均包括NF3、Ar、SiCl4和O2。
8.根据权利要求4所述的晶圆刻蚀方法，其特征在于，所述步骤S1，包括：
S11、刻蚀所述钨的所述表层部分，并在刻蚀过程中，实时检测SiF基团等离子体光强；
S12、判断检测到的所述SiF基团等离子体光强是否增加，若是，则进行所述步骤S2；若否，则返回执行所述步骤S11。
9.根据权利要求5所述的晶圆刻蚀方法，其特征在于，在所述步骤S1中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率0W；所述SF6的气体流量为20-40sccm；所述Ar的气体流量130-160sccm；工艺时间为6s；
在所述步骤S2中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；Cl2的气体流量为50-90sccm；工艺时间为5-8s；
在所述步骤S3中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且所述下电极功率的峰值功率为45W，占空比为20％；SF6的气体流量20-40sccm；Ar的气体流量为130-160sccm；SiCl4的气体流量为8-15sccm；O2的气体流量为5-15sccm；工艺时间为6-10s；
在所述步骤S4中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；SF6的气体流量为20-40sccm；Ar的气体流量为130-160sccm；工艺时间为6-10s；
在所述步骤S5中，腔室压力为4-7mT；上电极功率为450-650W；下电极功率为0W；Cl2的气体流量为50-90sccm；工艺时间为6-10s；
在所述步骤S6中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且所述下电极功率的峰值功率为45W，占空比为20％；SF6的气体流量为20-40sccm；Ar的气体流量为130-160sccm；SiCl4的气体流量为8-15sccm；O2的气体流量为5-15sccm；工艺时间为6-10s；
在所述步骤S7中，腔室压力为4-7mT；上电极功率为450-650W；下电极电源在200Hz脉冲模式下向基座加载下电极功率，且所述下电极功率的峰值功率为45W，占空比为20％；Cl2的气体流量为50-90sccm；刻蚀时间4-25s。
10.根据权利要求1所述的晶圆刻蚀方法，其特征在于，所述第一指定刻蚀深度等于预设的目标深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110765593.0A CN113451126B (zh) | 2021-07-07 | 2021-07-07 | 晶圆刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110765593.0A CN113451126B (zh) | 2021-07-07 | 2021-07-07 | 晶圆刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113451126A CN113451126A (zh) | 2021-09-28 |
| CN113451126B true CN113451126B (zh) | 2024-02-27 |
Family
ID=77815217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110765593.0A Active CN113451126B (zh) | 2021-07-07 | 2021-07-07 | 晶圆刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113451126B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114361027A (zh) * | 2021-12-14 | 2022-04-15 | 北京北方华创微电子装备有限公司 | 刻蚀方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120005992A (ko) * | 2010-07-09 | 2012-01-17 | 노벨러스 시스템즈, 인코포레이티드 | 고 종횡비 특징부 내부로 텅스텐 증착하기 |
| WO2015074621A1 (zh) * | 2013-11-25 | 2015-05-28 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 控制浅沟槽深度微负载效应的刻蚀方法 |
| CN105719965A (zh) * | 2014-12-04 | 2016-06-29 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
| CN106356330A (zh) * | 2015-07-17 | 2017-01-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN110010620A (zh) * | 2017-11-21 | 2019-07-12 | 长江存储科技有限责任公司 | 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存 |
| CN112331611A (zh) * | 2020-11-30 | 2021-02-05 | 上海华力微电子有限公司 | 一种浅沟槽隔离的制备方法 |
-
2021
- 2021-07-07 CN CN202110765593.0A patent/CN113451126B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120005992A (ko) * | 2010-07-09 | 2012-01-17 | 노벨러스 시스템즈, 인코포레이티드 | 고 종횡비 특징부 내부로 텅스텐 증착하기 |
| WO2015074621A1 (zh) * | 2013-11-25 | 2015-05-28 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 控制浅沟槽深度微负载效应的刻蚀方法 |
| CN105719965A (zh) * | 2014-12-04 | 2016-06-29 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
| CN106356330A (zh) * | 2015-07-17 | 2017-01-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN110010620A (zh) * | 2017-11-21 | 2019-07-12 | 长江存储科技有限责任公司 | 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存 |
| CN112331611A (zh) * | 2020-11-30 | 2021-02-05 | 上海华力微电子有限公司 | 一种浅沟槽隔离的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113451126A (zh) | 2021-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI774688B (zh) | 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法 | |
| US20140273487A1 (en) | Pulsed dc plasma etching process and apparatus | |
| US20120088371A1 (en) | Methods for etching substrates using pulsed dc voltage | |
| TWI416609B (zh) | 電漿處理系統之用於將遮罩底切及凹口減至最少的方法 | |
| US8975191B2 (en) | Plasma etching method | |
| JPH06163478A (ja) | 半導体のドライエッチング方法 | |
| KR20220041244A (ko) | 초전도체 상호 접속들을 위한 사전 세정 및 증착 방법 | |
| CN113451126B (zh) | 晶圆刻蚀方法 | |
| TW202018809A (zh) | 用於奈米線的選擇性蝕刻 | |
| KR100259352B1 (ko) | 반도체 소자의 다층막 건식각 방법 | |
| TWI389865B (zh) | 用於電漿處理系統之刻痕停止脈波程序 | |
| US9484251B1 (en) | Contact integration for reduced interface and series contact resistance | |
| JP5167052B2 (ja) | ドライエッチング方法 | |
| CN101764081A (zh) | 连接孔的制造方法 | |
| US6780342B1 (en) | Method of etching and method of plasma treatment | |
| KR20220117841A (ko) | 순차적인 플라즈마 및 열적 처리 | |
| KR101057726B1 (ko) | 반도체 장치 제조방법 | |
| WO2016177251A1 (zh) | 一种干刻蚀方法 | |
| TW202121527A (zh) | 以多色選擇性非等向性蝕刻相鄰線的方法 | |
| JPH09260366A (ja) | 半導体装置の製造方法 | |
| JP2021535615A (ja) | シリコン含有層を形成する方法 | |
| US9472415B2 (en) | Directional chemical oxide etch technique | |
| US6534411B1 (en) | Method of high density plasma metal etching | |
| JP3722772B2 (ja) | 半導体装置の製造方法 | |
| JP3326864B2 (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |