CN104835776B - Tsv盲孔的制作方法 - Google Patents

Tsv盲孔的制作方法 Download PDF

Info

Publication number
CN104835776B
CN104835776B CN201410045878.7A CN201410045878A CN104835776B CN 104835776 B CN104835776 B CN 104835776B CN 201410045878 A CN201410045878 A CN 201410045878A CN 104835776 B CN104835776 B CN 104835776B
Authority
CN
China
Prior art keywords
blind holes
tsv
tsv blind
production method
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410045878.7A
Other languages
English (en)
Other versions
CN104835776A (zh
Inventor
丁敬秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, China Core Integrated Circuit Ningbo Co Ltd filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410045878.7A priority Critical patent/CN104835776B/zh
Publication of CN104835776A publication Critical patent/CN104835776A/zh
Application granted granted Critical
Publication of CN104835776B publication Critical patent/CN104835776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种TSV盲孔的制作方法，至少包括以下步骤：S1：提供一硅基板，在所述硅基板表面形成一掩膜层并图形化，形成TSV盲孔掩模图形；S2：以氟的等离子气体干法刻蚀所述硅基板正面并持续第一预设时间，然后再用碳氟等离子气体对刻蚀表面进行钝化并持续第二预设时间；S3：重复步骤S2若干次，循环地进行刻蚀和钝化交替加工，直至刻蚀深度到达预设深度，形成若干TSV盲孔；S4：将步骤S3获得的结构浸泡在各向异性碱性蚀刻液中进行清洗。本发明可以有效改善TSV侧壁的环形扇贝花纹（scallop）现象，最终TSV侧壁的环形扇贝花纹高度小于10纳米，改善程度大于80%，可以提高后续薄膜的工艺质量，降低漏电流，提高产品的可靠性。

Description

TSV盲孔的制作方法
技术领域
本发明属于半导体制造领域，涉及一种TSV盲孔的制作方法。
背景技术
采用硅通孔（TSV）技术的3D集成方法能提高器件的数据交换速度、减少功耗以及提高输入/输出端密度等方面的性能。许多方法都可以实现硅通孔TSV集成工艺。最为简单的一种方法是采用一个硅中介层，在该中介层上先刻蚀出通孔并用金属（通常是用金属铜）进行填充。这种中介层也可以具有镶嵌工艺形成的多层互连结构，用来对彼此相邻放置的芯片形成电互连。采用中介层的方法使得终端产品设计者能迅速地把两个芯片集成在一起，而无需在单个芯片上制作TSV。迄今为止，TSV的发展主要集中在了中通孔(via-middle)方式和后通孔(via-last)这两种方式上，这两种方式都是在有源芯片上制作形成TSV。在中通孔方案中，它是在金半接触/晶体管形成以后，但是在后端工序（BEOL）之前，在晶圆上刻蚀制作出TSV。在后通孔方案中，它是在后端工艺（BEOL）之后，再在减薄晶圆的背面刻蚀制作出TSV。
在半导体三维集成电路技术中的TSV蚀刻技术是关键技术之一，目前业内普遍使用Bosch蚀刻方法进行TSV蚀刻。Bosch工艺，也被称作“切换式刻蚀工艺”，以氟的等离子气体化学方法刻蚀硅，在刻蚀过程中，加入刻蚀气体刻蚀一段时间，然后再用碳氟等离子气体对刻蚀基底侧壁钝化，钝化一段时间，之后再进行刻蚀，这样循环地进行刻蚀和钝化交替加工；在实际刻蚀过程中，需要上百次的刻蚀与钝化交替重复加工，来提高刻蚀的选择性。
Bosch蚀刻方法的工艺特点通常会导致TSV盲孔侧壁上部及底部存在环型扇贝花纹（scallop），扇贝花纹的尺寸在50nm～100nm左右，其会影响后续薄膜的沉积，形成缺陷，导致电流泄露，最终影响到产品性能及可靠性。
通常有两种措施用以改善扇贝花纹现象：第一种是在完成TSV蚀刻之后增加额外干法蚀刻步骤，对扇贝花纹进行处理；第二种是在TSV蚀刻之后，生长一层热氧化层，然后去除该热氧化层。然而此两种方法效果并不理想，且有以下问题：对于增加额外干法蚀刻的方法，需要选择合适的气体和条件，且均匀性将变差，该方法对扇贝花纹现象的改善程度为20～30%；对于形成并去除热氧化层的方法，需要额外的热预算，特别是对主要是后端制程的3D-IC应用范围受到限制，且目前的结果并不理想，改善程度小于10%。
因此，提供一种新的TSV蚀刻方法以简单有效的改善TSV侧壁扇贝花纹现象、提高后续薄膜工艺质量实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种TSV盲孔的制作方法，用于解决现有技术中TSV盲孔侧壁具有环形扇贝花纹影响最终的产品性能及可靠性的问题。
为实现上述目的及其他相关目的，本发明提供一种TSV盲孔的制作方法，至少包括以下步骤：
S1：提供一硅基板，在所述硅基板表面形成一掩膜层并图形化，形成TSV盲孔掩模图形；
S2：以氟的等离子气体干法刻蚀所述硅基板正面并持续第一预设时间，然后再用碳氟等离子气体对刻蚀表面进行钝化并持续第二预设时间；
S3：重复步骤S2若干次，循环地进行刻蚀和钝化交替加工，直至刻蚀深度到达预设深度，形成若干TSV盲孔；
S4：将步骤S3获得的结构浸泡在各向异性碱性蚀刻液中进行清洗。
可选地，所述各向异性碱性蚀刻液为TMAH溶液。
可选地，所述TMAH溶液的浓度范围是1wt%～5wt%，温度范围是15～50℃，清洗时间是5～30分钟。
可选地，所述TMAH溶液的浓度是2.7wt%，温度是30℃，清洗时间是10分钟。
可选地，所述各向异性碱性蚀刻液为NH4OH溶液。
可选地，所述NH4OH溶液的浓度范围是0.01wt%～5wt%，温度范围是15～50℃，清洗时间是1～30分钟。
可选地，所述NH4OH溶液的浓度是0.05wt%，温度是30℃，清洗时间是5分钟。
可选地，于所述步骤S3中，所述TSV盲孔侧壁表面形成有环形扇贝花纹；于所述步骤S4中采用各向异性碱性蚀刻液中进行清洗后，所述TSV盲孔侧壁表面的环形扇贝花纹的高度小于10纳米。
可选地，于所述步骤S4后进一步采用去离子水清洗。
可选地，于所述步骤S4后，还包括在所述TSV盲孔侧壁表面形成阻挡仔晶层的步骤。
如上所述，本发明的TSV盲孔的制作方法，具有以下有益效果：本发明在TSV干法蚀刻步骤之后，利用碱性溶液对硅的各向异性蚀刻特性，使用TMAH（TetramethylammoniumHydroxide，氢氧化四甲基铵）溶液或NH4OH（氢氧化铵）溶液清洗TSV盲孔侧壁，从而得到光滑的TSV侧壁。本发明可以有效改善TSV侧壁的环形扇贝花纹（scallop）现象，最终TSV侧壁的环形扇贝花纹高度小于10纳米，改善程度大于80%，可以提高后续薄膜的工艺质量，降低漏电流，提高产品的可靠性。
附图说明
图1显示为本发明的TSV盲孔的制作方法的工艺流程图。
图2显示为本发明的TSV盲孔的制作方法中在硅基板表面形成掩膜层并图形化的示意图。
图3显示为本发明的TSV盲孔的制作方法中在硅基板正面形成若干TSV盲孔的示意图。
图4显示为本发明的TSV盲孔的制作方法中将图3所示结构浸泡在各向异性碱性蚀刻液中进行清洗后获得的结构的剖面图。
图5至图8显示为硅的各向异性湿法蚀刻过程示意图。
图9显示为本发明的TSV盲孔的制作方法中步骤S3获得的结构的SEM图。
图10为图9中虚线框所示区域的局部放大图。
图11显示为本发明的TSV盲孔的制作方法中步骤S4获得的结构的SEM图。
图12为图11中虚线框所示区域的局部放大图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种TSV盲孔的制作方法，请参阅图1，显示为本发明的TSV盲孔的制作方法的工艺流程图，如图所示，该方法至少包括以下步骤：
S1：提供一硅基板，在所述硅基板表面形成一掩膜层并图形化，形成TSV盲孔掩模图形；
S2：以氟的等离子气体干法刻蚀所述硅基板正面并持续第一预设时间，然后再用碳氟等离子气体对刻蚀表面进行钝化并持续第二预设时间；
S3：重复步骤S2若干次，循环地进行刻蚀和钝化交替加工，直至刻蚀深度到达预设深度，形成若干TSV盲孔；
S4：将步骤S3获得的结构浸泡在各向异性碱性蚀刻液中进行清洗。
首先请参阅图2，执行步骤S1：提供一硅基板1，在所述硅基板1表面形成一掩膜层2并图形化，形成TSV盲孔掩模图形。
具体的，所述硅基板1可以选用（100）硅片。所述硅基板1可以是单纯的硅片，也可以是形成有有源器件的芯片。所述掩模层2包括但不限于二氧化硅、光刻胶等常规掩模，本实施例中，所述掩膜层2优选为二氧化硅，其可以采用热氧化或化学气相沉积等方法形成。所述TSV盲孔掩模图形采用光刻、刻蚀等常规半导体工艺形成。
然后请参阅图3，执行步骤S2：以氟的等离子气体干法刻蚀所述硅基板1正面并持续第一预设时间，然后再用碳氟等离子气体对刻蚀表面进行钝化并持续第二预设时间；接着执行步骤S3：重复步骤S2若干次，循环地进行刻蚀和钝化交替加工，直至刻蚀深度到达预设深度，形成若干TSV盲孔3。
具体的，所述氟的等离子气体包括但不限于SF6或NF3等，所述第一预设时间为1～10秒；所述碳氟等离子气体包括但不限于CHF3、C2F6、C2F4或C4F8等，所述第二预设时间为1～10秒。以上刻蚀和钝化过程重复次数可达上百次，所述预设深度为1～150微米。以上过程是一种Bosch蚀刻方法，其工艺特点通常会导致TSV盲孔侧壁上部及底部表面呈现出环型扇贝花纹（scallop），如图3所示。扇贝花纹的高度（凸出程度）在50nm～100nm左右，其会影响后续薄膜的沉积，形成缺陷，导致电流泄露，最终影响到产品性能及可靠性。为了消除该影响，本发明继续进行以下步骤。
请参阅图4，执行步骤S4：将步骤S3获得的结构浸泡在各向异性碱性蚀刻液中进行清洗。
具体的，所述各向异性碱性蚀刻液采用TMAH（Tetramethylammonium Hydroxide，氢氧化四甲基铵）溶液或NH4OH（氢氧化铵）溶液。以TMAH溶液为例，本步骤的工艺流程为：在采用Bosch蚀刻方法初步形成TSV盲孔后，将获得的结构整片浸入TMAH溶液槽中进行清洗，清洗一段时间后取出即可。其中，TMAH溶液的浓度范围是1wt%～5wt%，温度范围是15～50℃，清洗时间是5～30分钟。图4显示了所述TSV盲孔3的侧壁在经过各向异性碱性蚀刻液清洗后变得光滑的示意图。
在另一实施例中，所述各向异性碱性蚀刻液也可以采用NH4OH溶液，其浓度范围是0.01wt%～5wt%，温度范围是15～50℃，清洗时间是1～30分钟。
为了更好的理解本发明的原理，请参阅图5至图8，显示为硅的各向异性湿法蚀刻过程的示意图。硅的各向异性湿法蚀刻是一种表面反应控制的化学反应，其反应速率受化学反应表面硅原子键能的影响，在各晶向上蚀刻速率（110）>(100)>(111)。在晶面相交的位置有两种情况：（1）交角小于180°，如图5中A点所示；（2）交角大于180°，如图5中C点所示；C点为斜面上一点。
具体的，图5显示为硅衬底1崎岖的表面上不同位置蚀刻速率存在差异，所述硅衬底4表面具有二氧化硅掩模5。图5中，A点、B点、C点的反应速率满足E/R(C)>E/R(B)>E/R(A)，即外凸的C点的蚀刻速率最快，内凹的A点的蚀刻速率最慢。图6显示为在各向异性蚀刻过程中，崎岖的表面逐渐趋于平缓。图7显示为最后显露出来的晶面为（100）面和（111）面。图8显示为继续反应，蚀刻深度增加，（100）面的面积减少，若一直蚀刻下去，最终将留下（111）面。
在实际蚀刻过程中，使蚀刻过程停留在图6与图7所示状态之间的合适位置，避免蚀刻过量。本实施例中，所述TMAH溶液的浓度优选为2.7wt%，其温度是30℃，清洗时间是10分钟。对于采用NH4OH溶液的情况，其浓度优选采用0.05wt%，温度是30℃，清洗时间是5分钟。
图9显示为本发明的TSV盲孔的制作方法中经过上述步骤S3后获得的结构的SEM图，图10为图9中虚线框所示区域的局部放大图，可以看出环形扇贝花纹非常明显，其高度（凸出程度）经测量大约为87纳米。图11显示为将图9所示结构进行上述步骤S4的各向异性碱性蚀刻液清洗后所呈现的SEM图，可以看出环形扇贝花纹基本消失，TSV盲孔侧壁变得光滑。图12显示为图11中虚线框所示区域的局部放大图，可以看出TSV盲孔侧壁表面的环形扇贝花纹的高度小于10纳米，改善程度达88%以上。
本发明于所述步骤S3后还可以进一步采用去离子水清洗蚀刻后的结构，在所述TSV盲孔3侧壁表面形成阻挡仔晶层，并进行后续工艺形成TSV导电柱，此为本领域的常规工艺，此处不再详细描述。
综上所述，本发明的TSV盲孔的制作方法，在TSV干法蚀刻步骤之后，利用碱性溶液对硅的各向异性蚀刻特性，使用TMAH（Tetramethylammonium Hydroxide，氢氧化四甲基铵）溶液或NH4OH（氢氧化铵）溶液清洗TSV盲孔侧壁，从而得到光滑的TSV侧壁。本发明可以有效改善TSV侧壁的环形扇贝花纹（scallop）现象，最终TSV侧壁的环形扇贝花纹高度小于10纳米，改善程度大于80%，可以提高后续薄膜的工艺质量，降低漏电流，提高产品的可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种TSV盲孔的制作方法，其特征在于，至少包括以下步骤：
S1：提供一硅基板，在所述硅基板表面形成一掩膜层并图形化，形成TSV盲孔掩模图形；
S2：以氟的等离子气体干法刻蚀所述硅基板正面并持续第一预设时间，然后再用碳氟等离子气体对刻蚀表面进行钝化并持续第二预设时间；
S3：重复步骤S2若干次，循环地进行刻蚀和钝化交替加工，直至刻蚀深度到达预设深度，形成若干TSV盲孔；
S4：将步骤S3获得的结构浸泡在各向异性碱性蚀刻液中进行清洗，所述各向异性碱性蚀刻液采用TMAH溶液或NH4OH溶液，且清洗过程中，在各晶向上蚀刻速率(110)>(100)>(111)。
2.根据权利要求1所述的TSV盲孔的制作方法，其特征在于：所述各向异性碱性蚀刻液为TMAH溶液。
3.根据权利要求2所述的TSV盲孔的制作方法，其特征在于：所述TMAH溶液的浓度范围是1wt％～5wt％，温度范围是15～50℃，清洗时间是5～30分钟。
4.根据权利要求2所述的TSV盲孔的制作方法，其特征在于：所述TMAH溶液的浓度是2.7wt％，温度是30℃，清洗时间是10分钟。
5.根据权利要求1所述的TSV盲孔的制作方法，其特征在于：所述各向异性碱性蚀刻液为NH4OH溶液。
6.根据权利要求1所述的TSV盲孔的制作方法，其特征在于：所述NH4OH溶液的浓度范围是0.01wt％～5wt％，温度范围是15～50℃，清洗时间是1～30分钟。
7.根据权利要求6所述的TSV盲孔的制作方法，其特征在于：所述NH4OH溶液的浓度是0.05wt％，温度是30℃，清洗时间是5分钟。
8.根据权利要求1所述的TSV盲孔的制作方法，其特征在于：于所述步骤S3中，所述TSV盲孔侧壁表面形成有环形扇贝花纹；于所述步骤S4中采用各向异性碱性蚀刻液中进行清洗后，所述TSV盲孔侧壁表面的环形扇贝花纹的高度小于10纳米。
9.根据权利要求1所述的TSV盲孔的制作方法，其特征在于：于所述步骤S4后进一步采用去离子水清洗。
10.根据权利要求1所述的TSV盲孔的制作方法，其特征在于：于所述步骤S4后，还包括在所述TSV盲孔侧壁表面形成阻挡仔晶层的步骤。
CN201410045878.7A 2014-02-08 2014-02-08 Tsv盲孔的制作方法 Active CN104835776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410045878.7A CN104835776B (zh) 2014-02-08 2014-02-08 Tsv盲孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410045878.7A CN104835776B (zh) 2014-02-08 2014-02-08 Tsv盲孔的制作方法

Publications (2)

Publication Number Publication Date
CN104835776A CN104835776A (zh) 2015-08-12
CN104835776B true CN104835776B (zh) 2018-09-07

Family

ID=53813566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410045878.7A Active CN104835776B (zh) 2014-02-08 2014-02-08 Tsv盲孔的制作方法

Country Status (1)

Country Link
CN (1) CN104835776B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374747B (zh) * 2015-12-16 2018-07-06 华进半导体封装先导技术研发中心有限公司 晶圆上刻蚀不同深度tsv孔的工艺方法
CN111799180B (zh) * 2020-07-31 2023-02-10 武汉新芯集成电路制造有限公司 半导体器件及其形成方法
CN112259445A (zh) * 2020-10-20 2021-01-22 苏州苏纳光电有限公司 一种清洁硅基器件的方法
CN113345836A (zh) * 2021-06-01 2021-09-03 浙江集迈科微电子有限公司 一种tsv电镀工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687248A (zh) * 2009-10-30 2012-09-19 塞克姆公司 选择性硅蚀刻方法
CN102923642A (zh) * 2012-11-07 2013-02-13 中国科学院上海微系统与信息技术研究所 一种高深宽比硅结构的侧壁平滑方法
CN103021930A (zh) * 2011-09-20 2013-04-03 中芯国际集成电路制造(上海)有限公司 一种金属互连层刻蚀方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871105B2 (en) * 2011-05-12 2014-10-28 Lam Research Corporation Method for achieving smooth side walls after Bosch etch process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687248A (zh) * 2009-10-30 2012-09-19 塞克姆公司 选择性硅蚀刻方法
CN103021930A (zh) * 2011-09-20 2013-04-03 中芯国际集成电路制造(上海)有限公司 一种金属互连层刻蚀方法
CN102923642A (zh) * 2012-11-07 2013-02-13 中国科学院上海微系统与信息技术研究所 一种高深宽比硅结构的侧壁平滑方法

Also Published As

Publication number Publication date
CN104835776A (zh) 2015-08-12

Similar Documents

Publication Publication Date Title
CN104835776B (zh) Tsv盲孔的制作方法
JP5278768B2 (ja) 単結晶ケイ素中に直角のアンダーカットを作製する方法
CN102623396B (zh) 连接孔的形成方法
CN105589131B (zh) 一种用于光波导的硅片沟槽刻蚀方法
CN108321079A (zh) 半导体结构及其形成方法
CN102130045B (zh) 通孔加工方法
CN103715131B (zh) 大深宽比tsv通孔分步刻蚀和侧壁修饰方法
CN104658962A (zh) 通孔的形成方法
JP2015534726A (ja) シリコンエッチング法
CN105668509A (zh) 一种刻蚀微米硅通孔的方法
CN106783727B (zh) 互连结构的形成方法
CN107611027A (zh) 一种改善深硅刻蚀侧壁粗糙度的方法
CN103377984A (zh) 硅通孔背面导通的制造工艺方法
CN102610560B (zh) 通孔侧壁形貌修饰方法
CN102931084A (zh) 半导体器件的制造方法
CN104051324A (zh) 金属互连结构的形成方法
CN103700622B (zh) 硅通孔的形成方法
CN103972161A (zh) 一种用于硅通孔形貌修正的SiCoNi蚀刻方法
TW201604993A (zh) 高深寬比結構的蝕刻方法及mems裝置的製作方法
TWI483307B (zh) 降低微負載效應的方法
CN103681451A (zh) 沟槽结构的制造方法
CN109904110B (zh) 形成垂直孔的刻蚀方法及其结构
CN103854962B (zh) 晶圆刻蚀后的清洗方法
CN105742183B (zh) 半导体结构的形成方法
TWI544540B (zh) A method for improving the sidewall roughness of silicon vias in TSV etching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180522

Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Core integrated circuit (Ningbo) Co., Ltd.

Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant