CN102687248A - 选择性硅蚀刻方法 - Google Patents

选择性硅蚀刻方法 Download PDF

Info

Publication number
CN102687248A
CN102687248A CN2010800480367A CN201080048036A CN102687248A CN 102687248 A CN102687248 A CN 102687248A CN 2010800480367 A CN2010800480367 A CN 2010800480367A CN 201080048036 A CN201080048036 A CN 201080048036A CN 102687248 A CN102687248 A CN 102687248A
Authority
CN
China
Prior art keywords
silicon
etching
plane
silicon layer
described method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800480367A
Other languages
English (en)
Other versions
CN102687248B (zh
Inventor
西安·科林斯
威廉·A·沃伊特恰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sachem Inc
Original Assignee
Sachem Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sachem Inc filed Critical Sachem Inc
Publication of CN102687248A publication Critical patent/CN102687248A/zh
Application granted granted Critical
Publication of CN102687248B publication Critical patent/CN102687248B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location

Abstract

本发明提供了用于蚀刻设置于基板上的硅层的方法，所述方法包括各向异性地蚀刻所述硅层中的第一凹槽；选择性地各向异性湿蚀刻所述第一凹槽中的硅表面，所述湿蚀刻包括使所述硅表面接触含有芳香性三(低级)烷基季鎓盐氢氧化物和不对称四烷基季鏻盐的含水组合物；其中所述湿蚀刻以大约相等的速率且优先于(111)平面对所述硅层的(110)和(100)平面进行蚀刻，以在(111)平面中形成具有侧壁的加大凹槽。硅合金可外延沉积在由此产生的凹槽中，作为将应力引入硅层的至少一部分中的方法的一部分。

Description

选择性硅蚀刻方法
背景技术
技术领域
本发明大体上涉及金属氧化物半导体场效应晶体管及其它基于硅的装置的制造。更具体地，本发明涉及选择性地蚀刻用于此等和类似装置中的硅的方法。
背景技术
硅湿蚀刻是集成电路制造中的重要工序。选择性硅湿蚀刻的一个具体应用是用于在晶体管构建的前段制程(FEOL)中引入应变以形成门极(gate)。可将门极氧化物、氧化硅、氮化硅、多晶硅及其它膜沉积在硅上以经由连续的沉积、图案化和蚀刻步骤形成晶体管门极结构。在此过程中，通过选择性遮蔽，使硅表面掺杂硼、磷、砷或其它负偏压或正偏压硅元件。然后，加热硅表面以将掺杂物驱入硅中。然后，蚀刻单晶硅以在门极间形成通道，用于应变诱导硅合金(如硅-锗(SiGe))的后续沉积。已经发现，一定量的应变有利于改善例如MOS晶体管通道区中的载体的迁移率。虽然已公开了用于此种应变引入的多种方法，但仍需改良以更有效且可控制地蚀刻将沉积硅合金的凹槽并更有效且可控制地在通道中产生所需应变量并将其施加于该通道。由于沉积时位错减轻了应变和/或无法产生足够的应变，若应变诱导硅合金在晶体结构中包含太多位错，则可能难以获得所需应变量。
发明概述
堆垛层错是在晶体堆垛顺序因生长期间由于由例如表面粗糙度导致的局部环境改变而遭中断时可能发生在外延膜中的平面缺陷。该缺陷的特征在于以下事实：对于所讨论的材料，缺陷任一侧的平面间的位移不是理想的晶体平移矢量。例如，对于晶体根据紧密堆垛的堆积顺序ABCABC沿(111)方向生长的材料(其中A、B和C是不同的堆积位置，其间的晶体平移矢量为(1/2)[110])。ABCAB//ABC的堆积顺序在平面“B”与“A”之间有层错，以“//”表示，将其称为本身堆积层错并可将其视为晶体平面(在此情况下为“C”)的移除。相比之下，将ABCA/C/BCABC的堆积顺序称为外在堆积层错，并可将其视为额外平面插入至所述堆积顺序中(在此情况下为“C”)。
本发明人已发现，通过实施可使硅表面相较于未经处理的硅表面的粗糙度增加极少或无增加的选择性蚀刻硅的方法及组合物，可在后续的沉积应变诱导硅合金时可控制地且有效地获得所需应变量。本发明人发现，由于(111)表面的任何粗糙度皆包含某些(110)表面特性，并且由于应变诱导硅合金(如SiGe)在(110)表面上的生长相对于在(111)表面上不成比例地增快，粗糙度导致在沉积的应变诱导硅合金中形成不连续(即堆积层错)，这导致在沉积的应变诱导硅合金的晶体结构中产生位错，并且通过本文所公开的方法和组合物可降低粗糙度。位错和堆积层错导致应变降低并因此无法在所寻求的应变诱导沉积物中获得所需应变量。本发明人发现，通过选择如本文所述的组合物用于蚀刻硅，可避免粗糙度的增加，可获得较平滑的表面，且可更好地控制通过应变诱导硅合金所诱导的应变量。
本发明的一个实施方式提供了选择性蚀刻硅的方法和组合物。在所述蚀刻方法中，相较于(111)平面，选择性地蚀刻(110)和(100)平面中的硅，并获得极平滑的表面。根据本发明，以彼此近乎相等的速率蚀刻(110)和(100)平面，但相较于以明显较低速率蚀刻的(111)平面优先蚀刻这些平面。这种增强的但却受控的且非过度的选择性提供了改良的硅表面用于后续应变诱导硅合金(如硅锗或硅碳)的外延沉积。根据本发明实施方式的方法所获得的改良的硅表面提供了增强的应变引入和在待向其中外延沉积产生应变的硅合金的凹槽中的更平滑且更规则的表面。如上所述，在太粗糙的硅表面上更难有效地外延沉积应变诱导硅合金。因此，本发明所获得的平滑、规则的表面提高了后续步骤中外延沉积硅合金的能力，而此能力对获得所需应变量很重要。
在一个实施方式中，本发明的方法使用含有季鎓氢氧化物和不对称季鏻盐的组合物。在一个实施方式中，所述组合物另外包含二醇醚。
因此，在一个实施方式中，本发明提供了蚀刻设置于基板上的硅层的方法，所述方法包括：
各向异性地蚀刻所述硅层中的第一凹槽；
选择性地各向异性湿蚀刻所述第一凹槽中的硅表面，所述湿蚀刻包括使所述硅表面接触含有以下成分的含水组合物：
芳香性三(低级)烷基季鎓氢氧化物(quaternary onium hydroxide)，和
不对称四烷基季鏻盐；
其中所述湿蚀刻以大约相等的速率且优先于(111)平面对所述硅层的(110)和(100)平面进行蚀刻，以在所述(111)平面中形成具有侧壁的加大凹槽。所述湿蚀刻是选择性各向异性蚀刻，其中虽然其相对于(111)平面以约1.4:1至约2.3:1的系数(或者在一个实施方式中以约2:1的系数)优先蚀刻所述硅层的(110)和(100)平面，但其对(110)平面几乎不显示相对于(100)平面的选择性。这些选择性比例与典型的季铵碱蚀刻呈显著对比，其中典型的季铵碱蚀刻对(100)/(111)显示例如35:1的强定向偏好并且对于简单的四甲基氢氧化铵蚀刻显示2:1或更高的(110)/(100)蚀刻速率。因此，虽然本发明是各向异性湿蚀刻，但其不同于先前所用的碱性各向异性蚀刻在于，其是选择性各向异性湿蚀刻。本发明的各向异性蚀刻的选择性是可控制的，并对各硅平面的相对蚀刻速率提供无先例可循的控制度，并形成显著更平滑的蚀刻表面。改善的平滑度对后续沉积的应变诱导硅合金很重要。
在一个实施方式中，本发明的方法提供了非常平滑且无缺陷的蚀刻表面。因此，在一个实施方式中，当通过原子力显微镜(AFM)测量时，加大的凹槽包含粗糙度Ra为约0.340nm至约0.450nm的暴露硅表面。在一个实施方式中，当通过原子力显微镜(AFM)测量时，加大的凹槽包含粗糙度Rrms为约0.430nm至约0.550nm的暴露硅表面。在一个实施方式中，当通过AFM测量时，加大的凹槽包含粗糙度Rmax为约4.9nm至约6nm的暴露硅表面。
凹槽的凹角形表面(reentrant surface)上的AFM测量无法在完整凹槽(intact trench)上进行。在此所述的粗糙度测量代表对应于凹槽底部的(100)定向的表面的粗糙度。当以本发明蚀刻溶液制造时，预期(111)平面定向的侧壁的粗糙度低于所测量的(100)表面的粗糙度，因为(111)表面上的粗糙特征的结晶定向会具有不同于(111)的晶体平面定向，并比下伏平面更容易蚀刻。
在一个实施方式中，根据本发明所获得的加大凹槽包含暴露硅表面，其Rrms粗糙度通过AFM测量且相较于类似的未经处理的硅表面无明显增加。因此，在一个此种实施方式中，蚀刻后的硅表面具有通过AFM所测量的比类似的未经处理的结晶硅表面高约6%以内的Rrms粗糙度。在另一个实施方式中，蚀刻后的硅表面具有通过AFM所测量的比类似的未经处理的结晶硅表面高约10%以内的Rrms粗糙度。在另一个实施方式中，蚀刻后的硅表面具有通过AFM所测量的比类似的未经处理的结晶硅表面高约25%以内的Rrms粗糙度。在另一个实施方式中，蚀刻后的硅表面具有通过AFM所测量的比类似的未经处理的结晶硅表面高约90%以内的Rrms粗糙度。
在一个实施方式中，根据本发明所获得的加大凹槽包含侧壁和其它暴露硅表面，其粗糙度使得在将应变诱导硅合金沉积在凹槽中时，沉积物包含的堆积层错或位错的数目是在通过将相同的应变诱导硅合金沉积在类似的、未经处理的结晶硅表面上所获得的堆积层错或位错数目的约一个数量级以内。换言之，例如，在一个实施方式中，如果将应变诱导SiGe合金沉积在未经处理的结晶硅表面上时每平方厘米造成约108个位错(108/cm2)，则沉积在根据本发明蚀刻的表面上的应变诱导SiGe合金中的位错数量为每平方厘米不超过约107个位错(107/cm2)。一般认为，每平方厘米的实际位错数目可根据许多因素而在宽范围内变化，如Si与合金元素的比例、沉积条件、任何后续退火以及本领域技术人员已知的其它因素。然而，此特征可容易地通过比较在基本相同的条件下沉积在两种不同的基板(即未经处理的基板和根据本发明蚀刻的基板)上的应变诱导硅合金而确定。
在另一个实施方式中，本发明提供一种蚀刻设置于基板上的硅层的方法，所述硅层上设置有多个结构(如间隔物特征或门极结构)以产生暴露出硅层的开口，所述方法包括：
经由所述开口，各向异性地蚀刻所述硅层中的第一凹槽；
选择性地各向异性湿蚀刻所述第一凹槽中的硅表面，所述湿蚀刻包括使所述硅表面接触含有以下成分的含水组合物：
芳香性三(低级)烷基季鎓氢氧化物，和
不对称四烷基季鏻盐；
其中所述湿蚀刻以大约相等的速率且优先于(111)平面对所述硅层的(110)和(100)平面进行蚀刻，以在所述(111)平面中形成具有侧壁的加大凹槽。
在另一个实施方式中，本发明提供将应力引入硅层中的方法，所述方法包括前述的蚀刻第一凹槽和选择性地各向异性湿蚀刻以形成加大凹槽的步骤，并另外包括将硅合金外延沉积于加大凹槽的至少一部分中。
在一个实施方式中，本发明可在所选位置中形成含有所需应变特性的改良硅层。本发明的组合物可以使硅层以此方式蚀刻，以提供平滑的平坦表面，可在该平面上可靠地外延沉积后续沉积的硅合金层或填料。换言之，由于通过本发明方法所获得的这种平滑、规则的硅表面，可以以使原子排列产生硅合金的外延沉积物的方式沉积后续沉积的硅合金。在一个实施方式中，硅合金可为硅-锗，在另一个实施方式中，硅合金可为硅-碳。
虽然曾使用其它硅蚀刻方法以在蚀刻后的剩余硅中获得平滑的表面，但这些方法需要在主要蚀刻步骤后施用额外的平滑步骤。本发明提供一种在选择性各向异性湿蚀刻步骤中直接获得所需平滑表面的方法，并因此无需包括后续的平滑步骤。这代表显著的改善，因为在半导体制造方法中期望并寻求任何需要较少步骤的方法。因此，本发明提出并解决了在晶体管构建的前段制程(FEOL)中形成门极时获得可控应变量问题的解决方法。
附图说明
图1是比较现有技术的蚀刻方法与根据本发明的实施方式的蚀刻方法的新生(nascent)半导体装置的一部分的截面示意图。
图2是描绘根据本发明的实施方式的选择性各向异性湿蚀刻的截面示意图。
图3是说明本发明的实施方式的重要方面的新生晶体管的截面示意图。
图4A和4B是描绘硅合金的沉积和由于硅合金的存在而使晶体管的通道中产生应力的截面示意图。
图5A-5D是描绘根据本发明另一个实施方式蚀刻硅晶板以形成开口，然后将硅合金沉积于所述开口中的方法的截面示意图。
应该理解，为了简化和清楚说明，附图中所示元件不必按比例绘制。例如，为了清楚，相对于其它元件而夸大了一些元件的尺寸。此外，在适当时，在附图中重复使用附图标记以表示对应的元件。
应该理解，本文所述的工艺步骤和结构并不形成用于进行硅蚀刻或硅蚀刻和应变引入方法(例如可用于制造半导体装置或其它装置)的完整系统或工艺流程。本发明可与现有技术中目前使用的制造技术和设备组合实施，且仅包含为理解本发明所需的那些通常实施的材料、设备和工艺步骤。
在整个公开内容和权利要求书中，所公开的范围和比例的数字限制可以组合，并将所有介于其间的值均视为因所述范围的公开而被公开。在整个公开内容和权利要求书中，可自组中去除所述组的任何成员。在整个公开内容和权利要求书中，可组合各种所公开的元件的所有可能的组合并将所有这样的组合视为包含在本发明的范围内。除非另外指明，所有温度均以℃测定，所有过程均在室温或环境温度下进行，所有压力均为大气压。
发明详述
在整个说明书和权利要求书中，范围和比例限制可以组合。应该理解，除非另外指明，否则“a”、“an”和/或“the”都可包含一或超过一且单数项目亦可包括复数项目。说明书和权利要求书中列出的所有组合可以以任何方式组合，并可自一组元件中删除或限制该组中任一或多个单独元件。
在上述概述中简单描述的某些本发明实施方式将在下文中进行更详细的描述，从而使本领域技术人员能够实施并使用本发明。
本文所用的硅合金是通过将硅和另一种具有类似原子特性的原子(如锗或碳或锗与碳的组合)外延共沉积而形成的合金。在硅合金中，合金原子(如锗或碳或两者)置换硅沉积物中的一些数目的硅原子。根据本发明的一个实施方式，硅合金沉积物是通过将硅合金外延沉积于单晶硅基板上或单晶硅基板表面上而获得的结晶沉积物。应当理解，在外延沉积硅合金之前，硅基板可能已在某些点被掺杂。
本文所用的芳香性三(低级)烷基季鎓氢氧化物是含有一个芳香性取代基，如苯基、萘基或苄基的季铵或鏻氢氧化物，其中各苯基、萘基或苄基可进一步被卤素、硝基、低级烷基、羟基、氰基、低级烷氧基、酰基中的一种或多种取代，且其中三个低级烷基或烷氧基独立地为或包含C1-C4烷基。
本文所用的不对称四烷基季鏻盐是其中有三个烷基为独立地为C1-C4烷基的低级烷基，且第四个烷基为含有约8至约22个碳原子的支链或直链烷基的季鏻盐，并且其中所述盐包含可为或包含卤离子、硫酸根、磷酸根、磺酸根、甲酸根、乙酸根、硝酸根、碳酸根或碳酸氢根中一种或多种的阴离子。
本发明一个实施方式提供了蚀刻设置于基板上的硅层的方法。在一个实施方式中，所述硅层上可设置有多个结构(如间隔物特征和/或门极结构)以产生暴露出硅层的开口。所述方法至少包括下列步骤：
各向异性地蚀刻所述硅层中的第一凹槽；
选择性地各向异性湿蚀刻所述第一凹槽中的硅表面，所述湿蚀刻包括使所述硅表面接触含有以下成分的含水组合物：
芳香性三(低级)烷基季鎓氢氧化物，和
不对称四烷基季鏻盐；
其中所述湿蚀刻以大约相等的速率且优先于(111)平面对所述硅层的(110)和(100)平面进行蚀刻，以在所述(111)平面中形成具有侧壁的加大凹槽。
本文所用的“大约相等的速率”是指(100)/(110)蚀刻速率的比例为约0.8:1至约1.2:1，且在一个实施方式中为约0.8:1至约1:1，且在另一个实施方式中为约0.9:1至约1.1:1，且在另一个实施方式中为约0.9:1至约1:1。如上所述，根据本发明的(100)/(110)蚀刻比例的这种“大约相等的速率”是与通过常规蚀刻组合物和方法所获得的约0.5:1低至0.1:1或更低的极不相等的(100)/(110)蚀刻比例相比。为了获得大约相等的速率的(100)/(110)蚀刻，并伴随这些平面相较于(111)平面的优先蚀刻，本发明提供了选择性地可控制各向异性蚀刻，其可在(111)平面中形成具有侧壁的凹槽，其中所述侧壁相较于未经处理的(100)硅表面而言十分平滑。
当所述表面包含所述结构和开口时，硅蚀刻步骤通常是通过经由或通过开口接近硅而进行。结构可简单地为图案化的掩膜层或新生的或实际的活性装置元件，如门极结构，其中所述门极结构的侧壁间隔物或涂布于其上的涂层构成结构，在该结构周围产生至下伏硅层的开口。或者，可具有此种活性结构与图案化的掩膜层的组合，必要时在适当选择的位置提供具有适当尺寸的开口。
在一个实施方式中，所述硅层上设置有多个结构，以产生暴露出硅层的开口，且选择性各向异性蚀刻是经由所述开口进行的。
在一个实施方式中，选择性各向异性湿蚀刻部分地下切多个结构中的每一个，并且加大凹槽在(111)平面中包含两个侧壁。这显示并更详细地描述于附图说明中。
在一个实施方式中，芳香性三(低级)烷基季鎓氢氧化物包含铵或鏻或其任意两种或更多种的组合。在一个实施方式中，在芳香性三(低级)烷基季鎓氢氧化物中，各(低级)烷基独立地包含1至约4个碳原子。在一个实施方式中，在芳香性三(低级)烷基季鎓氢氧化物中，芳香性基团为苄基或苯基且各低级烷基独立地为甲基或乙基。这些化合物更详细地描述于以下对鎓化合物的描述中。
在一个实施方式中，不对称四烷基季鏻盐包含具有约8至约18个碳原子的烷基并另外包含一个或多个独立地含有1至约4个碳原子的低级烷基。这些化合物更详细地描述于以下对鎓化合物的描述中。
在一个实施方式中，含水组合物另外包含二醇醚。在一个实施方式中，二醇醚是单烷基醚。在一个实施方式中，二醇醚是二丙二醇单甲基醚。在一个实施方式中，二醇醚以不高于约5wt%的浓度存在。
有机鎓化合物
可用于本发明的有机鎓化合物包括有机鎓盐和有机鎓氢氧化物，如季铵氢氧化物和季鏻氢氧化物。
在一个实施方式中，鎓氢氧化物的一般特征在于式(I)：
A(OH)x        (I)
其中在(I)中，A是含芳族的鎓基且x是等于A的价数的整数。A最常为具有单个正电荷的鎓离子(即+1价)，但具有多个正电荷(如2至4个正电荷)的鎓离子也在本发明A定义的范围内。鎓基的实例包括铵基和鏻基。鎓氢氧化物应充分溶于如水、醇或其它有机液体或其混合物的溶液中以允许有用的湿蚀刻速率。
在一个实施方式中，季鎓氢氧化物的特征在于式(II)：
Figure BDA00001565446200081
其中在式(II)中，A是氮或磷原子，R1是含芳族的基团且R2、R3和R4各自独立地为低级烷基、烷氧基或羟基烷基。在一个实施方式中，低级烷基独立地包含1至约4个碳原子，羟基烷基包含1至约4个碳原子，且烷氧基烷基包含2至约5个碳原子。
在式(II)中，含芳族的基团可为芳基或羟基芳基。合适的芳基和羟基芳基的实例包括苯基、苄基、1-萘基、2-萘基、菲基和被低级烷基取代的类似物，如甲苯基或二甲苯基，其中低级烷基具有1至约4个碳原子，以及相应的羟基-芳基，其中包含被低级烷基取代的类似物的芳族环已被一个或多个羟基取代。
在式(II)中，基团R2至R4可独立地为直性或支链的，并且此类低级烷基的具体实例包括甲基、乙基、丙基和丁基。基团R2至R4中的一个或多个还可以独立地为含有1至4个碳原子的羟基烷基，例如羟基乙基和羟基丙基与羟基丁基等的各种异构物。基团R2至R4中的一个或多个还可独立地为含有2至5个碳原子的烷氧基烷基，如甲氧基甲基、乙氧基乙基以及烷氧基丙基与烷氧基丁基等的各种异构物。特别考虑可使用上述烷基、羟基烷基和烷氧基烷基的任何组合。
在一个实施方式中，本发明的方法中可使用的季铵氢氧化物可包括，例如苯基三甲基氢氧化铵、苯基三乙基氢氧化铵、苄基三甲基氢氧化铵和苄基三乙基氢氧化铵或任何这些物质的混合物。
在一个实施方式中，本发明中可使用的不对称季鏻盐的特征在于式(III)：
Figure BDA00001565446200091
其中在式(III)中，R5是包含约8至约22个碳原子的支链或直链烷基，且R2、R3和R4如式(II)中所定义，X-是酸的阴离子，y为等于X的价数的数字。酸的阴离子的实例包括碳酸氢根、卤离子、硝酸根、甲酸根、乙酸根、硫酸根、碳酸根、磷酸根等。在一个实施方式中，R5为C10-C22烷基，且在一个实施方式中，R5为C14-C18烷基。
本发明可使用的式(III)的季鏻盐代表性实例包括十四烷基三丁基氯化鏻、十六烷基三甲基氯化鏻、十四烷基三乙基氯化鏻、十六烷基三乙基氯化鏻、十二烷基三丁基氯化鏻、十二烷基三甲基氯化鏻、十八烷基三丁基氯化鏻、十八烷基三甲基氯化鏻等，以及对应的阴离子，包括如氟离子、溴离子、碘离子、硫酸根、碳酸根和磷酸根。在一个实施方式中，不使用氟离子，原因是氟离子可能造成硅的非期望蚀刻。
在一个实施方式中，较大的鎓阳离子(包括那些具有较大有机基团的鎓阳离子)提供了与光致抗蚀剂材料更高的兼容性。在一个实施方式中，相较于缺乏长链烷基的鏻离子，较大的鏻离子提供更平滑的蚀刻表面。
上述鎓氢氧化物和鏻盐可商购自例如SACHEM,Inc.(Austin,Texas)。此外，鎓氢氧化物可由相应的鎓盐(如相应的鎓卤化物、碳酸盐、甲酸盐、硫酸盐等)制得。各种制备方法描述于美国专利第4,917,781号(Sharifian et al)和第5,286,354号(Bard et al)中，其以引用方式并入本文中。对如何获得或制备鎓氢氧化物或盐并无任何特别限制。在一个实施方式中，鎓氢氧化物及盐的金属含量应尽可能地低，并应在规格内且适用于半导体装置处理中。
芳香性三(低级)烷基鎓氢氧化物在本发明组合物中的浓度可为湿蚀刻组合物的0.1wt%至约20wt%。本领域技术人员可基于供应的浓度以及希望在湿蚀刻组合物中使用的浓度而确定适当的稀释度。在一个实施方式中，芳香性三(低级)烷基鎓氢氧化物的浓度为约0.5wt%至约15wt%，且在另一个实施方式中，芳香性三(低级)烷基鎓氢氧化物的浓度为约2wt%至约10wt%，且在另一个实施方式中，芳香性三(低级)烷基鎓氢氧化物的浓度为约3wt%至约8wt%，且在一个实施方式中，芳香性三(低级)烷基鎓氢氧化物的浓度为约4wt%，所有浓度均基于湿蚀刻组合物的总重。
不对称鏻盐在本发明组合物中的浓度可为湿蚀刻组合物的0.1wt%至约20wt%。本领域技术人员可基于供应的浓度及希望在湿蚀刻组合物中使用的浓度确定适当的稀释度。在一个实施方式中，不对称鏻盐的浓度为约0.5wt%至约15wt%，且在另一个实施方式中，不对称鏻盐的浓度为约2wt%至约10wt%，且在另一个实施方式中，不对称鏻盐的浓度为约3wt%至约8wt%，且在一个实施方式中，不对称鏻盐的浓度为约4wt%，所有浓度均基于湿蚀刻组合物的总重。
在一个实施方式中，湿蚀刻组合物包含约0.1至约20wt%的芳香性三(低级)烷基鎓氢氧化物和约0.1至约20wt%的不对称鏻盐，并任选地进一步包含二醇、醇、二醇醚或其任意两种或更多种的组合。在一个实施方式中，湿蚀刻组合物包含约0.5至约15wt%的芳香性三(低级)烷基鎓氢氧化物和约0.1至约20wt%的不对称鏻盐，并任选地进一步包含二醇、醇、二醇醚或其任意两种或更多种的组合。在一个实施方式中，湿蚀刻组合物包含约2至约10wt%的芳香性三(低级)烷基鎓氢氧化物和约0.1至约20wt%的不对称鏻盐，并任选地进一步包含二醇、醇、二醇醚或其任意两种或更多种的组合。在一个实施方式中，湿蚀刻组合物包含约3至约8wt%的芳香性三(低级)烷基鎓氢氧化物和约0.1至约20wt%的不对称鏻盐，并任选地进一步包含二醇、醇、二醇醚或其任意两种或更多种的组合。在一个实施方式中，湿蚀刻组合物包含约0.1至约20wt%的芳香性三(低级)烷基鎓氢氧化物和约0.5至约15wt%的不对称鏻盐，并任选地进一步包含二醇、醇、二醇醚或其任意两种或更多种的组合。在一个实施方式中，湿蚀刻组合物包含约0.1至约20wt%的芳香性三(低级)烷基鎓氢氧化物和约2至约10wt%的不对称鏻盐，并任选地进一步包含二醇、醇、二醇醚或其任意两种或更多种的组合。在一个实施方式中，湿蚀刻组合物包含约0.1至约20wt%的芳香性三(低级)烷基鎓氢氧化物和约3至约8wt%的不对称鏻盐，并任选地进一步包含二醇、醇、二醇醚或其任意两种或更多种的组合。在一个实施方式中，湿蚀刻组合物包含约3wt%的芳香性三(低级)烷基鎓氢氧化物和约1.5wt%的不对称鏻盐，并任选地进一步包含二醇、醇、二醇醚或其任意两种或更多种的组合。在一个实施方式中，湿蚀刻组合物包含约9wt%的芳香性三(低级)烷基鎓氢氧化物和约1.5wt%的不对称鏻盐，并任选地进一步包含二醇、醇、二醇醚或其任两种或多种的组合。在上述各情况下，当存在二醇、醇、二醇醚或其任两种或多种的组合时，其存在量可不高于湿蚀刻组合物的约5wt%。
在所有上述情况下，在所公开的范围内独立地确定鎓化合物的浓度，并且在任何给定的蚀刻组合物中可使用氢氧化物和/或盐的任两种或多种的混合物，并且蚀刻组合物任选地进一步包含二醇、醇、二醇醚或其任两种或多种的组合。
应力引入
在一个实施方式中，本发明涉及用于将应力导入硅层的方法。如在背景技术中所讨论的，将应力导入硅层中已被用于增强电子和空穴在半导体材料中，且特别是在MOS晶体管的通道区中的迁移。当将本发明组合物用于上述方法中时，其对尤其可用于形成其中可沉积硅合金的空腔从而产生应力生成结构。根据该实施方式，引入应力的方法至少包括下列步骤：
提供设置于基板上的硅层，所述硅层上设置有多个间隔物特征，从而在所述硅层中产生开口；
经由所述开口各向异性地蚀刻所述硅层中的第一凹槽；
选择性地各向异性湿蚀刻所述第一凹槽中的硅表面，所述湿蚀刻包括使所述硅表面接触含有以下成分的含水组合物：
芳香性三(低级)烷基季鎓氢氧化物，和
不对称四烷基季鏻盐；
其中所述湿蚀刻以大约相等的速率且优先于(111)平面对所述硅层的(110)和(100)平面进行蚀刻，以在所述(111)平面中形成具有侧壁的加大凹槽；
将硅合金外延沉积于加大凹槽的至少一部分中的硅表面上。
在一个实施方式中，所述硅合金将应力引入所述硅层中。
在一个实施方式中，所述硅合金包括硅-锗。
在一个实施方式中，所述硅合金包括硅-碳。
硅合金外延性地形成于加大凹槽的表面上。在一个实施方式中，硅合金包括硅和锗。在另一个实施方式中，硅合金包括硅、锗和硼，其中所加的硼作为掺杂剂。可在下列工艺条件下在例如200mm化学气相沉积腔中形成膜：在740℃的温度下，20sccm的二氯硅烷和50sccm的锗烷。在包含硼的实施方式中，可向这些流(flow)和温度中加入70sccm浓度为1%的二硼烷以提供作为掺杂剂的硼。
应当理解，硅和锗形成的合金的晶格所具有的结构与加大凹槽的表面的硅晶格的结构相同。然而，硅与锗合金的晶格的间隔比加大凹槽的硅晶格的间隔大。由于硅合金的晶格具有与加大凹槽的硅相同的结构，硅合金外延性地形成于加大凹槽的硅表面上。然而，由于硅合金晶格的间隔较大，硅合金在邻接加大凹槽的通道中产生压应力。在一个实施方式中，锗以约15原子%存在于硅与锗的组合中。已经发现，可利用以体积计不高于硅与锗的组合的20原子%的锗浓度来维持外延。该实施方式增强空穴在通道中的迁移。
在存在硼的实施方式中，硼浓度可为大约0.5×1020/cm3至约3×1020/cm3。所得硅-锗沉积物因此掺杂有P+。
应当理解，当硅合金是硅碳时，可使用类似的条件外延沉积硅合金，但硅碳合金并不形成稍大的晶格，而是形成稍小的晶格，并且不是将压应力施加于通道区中，而是将张应力施加于通道区中。该实施方式增强电子在通道中的迁移。此外，应当理解，硅碳合金还可被适当地掺杂。
例示性方法
下列是用于实施本发明实施方式的例示性方法，并且提供这些方法仅为例示目的而非限制，用以评估(100)、(110)和(111)硅平面的蚀刻速率。
蚀刻实验是利用(100)定向的、p-掺杂的4英寸硅晶圆完成的。使1.2-1.5μm的热氧化物掩膜层在炉中生长并用于钝化；利用碱性光蚀刻法在热氧化物层中形成直径为约1mm至约3mm的圆的简单图案。将硅晶圆分裂成碎片并浸入含有100:1HF的塑料烧杯中达2分钟，以便从圆的硅去除表面氧化物(但不去除钝化氧化物)，以DI水清洗和干燥。然后通过在55℃至90℃的所示温度下将芯片浸入蚀刻剂溶液中来处理芯片，同时搅拌硅蚀刻组合物。处理晶圆碎片5分钟至30分钟，然后以DI水清洗并用氮气吹干。然后，通过轮廓测定法、AFM或SEM检测晶圆。
工艺温度
可根据本领域技术人员已知的因素适当地选择用于实施根据本发明实施方式选择性各向异性湿蚀刻硅层的方法的浴或溶液温度，所述因素包括待蚀刻的硅层的特定硅组合物的情况、待蚀刻硅层的厚度、铵和/或鏻氢氧化物和/或盐的浓度、分配用于蚀刻的时间以及已知在硅蚀刻方法中影响蚀刻速率的类似因素。在一个实施方式中，用于选择性各向异性湿蚀刻硅层的湿蚀刻组合物的浴或溶液的温度范围为约30℃至约90℃，且在另一个实施方式中，浴或溶液的温度范围为约50℃至约80℃，且在另一个实施方式中，浴或溶液的温度范围为约60℃至约75℃，且在另一个实施方式中，浴或溶液的温度为约70℃。
蚀刻选择性
在一个实施方式中，在本文所述的方法中，通过使用本发明的湿蚀刻组合物所获得的对(100)平面的相对于(111)平面的选择性为约1.4至约2.5，对(110)平面的相对于(111)平面的选择性为约1.5至约2.5。
在一个实施方式中，对(100)与(110)平面的相对蚀刻速率是基本上相似的速率，例如大约相等的速率(如上所定义的)，在一个实施方式中，对(100)/(110)和对(110)/(100)的蚀刻速率比均在约0.8至约1.2的范围内。
下表中的数据代表如所示利用两种不同的组合物(一种是在不同温度条件下，另一种添加有二醇醚)而可根据本发明实施方式的方法获得的结果。如下表所示，该方法对(100)和(110)平面获得的蚀刻速率比对(111)平面高。
Figure BDA00001565446200141
BzTMAH=苄基三甲基氢氧化铵
TDTBPC1=十四烷基三丁基氯化鏻
DPGMBE=二丙二醇单丁基醚
通过轮廓测定发或SEM测定本发明蚀刻剂的上述蚀刻速率。下列比较数据用于非本发明的简单季鎓氢氧化物。
Figure BDA00001565446200142
TBAH=四丁基氢氧化铵
TBPH=四丁基氢氧化鏻
现有技术蚀刻剂的上述蚀刻速率是通过将蚀刻剂施用于(100)、(110)和(111)未经处理的硅表面的重量损失而测得的。
由上述数据可明显看出，如比较数据所显示的，根据本发明实施方式的组合物获得的硅蚀刻速率显著低于通过常规硅蚀刻剂所获得的硅蚀刻速率。还如上述数据所显示的，这种降低的硅蚀刻速率不仅得到缓和，而且具有显著改善选择性的优势。对于比较数据，硅蚀刻速率高得多，但相较于选择性为[(110)≈(100)]>(111)(其中≈表示如上文所定义的基本上相似(如大约相等)的蚀刻速率)的本发明，其选择性是(110)>>(100)>(111)(其中>>表示高得多的蚀刻速率，>表示较高的蚀刻速率)。因此，根据本发明的实施方式，硅蚀刻速率可被用于以彼此基本相似的速率可靠地蚀刻(110)和(100)两个平面，并且其中对这两者的蚀刻速率明显大于(111)平面中的蚀刻速率，因此优先在(111)平面中留下较多硅。除了此优势之外，降低的整体蚀刻速率在蚀刻后特别是在(111)平面中产生平滑得多的硅表面，这极可能是由于(111)平面中的较低蚀刻速率。
经蚀刻的硅表面的粗糙度
如以上所述，为增强硅合金在这些表面上的外延沉积，利用本发明方法蚀刻的表面尽可能平滑是很重要的。
在一个实施方式中，在通过原子力显微镜(AFM)测量时，加大凹槽包含粗糙度Ra为约0.34nm至约0.45nm的暴露硅表面。在一个实施方式中，在通过AFM测量时，加大凹槽包含粗糙度Ra为约0.35nm至约0.43nm的暴露硅表面。在一个实施方式中，在通过AFM测量时，加大凹槽包含粗糙度Ra为约0.35nm至约0.36nm的暴露硅表面。
在一个实施方式中，在通过AFM测量时，加大凹槽包含粗糙度Rrms为约0.43nm至约0.55nm的暴露硅表面。在一个实施方式中，在通过AFM测量时，加大凹槽包含粗糙度Rrms为约0.43nm至约0.455nm的暴露硅表面。在一个实施方式中，在通过AFM测量时，加大凹槽包含粗糙度Rrms为约0.13nm至约0.5nm的暴露硅表面。在一个实施方式中，在通过AFM测量时，加大凹槽包含粗糙度Rrms为约0.14nm至约0.25nm的暴露硅表面。
在一个实施方式中，在通过AFM测量时，加大凹槽包括粗糙度Rmax为约1.4nm至约6nm的暴露硅表面。在一个实施方式中，在通过AFM测量时，加大凹槽包含粗糙度Rmax为约4.9nm至约6nm的暴露硅表面。在一个实施方式中，在通过AFM测量时，加大凹槽包含粗糙度Rmax为约1.5nm至约2.2nm的暴露硅表面。
由本发明获得的表面的改良的平滑度可以以其它方式表示。因此，在一个实施方式中，根据本发明所获得的加大凹槽包括侧壁及其它暴露硅表面，其通过AFM所测量的粗糙度Rrms相较于类似的、未经处理的硅表面的粗糙度无显著增加。因此，在一个此类实施方式中，蚀刻后的硅表面通过AFM测量的Rrms粗糙度比类似的、未经处理的结晶硅表面的Rrms粗糙度约大6%以内。在另一个实施方式中，蚀刻后的硅表面通过AFM测量的Rrms粗糙度比类似的、未经处理的结晶硅表面的Rrms粗糙度约大10%以内。在另一个实施方式中，蚀刻后的硅表面通过AFM测量的Rrms粗糙度比类似的、未经处理的结晶硅表面的Rrms粗糙度约大25%以内。在另一个实施方式中，蚀刻后的硅表面通过AFM测量的Rrms粗糙度比类似的、未经处理的结晶硅表面的Rrms粗糙度约大90%以内。
在一个实施方式中，根据本发明所获得的加大凹槽包含侧壁和其它暴露硅表面，其粗糙度使得在将应变诱导硅合金沉积在凹槽中时，沉积物包含的堆积层错或位错的数目是在通过将相同的应变诱导硅合金沉积在类似的、未经处理的结晶硅表面上所获得的堆积层错或位错数目的约一个数量级以内。换言之，例如，在一个实施方式中，如果将应变诱导SiGe合金沉积在未经处理的结晶硅表面上时每平方厘米造成约108个位错(108/cm2)，则沉积在根据本发明蚀刻的表面上的应变诱导SiGe合金中的位错数目是每平方厘米不超过约107个位错(107/cm2)。一般认为，每平方厘米的实际位错数目可根据许多因素而在宽范围内变化，如Si与合金元素的比例、沉积条件、任何后续退火以及本领域技术人员已知的其它因素。然而，此特征可容易地通过比较在基本相同的条件下沉积在两种不同的基板(即未经处理的基板和根据本发明蚀刻的基板上)上的应变诱导硅合金而确定。
如上文所述，为增强硅合金在这些表面上的外延沉积，利用本发明方法蚀刻的表面尽可能平滑是很重要的。通过本发明所达到的平滑度(或相反地，粗糙度缺乏)产生了在技术上的重要进展。本发明以无需额外平滑化步骤达到所需相对平滑的表面的能力对帮助控制半导体制造方法的步骤总数是重要的。
在一个实施方式中，加大凹槽包含侧壁，其通过AFM测量的粗糙度基本类似于在(100)平面中未经处理的活性硅表面的粗糙度。为了“基本上类似(基本相似)”，基于通过AFM所测得的Rrms粗糙度，经蚀刻的硅表面的粗糙度应当比(100)平面中未经处理的活性硅表面粗糙不超过约100%。
下表显示了未经处理的硅的比较AFM Rrms粗糙度值和根据本发明的两个实施方式处理硅表面后的硅表面的粗糙度测量值。在该表中，“1”是3%的苄基三甲基氢氧化铵和1.5%的十四烷基三丁基氯化鏻，“2”是0.2%的苄基三甲基氢氧化铵、0.5%的十六烷基三丁基氯化鏻和0.5%的二丙二醇单丁基醚。
  样本   描述/条件   Ra，nm   Rrms，nm   Rmax，nm
  1   未经处理的Si   0.339   0.430   4.931
  1   55℃,320秒   0.355   0.455   5.886
  1   55℃,420秒   0.430   0.543   5.995
  2   未经处理的Si   0.105   0.134   1.468
  2   55℃,300秒   0.201   0.253   2.230
如上表所示，在样品1的420秒施用中经蚀刻的硅表面的Rrms粗糙度较粗糙(0.543-0.430)/0.430×100=26.3%。在样品1的320秒施用中经蚀刻的硅表面的Rrms粗糙度较粗糙(0.455-0.430)/0.430×100=5.8%。在样品2的300秒施用中经蚀刻的硅表面的Rrms粗糙度较粗糙(0.253-0.134)/0.134×100=88.8%。
附图
图1-3描述了本发明方法的施用的效果。
图1是比较现有技术的蚀刻方法与根据本发明的实施方式的蚀刻方法的新生半导体装置的一部分的截面示意图。如图1所示意性显示的，当施用典型的非选择性各向同性干蚀刻时，所产生的蚀刻基本上相同地作用于硅晶体结构的各(100)、(110)和(111)平面，从而产生不与硅晶体结构的任何平面对准的蚀刻表面。因此，如果尝试沉积应力诱导材料，则结果不令人满意。
相比之下，如图1所示，当将本发明的选择性各向异性湿蚀刻施用于硅基板时，选择性蚀刻导致以大约相等的速率且优先于(111)平面对(100)和(110)平面进行蚀刻。选择性各向异性湿蚀刻中的这种受控选择性产生如图1所示的经蚀刻的表面，其中在(111)平面中保留了硅，且其中(111)平面十分平滑。应当理解，凹槽底部通常是在(100)平面中。
图2是描述根据本发明的实施方式的选择性各向异性湿蚀刻的截面示意图。如图2所示意性显示的，当根据本发明蚀刻单晶硅基板(如Si(100)基板)时(其中(100)和(110)平面以相当的、大约相等的速率且优先于(111)平面选择性蚀刻)，所得硅主要在(111)平面中呈现刻面(facet)。如图2所示，在该实施方式中，选择性各向异性湿蚀刻部分地下切多个结构中的各一个并且加大凹槽在(111)平面中包含两个侧壁。这在图1、3和5C中也有显示。如图5C更详细地表示并描述的，在该实施方式中，在(111)平面中两内部侧壁均具有刻面。
图3是说明本发明的实施方式的重要方面的新生晶体管的截面示意图。图3说明可施用本发明实施方式的晶体管结构的某些关键尺寸。图3的新生晶体管显示施用本发明方法后的阶段。在该装置中重要或关键的尺寸和/或特征被标记为(a)、(b)、(c)和(d)项。
图3中的(a)项表示颈部尺寸，其是穿过将成为晶体管的源极和漏极的区域之间的通道区的最小或最短通道。该颈部是根据本发明相对于(111)平面优先蚀刻(100)和(110)平面所造成的，且当硅合金随后沉积在源极和漏极区时，导致较强的压应力或张应力施加于通道区。由于较强的应力，可增加空穴或电子的迁移率(取决于硅合金)，从而改善晶体管的电流驱动能力。
图3中的(b)项表示凹槽深度，其是在根据本发明的实施方式的蚀刻过程期间所期望控制的，因此在蚀刻过程中获得受控制的理想深度。在本发明的蚀刻方法中，相对于(111)平面选择性地蚀刻(100)和(110)平面。因此，当形成(a)的颈部时，凹槽深度(b)增加。
图3中的(c)项一般是指侧壁和凹槽底部的粗糙度。根据本发明的实施方式，在实施选择性各向异性湿蚀刻时，可获得特别平滑的表面。不完全确定是什么因素促成所观察到的平滑度，但已发现根据本发明蚀刻的表面明显比用于相同的一般用途的现有技术的选择性蚀刻剂所蚀刻的表面更平滑且更平坦。因此，(c)项说明根据本发明方法的重要且意想不到的特征。
图3中的(d)项说明门极结构中的门极氧化物、氮化物和/或其它材料没有被本发明所用的组合物蚀刻。因此，在本发明的实施方式中，包括门极氧化物、氮化物和/或其它材料的门极结构的功能是作为掩膜和/或用以限定方法中会被蚀刻的区域。
在一个实施方式中，本发明另外涉及制造改良的PMOS半导体晶体管的方法。将凹部蚀刻至外延硅层内。在凹部中沉积源膜和漏膜。源膜和漏膜由沉积期间所并入的硅、锗和硼的合金所制成。通过在沉积期间并入硼，可获得比植入技术更高的活性掺杂剂浓度。将合金外延沉积在硅层上。因此合金的晶格具有与硅层晶格的晶体结构相同的晶体结构。然而，由于包含锗以取代某些硅原子，合金的晶格的间隔比硅层晶格的间隔更大。较大的间隔在晶体管的源膜和漏膜之间的通道中产生应力。应力与由较高的活性掺杂剂浓度导致的降低的电阻率一起提高晶体管的IDSAT和IDLIN。NMOS晶体管可以以类似的方式通过包含碳而不是锗作为合金原子从而产生张力而制成。本发明将就PMOS晶体管的形成进行描述。本领域技术人员会理解，除了颠倒掺杂导电率类型和晶格间隔外，可以以类似的方式制成NMOS晶体管。
根据本发明的实施方式，因为可具有通过选择性掺杂硅合金所获得的预定导电率的硅合金层是外延性地邻接通道区生长的，所以在通道区中诱导应力，并且这大幅改善了载体穿过通道区的迁移率。
例如，当半导体装置是p-信道MOS晶体管时，硅合金层是由SiGe合金形成的，并由通道区两侧的SiGe合金层将压应力沿空穴移动方向施加至通道区。在SiGe合金层已以∑-形形成的实施方式中，SiGe合金层的延伸部分，SiGe混合晶体层的延伸部分在硅晶体中的通道区内产生应力。因此，可有效地将压应力施加于通道区，这增加了载体在通道区中的迁移率。
另一方面，当半导体装置是n-信道MOS晶体管时，硅合金层由SiC合金形成，且沿着电子的移动方向在通道区上诱导出拉伸应力，这增加了电子在通道区中的迁移率。
图4A、4B和4C示意性地说明了上述效果。图4A、4B和4C是半导体装置中新生晶体管各部分的截面示意图。如图4A所示，已在图4A所示的门极结构所定义的开口中对新生晶体管进行各向异性蚀刻而形成具有基本平坦表面(即不是由选择性蚀刻硅基板中的任何特定平面而造成的)的第一凹槽。接着对图4A所示的新生晶体管进行根据本发明实施方式选择性地各向异性湿蚀刻硅基板，以形成图4B的装置。然后，使图4B所示的新生晶体管进行将硅合金外延沉积于通过选择性各向异性湿蚀刻所获得的开口中，以在图4C所示的新生晶体管中形成诸如源极和漏极的结构。如以上所述，硅合金的外延沉积在源极与漏极之间的通道区中产生应力(在图4C的通道区中以虚线示意)。
图5A、5B、5C和5D示意性地说明根据本发明实施方式的方法。图5A、5B、5C和5D是说明制造半导体装置10的方法的步骤的新生半导体装置10的各部分的截面示意图，包括根据本发明的实施方式蚀刻硅层的方法和蚀刻硅层并将硅合金沉积于蚀刻所造成的凹槽中的方法。
图5A是示意性地描述装置10中设置在单晶硅晶板14上的门极结构12的元件。单晶硅基板14具有作为主要平面的(100)晶体平面。装置10另外包含装置区14A，其由元件隔离区16限定，所述隔离区16可为(例如)STI-型隔离结构。装置10包括源极区14S和漏极区14D。门极结构12包含门极绝缘膜18与门电极20，其可通过各种已知方法图案化以均匀形成在硅基板14上的SiON膜和多硅膜而形成。门极结构12另外包括侧壁绝缘膜22A和22B。装置10另外包含源极延伸区14SE与漏极延伸区14DE。源极延伸区14SE与漏极延伸区14DE为p型，并分别与分别形成装置10的源极区11S和漏极区11D的p型扩散区11S和11D接触。例如，已经利用门电极20作为掩膜通过植入硼或其它p型杂质形成源极延伸区14SE与漏极延伸区14DE。如本领域中已知的，可将其它特征加入装置10中。例如，门极结构12可包含第一和第二侧壁绝缘结构(未显示)两个；装置10可包含如源极和漏极袋区、附加的绝缘层等(未显示出)的特征。
接着，在图5B所示的步骤中，通过例如干蚀刻将硅基板14中的侧壁绝缘膜22A和22B与元件隔离区16之间的装置区14A中的源极区11S与漏极区11D的一部分各向异性地蚀刻至10至60nm的深度以形成初始凹槽26A和26B。初始凹槽26A和26B是通过基本上垂直于硅基板14的主要(100)平面的侧面14b和基本上平行于硅基板14的主要(100)平面的侧面14c限定的。
接着，在图5C所示的步骤中，施用根据本发明实施方式的方法，以相对于(111)平面选择性地各向异性蚀刻(100)和(110)平面中的硅，从而形成加大凹槽26AE和26BE。根据本发明，选择性各向异性蚀刻以大约相等的速率且优先于(111)平面对(110)和(100)平面进行蚀刻。根据本发明的实施方式，硅层14上设置有多个门极结构12以产生暴露出硅层的开口，且经由开口具有经各向异性蚀刻的第一初始凹槽26A、26B，该方法的下一个主要步骤包括选择性地各向异性湿蚀刻第一初始凹槽26A、26B中的硅表面。在该实施方式中，选择性各向异性湿蚀刻包括使硅表面(如表面14a和14c)接触本发明的含有芳香性三(低级)烷基季鎓氢氧化物和不对称四烷基季鏻盐的含水组合物。因此，选择性湿蚀刻以大约相等且高于(111)平面的蚀刻速率(即优先于(111)平面)的速率对硅层14的(110)和(100)平面进行蚀刻，从而在(111)平面中形成具有侧壁14d和14f的加大凹槽。
如图5C所示，在装置10的p-信道MOS晶体管中，硅基板14中的各加大凹槽26AE和26BE均包含底部表面14c、侧面14d和侧面14f，其中底部表面14c基本上平行于硅基板14的主要平面，侧面14d由Si(111)平面的刻面以相对于底部表面14c约56°的角度并向内延伸所形成，侧面14f由Si(111)平面的刻面以相对于底部表面14c约124°的角度所形成。侧面14f由硅基板14的表面向内延伸，其也是硅基板14与侧壁绝缘膜22A和22B之间的界面。如图5C所示，侧面14d与侧面14f相交于点14g，由此形成向内面朝通道区的楔形。
根据本发明，通过本文所公开的组合物所获得的选择性蚀刻提供了硅的快速且受控的蚀刻，由此可容易地形成图5C所示的楔形。虽然过去曾进行了类似的蚀刻(虽然利用了极不同的蚀刻化学)以获得类似形状，已知的方法不那么成功，且更难获得所需的轮廓，尽管同时获得了通过本发明所提供的所需平面的选择性和极平滑的蚀刻表面。
在一个实施方式中，本发明另外包括将硅合金外延沉积于加大凹槽26AE和26BE的至少一部分中。在一个实施方式中，硅合金是硅-锗(SiGe)合金，且在另一个实施方式中，硅合金是硅-碳(SiC)合金。如本领域已知的，硅合金可通过掺杂剂共沉积或通过后续植入掺杂剂而被恰当地掺杂，且本文为了简洁而将不再另外描述。在填充时，楔形凹槽提供可被称为σ形形状的结构。
例如，在一个实施方式中，如图5D所示，p-型SiGe混合结晶层28A和28B外延生长于加大凹槽26AE和26BE中以填充加大凹槽26AE和26BE。如本领域已知且在上文中简单描述的，由于外延生长和SiGe结晶相较于纯Si结晶的不同的较大的晶格参数，压缩力被施加于邻接SiGe混合结晶层28A和28B的结构。类似于图2的描绘，在图5D中，通道区中产生的应变在通道区中以虚线示意。
在SiGe混合结晶层28A和28B中，楔形的内点14g(其为侧面14d与侧面14f的交叉线)形成于相对于第二侧壁绝缘膜24A或24B的外部表面的内部位置处，并且SiGe混合结晶层28A和28B接近于闸电极20紧下方的通道区。因此，SiGe混合结晶层28A和28B之间的通道区小于现有技术的通道区，在现有技术中源极与漏极具有与门极结构12对准的更垂直的壁。较小的通道区与由外延生长的硅合金所造成的应力一起，提高电荷由源极向漏极移动的迁移率，而不论通道区是N-型或P-型(用适当的硅合金)。
由于加大凹槽26A和26B的楔形以及SiGe混合结晶层28A和28B的∑-形，可在通道区中诱导出比具有标准侧壁轮廓的现有技术p-通道MOS晶体管中更强的压缩应力。因此，可提高空穴迁移率并改善装置10中p-信道MOS晶体管的电流驱动能力。
在具有相反掺杂且外延性地施用以填充楔形加大凹槽26A和26B的硅合金为SiC的实施方式中，产生张应力。如本领域已知且在上文中简单描述的，当SiC是硅合金时，由于外延生长以及SiC结晶相较于纯Si结晶的不同的较小的晶格参数，张应力被施加于邻接SiC混合结晶层28A和28B的结构。张应力导致较高的电子迁移率，其改善了相应的n-信道MOS晶体管的电流驱动能力。
在上文针对图5A-5D概述的工艺步骤之后，可根据技术中已知的惯用操作进一步处理半导体装置10。
应该理解，在整个说明书和权利要求书中，可对所公开的范围和比例的数字限制进行组合，并且这些数字限制被视为包括所有介于其间的值。因此，例如，当具体公开1-100和10-50的范围时，1-10、1-50、10-100和50-100的范围如介于其间的整数值般地视为在公开内容的范围内。此外，所有数值均被视为前置有修饰语“约”，而不论是否具体陈述此术语。最后，因为无法列举每一种可能的组合和/或成分置换，因此不论是否具体提及，所有公开的元件和组件的可能组合均被视为在公开内容的范围内。因此，考虑且本领域技术人员会理解，本发明各元件的所公开成员的各种和每一种组合和置换皆在根据例如EPC 123(2)的公开内容的范围内。
虽然已通过某些特定实施方式对本发明的原理进行了解释，并为说明的目的提供了这些原理，但应该理解，其各种修改在本领域技术人员阅读说明书后将显而易见。因此，应该理解，本文所公开的发明旨在涵盖落入所附权利要求书中的此类修改。本发明的范围仅由权利要求书的范围来限定。

Claims (26)

1.蚀刻设置于基板上的硅层的方法，所述方法包括：
各向异性地蚀刻所述硅层中的第一凹槽；
选择性地各向异性湿蚀刻所述第一凹槽中的硅表面，所述湿蚀刻包括使所述硅表面接触含有以下成分的含水组合物：
含芳香性的季鎓氢氧化物，和
不对称四烷基季鏻盐；
其中所述湿蚀刻以大约相等的速率且优先于(111)平面对所述硅层的(110)和(100)平面进行蚀刻，以在所述(111)平面中形成具有侧壁的加大凹槽。
2.如权利要求1所述的方法，其中所述硅层上设置有多个结构以产生暴露出所述硅层的开口，并且所述各向异性蚀刻经由所述开口而进行。
3.如权利要求2所述的方法，其中所述选择性各向异性湿蚀刻部分地下切所述多个结构中的每一个，并且所述加大凹槽在(111)平面中包含两个侧壁。
4.如前述任一项权利要求所述的方法，其中所述含芳香性的季鎓氢氧化物包含铵或鏻或其任意两种或更多种的组合。
5.如前述任一项权利要求所述的方法，其中所述含芳香性的季鎓氢氧化物除了包含芳香性基团之外，还包含独立地具有1至约4个碳原子的三个基团。
6.如前述任一项权利要求所述的方法，其中在所述芳香性三(低级)烷基季鎓氢氧化物中，所述芳香性基团为苄基或苯基，并且各低级烷基独立地为甲基或乙基。
7.如前述任一项权利要求所述的方法，其中所述不对称四烷基季鏻盐包含具有约8至约18个碳原子的烷基，并另外包含一个或多个独立地含有1至约4个碳原子的低级烷基。
8.如前述任一项权利要求所述的方法，其中所述季鎓氢氧化物以约0.1wt%至约20wt%的浓度存在，且所述季鏻盐以约0.1wt%至约20wt%的浓度存在。
9.如前述任一项权利要求所述的方法，其中所述含水组合物还包含二醇、醇、二醇醚或其任意两种或更多种的组合。
10.如权利要求9所述的方法，其中所述二醇、醇和/或二醇醚以不高于约5wt%的浓度存在。
11.如前述任一项权利要求所述的方法，其中在通过原子力显微镜(AFM)测量时，所述加大凹槽包含粗糙度Ra为约0.340nm至约0.450nm的暴露硅表面。
12.如前述任一项权利要求所述的方法，其中所述各向异性蚀刻是干蚀刻。
13.将应力引入硅层中的方法，所述方法包括
提供设置于基板上的硅层，所述硅层上设置有多个间隔物特征，从而在所述硅层中产生开口；
经由所述开口各向异性地蚀刻所述硅层中的第一凹槽；
选择性地各向异性湿蚀刻所述第一凹槽中的硅表面，所述湿蚀刻包括使所述硅表面接触含有以下成分的含水组合物：
芳香性三(低级)烷基季鎓氢氧化物，和
不对称四烷基季鏻盐；
其中所述湿蚀刻以大约相等的速率且优先于(111)平面对所述硅层的(110)和(100)平面进行蚀刻，以在所述(111)平面中形成具有侧壁的加大凹槽；和
将硅合金外延沉积于所述加大凹槽的至少一部分的硅表面上。
14.如权利要求13所述的方法，其中所述硅合金将应力引入所述硅层的至少一部分。
15.如权利要求13或14所述的方法，其中所述硅合金包含硅-锗或硅-碳。
16.如权利要求13所述的方法，其中所述硅层上设置有多个结构以产生暴露出硅层的开口，并且所述各向异性蚀刻经由所述开口而进行。
17.如权利要求16所述的方法，其中所述选择性的各向异性湿蚀刻部分地下切所述多个结构中的每一个，并且所述加大凹槽在(111)平面中包含两个侧壁。
18.如权利要求13-17中任一项所述的方法，其中所述含芳香性的季鎓氢氧化物包含铵或鏻或其任意两种或更多种的组合。
19.如权利要求13-18中任一项所述的方法，其中所述含芳香性的季鎓氢氧化物除了包含芳香性基团之外，还包含独立地具有1至约4个碳原子的三个基团。
20.如权利要求13-19中任一项所述的方法，其中在所述芳香性三(低级)烷基季鎓氢氧化物中，所述芳基为苄基或苯基，并且各低级烷基独立地为甲基或乙基。
21.如权利要求13-20中任一项所述的方法，其中所述不对称四烷基季鏻盐包含具有约8至约18个碳原子的烷基，并另外包含一个或多个独立地含有1至约4个碳原子的低级烷基。
22.如权利要求13-21中任一项所述的方法，其中所述季鎓氢氧化物以约0.1wt%至约20wt%的浓度存在，且所述季鏻盐以约0.1wt%至约20wt%的浓度存在。
23.如权利要求13-22中任一项所述的方法，其中所述含水组合物还包含二醇、醇、二醇醚或其任意两种或更多种的组合。
24.如权利要求23所述的方法，其中所述二醇、醇和/或二醇醚以不高于约5wt%的浓度存在。
25.如权利要求13-24中任一项所述的方法，其中在通过原子力显微镜(AFM)测量时，所述加大凹槽包含粗糙度Ra为约0.340nm至约0.450nm的暴露硅表面。
26.如权利要求13-25中任一项所述的方法，其中所述各向异性蚀刻是干蚀刻。
CN201080048036.7A 2009-10-30 2010-10-15 选择性硅蚀刻方法 Expired - Fee Related CN102687248B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/609,692 US7994062B2 (en) 2009-10-30 2009-10-30 Selective silicon etch process
US12/609,692 2009-10-30
PCT/US2010/052856 WO2011053470A2 (en) 2009-10-30 2010-10-15 Selective silicon etch process

Publications (2)

Publication Number Publication Date
CN102687248A true CN102687248A (zh) 2012-09-19
CN102687248B CN102687248B (zh) 2015-02-25

Family

ID=43799648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080048036.7A Expired - Fee Related CN102687248B (zh) 2009-10-30 2010-10-15 选择性硅蚀刻方法

Country Status (10)

Country Link
US (1) US7994062B2 (zh)
EP (1) EP2494589B1 (zh)
JP (1) JP5738304B2 (zh)
KR (1) KR101324512B1 (zh)
CN (1) CN102687248B (zh)
ES (1) ES2489141T3 (zh)
HK (1) HK1170063A1 (zh)
SG (1) SG178564A1 (zh)
TW (1) TWI427694B (zh)
WO (1) WO2011053470A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779286A (zh) * 2014-01-10 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种nmosfet器件及其制备方法
CN104835776A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 Tsv盲孔的制作方法
CN108946657A (zh) * 2018-06-27 2018-12-07 湖南天羿领航科技有限公司 Si(100)晶片上平直的Si{111}与Si{110}面交线的制备方法
CN109423291A (zh) * 2017-08-25 2019-03-05 弗萨姆材料美国有限责任公司 在制造半导体器件过程中从硅-锗/硅叠层中选择性地去除硅-锗合金的蚀刻溶液

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8455930B2 (en) 2011-01-05 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Strained semiconductor device with facets
US8796788B2 (en) * 2011-01-19 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with strained source/drain structures
KR101852342B1 (ko) 2011-03-23 2018-04-27 삼성전자주식회사 반도체 소자 및 그의 제조방법
CN102810482B (zh) * 2011-06-02 2015-05-13 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
US8912568B2 (en) * 2011-06-20 2014-12-16 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN102881592B (zh) * 2011-07-15 2015-08-26 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
US9064808B2 (en) * 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US8609550B2 (en) 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US8741726B2 (en) * 2011-12-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reacted layer for improving thickness uniformity of strained structures
US20130175640A1 (en) * 2012-01-06 2013-07-11 Globalfoundries Inc. Stress enhanced mos transistor and methods for fabrication
US9299560B2 (en) * 2012-01-13 2016-03-29 Applied Materials, Inc. Methods for depositing group III-V layers on substrates
US8841190B2 (en) 2012-03-30 2014-09-23 The Institute of Microelectronics Chinese Academy of Science MOS device for making the source/drain region closer to the channel region and method of manufacturing the same
CN103367151B (zh) * 2012-03-30 2015-12-16 中国科学院微电子研究所 使源/漏区更接近沟道区的mos器件及其制作方法
CN103377932B (zh) * 2012-04-23 2015-09-09 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其制造方法
US8674447B2 (en) 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation
JP5960511B2 (ja) * 2012-06-01 2016-08-02 東京応化工業株式会社 シリコン異方性エッチング方法
KR101986534B1 (ko) 2012-06-04 2019-06-07 삼성전자주식회사 내장된 스트레인-유도 패턴을 갖는 반도체 소자 및 그 형성 방법
US9012310B2 (en) * 2012-06-11 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation of source and drain regions
KR101909204B1 (ko) 2012-06-25 2018-10-17 삼성전자 주식회사 내장된 스트레인-유도 패턴을 갖는 반도체 소자 및 그 형성 방법
CN103779218B (zh) * 2012-10-23 2017-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
DE102013105705B4 (de) * 2013-03-13 2020-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und dessen Herstellung
CN104752351B (zh) * 2013-12-30 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9379214B2 (en) * 2014-02-14 2016-06-28 Semi Solutions Llc Reduced variation MOSFET using a drain-extension-last process
KR102265687B1 (ko) * 2014-07-25 2021-06-18 삼성전자주식회사 반도체 소자의 제조 방법
WO2016141376A1 (en) * 2015-03-05 2016-09-09 Massachusetts Institute Of Technology Systems, methods, and apparatus for concentrating photovoltaic cells
US9768325B2 (en) * 2015-06-04 2017-09-19 Globalfoundries Inc. Diodes and fabrication methods thereof
US20170141228A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor and manufacturing method thereof
US10400167B2 (en) * 2015-11-25 2019-09-03 Versum Materials Us, Llc Etching compositions and methods for using same
US10347764B2 (en) 2017-06-30 2019-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with multi-layered source/drain regions having different dopant concentrations and manufacturing method thereof
TWI743252B (zh) 2017-06-30 2021-10-21 台灣積體電路製造股份有限公司 鰭狀場效電晶體裝置與其形成方法
US10934485B2 (en) 2017-08-25 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
CN109817713B (zh) * 2017-11-22 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
KR102444014B1 (ko) * 2019-02-05 2022-09-15 가부시키가이샤 도쿠야마 실리콘 에칭액 및 상기 에칭액을 이용한 실리콘 디바이스의 제조방법
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
TWI762070B (zh) 2020-12-07 2022-04-21 力晶積成電子製造股份有限公司 半導體裝置及其製造方法
WO2023079908A1 (ja) * 2021-11-02 2023-05-11 三菱ケミカル株式会社 エッチング液、エッチング方法、半導体デバイスの製造方法及びゲートオールアラウンド型トランジスタの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5259888A (en) * 1992-02-03 1993-11-09 Sachem, Inc. Process for cleaning quartz and silicon surfaces
US6787052B1 (en) * 2000-06-19 2004-09-07 Vladimir Vaganov Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers
CN1885556A (zh) * 2005-06-22 2006-12-27 富士通株式会社 半导体器件及其制造方法
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
CN101248516A (zh) * 2005-04-08 2008-08-20 塞克姆公司 金属氮化物的选择性湿蚀刻

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789090A (fr) * 1971-09-22 1973-01-15 Western Electric Co Procede et solution d'attaque de semi-conducteurs
GB1573206A (en) * 1975-11-26 1980-08-20 Tokyo Shibaura Electric Co Method of trating surfaces of intermediate products obtained in the manufacture of semiconductor devices
JPS5351970A (en) * 1976-10-21 1978-05-11 Toshiba Corp Manufacture for semiconductor substrate
FR2372904A1 (fr) * 1976-11-19 1978-06-30 Ibm Composition de decapage du silicium polycristallin contenant de l'hydroxyde de tetramethylammonium et procede d'application
US4929301A (en) * 1986-06-18 1990-05-29 International Business Machines Corporation Anisotropic etching method and etchant
US4781853A (en) * 1986-12-01 1988-11-01 Harris Corp. Method of enhancing silicon etching capability of alkali hydroxide through the addition of positive valence impurity ions
US4917781A (en) 1988-07-20 1990-04-17 Southwestern Analytical Chemicals, Inc. Process for preparing quaternary ammonium hydroxides
US4964919A (en) * 1988-12-27 1990-10-23 Nalco Chemical Company Cleaning of silicon wafers with an aqueous solution of KOH and a nitrogen-containing compound
US4996627A (en) * 1989-01-30 1991-02-26 Dresser Industries, Inc. High sensitivity miniature pressure transducer
US5071510A (en) * 1989-09-22 1991-12-10 Robert Bosch Gmbh Process for anisotropic etching of silicon plates
US5207866A (en) * 1991-01-17 1993-05-04 Motorola, Inc. Anisotropic single crystal silicon etching solution and method
JP3027030B2 (ja) 1991-06-19 2000-03-27 株式会社豊田中央研究所 シリコンの異方性エッチング液
JPH0763061B2 (ja) 1991-07-30 1995-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション 選ばれた触媒が加えられたエッチング剤を用いるシリコンの異方性エッチングの制御
US5431777A (en) * 1992-09-17 1995-07-11 International Business Machines Corporation Methods and compositions for the selective etching of silicon
US5286354A (en) 1992-11-30 1994-02-15 Sachem, Inc. Method for preparing organic and inorganic hydroxides and alkoxides by electrolysis
US5498293A (en) * 1994-06-23 1996-03-12 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
US5989353A (en) * 1996-10-11 1999-11-23 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
US5857885A (en) * 1996-11-04 1999-01-12 Laou; Philips Methods of forming field emission devices with self-aligned gate structure
EP0980446A4 (en) * 1997-05-08 2000-08-23 Nanosystems Inc SILICON ETCHING PROCESS FOR THE PRODUCTION OF MICROCHANNEL PLATES
US6551972B1 (en) * 1997-07-10 2003-04-22 Merck Patent Gesellschaft Solutions for cleaning silicon semiconductors or silicon oxides
JPH1184687A (ja) 1997-09-02 1999-03-26 Nagase Denshi Kagaku Kk レジスト剥離剤組成物及びその使用方法
KR19990037527A (ko) * 1997-10-31 1999-05-25 후지쯔 가부시끼가이샤 폴리이미드계 감광성 수지조성물용 현상액
DE19811878C2 (de) * 1998-03-18 2002-09-19 Siemens Solar Gmbh Verfahren und Ätzlösung zum naßchemischen pyramidalen Texturätzen von Siliziumoberflächen
US6268285B1 (en) * 1999-01-04 2001-07-31 Advanced Micro Devices, Inc. Method of removing plasma etch damage to pre-silicidized surfaces by wet silicon etch
US6458343B1 (en) * 1999-05-07 2002-10-01 Goldschmidt Chemical Corporation Quaternary compounds, compositions containing them, and uses thereof
JP4631152B2 (ja) 2000-03-16 2011-02-16 株式会社デンソー シリコン基板を用いた半導体装置の製造方法
DE10022649B4 (de) * 2000-04-28 2008-06-19 Qimonda Ag Polierflüssigkeit und Verfahren zur Strukturierung von Metalloxiden
JP3875867B2 (ja) * 2001-10-15 2007-01-31 新光電気工業株式会社 シリコン基板の穴形成方法
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US7094696B2 (en) * 2002-02-21 2006-08-22 Optical Etc Inc. Method for TMAH etching of CMOS integrated circuits
US6912081B2 (en) * 2002-03-12 2005-06-28 Lucent Technologies Inc. Optical micro-electromechanical systems (MEMS) devices and methods of making same
US6881622B2 (en) * 2002-05-30 2005-04-19 Taiwan Semiconductor Manufacturing Co., Ltd Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure
JP4368095B2 (ja) * 2002-08-21 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4266310B2 (ja) * 2003-01-31 2009-05-20 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 感光性樹脂組成物および該組成物を用いた樹脂パターンの形成方法
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6927146B2 (en) * 2003-06-17 2005-08-09 Intel Corporation Chemical thinning of epitaxial silicon layer over buried oxide
US7012007B1 (en) * 2003-09-09 2006-03-14 Advanced Micro Device, Inc. Strained silicon MOSFET having improved thermal conductivity and method for its fabrication
US20050065050A1 (en) * 2003-09-23 2005-03-24 Starzynski John S. Selective silicon etch chemistries, methods of production and uses thereof
US7030632B2 (en) * 2003-10-14 2006-04-18 Micron Technology, Inc. Compliant contract structures, contactor cards and test system including same
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US7521406B2 (en) * 2004-02-11 2009-04-21 Mallinckrodt Baker, Inc Microelectronic cleaning composition containing halogen oxygen acids, salts and derivatives thereof
US7354863B2 (en) * 2004-03-19 2008-04-08 Micron Technology, Inc. Methods of selectively removing silicon
JP4375619B2 (ja) * 2004-05-26 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7776672B2 (en) * 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
US7306997B2 (en) * 2004-11-10 2007-12-11 Advanced Micro Devices, Inc. Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
JP4481181B2 (ja) * 2005-01-27 2010-06-16 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
US7429775B1 (en) * 2005-03-31 2008-09-30 Xilinx, Inc. Method of fabricating strain-silicon CMOS
JP4984665B2 (ja) * 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7494858B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Transistor with improved tip profile and method of manufacture thereof
JP4930375B2 (ja) * 2005-09-28 2012-05-16 富士通株式会社 半導体装置及びその製造方法
JP5145672B2 (ja) * 2006-02-27 2013-02-20 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2007115585A1 (en) * 2006-04-11 2007-10-18 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
KR100793241B1 (ko) * 2006-06-19 2008-01-10 삼성전자주식회사 실리콘 고분자 및 포토레지스트 제거용 조성물, 이를이용한 막 제거 방법 및 패턴 형성 방법
US7560758B2 (en) * 2006-06-29 2009-07-14 International Business Machines Corporation MOSFETs comprising source/drain recesses with slanted sidewall surfaces, and methods for fabricating the same
US7893493B2 (en) * 2006-07-10 2011-02-22 International Business Machines Corproation Stacking fault reduction in epitaxially grown silicon
JP5302551B2 (ja) * 2008-02-28 2013-10-02 林純薬工業株式会社 シリコン異方性エッチング液組成物
JP4854719B2 (ja) * 2008-09-12 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5259888A (en) * 1992-02-03 1993-11-09 Sachem, Inc. Process for cleaning quartz and silicon surfaces
US6787052B1 (en) * 2000-06-19 2004-09-07 Vladimir Vaganov Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers
CN101248516A (zh) * 2005-04-08 2008-08-20 塞克姆公司 金属氮化物的选择性湿蚀刻
CN1885556A (zh) * 2005-06-22 2006-12-27 富士通株式会社 半导体器件及其制造方法
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YI WEIXU，ARON MICHAEL，CHEE YEE KWOK: "Wet anisotropic etching by TMAH with NCW-1002 surfactant on crystalline silicon surface", 《PROCEEDINGS OF THE SPIE》, vol. 7269, 31 December 2008 (2008-12-31), pages 1 - 9 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779286A (zh) * 2014-01-10 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种nmosfet器件及其制备方法
CN104779286B (zh) * 2014-01-10 2018-03-06 中芯国际集成电路制造(上海)有限公司 一种nmosfet器件及其制备方法
CN104835776A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 Tsv盲孔的制作方法
CN104835776B (zh) * 2014-02-08 2018-09-07 中芯国际集成电路制造(上海)有限公司 Tsv盲孔的制作方法
CN109423291A (zh) * 2017-08-25 2019-03-05 弗萨姆材料美国有限责任公司 在制造半导体器件过程中从硅-锗/硅叠层中选择性地去除硅-锗合金的蚀刻溶液
CN108946657A (zh) * 2018-06-27 2018-12-07 湖南天羿领航科技有限公司 Si(100)晶片上平直的Si{111}与Si{110}面交线的制备方法
CN108946657B (zh) * 2018-06-27 2020-08-07 湖南天羿领航科技有限公司 Si(100)晶片上平直的Si{111}与Si{110}面交线的制备方法

Also Published As

Publication number Publication date
JP2013509711A (ja) 2013-03-14
TWI427694B (zh) 2014-02-21
HK1170063A1 (zh) 2013-02-15
JP5738304B2 (ja) 2015-06-24
SG178564A1 (en) 2012-04-27
US20110104875A1 (en) 2011-05-05
CN102687248B (zh) 2015-02-25
WO2011053470A2 (en) 2011-05-05
EP2494589A2 (en) 2012-09-05
US7994062B2 (en) 2011-08-09
ES2489141T3 (es) 2014-09-01
WO2011053470A3 (en) 2012-02-23
TW201133603A (en) 2011-10-01
KR101324512B1 (ko) 2013-11-01
EP2494589B1 (en) 2014-06-04
KR20120080635A (ko) 2012-07-17

Similar Documents

Publication Publication Date Title
CN102687248B (zh) 选择性硅蚀刻方法
US10868186B2 (en) FinFETs with source/drain cladding
CN104051267B (zh) 在sti沟槽中形成半导体材料的方法
US8729607B2 (en) Needle-shaped profile finFET device
US9240412B2 (en) Semiconductor structure and device and methods of forming same using selective epitaxial process
US6372583B1 (en) Process for making semiconductor device with epitaxially grown source and drain
US9698249B2 (en) Epitaxy in semiconductor structure and manufacturing method of the same
CN105849905B (zh) 高迁移率晶体管
US20170352741A1 (en) Novel embedded shape sige for strained channel transistors
US7943471B1 (en) Diode with asymmetric silicon germanium anode
CN101281926A (zh) 半导体结构
CN102446972A (zh) 具有带凹口的鳍片结构的晶体管及其制造方法
CN103871968B (zh) Mos晶体管的制作方法
CN101675508B (zh) 用于在晶体管中形成含硅/锗的漏极/源极区域以减少硅/锗损失的方法
CN109427591B (zh) 半导体器件及其形成方法
US20150303249A1 (en) Methods for the production of integrated circuits comprising epitaxially grown replacement structures
US20090159933A1 (en) Integration scheme for changing crystal orientation in hybrid orientation technology (hot) using direct silicon bonded (dsb) substrates
CN111211088B (zh) 半导体器件及其形成方法
US20200161123A1 (en) Gap Fill With Carbon and Nitrogen Doped Film
CN103779218B (zh) 半导体器件及其制造方法
CN106571298A (zh) 半导体结构的形成方法
CN105097520A (zh) 半导体结构的形成方法
CN107658227A (zh) 源/漏的形成方法以及半导体器件的形成方法
US20190080910A1 (en) Lattice matched epitaxial oxide layer for a super steep retrograde well
CN105304491B (zh) 用于形成嵌入式锗硅的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1170063

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1170063

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150225

Termination date: 20171015