ES2489141T3 - Procedimiento de grabado selectivo de silicio - Google Patents

Procedimiento de grabado selectivo de silicio Download PDF

Info

Publication number
ES2489141T3
ES2489141T3 ES10769128.9T ES10769128T ES2489141T3 ES 2489141 T3 ES2489141 T3 ES 2489141T3 ES 10769128 T ES10769128 T ES 10769128T ES 2489141 T3 ES2489141 T3 ES 2489141T3
Authority
ES
Spain
Prior art keywords
silicon
etching
groove
silicon layer
aromatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10769128.9T
Other languages
English (en)
Inventor
Sian Collins
William A. Wojtczak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sachem Inc
Original Assignee
Sachem Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sachem Inc filed Critical Sachem Inc
Application granted granted Critical
Publication of ES2489141T3 publication Critical patent/ES2489141T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66636Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66613Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location

Abstract

Procedimiento para grabar una capa de silicio dispuesta sobre un sustrato, que comprende: grabar anisótropamente un primer surco en la capa de silicio; realizar un grabado en húmedo selectivamente anisótropo del silicio en el primer surco, comprendiendo el grabado en húmedo exponer las superficies de silicio a una composición acuosa que comprende: un hidróxido de onio cuaternario con contenido aromático, y una sal de fosfonio cuaternario de tetraalquilo asimétrica; en el que el grabado en húmedo graba los planos (110) y (100) de la capa de silicio con aproximadamente unas velocidades iguales y preferentemente con respecto al plano (111) para formar un surco ampliado que presenta una pared lateral en el plano (111).

Description

DESCRIPCIÓN
Procedimiento de grabado selectivo de silicio
ANTECEDENTES
CAMPO TÉCNICO
La presente invención se refiere de un modo general a la fabricación de transistores de efecto de campo semiconductores de óxido metálico y otros dispositivos basados en el silicio. Más específicamente, la presente invención se refiere a procedimientos para grabar selectivamente silicio para utilizar en dichos dispositivos y similares.
ANTECEDENTES
El grabado en húmedo del silicio es un procedimiento importante en la fabricación de circuitos integrados. Una aplicación específica para el grabado selectivo del silicio es la introducción de tensión en la formación de puertas en el frente de fin de línea (FEOL) en el procedimiento de construcción de transistores. Se puede depositar óxido de puerta, óxido de silicio, nitruro de silicio, silicio policristalino y otras películas sobre el silicio para formar las estructuras de puerta del transistor mediante las etapas sucesivas de deposición, modelado y grabado. Durante dicho procedimiento, mediante el enmascaramiento selectivo, se dopa la superficie de silicio con boro, fósforo, arsénico u otros elementos de polarización negativa o positiva del silicio. A continuación se calienta la superficie de silicio para dirigir los dopantes hacia el silicio. Tras ello, se graba el silicio monocristalino para crear canales entre las puertas para la deposición posterior de una aleación de silicio que provoca tensión tal como el silicio-germanio (SiGe). Se ha descubierto que una cierta cantidad de tensión resulta beneficiosa para mejorar la movilidad de los portadores en, por ejemplo, una región de canal del transistor MOS. Aunque se han descrito diversos procedimientos de introducción de dicha tensión, se necesitan mejoras para grabar con mayor efectividad y de un modo controlado los surcos en los que se depositará la aleación de silicio, y para crear y aplicar con mayor efectividad y de un modo controlado a los canales la cantidad pretendida de tensión. La cantidad pretendida de tensión puede resultar difícil de obtener si la aleación de silicio que provoca la tensión contiene demasiadas distorsiones en la estructura cristalina, ya que las distorsiones disminuyen la tensión y/o no generan una presión suficiente cuando se depositan.
SUMARIO
Los defectos de apilamiento son defectos planos que se pueden producir en las películas epitaxiales cuando se altera la secuencia de apilamiento cristalina debido a cambios ambientales locales durante el crecimiento, por ejemplo, a causa de la rugosidad de la superficie. Los defectos se caracterizan porque el desplazamiento entre los planos a cada lado del defecto no constituye un vector de traslación cristalina perfecto para el material en cuestión. Por ejemplo, en el caso de los materiales en los que el cristal crece en la dirección (111) según la secuencia de apilamiento del empaquetamiento ABCABC, en la que A, B y C son sitios distintos de apilamiento entre los que el vector de traslación cristalina es (1/2) [110]. Una secuencia de apilamiento de ABCAB//ABC contiene un defecto entre planos "B" y "A", indicado por "//", y que se denomina defecto de apilamiento intrínseco y se puede considerar como la eliminación de un plano cristalino ("C" en este caso). En cambio, una secuencia de apilamiento de ABCA/C/BCABC se denomina un defecto de apilamiento extrínseco y se puede considerar como la inserción de un plano adicional en la secuencia de apilamiento (en este caso "C").
YI WEI XU ET AL: "Grabado anisótropo en húmedo mediante TMAH con tensioactivo NCW-1002 sobre una superficie de silicio cristalino", ACTAS DE LA SPIE -SOCIEDAD INTERNACIONAL DE INGENIERÍA ÓPTICA SPIE -SOCIEDAD INTERNACIONAL DE INGENIERÍA ÓPTICA EE.UU., vol. 7269, 2008, ISSN: 0277-786X da a conocer un procedimiento de grabado anisótropo selectivo de lechos en el silicio con una mezcla de un hidróxido de amonio cuaternario y un aditivo, presentando la mezcla: un grabado de selectividad reducida entre los planos (100) y (110), y una mejora de la rugosidad de las facetas grabadas. El aditivo (NCW-1002) es un tensioactivo que pertenece a la familia de los éteres de polioxialquilalquilo.
El documento US n.º 2006/289856 A1 da a conocer un procedimiento para crear tensión en una segunda capa que comprende: proporcionar una capa de silicio que presenta características espaciadoras en su superficie para crear aberturas en la misma, grabar un surco mediante grabación anisótropa de las superficies de silicio con un grabado en húmedo que comprende un hidróxido de onio cuaternario y el crecimiento epitaxial de una aleación de siliciogermanio. El propósito de dicho procedimiento es introducir tensión en el canal de los transistores.
Constituye un objetivo de la presente invención mejorar aún más el procedimiento descrito por Wei Yi Xu et al. y proporcionar un procedimiento mejorado para el grabado de una capa de silicio dispuesta sobre un sustrato. Constituye un objetivo adicional de la presente invención mejorar aún más el procedimiento descrito el documento US n.º 2006/289856 A1 y proporcionar un procedimiento mejorado para introducir un esfuerzo en una capa de silicio.
Los problemas anteriores se resuelven mediante un procedimiento según las reivindicaciones 1 y 2, respectivamente. Otras formas de realización ventajosas constituyen el tema de las reivindicaciones subordinadas.
Los presentes inventores han descubierto que, aplicando un procedimiento y una composición para grabar selectivamente el silicio que produce poco o ningún aumento de la rugosidad de las superficies de silicio, con respecto a una superficie de silicio no tratada, se puede obtener una cantidad pretendida de tensión de un modo controlable y efectivo en la deposición posterior de la aleación de silicio que provoca la tensión. Los presentes inventores descubrieron que, puesto que cualquier rugosidad en una superficie (111) contiene algún carácter superficial (110) y puesto que las aleaciones de silicio que provocan tensión tales como las de SiGe crecen mucho más rápidamente sobre la superficie (110) con respecto a la superficie (111), la rugosidad provoca la formación de discontinuidades (es decir, defectos de apilamiento) en la aleación de silicio que provoca tensión depositada obteniéndose distorsiones en la estructura cristalina de la aleación de silicio que provoca tensión depositada, y que utilizando un procedimiento y una composición tales como se describe en la presente memoria, se podría reducir la rugosidad. Las distorsiones o defectos de apilamiento tienen como resultado una reducción de la tensión y, de este modo, un fallo en la obtención la cantidad pretendida de tensión en el depósito que provoca la tensión pretendida. Los presentes inventores descubrieron que seleccionando una composición tal como se describe en la presente memoria para utilizar en el grabado del silicio, se podría evitar el aumento de la rugosidad, se podría obtener una superficie más lisa y se podría controlar mejor la cantidad de tensión provocada por la aleación de silicio que provoca tensión.
Según una forma de realización de la presente invención, se proporcionan un procedimiento y una composición grabar silicio selectivamente. En el procedimiento de grabado, el silicio se graba selectivamente en los planos (110) y (100), hasta el plano (111), y se obtiene una superficie muy lisa. Según la presente invención, los planos (110) y
(100) se graban con aproximadamente la misma velocidad relativa entre sí, pero dichos planos se graban preferentemente hasta el plano (111), que se graba a una velocidad significativamente inferior. La selectividad mejorada, pero controlada, proporciona una superficie de silicio mejorado para la deposición epitaxial posterior de una aleación de silicio que provoca tensión tal como silicio y germanio o silicio y carbono. La superficie mejorada de silicio que se obtiene mediante los procedimientos según las formas de realización de la presente invención permite incorporar una mejor tensión, y una superficie más lisa y más uniforme en los surcos en los que se depositará epitáxicamente la aleación de silicio que produce tensión. Tal como se indicó anteriormente, es más difícil de depositar epitáxicamente de un modo efectivo la aleación de silicio que provoca tensión sobre una superficie de silicio demasiado rugosa. Por lo tanto, las superficies lisas, uniformes obtenidas mediante la presente invención aumentan la capacidad, en etapas posteriores, de depositar epitáxicamente la aleación de silicio, que resulta importante para obtener la cantidad de tensión pretendida.
En una forma de realización, el procedimiento de la presente invención utiliza una composición que comprende un hidróxido de onio cuaternario y una sal de fosfonio cuaternario asimétrica. En una forma de realización, la composición comprende además un éter de glicol.
De este modo, en una forma de realización, la presente invención proporciona un procedimiento para grabar una capa de silicio dispuesta sobre un sustrato, que comprende:
grabar anisótropamente un primer surco en la capa de silicio; realizar un grabado en húmedo selectivamente anisótropo del silicio en el primer surco, comprendiendo el grabado en húmedo exponer las superficies de silicio a una composición acuosa que comprende:
un hidróxido de onio cuaternario de trialquilo(inferior) aromático, y una sal de fosfonio cuaternario de tetraalquilo asimétrica; en el que el grabado en húmedo graba los planos (110) y (100) de la capa de silicio con aproximadamente unas velocidades iguales y preferentemente hasta el plano (111) para formar un surco ampliado que presenta una pared lateral en el plano (111). El grabado en húmedo es un grabado selectivamente anisótropo, en el que aunque se graban preferentemente los planos (110) y (100) de la capa de silicio hasta el plano (111) en un factor comprendido en el intervalo de aproximadamente 1,4:1 a aproximadamente 2,3:1 o, en una forma de realización, en un factor de aproximadamente 2:1, que presenta poca selectividad con respecto al plano (110) sobre el plano (100). Dichas relaciones de selectividad se diferencian claramente de los grabados normales con hidróxido de amonio cuaternario que presentan una fuerte preferencia de orientación hacia (100)/(111) de, por ejemplo, 35:1 y unas velocidades de ataque en (110)/(100) de 2:1 o superiores para los grabados sencillos con hidróxido de tetrametilamonio. De este modo, aunque la presente invención es un grabado en húmedo anisótropo, se diferencia de los grabados anisótropos alcalinos utilizados anteriormente en que es un grabado en húmedo selectivamente anisótropo. La selectividad del grabado anisótropo de la presente invención se puede controlar y proporciona un grado de control sin precedentes en las velocidades de ataque relativas de los respectivos planos de silicio y produce unas superficies grabadas significativamente más suaves. La suavidad mejorada es importante para depositar posteriormente una aleación de silicio que provoca tensión.
En una forma de realización, el procedimiento según la presente invención proporciona superficies grabadas que son muy lisas y no presentan defectos. De este modo, en una forma de realización, el surco ampliado comprende
superficies de silicio expuestas que presentan una rugosidad Ra comprendida entre aproximadamente 0,340 nm y aproximadamente 0,450 nm, cuando se determina con el microscopio de fuerza atómica (AFM). En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Rrms comprendida entre aproximadamente 0,430 nm y aproximadamente 0,550 nm, cuando se determina con el microscopio de fuerza atómica (AFM). En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Rmax comprendida entre aproximadamente 4,9 nm y aproximadamente 6 nm, cuando se determina con el AFM.
No se pueden realizar determinaciones con el AFM en las superficies entrantes del surco si el surco está intacto. Las determinaciones de la rugosidad que se describen en la presente memoria representan la rugosidad de superficies orientadas (100) que se corresponden con la parte inferior del surco.
Cuando se crea con las soluciones de ataque químico de la presente invención, se espera que la rugosidad de las paredes laterales orientadas del plano (111) sea inferior a la de la superficie (100) medida puesto que la orientación cristalina de características rugosas en la superficie (111) presentará orientaciones del plano cristalino distintas a
(111) y son más fáciles de grabar que los planos subyacentes.
En una forma de realización, el surco ampliado obtenido según la presente invención comprende unas superficies de silicio expuestas que presentan una rugosidad Rrms, determinada mediante AFM, que no aumenta significativamente con respecto a la rugosidad de una superficie similar, sin tratar, de silicio. Por lo tanto, en una de dichas formas de realización, la superficie de silicio, después del grabado presenta una rugosidad Rrms, determinada mediante por AFM, de aproximadamente el 6% superior a la de una superficie de silicio cristalino similar, sin tratar. En una forma de realización adicional, la superficie de silicio, después del grabado presenta una rugosidad Rrms, determinada mediante por AFM, de aproximadamente el 10% superior a la de una superficie de silicio cristalino similar, sin tratar. En una forma de realización adicional, la superficie de silicio, después del grabado presenta una rugosidad Rrms, determinada mediante por AFM, de aproximadamente el 25% superior a la de una superficie de silicio cristalino similar, sin tratar. En una forma de realización adicional, la superficie de silicio, después del grabado presenta una rugosidad Rrms, determinada mediante por AFM, de aproximadamente el 90% superior a la de una superficie de silicio cristalino similar, sin tratar.
En una forma de realización, el surco obtenido según la presente invención comprende unas paredes laterales y otras superficies de silicio expuestas que presentan una rugosidad tal que, cuando se deposita una aleación de silicio que provoca tensión en el surco, el depósito comprende diversos defectos o distorsiones de apilamiento que se encuentran dentro de aproximadamente un orden de magnitud del número de defectos o distorsiones de apilamiento que se obtendrían depositando la misma aleación de silicio que provoca tensión sobre una superficie de silicio cristalino similar, sin tratar. Es decir, por ejemplo, si una aleación de SiGe que provoca tensión se deposita sobre una superficie de silicio cristalino sin tratar se obtendrán aproximadamente 108 distorsiones por centímetro cuadrado (108/cm2); en una forma de realización, el número de distorsiones con una aleación de SiGe que provoca tensión depositada sobre una superficie grabada según la presente invención no superaría aproximadamente 107 distorsiones por centímetro cuadrado (107/cm2). Se acepta que el número real de distorsiones/cm2 puede variar mucho, dependiendo de muchos factores, tales como la proporción de Si con respecto al elemento de aleación, las condiciones de deposición, cualquier recocido posterior y otros factores conocidos por los expertos en la materia. Sin embargo, dicha característica se puede determinar fácilmente al comparar las aleaciones de silicio que provocan tensión depositadas en unas condiciones sustancialmente idénticas sobre los dos sustratos distintos, es decir, sin tratar y grabadas según la presente invención.
En otra forma de realización, la presente invención proporciona un procedimiento para grabar una capa de silicio dispuesta sobre un sustrato, presentando la capa de silicio sobre la misma una pluralidad de estructuras, tales como características espaciadoras o estructuras de puerta, dispuestas para crear aberturas que exponen la capa de silicio, que comprenden:
a través de las aberturas, grabar anisótropamente un primer surco en la capa de silicio; realizar un grabado en húmedo selectivamente anisótropo del silicio en el primer surco, comprendiendo el grabado en húmedo exponer las superficies de silicio a una composición acuosa que comprende:
un hidróxido de onio cuaternario de trialquilo(inferior) aromático, y una sal de fosfonio cuaternario de tetraalquilo asimétrica; en el que el grabado en húmedo graba los planos (110) y (100) de la capa de silicio con aproximadamente unos velocidades iguales y preferentemente con respecto al plano (111) para formar un surco ampliado que presenta unas paredes laterales en el plano (111).
En otra forma de realización, la presente invención proporciona un procedimiento para introducir un esfuerzo en una capa de silicio, que comprende las etapas anteriores de grabado de un primer surco y grabado en húmedo selectivamente anisótropo para formar un surco ampliado, y que comprende además el depósito epitaxial de una aleación de silicio en por lo menos una parte del surco ampliado.
En una forma de realización, la presente invención permite la formación de capas de silicio mejoradas que contienen características de tensión pretendidas en zonas seleccionadas. La composición de la presente invención permite grabar la capa de silicio de tal modo que se obtenga una superficie lisa y nivelada en la que la capa o el relleno de aleación de silicio depositado posteriormente pueda depositarse epitáxicamente de forma un modo fiable. Es decir, gracias a dicha superficie de silicio uniforme lisa obtenida mediante el procedimiento según la presente invención, la aleación de silicio depositada posteriormente puede depositarse de tal modo que los átomos se alineen obteniéndose un depósito epitaxial de la aleación de silicio. En una forma de realización, la aleación de silicio puede ser de silicio-germanio y, en otra forma de realización, la aleación de silicio puede ser de silicio-carbono.
Aunque se han utilizado otros procedimientos para grabar silicio con el objetivo de obtener una superficie lisa en el silicio que permanece tras el grabado, dichos procedimientos han requerido la aplicación de medidas de unas etapas de suavizado adicionales después de la etapa primaria de grabado. La presente invención proporciona un método que obtiene directamente una superficie preferentemente suave en la etapa de grabado en húmedo selectivamente anisótropo y, por lo tanto, no es necesario incorporar etapas posteriores de suavizado. Ello representa una mejora significativa, puesto que cualquier procedimiento que requiere menos etapas resulta ventajoso y se ha buscado para utilizarlo en el procedimiento de fabricación de semiconductores. De este modo, la presente invención trata de, y proporciona, una solución para el problema de obtener una cantidad controlable de tensión en la formación de puertas en el frente de fin de línea (FEOL) en el procedimiento de construcción de transistores.
BREVE DESCRIPCIÓN DE LOS DIBUJOS
La figura 1 es una vista esquemática en sección transversal de una parte de un dispositivo semiconductor naciente al comparar un procedimiento de grabado de la técnica anterior con un procedimiento de grabado según una forma de realización de la presente invención. La figura 2 es una vista esquemática en sección transversal que representa el grabado en húmedo selectivamente anisótropo según una forma de realización de la presente invención. La figura 3 es una vista esquemática en sección transversal de un transistor naciente que ilustra aspectos importantes de las formas de realización de la presente invención. Las figuras 4A y 4B son vistas esquemáticas en sección transversal que representan la deposición de una aleación de silicio y el esfuerzo resultante en el canal del transistor, como resultado de la presencia de la aleación de silicio. Las figuras 5A a 5D son vistas esquemáticas en sección transversal que representan un procedimiento de grabado de un sustrato de silicio para formar aberturas y depositar a continuación una aleación de silicio en las aberturas, según otra forma de realización de la presente invención.
Cabe indicar que en aras de la simplicidad y la claridad de la ilustración, los elementos representados en las figuras no se han dibujado necesariamente a escala. Por ejemplo, las dimensiones de algunos de los elementos se han aumentado con respecto a otras en aras de la claridad. Además, cuando se considera oportuno, las referencias numéricas se han repetido entre las figuras para indicar elementos correspondientes.
Se podrá apreciar que las etapas del procedimiento y las estructuras descritas en la presente memoria no representan el flujo de un sistema o procedimiento completo para realizar un grabado de silicio o un grabado de silicio y el procedimiento de introducción de tensión, tal como se utiliza en la fabricación de un dispositivo semiconductor u otro dispositivo. La presente invención se puede aplicar junto con técnicas de fabricación y aparatos utilizados actualmente en la técnica, y muchos de los materiales, aparatos y etapas del procedimiento utilizados normalmente se incorporan únicamente ya que resultan necesarios para la comprensión de la presente invención.
Excepto cuando se especifique lo contrario todas las temperaturas se miden en grados Celsius, todos los procesos se realizan a temperatura ambiente, todas las presiones son la atmosférica. Un Angström (1 Å) equivale a 0,1 nanómetros.
DESCRIPCIÓN DETALLADA
Determinadas formas de realización de la presente invención descritas brevemente en el sumario anterior se describirán más detalladamente en la descripción siguiente para permitir que un experto en la materia utilice y aplique la presente invención.
Tal como se utiliza en la presente memoria, una aleación de silicio es una aleación constituida por silicio y otro átomo codepositados epitáxicamente que presentan unas características atómicas similares, tales como el germanio
o el carbono, o una combinación de germanio y de carbono. En la aleación de silicio, los átomos de la aleación, por ejemplo, germanio o carbono o ambos, sustituyen diversos átomos de silicio en un depósito de silicio. Según una forma de realización de la presente invención, el depósito de la aleación de silicio es un depósito cristalino obtenido al depositar epitáxicamente la aleación de silicio sobre un sustrato de silicio monocristalino o la superficie de un sustrato de silicio monocristalino. Tal como se comprenderá, se puede haber dopado el sustrato de silicio en algún momento anterior a la deposición epitaxial de la aleación de silicio.
Tal como se utiliza en la presente memoria, un hidróxido de onio cuaternario de trialquilo(inferior) aromático es un hidróxido de amonio o fosfonio cuaternario que contiene un sustituyente que es aromático, por ejemplo, fenilo, naftilo
o bencilo, en el que el grupo fenilo, naftilo o un bencilo correspondiente puede estar asimismo sustituido con uno o más de un halógeno, un grupo nitro, un grupo alquilo inferior, un grupo hidroxilo, un grupo ciano, un grupo alcoxi inferior, un grupo acilo, y en el que los tres grupos alquilo o alcoxi inferiores son o contienen, independientemente, un grupo alquilo C1-C4.
Tal como se utiliza en la presente memoria, una sal de fosfonio cuaternario de tetraalquilo asimétrica es una sal de fosfonio cuaternario en la que tres de los grupos alquilo son grupos alquilo inferiores que son independientemente un grupo alquilo C1-C4, y el cuarto grupo alquilo es un grupo alquilo ramificado o sin ramificar que contiene entre aproximadamente 8 y aproximadamente 22 átomos de carbono, y en el que la sal comprende un anión que puede ser o comprender uno o más de haluro, sulfato, fosfato, sulfonato, formiato, acetato, nitrato, carbonato o bicarbonato.
Según una forma de realización de la presente invención, se proporciona un procedimiento para grabar una capa de silicio dispuesta sobre un sustrato. En una forma de realización, la capa de silicio puede presentar sobre la misma una pluralidad de estructuras, tales como características espaciadoras y/o estructuras de puerta, dispuestas para crear aberturas que exponen la capa de silicio. El procedimiento comprende por lo menos las etapas siguientes:
grabar anisótropamente un primer surco en la capa de silicio; realizar un grabado en húmedo selectivamente anisótropo del silicio en el primer surco, comprendiendo el grabado en húmedo exponer las superficies de silicio a una composición acuosa que comprende: un hidróxido de onio cuaternario de trialquilo(inferior) aromático, y una sal de fosfonio cuaternario de tetraalquilo asimétrica; en el que el grabado en húmedo graba los planos (110) y (100) de la capa de silicio con aproximadamente unas velocidades iguales y preferentemente con respecto al plano (111) para formar un surco ampliado que presenta unas paredes laterales en el plano (111).
Tal como se utiliza en la presente memoria, "velocidades aproximadamente iguales" significa que la relación entre las velocidades de grabado de (100) / (110) se encuentra comprendida entre aproximadamente 0,8:1 y aproximadamente 1,2:1, y en una forma de realización, entre aproximadamente 0,8:1 a aproximadamente 1:1, y en otra forma de realización, entre aproximadamente 0,9:1 y aproximadamente 1,1:1, y en otra forma de realización, entre aproximadamente 0,9:1 y aproximadamente 1:1. Tal como se indicó anteriormente, dichas "velocidades aproximadamente iguales" de la relación de grabado de (100)/(110) según la presente invención contrastan con la relación bastante desigual de los grabados de (100)/(110) comprendida entre aproximadamente 0,5:1 y 0,1:1 o inferiores que se obtiene mediante las composiciones y procedimientos de grabado convencionales. Al obtener unas velocidades aproximadamente iguales de los grabados (100)/(110), junto con el grabado preferente de dichos planos con respecto al plano (111), la presente invención proporciona un grabado anisótropo selectivamente controlable que permite la formación de un surco que presenta unas paredes laterales en el plano (111) en el que las paredes laterales son bastante lisas en comparación con una superficie de silicio (100) sin procesar.
Cuando la superficie comprende las estructuras y aberturas, las etapas del grabado de silicio se realizan generalmente accediendo al silicio a través de, o mediante, las aberturas. Las estructuras pueden ser simplemente una capa enmascarante moldeada o elementos del dispositivo activo nacientes o reales, tales como una estructura de puerta, en la que los espaciadores de la pared lateral de la estructura de puerta, o los recubrimientos aplicados a la misma, constituyen las estructuras alrededor de la que se crean las aberturas en la capa de silicio subyacente. Alternativamente, puede existir una combinación de dichas estructuras activas y una capa enmascarante moldeada, si es necesario proporcionar una abertura en un lugar seleccionado adecuadamente y de un tamaño adecuado.
En una forma de realización, la capa de silicio presenta sobre la misma una pluralidad de estructuras dispuestas para crear aberturas que expongan la capa de silicio, y se realiza el grabado anisótropo selectivamente anisótropo mediante las aberturas.
En una forma de realización, el grabado en húmedo selectivamente anisótropo rebaja parcialmente cada una de la pluralidad de estructuras y el surco ampliado comprende dos paredes laterales en el plano (111). Ello se representa y se describe más detalladamente en las descripciones de los dibujos.
En una forma de realización, el hidróxido de onio cuaternario de trialquilo(inferior) aromático comprende un amonio o un fosfonio o una combinación de los mismos. En una forma de realización, en el hidróxido de onio cuaternario de trialquilo(inferior) aromático, cada uno de los grupos alquilo(inferior) contiene independientemente entre 1 y aproximadamente 4 átomos de carbono. En una forma de realización, en el hidróxido de onio cuaternario de trialquilo(inferior) aromático, el grupo aromático es un grupo bencilo o un grupo fenilo y cada alquilo inferior es independientemente metilo o etilo. Dichos compuestos se describen más detalladamente en la descripción siguiente de compuestos de onio.
En una forma de realización, la sal de fosfonio cuaternario de tetraalquilo asimétrica comprende un grupo alquilo que presenta entre aproximadamente ocho y aproximadamente 18 átomos de carbono y comprende además uno o más grupos alquilo inferiores que contienen de independientemente entre 1 y aproximadamente 4 átomos de carbono. Dichos compuestos se describen más detalladamente en la descripción siguiente de compuestos de onio.
En una forma de realización, la composición acuosa comprende además un éter de glicol. En una forma de
5 realización, el éter de glicol es un éter monoalquílico. En una forma de realización, el éter de glicol es éter de dipropilenglicolmonometilo. En una forma de realización, el éter de glicol se encuentra presente en una concentración de hasta aproximadamente el 5% en peso.
COMPUESTOS ORGÁNICOS DE ONIO
10 Los compuestos orgánicos de onio útiles para la presente invención comprenden sales orgánicas de onio e hidróxidos orgánicos de onio, tales como hidróxidos de amonio cuaternario e hidróxidos de fosfonio cuaternario.
Los hidróxidos de onio se pueden caracterizar sustancialmente por la fórmula (I): 15 A(OH)x (I)
En (I), A es un grupo onio que contiene un grupo aromático y x es un número entero igual a la valencia de A. Muy a menudo A es un ion onio que presenta una sola carga positiva, es decir, una valencia de +1, pero los iones que
20 presentan una pluralidad de cargas positivas, por ejemplo, de 2 a 4 cargas positivas, se encuentran dentro del alcance de la definición de A en la presente invención. Los ejemplos de grupos onio comprenden grupos amonio y grupos fosfonio. El hidróxido de onio debe ser suficientemente soluble en una disolución, por ejemplo agua, alcohol u otro líquido orgánico, o mezclas de los mismos, para permitir una velocidad de grabado en húmedo útil.
25 En la presente invención, el hidróxido de onio cuaternario se caracteriza por la fórmula (II):
imagen1
En la fórmula (II), A es un átomo de nitrógeno o fósforo, R1 es un grupo que contiene un grupo aromático, y R2, R3 y
30 R4 son cada uno independientemente grupos alquilo, grupos alcoxi o hidroxialquilo inferiores. En una forma de realización, los grupos alquilo inferior contienen independientemente entre 1 y aproximadamente 4 átomos de carbono, los grupos hidroxialquilo contienen entre 1 y aproximadamente 4 átomos de carbono y los grupos alcoxialquilo contienen entre 2 y aproximadamente 5 átomos de carbono.
35 En la fórmula (II), el grupo que contiene un grupo aromático puede ser un grupo arilo o un grupo hidroxiarilo. En la fórmula (II), el grupo que contiene un grupo aromático puede ser un grupo arilo o un grupo hidroxiarilo. Los ejemplos de grupos arilo e hidroxiarilo aptos comprenden fenilo, bencilo, 1-naftilo, 2-naftilo, fenantrilo y análogos sustituidos con un alquilo inferior, por ejemplo, tolilo o xililo, en los que el grupo alquilo inferior presenta entre 1 y aproximadamente 4 átomos de carbono, y los grupos hidroxiarilo correspondientes en los que los anillos aromáticos,
40 comprendiendo los análogos sustituidos con un alquilo inferior, se han sustituido con uno o más grupos hidroxi.
En la fórmula (II), los grupos R2 a R4 independientemente pueden ser lineales o ramificados, y los ejemplos específicos de dichos grupos alquilo inferior comprenden los grupos metilo, etilo, propilo y butilo. Uno o más de los grupos R2 a R4 puede ser asimismo independientemente un grupo hidroxialquilo que contiene entre 1 y 4 átomos de
45 carbono, tales como hidroxietilo y los diversos isómeros de hidroxipropilo, hidroxibutilo, etc. Uno o más de los grupos R2 a R4 puede ser asimismo independientemente un grupo alcoxialquilo que contiene entre 2 y 5 átomos de carbono, tal como metoximetilo, etoxietilo y los diversos isómeros de alcoxipropilo, alcoxibutilo, etc. Se prevé específicamente que se puede utilizar cualquier combinación de los grupos anteriores alquilo, hidroxialquilo y alcoxialquilo.
50 En una forma de realización, el hidróxido de amonio cuaternario que se puede utilizar según el procedimiento de la presente invención puede comprender, por ejemplo, hidróxido de feniltrimetilamonio, hidróxido de feniltrietilamonio, hidróxido de benciltrimetilamonio e hidróxido de benciltrietilamonio, o mezclas de cualquiera de los mismos.
Las sales de fosfonio cuaternario asimétricas que se pueden utilizar según la presente invención se caracterizan por 55 la fórmula (III):
imagen2
En la fórmula (III), R5 es un grupo alquilo ramificado o no ramificado que contiene entre aproximadamente 8 y aproximadamente 22 átomos de carbono, y R2, R3 y R4 son tal como se ha definido en la Fórmula (II), X-es un anión de un ácido e y es un número igual a la valencia de X. Los ejemplos de aniones de ácidos comprenden bicarbonatos, haluros, nitratos, formiatos, acetatos, sulfatos, carbonatos, fosfatos, etc. En una forma de realización, R5 es un grupo alquilo C10-C22, y en una forma de realización R5 es un grupo alquilo C14-C18.
Los ejemplos de sales de fosfonio cuaternario representativos de la fórmula (III) que se puede utilizar según la presente invención comprenden cloruro de tetradeciltributilfosfonio, cloruro de hexadeciltrimetilfosfonio, cloruro de tetradeciltrietilfosfonio, cloruro de hexadeciltrietilfosfonio, cloruro de dodeciltributilfosfonio, cloruro de dodeciltrimetilfosfonio, cloruro de octadeciltributilfosfonio, cloruro de octadeciltrimetilfosfonio, etc., y los aniones correspondientes, comprendiendo, por ejemplo, fluoruros, bromuros, yoduros, sulfatos, carbonatos y fosfatos. En una forma de realización, no se utilizan fluoruros, puesto que el fluoruro puede provocar un grabado no pretendido del silicio.
En una forma de realización, los cationes onio más grandes, entre ellos aquellos con los grupos orgánicos más grandes, proporcionan una mayor compatibilidad con los materiales fotosensibles. En una forma de realización, los iones de fosfonio más grandes proporcionan unas superficies grabadas más lisas, en comparación con los iones de fosfonio que carecen del grupo alquilo de cadena larga.
Los hidróxidos de onio y las sales de fosfonio anteriores se encuentran disponibles comercialmente, por ejemplo, en Sachem, Inc., Austin, Texas. Además, los hidróxidos de onio se pueden preparar a partir de las sales de onio correspondientes, tales como los haluros, carbonatos, formiatos, sulfatos de onio correspondientes y similares. En las patentes US n.º 4.917.781 (Sharifian et al.) y n.º 5.286.354 (Bard et al.) se describen diversos métodos de preparación. No existe un límite en particular en lo que se refiere a cómo se obtiene el hidróxido o sal de onio, o los preparados de los mismos. En una forma de realización, el contenido en metal de los hidróxidos y las sales de onio debe ser tan bajo como resulte posible, y debe estar comprendido dentro de las especificaciones y ser apto para utilizarse en el procesamiento de dispositivos semiconductores.
La concentración del hidróxido de onio cuaternario de trialquilo(inferior) aromático en las composiciones de la presente invención puede estar comprendida entre el 0,1% en peso y aproximadamente el 20% en peso de la composición de grabado en húmedo. Los expertos en la materia pueden determinar diluciones aptas basándose en la concentración proporcionada y la concentración pretendida a utilizar en la composición de grabado en húmedo. En una forma de realización, la concentración del hidróxido de onio cuaternario de trialquilo(inferior) aromático se encuentra comprendida entre aproximadamente el 0,5% en peso y aproximadamente el 15% en peso, y en otra forma de realización, la concentración del hidróxido de onio cuaternario de trialquilo(inferior) aromático se encuentra comprendida entre aproximadamente el 2% en peso y aproximadamente el 10% en peso, y en otra forma de realización, la concentración del hidróxido de onio cuaternario de trialquilo(inferior) aromático se encuentra comprendida entre aproximadamente el 3% en peso y aproximadamente el 8% en peso, y en una forma de realización, la concentración del hidróxido de onio cuaternario de trialquilo(inferior) aromático es de aproximadamente el 4% en peso, basándose todas las concentraciones en el peso total de la disolución de grabado en húmedo.
La concentración de la sal de fosfonio asimétrica en las composiciones de la presente invención puede estar comprendida entre el 0,1% en peso y aproximadamente el 20% en peso de la composición de grabado en húmedo. Los expertos en la materia pueden determinar diluciones aptas basándose en la concentración proporcionada y la concentración pretendida a utilizar en la composición de grabado en húmedo. En una forma de realización, la concentración de la sal de fosfonio asimétrica se encuentra comprendida entre aproximadamente el 0,5% en peso y aproximadamente el 15% en peso, y en otra forma de realización, la concentración de la sal de fosfonio asimétrica se encuentra comprendida entre aproximadamente el 2% en peso y aproximadamente el 10% en peso, y en otra forma de realización, la concentración de la sal de fosfonio asimétrica se encuentra comprendida entre aproximadamente el 3% en peso y aproximadamente el 8% en peso, y en una forma de realización, la concentración de la sal de fosfonio asimétrica es de aproximadamente el 4% en peso, basándose todas las concentraciones en el peso total de la composición de grabado en húmedo.
En una forma de realización, la composición de grabado en húmedo comprende entre aproximadamente el 0,1% y aproximadamente el 20% en peso del hidróxido de onio cuaternario de trialquilo(inferior) aromático y entre aproximadamente el 0,1% y aproximadamente el 20% en peso de la sal de fosfonio asimétrica, y opcionalmente comprende, además, un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos. En una forma de realización, la composición de grabado en húmedo comprende entre aproximadamente el 0,5% y aproximadamente el 15% en peso del hidróxido de onio cuaternario de trialquilo(inferior) aromático y entre aproximadamente el 0,1% y aproximadamente el 20% en peso de la sal de fosfonio asimétrica, y opcionalmente comprende, además, un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos. En una forma de realización, la composición de grabado en húmedo comprende entre aproximadamente el 2% y aproximadamente el 10% en peso del hidróxido de onio cuaternario de trialquilo(inferior) aromático y entre aproximadamente el 0,1% y aproximadamente el 20% en peso de la sal de fosfonio asimétrica, y opcionalmente comprende, además, un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos. En una forma de realización, la composición de grabado en húmedo comprende entre aproximadamente el 3% y aproximadamente el 8% en peso del hidróxido de onio cuaternario de trialquilo(inferior) aromático y entre aproximadamente el 0,1% y aproximadamente el 20% en peso de la sal de fosfonio asimétrica, y opcionalmente comprende, además, un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos. En una forma de realización, la composición de grabado en húmedo comprende entre aproximadamente el 0,1% y aproximadamente el 20% en peso del hidróxido de onio cuaternario de trialquilo(inferior) aromático y entre aproximadamente el 0,5% y aproximadamente el 15% en peso de la sal de fosfonio asimétrica, y opcionalmente comprende, además, un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos. En una forma de realización, la composición de grabado en húmedo comprende entre aproximadamente el 0,1% y aproximadamente el 20% en peso del hidróxido de onio cuaternario de trialquilo(inferior) aromático y entre aproximadamente el 2% y aproximadamente el 10% en peso de la sal de fosfonio asimétrica, y opcionalmente comprende, además, un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos. En una forma de realización, la composición de grabado en húmedo comprende entre aproximadamente el 0,1% y aproximadamente el 20% en peso del hidróxido de onio cuaternario de trialquilo(inferior) aromático y entre aproximadamente el 3% y aproximadamente el 8% en peso de la sal de fosfonio asimétrica, y opcionalmente comprende, además, un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos. En una forma de realización, la composición de grabado en húmedo comprende aproximadamente el 3% en peso del hidróxido de onio cuaternario de trialquilo(inferior) aromático y aproximadamente 1,5% en peso de la sal de fosfonio asimétrica, y opcionalmente comprende, además, un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos. En una forma de realización, la composición de grabado en húmedo comprende aproximadamente el 9% en peso del hidróxido de onio cuaternario de trialquilo(inferior) aromático y aproximadamente 1,5% en peso de la sal de fosfonio asimétrica, y opcionalmente comprende, además, un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos. En cada uno de los casos anteriores, cuando se encuentran presentes glicol, alcohol, éter de glicol o una combinación de cualquiera de dos o más de los mismos, pueden estar presentes en una cantidad de hasta aproximadamente el 5% en peso de la composición de grabado en húmedo.
En todo lo anterior, las concentraciones de los compuestos de onio se determinan independientemente dentro de los intervalos descritos y se pueden realizar mezclas de cualquiera de dos o más de los hidróxidos y/o sales utilizados en cualquier composición de grabado dada, y la composición de grabado comprende además opcionalmente un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos.
INTRODUCCIÓN DEL ESFUERZO
En una forma de realización, la presente invención se refiere a un procedimiento para introducir un esfuerzo en una capa de silicio. Tal como se comentó en los antecedentes, se ha utilizado la introducción de un esfuerzo en una capa de silicio para mejorar la movilidad de los electrones y los orificios en materiales semiconductores y, en particular, en la región del canal de los transistores MOS. La composición de la presente invención, cuando se utiliza en el procedimiento descrito anteriormente, resulta particularmente útil para formar cavidades en las que las aleaciones de silicio se puedan depositar para crear estructuras que provocan un esfuerzo. Según esta forma de realización, el procedimiento de introducción de un esfuerzo comprende por menos las etapas siguientes:
proporcionar una capa de silicio dispuesta sobre un sustrato, presentando la capa de silicio una pluralidad de características espaciadoras dispuestas sobre la misma para crear aberturas en la capa de silicio; a través de las aberturas, grabar anisótropamente un primer surco en la capa de silicio; realizar un grabado en húmedo selectivamente anisótropo del silicio en el primer surco, comprendiendo el grabado en húmedo exponer las superficies de silicio a una composición acuosa que comprende: un hidróxido de onio cuaternario de trialquilo(inferior) aromático, y una sal de fosfonio cuaternario de tetraalquilo asimétrica; en el que el grabado en húmedo graba los planos (110) y
(100) de la capa de silicio con aproximadamente unos velocidades iguales y preferentemente con respecto al plano
(111) para formar un surco ampliado que presenta unas paredes laterales en el plano (111); y depositar epitáxicamente una aleación de silicio sobre una superficie de silicio en por lo menos una parte del surco ampliado.
En una forma de realización, la aleación de silicio introduce el esfuerzo en la capa de silicio.
En una forma de realización, la aleación de silicio comprende silicio-germanio.
En una forma de realización, la aleación de silicio comprende silicio-carbono.
La aleación de silicio se forma epitáxicamente en las superficies del surco ampliado. En una forma de realización, la aleación de silicio comprende silicio y germanio. En una forma de realización adicional, la aleación de silicio comprende silicio, germanio y boro, con el boro añadido como dopante. Las películas se pueden realizar, por ejemplo, en una cámara de deposición química de vapor de 200 mm con las condiciones de procesamiento siguientes: diclorosilano de 20 seem y germanio de 50 seem, a una temperatura de 740 °C. En una forma de realización en la que se utiliza boro, a dichos flujos y la temperatura se puede añadir diborano de 70 seem a una concentración del 1%, para proporcionar el boro como dopante.
Se podrá comprender que el silicio y el germanio forman una aleación que presenta un retículo con la misma estructura que la estructura reticular del silicio de las superficies del surco ampliado. El retículo de la aleación de silicio y germanio, sin embargo, presenta una separación superior que la separación reticular del silicio del surco ampliado. Puesto que el retículo de la aleación de silicio presenta la misma estructura que el silicio del surco ampliada, que la aleación de silicio forma epitáxicamente sobre las superficies de silicio del surco ampliado. Sin embargo, debido a la mayor separación del retículo de la aleación de silicio, la aleación de silicio un crea esfuerzo de compresión en el canal adyacente al surco ampliado. En una forma de realización, el germanio se encuentra presente en la combinación de silicio y germanio en aproximadamente un 15 por ciento atómico. Se ha descubierto que se puede mantener el crecimiento epitaxial con una concentración de germanio de hasta el 20 por ciento atómico de la combinación de silicio y germanio en volumen. Dicha forma de realización mejora la movilidad de los orificios en el canal.
En una forma de realización en la que se encuentra presente boro, la concentración de boro puede estar comprendida entre aproximadamente 0,5 x 1020/cm3 y aproximadamente 3 x 1020/cm3. De este modo, el depósito de silicio-germanio resultante está dopado P +.
Se podrá comprender que cuando la aleación de silicio es de silicio y carbono, se pueden utilizar unas condiciones similares para depositar epitáxicamente la aleación de silicio, pero en lugar de formar un retículo ligeramente más grande, la aleación de silicio y carbono forma una retículo ligeramente más pequeño, y en lugar de aplicar un esfuerzo de compresión a la región de canal, se aplica un esfuerzo de tracción a la región de canal. Esta forma de realización mejora la movilidad de los electrones en el canal. Se podrá comprender asimismo que la aleación de silicio y carbono se puede dopar también según proceda.
EJEMPLO DE PROCEDIMIENTO
A continuación se presenta un ejemplo de procedimiento para realizar una forma de realización de la presente invención y se proporciona a título de ejemplo y no con fines limitativos, sino para analizar las velocidades de grabado de los planos de silicio (100), (110) y (111).
Los experimentos de grabado se realizan utilizando pastillas de silicio de 4 pulgadas dopadas p orientadas hacia (100). Se hace crecer una capa enmascarante de óxido térmico de 1,2 a 1,5
μm en un horno y se utiliza para la pasivación; se forma una pauta simple de círculos con diámetros comprendidos entre aproximadamente 1 mm y aproximadamente 3 mm en la capa de óxido térmico utilizando fotolitografía básica. Las pastillas de silicio se escinden en diversas partes y se sumergen en cubiletes de plástico que contienen 100:1 de HF durante 2 minutos para eliminar el óxido de la superficie del silicio de los círculos (pero sin eliminar el óxido de pasivación), se enjuagan con agua desionizada y se secan. A continuación se procesan los fragmentos por inmersión en las disoluciones de grabado a las temperaturas mostradas, comprendidas entre 55 °C y 90 °C, mientras se agitan las composiciones de grabado de silicio. Se procesan las partes de las pastillas durante unos períodos comprendidos entre 5 minutos y 30 minutos y a continuación se aclaran con agua desionizada y se secan por soplado con nitrógeno. A continuación se examinan las pastillas por perfilometría, AFM o SEM.
TEMPERATURAS DEL PROCEDIMIENTO
La temperatura del baño o disolución para realizar un procedimiento de grabado en húmedo selectivamente anisótropo de una capa de silicio según una forma de realización de la presente invención se puede seleccionar adecuadamente basándose en factores conocidos por los expertos en la materia, entre ellos la identidad de la composición de silicio específica de la capa de silicio a grabar, el espesor de la capa de silicio a grabar, las concentraciones del hidróxido de amonio y la sal de fosfonio, el tiempo asignado al grabado, y factores similares de los que se conoce que afectan a las velocidades del grabado en procedimientos de grabado del silicio. En una forma de realización, la temperatura del baño o disolución de la composición de grabado en húmedo para un grabado en húmedo selectivamente anisótropo de la capa de silicio está comprendida entre aproximadamente 30 ºC y aproximadamente 90 °C y, en otra forma de realización, la temperatura del baño o disolución está comprendida entre aproximadamente 50 °C y aproximadamente 80 °C y, en otra forma de realización, la temperatura del baño o disolución está comprendida entre aproximadamente 60 ºC y aproximadamente 75 °C, y en otra forma de realización adicional, la temperatura del baño o disolución es de aproximadamente 70 °C.
5 SELECTIVIDAD DEL GRABADO
En una forma de realización, la selectividad obtenida al utilizar la composición de grabado en húmedo según la presente invención tal como se ha descrito en el procedimiento en la presente memoria, en el caso de lo los planos
(100) con respecto a los planos (111), está comprendida entre aproximadamente 1,4 y aproximadamente 2,5, y para
10 los planos (110) con respecto a los planos (111), está comprendida entre aproximadamente 1,5 y aproximadamente 2,5.
En una forma de realización, las velocidades de grabado con respecto a los planos (100) y (110) son velocidades sustancialmente similares, por ejemplo, velocidades aproximadamente iguales (tal como se ha definido
15 anteriormente) y, en una forma de realización, la proporción de la velocidad de grabado de tanto (100)/(110) como (110)/(100) está comprendida entre aproximadamente 0,8 y aproximadamente 1,2.
Los datos de la tabla siguiente representan los resultados que se pueden obtener con los procedimientos según las formas de realización de la presente invención, tal como se ilustra utilizando dos composiciones distintas, la primera
20 en diversas condiciones de temperatura y la segunda con éter de glicol añadido. Tal como se ilustra en la tabla, el proceso obtiene unas mayores velocidades de grabado en el caso de los planos (100) y (110) que en el plano (111).
Velocidades de (Å/min)
grabado Proporciones de grabado
Fórmula
Temp °C (100) (110) (111) (100)/(111) (110)/(111) (100)/(110)
3% BzTMAH 1,5% TDTBPCl
55 111 139 63 1,76 2,21 0,80
3% BzTMAH 1,5% TDTBPCl
70 270 293 195 1,38 1,50 0,92
3% BzTMAH 1,5% TDTBPCl
90 965 982 438 2,20 2,24 0,98
9% BzTMAH 1,5% TDTBPCl 1% DPGMBE
55 173 184 80 2,16 2,30 0,94
BzTMAH = Hidróxido de benciltrimetilamonio TDTBPCl = Cloruro de tetradeciltributilfosfonio DPGMBE = Monobutiléter de dipropilenglicol
Las velocidades de grabación anteriores para los reactivos de grabado de la presente invención se determinan 25 mediante perfilometría o SEM. Los siguientes datos comparativos se refieren a hidróxidos simples de onio cuaternario que no pertenecen a la presente invención.
Velocidades de (Å/min)
grabado Proporciones de grabado
Fórmula
Temp °C (100) (110) (111) (100)/(111) (110)/(111) (100)/(110)
32% en peso TBAH
70 576 1470 382 1,51 3,85 0,39
34,5% en peso TBPH
70 512 775 296 1,73 2,62 0,66
TBAH = hidróxido de tetrabutilamonio TBPH = hidróxido de tetrabutilfosfonio
30 Las velocidades de grabado anteriores de los reactivos de ataque de la técnica anterior se determinaron a partir de la pérdida de peso aplicando los reactivos de grabado a las superficies de silicio sin procesar (100), (110) y (111).
Tal como se puede deducir a partir de los datos anteriores, las composiciones según las formas de realización de la presente invención obtienen unas velocidades de grabado del silicio que son sustancialmente inferiores a las 35 velocidades de grabado del silicio obtenidas con reactivos de grabado del silicio convencionales, tal como se demuestra en los datos comparativos. Dicha velocidad de grabado del silicio reducida no solamente se atenúa, sino que resulta beneficiosa, ya que la selectividad mejora significativamente, como demuestran asimismo los datos anteriores. En el caso de los datos comparativos, las velocidades de grabado del silicio son mucho más elevadas, pero la selectividad es (110) >> (100) > (111) (indicando >> una alta velocidad de grabado mucho más elevada e
40 indicando > una velocidad de grabado más elevada), en comparación con los la presente invención, en la que la selectividad es [(110)≈ (100)] > (111) (indicando ≈ unas velocidades de grabado sustancialmente similares, por ejemplo, aproximadamente iguales a las definidas anteriormente). De este modo, según unas formas de realización de la presente invención, se puede utilizar la velocidad de grabado del silicio para grabar con fiabilidad ambos planos (110) y (100) a una velocidades sustancialmente similares entre sí, siendo ambas velocidades de grabado
45 significativamente superiores a la velocidad de grabado del plano (111), por lo tanto, dejando preferentemente más silicio en el plano (111). Además de dicha ventaja, las velocidades de grabado globales reducidas tienen como resultado unas superficies de silicio mucho más lisas tras el grabado, en particular en el plano (111), muy probablemente debido a la velocidad de grabado inferior en el plano (111).
RUGOSIDAD DE LAS SUPERFICIES DE SILICIO GRABADAS
Tal como se ha descrito anteriormente, es importante que las superficies grabadas por el proceso de la presente invención sean tan lisas como resulte posible, para mejorar la deposición epitaxial de la aleación de silicio sobre dichas superficies.
En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Ra comprendida entre aproximadamente 0,34 nm y aproximadamente 0,45 nm, cuando se determina con el microscopio de fuerza atómica (AFM). En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Ra comprendida entre aproximadamente 0,35 nm y aproximadamente 0,43 nm, cuando se determina con el AFM. En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Ra comprendida entre aproximadamente 0,35 nm y aproximadamente 0,36 nm, cuando se determina con el AFM.
En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Rrms comprendida entre aproximadamente 0,43 nm y aproximadamente 0,55 nm, cuando se determina con el AFM. En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Rrms comprendida entre aproximadamente 0,43 nm y aproximadamente 0,455 nm, cuando se determina con el AFM. En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Rrms comprendida entre aproximadamente 0,13 nm y aproximadamente 0,5 nm, cuando se determina con el AFM. En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Rrms comprendida entre aproximadamente 0,14 nm y aproximadamente 0,25 nm, cuando se determina con el AFM.
En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Rmax comprendida entre aproximadamente 1,4 nm y aproximadamente 6 nm, cuando se determina con el AFM. En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Rmax comprendida entre aproximadamente 4,9 nm y aproximadamente 6 nm, cuando se determina con el AFM. En una forma de realización, el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Rmax comprendida entre aproximadamente 1,5 nm y aproximadamente 2,2 nm, cuando se determina con el AFM.
La lisura mejorada de las superficies resultantes de la presente invención se puede expresar de otros modos. Por lo tanto, en una forma de realización, el surco ampliado obtenido según la presente invención comprende unas paredes laterales y otras superficies de silicio expuestas que presentan una rugosidad Rrms, determinada mediante AFM, que no aumenta significativamente con respecto a la rugosidad de una superficie similar, sin tratar, de silicio. Por lo tanto, en una de dichas formas de realización, la superficie de silicio, después del grabado presenta una rugosidad Rrms, determinada mediante por AFM, de aproximadamente el 6% superior a la de una superficie de silicio cristalino similar, sin tratar. En una forma de realización adicional, la superficie de silicio, después del grabado presenta una rugosidad Rrms, determinada mediante por AFM, de aproximadamente el 10% superior a la de una superficie de silicio cristalino similar, sin tratar. En una forma de realización adicional, la superficie de silicio, después del grabado presenta una rugosidad Rrms, determinada mediante por AFM, de aproximadamente el 25% superior a la de una superficie de silicio cristalino similar, sin tratar. En una forma de realización adicional, la superficie de silicio, después del grabado presenta una rugosidad Rrms, determinada mediante por AFM, de aproximadamente el 90% superior a la de una superficie de silicio cristalino similar, sin tratar.
En una forma de realización, el surco obtenido según la presente invención comprende unas paredes laterales y otras superficies de silicio expuestas que presentan una rugosidad tal que, cuando se deposita una aleación de silicio que provoca tensión en el surco, el depósito comprende diversos defectos o distorsiones de apilamiento que se encuentran dentro de aproximadamente un orden de magnitud del número de defectos o distorsiones de apilamiento que se obtendrían depositando la misma aleación de silicio que provoca tensión sobre una superficie de silicio cristalino similar, sin tratar. Es decir, por ejemplo, si una aleación de SiGe que provoca tensión se deposita sobre una superficie de silicio cristalino sin tratar se obtendrán aproximadamente 108 distorsiones por centímetro cuadrado (108/cm2); en una forma de realización, el número de distorsiones con una aleación de SiGe que provoca tensión depositada sobre una superficie grabada según la presente invención no superaría aproximadamente 107 distorsiones por centímetro cuadrado (107/cm2). Se acepta que el número real de distorsiones/cm2 puede variar mucho, dependiendo de muchos factores, tales como la proporción de Si con respecto al elemento de aleación, las condiciones de deposición, cualquier recocido posterior y otros factores conocidos por los expertos en la materia. Sin embargo, dicha característica se puede determinar fácilmente al comparar las aleaciones de silicio que provocan tensión depositadas en unas condiciones sustancialmente idénticas sobre los dos sustratos distintos, es decir, sin tratar y grabadas según la presente invención.
Tal como se ha descrito anteriormente, es importante que las superficies grabadas por el proceso de la presente invención sean tan lisas como resulte posible, para mejorar la deposición epitaxial de la aleación de silicio sobre dichas superficies. La lisura (o, a por el contrario, la falta de rugosidad) que se alcanza con la presente invención proporciona un avance importante en la técnica. La capacidad de la presente invención para realizar las superficies
5 relativamente lisas pretendidas sin etapas adicionales de alisado, resulta importante para ayudar a controlar el número total de etapas del procedimiento de fabricación de semiconductores.
En una forma de realización, el surco ampliado comprende unas paredes laterales que presentan una rugosidad, determinada mediante el AFM, que es sustancialmente similar a la rugosidad de la superficie del silicio activo sin procesar del plano (100). Para ser "sustancialmente similar", la rugosidad de la superficie de silicio grabado no debe ser más de aproximadamente el 100% más rugosa que la superficie de silicio activo sin procesar del plano (100), basándose en la rugosidad de la Rrms, determinada mediante el AFM.
La tabla siguiente ilustra los valores comparativos de rugosidad Rrms mediante el AFM para el silicio sin procesar y
15 las mediciones de la rugosidad de las superficies de silicio tras el tratamiento de las superficies de silicio según dos formas de realización de la presente invención. En la tabla, "1" es hidróxido de benciltrimetilamonio al 3% y cloruro de tetradeciltributilfosfonio al 1,5%, y "2" es hidróxido de benciltrimetilamonio al 0,2%, cloruro de hexadeciltributilfosfonio al 0,5% y de éter monobutílico de dipropilenglicol al 0,5%.
Muestra
Descripción / Condiciones Ra, nm Rrms, nm Rmax, nm
1
Si sin procesar 0,339 0,430 4,931
1
320 segundos @ 55 °C 0,355 0,455 5,886
1
420 segundos @ 55 °C 0,430 0,543 5,995
2
Si sin procesar 0,105 0,134 1,468
2
300 segundos @ 55 °C 0,201 0,253 2,230
Tal como se representa en la tabla anterior, la rugosidad Rrms de la superficie de silicio grabada en la aplicación de 420 segundos de la muestra 1 es (0,543 -0,430)/0,430 x 100 = 26,3% más rugosa. La rugosidad Rrms de la superficie de silicio grabada en la aplicación de 320 segundos de la muestra 1 es (0,455 -0,430)/0,430 x 100 = 5,8% más rugosa. La rugosidad Rrms de la superficie de silicio grabada en la aplicación de 300 segundos de la muestra 2
25 es (0,253 -0,134)/0,134 x 100 = 88,8% más rugosa.
FIGURAS
Las figuras 1 a 3 representan los efectos de la aplicación de los procedimientos según la presente invención.
La figura 1 es una vista esquemática en sección transversal de una parte de un dispositivo semiconductor naciente al comparar un procedimiento de grabado de la técnica anterior con un procedimiento de grabado según una forma de realización de la presente invención. Tal como se representa esquemáticamente en la figura 1, cuando se aplica un grabado seco isótropo normal y no selectivo, el grabado resultante afecta a cada una de los planos (100), (110) y
35 (111) de la estructura cristalina del silicio de un modo sustancialmente igual, obteniéndose una superficie grabada que no se alinea con ningún plano de la estructura cristalina del silicio. Por lo tanto, si se intenta depositar un material que provoque un esfuerzo, el resultado no es satisfactorio.
En cambio, tal como se representa en la figura 1, cuando se aplica un grabado húmedo selectivamente anisótropo según la presente invención al sustrato de silicio, el grabado selectivo tiene como resultado el grabado de los planos
(100) y (110) a unas velocidades aproximadamente iguales y preferentemente con respecto al plano (111). Dicha selectividad controlada del grabado en húmedo selectivamente anisótropo tiene como resultado una superficie de grabado en la que permanece el silicio de los planos (111), tal como se representa en la figura 1, siendo las superficies (111) bastante lisas. Se podrá comprender que el fondo del surco se encuentra generalmente en el plano
45 (100).
La figura 2 es una vista esquemática en sección transversal que representa un grabado en húmedo selectivamente anisótropo según una forma de realización de la presente invención. Tal como se representa esquemáticamente en la figura 2, cuando un sustrato de silicio monocristalino, por ejemplo el sustrato de Si (100), se graba según la presente invención, en la que los planos (100) y (110) están grabados selectivamente en unas velocidades comparables, aproximadamente iguales, y preferentemente con respecto al plano (111), el silicio resultante presenta facetas principalmente en el plano (111). Tal como se representa en la figura 2, en esta forma de realización, el grabado en húmedo selectivamente anisótropo rebaja parcialmente cada una de la pluralidad de estructuras y el surco ampliado comprende dos paredes laterales en el plano (111). Ello se representa asimismo en las figuras 1, 3 y
55 5C. Tal como se ha indicado y descrito más detalladamente con respecto a la figura 5C, en la presente forma de realización, ambas paredes laterales interiores presentan facetas en el plano (111).
La figura 3 es una vista esquemática en sección transversal de un transistor naciente que ilustra aspectos importantes de las formas de realización de la presente invención. La figura 3 representa algunas de las dimensiones críticas de las estructuras del transistor a las que se pueden aplicar las formas de realización de la presente invención. El transistor naciente de la figura 3 se representa en una etapa posterior a la aplicación de un procedimiento según la presente invención. Las dimensiones y/o características importantes o críticas del dispositivo se identifican como los elementos (a), (b), (c) y (d).
El elemento (a) de la figura 3 indica la dimensión del cuello, que es la trayectoria más pequeña o más corta a través de la región del canal entre lo que se convertirá en la fuente y el drenador del transistor. El cuello se obtiene mediante el grabado preferente de los planos (100) y (110), con respecto al plano (111), según la presente invención y, cuando la aleación de silicio se deposita posteriormente en las regiones de fuente y de drenador, se obtiene un esfuerzo de compresión o de tracción más fuerte a aplicar a la región del canal. Como resultado de un esfuerzo más fuerte, se puede aumentar el orificio o la movilidad de los electrones (dependiendo de la aleación de silicio) para mejorar de este modo la capacidad conductora de la corriente del transistor.
El elemento (b) de la figura 3 indica la profundidad del surco, que se controla preferentemente durante el procedimiento de grabado según algunas formas de realización de la presente invención, de tal modo que se alcanza una profundidad pretendida controlada en el procedimiento de grabado. En el procedimiento de grabado según la presente invención, se graban selectivamente los planos (100) y (110), con respecto al plano (111). Por lo tanto, se produce un aumento de la profundidad del surco (b), mientras se está realizando el cuello en (a).
El elemento (c) de la figura 3 se refiere de un modo general a la rugosidad de la pared lateral y el fondo del surco. Según algunas formas de realización de la presente invención, cuando se realiza el grabado en húmedo selectivamente anisótropo, se obtienen unas superficies excepcionalmente lisas. No se conoce con certeza exactamente qué factores contribuyen a la lisura observada, pero se ha descubierto que las superficies grabadas según la presente invención son considerablemente más lisas y más uniformes que las superficies grabadas con los reactivos de grabado selectivos de la técnica anterior utilizados para el mismo propósito general. Por lo tanto, el elemento (c) ilustra una característica importante e inesperada de los procedimientos según la presente invención.
El elemento (d) de la figura 3 ilustra cómo los óxidos, nitruros y/o otros materiales de la puerta en la estructura de puerta, no se graban con las composiciones utilizadas según la presente invención. Por lo tanto, en formas de realización de la presente invención, la estructura de puerta, comprendiendo los óxidos, nitruros y/o otros materiales de la puerta, funciona como una máscara y/o para definir las zonas que se grabarán en el procedimiento.
En una forma de realización, la presente invención se refiere además a un procedimiento de fabricación de un transistor semiconductor PMOS mejorado. Se graban las ranuras en una capa de silicio epitaxial. Las películas de fuente y drenador se depositan en las ranuras. Las películas de fuente y drenador se realizan con una aleación de silicio, germanio y boro incorporado durante la deposición. Al incorporar el boro durante la deposición, se puede obtener una concentración de dopante activo mayor que con las técnicas de implantación. La aleación se deposita epitáxicamente sobre la capa de silicio. De este modo, la aleación presenta un retículo con la misma estructura cristalina que la estructura cristalina del retículo de la capa de silicio. Sin embargo, debido a la incorporación de germanio sustituyendo algunos de los átomos de silicio, el retículo de la aleación presenta una separación superior que la separación del retículo de la capa de silicio. El espaciamiento más grande crea un esfuerzo en un canal del transistor entre las películas de fuente y drenador. El esfuerzo, junto con la resistividad reducida debido a la concentración superior de dopante activo, aumenta la IDSAT y la IDLIN del transistor. Un transistor NMOS se puede fabricar de un modo similar incorporando carbono en lugar de germanio como átomo de la aleación, creando de este modo un esfuerzo de tracción. La presente invención se describirá con respecto a la formación de un transistor PMOS. Un experto en la materia podrá apreciar que se puede fabricar un transistor NMOS de un modo similar, con la diferencia de que se invertirán los tipos de conductividad del dopado y espaciado reticular.
Según una forma de realización de la presente invención, debido a que una capa de aleación de silicio, que puede presentar una conductividad predeterminada obtenida por dopado seleccionado de la aleación de silicio, se hace crecer epitáxicamente adyacente a la región del canal, se provoca un esfuerzo en la región del canal y ello mejora en gran medida la movilidad de los portadores a través de la región de canal.
Por ejemplo, cuando el dispositivo semiconductor es un transistor MOS de canal p, la capa de aleación de silicio se realiza con una aleación de SiGe y se aplica un esfuerzo de compresión a partir de la capa de la aleación de SiGe en los dos lados de la región del canal a la región de canal a lo largo de una dirección de movimiento de los orificios. En una forma de realización en la que la capa de la aleación de SiGe se ha realizado en forma de Σ (forma de sigma), la parte extendida de la capa de la aleación de SiGe, la parte extendida de la capa cristalina mixta de SiGe genera un esfuerzo en el cristal de silicio en la región del canal. Como resultado de ello, se puede aplicar efectivamente el esfuerzo de compresión en la región del canal, lo que aumenta la movilidad de los portadores en la región del canal.
Por otro lado, cuando el dispositivo de semiconductor es un transistor MOS de canal n, la capa de aleación de silicio se realiza a partir de una aleación de SiC y se provoca un esfuerzo de estiramiento en la región del canal a lo largo de la dirección de movimiento de los electrones, lo que aumenta la movilidad de los electrones en la región del canal.
Las figuras 4A, 4B y 4C ilustran esquemáticamente los efectos anteriores. Las figuras 4A, 4B y 4C son vistas esquemáticas en sección transversal de las partes de un transistor naciente en un dispositivo semiconductor. Tal como se representa en la figura 4A se ha sometido el transistor naciente a un grabado anisótropo en la abertura definida por la estructura de la puerta representada en la figura 4A para formar un primer surco que presenta unas superficies sustancialmente planas (es decir, que no son el resultad del grabado selectivo de cualquier plano en particular del sustrato de silicio). El transistor naciente representado en la figura 4A a continuación se somete al grabado en húmedo selectivamente anisótropo del sustrato de silicio según una forma de realización de la presente invención para formar el dispositivo en la figura 4B. A continuación, el transistor naciente representado en la figura 4B se somete a la deposición epitaxial de una aleación de silicio en la abertura obtenida mediante el grabado húmedo selectivamente anisótropo para formar estructuras tales como una fuente y un drenador en el transistor naciente representado en la figura 4C. Tal como se ha descrito anteriormente, la deposición epitaxial de una aleación de silicio provoca un esfuerzo en la región del canal entre la fuente y el drenador, que se ilustra esquemáticamente mediante las líneas de trazos en la región del canal de la figura 4C.
Las figuras 5A, 5B, 5C y 5D representan esquemáticamente un procedimiento según una forma de realización de la presente invención. Las figuras 5A, 5B, 5C y 5D son vistas esquemáticas en sección transversal de partes de un dispositivo semiconductor naciente 10 que ilustra las etapas de un procedimiento de fabricación del dispositivo semiconductor 10, comprendiendo los procedimientos de grabado de una capa de silicio y de tanto el grabado una capa de silicio como la deposición de una e aleación de silicio en el surco resultante del grabado, según unas formas de realización de la presente invención.
La figura 5A, representa esquemáticamente los elementos de una estructura de la puerta 12 dispuestos sobre un sustrato simple de silicio cristalino 14 en el dispositivo 10. El sustrato simple de silicio cristalino 14 presenta un plano cristalino (100) como plano principal. El dispositivo 10 comprende además una región de dispositivo 14A, que se define mediante las regiones de aislamiento de los elementos 16, que pueden ser, por ejemplo, estructuras de aislamiento de tipo STI. El dispositivo 10 comprende una región fuente 14S y una región drenador 14D. La estructura de la puerta 12 comprende una película aislante de la puerta 18 y un electrodo de la puerta 20, que se pueden realizar modelando una película de SiON y una película de silicio policristalino, que se han formado uniformemente sobre el sustrato de silicio 14, mediante diversos procedimientos conocidos. La estructura de la puerta 12 comprende, además, las películas aislantes de la pared lateral 22A y 22B. El dispositivo 10 comprende además una región de extensión de la fuente 14SE y una región de extensión del drenador 14DE. La región de extensión de la fuente 14SE y la región de extensión del drenador 14DE son de tipo p y se entran en contacto con las regiones de difusión de tipo p 11S y 11D, respectivamente, que constituyen una región de la fuente 11S y una región del drenador 11D del dispositivo 10, respectivamente. La región de extensión de la fuente 14SE y la región de extensión del drenador 14DE se han realizado, por ejemplo, incorporando boro u otras impurezas de tipo p, utilizando el electrodo de la puerta 20 como una máscara. Las características adicionales se pueden incorporar al dispositivo 10 tal como se conoce en la técnica. Por ejemplo, la estructura de la puerta 12 puede comprender las estructuras de aislamiento de la pared lateral primera y segunda (no representadas); el dispositivo 10 puede comprender características tales como regiones alveolares de la fuente y del drenador, capas de aislamiento adicionales, etc. (no representadas).
A continuación, en la etapa representada en la figura 5B, en el sustrato de silicio 14, una parte de la región de la fuente 11S y la región del drenador 11D en la región del dispositivo 14A, entre las películas aislantes de las paredes laterales 22A y 22B y las regiones aislantes de los elementos 16, se graba anisótropamente, por ejemplo, mediante grabado en seco, a una profundidad comprendida entre 10 y 60 nm, para formar los surcos iniciales 26A y 26B. Los surcos iniciales 26a y 26b se definen mediante la superficie lateral 14b, que es sustancialmente perpendicular al plano principal (100) del sustrato de silicio 14, y la superficie lateral 14c, que es sustancialmente paralela al plano principal (100) del sustrato de silicio 14.
A continuación, en la etapa representada en la figura 5C, se aplica un procedimiento según una forma de realización de la presente invención, para realizar el grabado selectivamente anisótropo del silicio en los planos (100) y (110), con respecto al plano (111), para formar unos surcos ampliados 26AE y 26BE. Según la presente invención, el grabado anisótropo selectivo graba los planos (110) y (100) a unas velocidades aproximadamente iguales y preferentemente con respecto al plano (111). Según una forma de realización de la presente invención, la capa de silicio 14 presenta sobre la misma una pluralidad de estructuras de puerta 12, que se disponen para crear aberturas que exponen la capa de silicio, tras haber grabado anisótropamente en los primeros surcos iniciales 26A, 26B, de la capa de silicio a través de las aberturas. La siguiente etapa principal del procedimiento comprende un grabado en húmedo selectivamente anisótropo de las superficies de silicio en los primeros surcos iniciales 26A, 26B. En esta forma de realización, el grabado en húmedo selectivamente anisótropo comprende exponer las superficies de silicio, por ejemplo, las superficies 14a y 14c, a una composición acuosa que comprende un hidróxido de onio cuaternario de trialquilo(inferior) aromático y una sal de fosfonio cuaternario de tetraalquilo asimétrica, según la presente invención. Como resultado de ello, el grabado en húmedo selectivo graba los planos (110) y (100) de la capa de silicio 14 y a unas velocidades aproximadamente iguales que son superiores a la velocidad de grabado del (es decir, preferentemente al) plano (111) para formar un surco ampliado que presenta unas paredes laterales 14d y 14f en el plano (111).
Tal como se representa en la figura 5C, en el transistor MOS del canal p del dispositivo 10, cada uno de los surcos ampliados 26AE y 26BE del sustrato de silicio 14 comprende la superficie inferior 14c, que es sustancialmente paralela al plano principal del sustrato de silicio 14, la superficie lateral 14d, que se forma a partir de la faceta en el plano de Si (111) formando un ángulo de aproximadamente 56° con respecto a la superficie inferior 14c, y se extiende hacia el interior, y una superficie lateral 14f realizada a partir de una faceta en un plano de Si (111) formando una ángulo de aproximadamente 124° con respecto a la superficie inferior 14c. La superficie lateral 14f se extiende hacia el interior desde la superficie del sustrato de silicio 14, que es asimismo la interfaz entre el sustrato de silicio 14 y las películas aislantes de la pared lateral 22A y 22B. La superficie lateral 14d y la superficie lateral 14f se intersectan en un punto 14g, adoptando de este modo una forma de cuña encarada hacia el interior, hacia la región de canal, tal como se representa en la figura 5C.
Según la presente invención, el grabado selectivo obtenido mediante las composiciones descritas en la presente memoria proporciona un grabado rápido y controlado del silicio, permitiendo de ese modo adoptar con facilidad de la forma de cuña representada en la figura 5C. Aunque en el pasado se ha realizado un grabado similar (pero utilizando una composición química de grabado muy distinta) para obtener unas formas similares, los procedimientos conocidos han tenido menos éxito y ha resultado más difícil de obtener el perfil pretendido, la presente invención permite obtener tanto la selectividad del plano pretendida como unas superficies grabadas muy lisas.
En una forma de realización, la presente invención comprende además las deposición epitaxial de una aleación de silicio en por lo menos una parte de los surcos ampliados 26AE y 26BE. En una forma de realización, la aleación de silicio es una aleación de silicio-germanio (SiGe) y, en otra forma de realización, la aleación de silicio es una aleación de silicio-carbono (SiC). La aleación de silicio se puede dopar apropiadamente, tanto mediante la deposición simultánea de un dopante o mediante la implantación posterior de un dopante, tal como se conoce en la técnica y que no se describirá en la presente memoria en aras de la brevedad. El surco en forma de cuña, cuando se llena, proporciona una estructura que presenta una forma a la que se puede hacer referencia como forma de sigma.
Por ejemplo, en una forma de realización, tal como se representa en la figura 5D, la capas de cristal mixto de SiGe de tipo p 28A y 28B se hacen crecer epitáxicamente en los surcos ampliados agrandados 26AE y 26BE para que llenen los surcos ampliados 26AE y 26BE. Tal como se conoce en la técnica y como se ha descrito brevemente anteriormente, debido al crecimiento epitaxial y al parámetro reticular distinto, superior, del cristal de SiGe en comparación con el cristal de Si puro, se aplica una fuerza de compresión a las estructuras adyacentes a las capas de cristal mixto de SiGe 28A y 28B. De un modo similar a la representación de la figura 2, en la figura 5D la tensión resultante en la región del canal se representa esquemáticamente mediante las líneas de trazos en la región del canal.
En las capas de cristal mixto de SiGe 28A y 28B, se forma un punto interior 14g de la cuña, que es la línea de intersección entre la superficie lateral 14d y la superficie lateral 14f, en una posición interior con respecto a la superficie exterior de la segundas películas aislantes de la pared lateral 24A o 24B, y las capas de cristal mixto de SiGe 28A y 28B se encuentran en la proximidad de la región del canal justo debajo del electrodo de la puerta 20. Por lo tanto, la región de canal entre las capas de cristal mixto de SiGe 28A y 28B es más pequeña que en la técnica anterior en la que la fuente y el drenador presentan unas paredes más verticales alineadas con la estructura de la puerta 12. La región de canal más pequeña, junto con el esfuerzo resultante de la aleación de silicio obtenida por crecimiento epitaxial, mejora la movilidad de las cargas que se desplazan de la fuente al drenador, tanto si la región del canal es de tipo n como de tipo p (con la aleación de silicio apropiada).
Debido a la forma de cuña del surco ampliado 26A y 26B, y para la forma de Σ de las capas de cristal mixto de SiGe 28A y 28B, se puede provocar un esfuerzo de compresión más fuerte en la región del canal que en los transistores MOS de canal p de la técnica anterior que presentan un perfil de la pared lateral estándar. De este modo, se puede aumentar la movilidad del orificio y mejorar la capacidad de dirigir la corriente del transistor MOS de canal p del dispositivo 10.
En una forma de realización con un dopaje opuesto y en la que la aleación de silicio aplicada epitáxicamente para llenar el surco ampliado en forma de cuña 26A y 26B es SiC, se obtiene un esfuerzo de tracción. Tal como se conoce en la técnica y como se ha descrito brevemente anteriormente, debido al crecimiento epitaxial y al parámetro reticular distinto, inferior, del cristal de SiC en comparación con el cristal de Si puro, se aplica un esfuerzo de tracción a las estructuras adyacentes a las capas de cristal mixto de SiC 28A y 28B, cuando la aleación de silicio es SiC. El esfuerzo de tracción provoca una mayor movilidad de los electrones, lo que mejora la capacidad de dirigir la corriente de los transistores MOS de canal n correspondientes.
Siguiendo las etapas del procedimiento descritas anteriormente con respecto a las figuras 5A a 5D, se puede procesar adicionalmente el dispositivo semiconductor 10 según los procedimientos habituales conocidos en la técnica.
Cabe indicar que, en toda la memoria y las reivindicaciones, se pueden combinar los límites numéricos de los intervalos y proporciones descritos, y se consideran incluidos todos los valores intermedios. De este modo, por ejemplo, donde se dan a conocer específicamente los intervalos de 1 a 100 y de 10 a 50, se considera que los intervalos de 1 a 10, de 1 a 50, de 10 a 100 y de 50 a 100 se encuentran comprendidos en el alcance de la presente descripción.

Claims (15)

  1. REIVINDICACIONES
    1. Procedimiento para grabar una capa de silicio dispuesta sobre un sustrato, que comprende:
    grabar anisótropamente un primer surco en la capa de silicio; realizar un grabado en húmedo selectivamente anisótropo del silicio en el primer surco, comprendiendo el grabado en húmedo exponer las superficies de silicio a una composición acuosa que comprende:
    un hidróxido de onio cuaternario con contenido aromático, y una sal de fosfonio cuaternario de tetraalquilo asimétrica; en el que el grabado en húmedo graba los planos (110) y (100) de la capa de silicio con aproximadamente unas velocidades iguales y preferentemente con respecto al plano (111) para formar un surco ampliado que presenta una pared lateral en el plano (111).
  2. 2. Procedimiento para introducir un esfuerzo en una capa de silicio, que comprende:
    proporcionar una capa de silicio dispuesta sobre un sustrato, presentando la capa de silicio una pluralidad de características espaciadoras dispuestas sobre la misma para crear aberturas en la capa de silicio; a través de las aberturas, grabar anisótropamente un primer surco en la capa de silicio; realizar un grabado en húmedo selectivamente anisótropo del silicio en el primer surco, comprendiendo el grabado en húmedo exponer las superficies de silicio a una composición acuosa que comprende:
    un hidróxido de onio cuaternario de trialquilo(inferior) aromático, y una sal de fosfonio cuaternario de tetraalquilo asimétrica; en el que el grabado en húmedo graba los planos (110) y
    (100) de la capa de silicio con aproximadamente unos velocidades iguales y preferentemente con respecto al plano
    (111) para formar un surco ampliado que presenta unas paredes laterales en el plano (111); y depositar epitáxicamente una aleación de silicio sobre una superficie de silicio en por lo menos una parte del surco ampliado.
  3. 3.
    Procedimiento según la reivindicación 2, en el que la aleación de silicio introduce el esfuerzo en por lo menos una parte de la capa de silicio.
  4. 4.
    Procedimiento según cualquiera de las reivindicaciones 2 o 3, en el que la aleación de silicio comprende siliciogermanio o silicio-carbono.
  5. 5.
    Procedimiento según la reivindicación 1, en el que la capa de silicio presenta sobre la misma una pluralidad de estructuras dispuestas para crear aberturas que expongan la capa de silicio, y se realiza el grabado anisótropo mediante las aberturas.
  6. 6.
    Procedimiento según cualquiera de las reivindicaciones 2 o 5, en el que el grabado en húmedo selectivamente anisótropo rebaja parcialmente cada una de la pluralidad de estructuras y el surco ampliado comprende dos paredes laterales en el plano (111).
  7. 7.
    Procedimiento según cualquiera de las reivindicaciones anteriores, en el que el hidróxido de onio cuaternario con contenido aromático comprende un amonio o un fosfonio o una combinación de los mismos.
  8. 8.
    Procedimiento según cualquiera de las reivindicaciones anteriores, en el que el hidróxido de onio cuaternario con contenido aromático comprende independientemente, además del grupo aromático, tres grupos con un número de átomos de carbono comprendido entre 1 y aproximadamente 4.
  9. 9.
    Procedimiento según cualquiera de las reivindicaciones anteriores, en el que en el hidróxido de onio cuaternario de trialquilo(inferior) aromático, el grupo aromático es un grupo bencilo o un grupo fenilo y cada alquilo inferior es independientemente metilo o etilo.
  10. 10.
    Procedimiento según cualquiera de las reivindicaciones anteriores, en el que la sal de fosfonio cuaternario de tetraalquilo asimétrica comprende un grupo alquilo que presenta entre aproximadamente ocho y aproximadamente 18 átomos de carbono y comprende además uno o más grupos alquilo inferiores que contienen de independientemente entre 1 y aproximadamente 4 átomos de carbono.
  11. 11.
    Procedimiento según cualquiera de las reivindicaciones anteriores, en el que el hidróxido de onio cuaternario se encuentra presente en una concentración comprendida entre aproximadamente el 0,1% en peso y aproximadamente el 20% en peso y la sal de fosfonio cuaternario se encuentra presente en una concentración comprendida entre aproximadamente el 0,1% en peso y aproximadamente el 20% en peso.
  12. 12.
    Procedimiento según cualquiera de las reivindicaciones anteriores, en el que la composición acuosa comprende además un glicol, un alcohol, un éter de glicol o una combinación de cualquiera de dos o más de los mismos.
    18
  13. 13. Procedimiento según la reivindicación 12, en el que el glicol, el alcohol y/o el éter de glicol se encuentran 5 presentes en una concentración de hasta aproximadamente el 5% en peso.
  14. 14. Procedimiento según cualquiera de las reivindicaciones anteriores, en el que el surco ampliado comprende superficies de silicio expuestas que presentan una rugosidad Ra comprendida entre aproximadamente 0,340 nm y aproximadamente 0,450 nm, cuando se determina con el microscopio de fuerza atómica (AFM).
    10
  15. 15. Procedimiento según cualquiera de las reivindicaciones anteriores, en el que el grabado anisótropo es un grabado en seco.
    19
ES10769128.9T 2009-10-30 2010-10-15 Procedimiento de grabado selectivo de silicio Active ES2489141T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/609,692 US7994062B2 (en) 2009-10-30 2009-10-30 Selective silicon etch process
US609692 2009-10-30
PCT/US2010/052856 WO2011053470A2 (en) 2009-10-30 2010-10-15 Selective silicon etch process

Publications (1)

Publication Number Publication Date
ES2489141T3 true ES2489141T3 (es) 2014-09-01

Family

ID=43799648

Family Applications (1)

Application Number Title Priority Date Filing Date
ES10769128.9T Active ES2489141T3 (es) 2009-10-30 2010-10-15 Procedimiento de grabado selectivo de silicio

Country Status (10)

Country Link
US (1) US7994062B2 (es)
EP (1) EP2494589B1 (es)
JP (1) JP5738304B2 (es)
KR (1) KR101324512B1 (es)
CN (1) CN102687248B (es)
ES (1) ES2489141T3 (es)
HK (1) HK1170063A1 (es)
SG (1) SG178564A1 (es)
TW (1) TWI427694B (es)
WO (1) WO2011053470A2 (es)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8455930B2 (en) * 2011-01-05 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Strained semiconductor device with facets
US8796788B2 (en) 2011-01-19 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with strained source/drain structures
KR101852342B1 (ko) * 2011-03-23 2018-04-27 삼성전자주식회사 반도체 소자 및 그의 제조방법
CN102810482B (zh) * 2011-06-02 2015-05-13 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
US8912568B2 (en) * 2011-06-20 2014-12-16 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN102881592B (zh) * 2011-07-15 2015-08-26 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
US9064808B2 (en) * 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US8609550B2 (en) 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US8741726B2 (en) * 2011-12-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reacted layer for improving thickness uniformity of strained structures
US20130175640A1 (en) * 2012-01-06 2013-07-11 Globalfoundries Inc. Stress enhanced mos transistor and methods for fabrication
US9299560B2 (en) * 2012-01-13 2016-03-29 Applied Materials, Inc. Methods for depositing group III-V layers on substrates
CN103367151B (zh) * 2012-03-30 2015-12-16 中国科学院微电子研究所 使源/漏区更接近沟道区的mos器件及其制作方法
US8841190B2 (en) 2012-03-30 2014-09-23 The Institute of Microelectronics Chinese Academy of Science MOS device for making the source/drain region closer to the channel region and method of manufacturing the same
CN103377932B (zh) * 2012-04-23 2015-09-09 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其制造方法
US8674447B2 (en) 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation
JP5960511B2 (ja) * 2012-06-01 2016-08-02 東京応化工業株式会社 シリコン異方性エッチング方法
KR101986534B1 (ko) 2012-06-04 2019-06-07 삼성전자주식회사 내장된 스트레인-유도 패턴을 갖는 반도체 소자 및 그 형성 방법
US9012310B2 (en) * 2012-06-11 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation of source and drain regions
KR101909204B1 (ko) 2012-06-25 2018-10-17 삼성전자 주식회사 내장된 스트레인-유도 패턴을 갖는 반도체 소자 및 그 형성 방법
CN103779218B (zh) * 2012-10-23 2017-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
DE102013105705B4 (de) * 2013-03-13 2020-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und dessen Herstellung
CN104752351B (zh) * 2013-12-30 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104779286B (zh) * 2014-01-10 2018-03-06 中芯国际集成电路制造(上海)有限公司 一种nmosfet器件及其制备方法
CN104835776B (zh) * 2014-02-08 2018-09-07 中芯国际集成电路制造(上海)有限公司 Tsv盲孔的制作方法
US9379214B2 (en) * 2014-02-14 2016-06-28 Semi Solutions Llc Reduced variation MOSFET using a drain-extension-last process
KR102265687B1 (ko) * 2014-07-25 2021-06-18 삼성전자주식회사 반도체 소자의 제조 방법
WO2016141376A1 (en) * 2015-03-05 2016-09-09 Massachusetts Institute Of Technology Systems, methods, and apparatus for concentrating photovoltaic cells
US9768325B2 (en) * 2015-06-04 2017-09-19 Globalfoundries Inc. Diodes and fabrication methods thereof
US20170141228A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor and manufacturing method thereof
US10400167B2 (en) * 2015-11-25 2019-09-03 Versum Materials Us, Llc Etching compositions and methods for using same
US10347764B2 (en) * 2017-06-30 2019-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with multi-layered source/drain regions having different dopant concentrations and manufacturing method thereof
TWI743252B (zh) 2017-06-30 2021-10-21 台灣積體電路製造股份有限公司 鰭狀場效電晶體裝置與其形成方法
US10879076B2 (en) * 2017-08-25 2020-12-29 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
US10934485B2 (en) 2017-08-25 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
CN109817713B (zh) * 2017-11-22 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
CN108946657B (zh) * 2018-06-27 2020-08-07 湖南天羿领航科技有限公司 Si(100)晶片上平直的Si{111}与Si{110}面交线的制备方法
KR102444014B1 (ko) * 2019-02-05 2022-09-15 가부시키가이샤 도쿠야마 실리콘 에칭액 및 상기 에칭액을 이용한 실리콘 디바이스의 제조방법
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
TWI762070B (zh) 2020-12-07 2022-04-21 力晶積成電子製造股份有限公司 半導體裝置及其製造方法
WO2023079908A1 (ja) * 2021-11-02 2023-05-11 三菱ケミカル株式会社 エッチング液、エッチング方法、半導体デバイスの製造方法及びゲートオールアラウンド型トランジスタの製造方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789090A (fr) * 1971-09-22 1973-01-15 Western Electric Co Procede et solution d'attaque de semi-conducteurs
GB1573206A (en) * 1975-11-26 1980-08-20 Tokyo Shibaura Electric Co Method of trating surfaces of intermediate products obtained in the manufacture of semiconductor devices
JPS5351970A (en) * 1976-10-21 1978-05-11 Toshiba Corp Manufacture for semiconductor substrate
FR2372904A1 (fr) * 1976-11-19 1978-06-30 Ibm Composition de decapage du silicium polycristallin contenant de l'hydroxyde de tetramethylammonium et procede d'application
US4929301A (en) * 1986-06-18 1990-05-29 International Business Machines Corporation Anisotropic etching method and etchant
US4781853A (en) * 1986-12-01 1988-11-01 Harris Corp. Method of enhancing silicon etching capability of alkali hydroxide through the addition of positive valence impurity ions
US4917781A (en) 1988-07-20 1990-04-17 Southwestern Analytical Chemicals, Inc. Process for preparing quaternary ammonium hydroxides
US4964919A (en) * 1988-12-27 1990-10-23 Nalco Chemical Company Cleaning of silicon wafers with an aqueous solution of KOH and a nitrogen-containing compound
US4996627A (en) * 1989-01-30 1991-02-26 Dresser Industries, Inc. High sensitivity miniature pressure transducer
US5071510A (en) * 1989-09-22 1991-12-10 Robert Bosch Gmbh Process for anisotropic etching of silicon plates
US5207866A (en) * 1991-01-17 1993-05-04 Motorola, Inc. Anisotropic single crystal silicon etching solution and method
JP3027030B2 (ja) 1991-06-19 2000-03-27 株式会社豊田中央研究所 シリコンの異方性エッチング液
JPH0763061B2 (ja) 1991-07-30 1995-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション 選ばれた触媒が加えられたエッチング剤を用いるシリコンの異方性エッチングの制御
US5259888A (en) * 1992-02-03 1993-11-09 Sachem, Inc. Process for cleaning quartz and silicon surfaces
US5431777A (en) * 1992-09-17 1995-07-11 International Business Machines Corporation Methods and compositions for the selective etching of silicon
US5286354A (en) 1992-11-30 1994-02-15 Sachem, Inc. Method for preparing organic and inorganic hydroxides and alkoxides by electrolysis
US5498293A (en) * 1994-06-23 1996-03-12 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
US5989353A (en) * 1996-10-11 1999-11-23 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
US5857885A (en) * 1996-11-04 1999-01-12 Laou; Philips Methods of forming field emission devices with self-aligned gate structure
AU7374198A (en) * 1997-05-08 1998-11-27 Nanosystems, Inc. Silicon etching process for making microchannel plates
US6551972B1 (en) * 1997-07-10 2003-04-22 Merck Patent Gesellschaft Solutions for cleaning silicon semiconductors or silicon oxides
JPH1184687A (ja) 1997-09-02 1999-03-26 Nagase Denshi Kagaku Kk レジスト剥離剤組成物及びその使用方法
US6403289B1 (en) * 1997-10-31 2002-06-11 Nippon Zeon Co., Ltd. Developer for photosensitive polyimide resin composition
DE19811878C2 (de) * 1998-03-18 2002-09-19 Siemens Solar Gmbh Verfahren und Ätzlösung zum naßchemischen pyramidalen Texturätzen von Siliziumoberflächen
US6268285B1 (en) * 1999-01-04 2001-07-31 Advanced Micro Devices, Inc. Method of removing plasma etch damage to pre-silicidized surfaces by wet silicon etch
US6458343B1 (en) * 1999-05-07 2002-10-01 Goldschmidt Chemical Corporation Quaternary compounds, compositions containing them, and uses thereof
JP4631152B2 (ja) 2000-03-16 2011-02-16 株式会社デンソー シリコン基板を用いた半導体装置の製造方法
DE10022649B4 (de) * 2000-04-28 2008-06-19 Qimonda Ag Polierflüssigkeit und Verfahren zur Strukturierung von Metalloxiden
US6787052B1 (en) * 2000-06-19 2004-09-07 Vladimir Vaganov Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers
JP3875867B2 (ja) * 2001-10-15 2007-01-31 新光電気工業株式会社 シリコン基板の穴形成方法
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US7094696B2 (en) * 2002-02-21 2006-08-22 Optical Etc Inc. Method for TMAH etching of CMOS integrated circuits
US6912081B2 (en) * 2002-03-12 2005-06-28 Lucent Technologies Inc. Optical micro-electromechanical systems (MEMS) devices and methods of making same
US6881622B2 (en) * 2002-05-30 2005-04-19 Taiwan Semiconductor Manufacturing Co., Ltd Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure
JP4368095B2 (ja) * 2002-08-21 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4266310B2 (ja) * 2003-01-31 2009-05-20 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. 感光性樹脂組成物および該組成物を用いた樹脂パターンの形成方法
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6927146B2 (en) * 2003-06-17 2005-08-09 Intel Corporation Chemical thinning of epitaxial silicon layer over buried oxide
US7012007B1 (en) * 2003-09-09 2006-03-14 Advanced Micro Device, Inc. Strained silicon MOSFET having improved thermal conductivity and method for its fabrication
US20050065050A1 (en) * 2003-09-23 2005-03-24 Starzynski John S. Selective silicon etch chemistries, methods of production and uses thereof
US7030632B2 (en) * 2003-10-14 2006-04-18 Micron Technology, Inc. Compliant contract structures, contactor cards and test system including same
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
CN101833251B (zh) * 2004-02-11 2013-11-13 安万托特性材料股份有限公司 含有卤素含氧酸、其盐及其衍生物的微电子清洗组合物及清洗方法
US7354863B2 (en) * 2004-03-19 2008-04-08 Micron Technology, Inc. Methods of selectively removing silicon
JP4375619B2 (ja) * 2004-05-26 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7776672B2 (en) * 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
US7306997B2 (en) * 2004-11-10 2007-12-11 Advanced Micro Devices, Inc. Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
JP4481181B2 (ja) * 2005-01-27 2010-06-16 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
US7429775B1 (en) * 2005-03-31 2008-09-30 Xilinx, Inc. Method of fabricating strain-silicon CMOS
KR20080023214A (ko) * 2005-04-08 2008-03-12 사켐,인코포레이티드 금속 질화물의 선택적인 습식 에칭
US7579617B2 (en) * 2005-06-22 2009-08-25 Fujitsu Microelectronics Limited Semiconductor device and production method thereof
JP4984665B2 (ja) * 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7494858B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Transistor with improved tip profile and method of manufacture thereof
JP4930375B2 (ja) * 2005-09-28 2012-05-16 富士通株式会社 半導体装置及びその製造方法
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
JP5145672B2 (ja) * 2006-02-27 2013-02-20 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2007115585A1 (en) * 2006-04-11 2007-10-18 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
KR100793241B1 (ko) * 2006-06-19 2008-01-10 삼성전자주식회사 실리콘 고분자 및 포토레지스트 제거용 조성물, 이를이용한 막 제거 방법 및 패턴 형성 방법
US7560758B2 (en) * 2006-06-29 2009-07-14 International Business Machines Corporation MOSFETs comprising source/drain recesses with slanted sidewall surfaces, and methods for fabricating the same
US7893493B2 (en) * 2006-07-10 2011-02-22 International Business Machines Corproation Stacking fault reduction in epitaxially grown silicon
JP5302551B2 (ja) * 2008-02-28 2013-10-02 林純薬工業株式会社 シリコン異方性エッチング液組成物
JP4854719B2 (ja) * 2008-09-12 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US7994062B2 (en) 2011-08-09
HK1170063A1 (en) 2013-02-15
SG178564A1 (en) 2012-04-27
EP2494589A2 (en) 2012-09-05
TW201133603A (en) 2011-10-01
JP5738304B2 (ja) 2015-06-24
TWI427694B (zh) 2014-02-21
WO2011053470A2 (en) 2011-05-05
JP2013509711A (ja) 2013-03-14
KR101324512B1 (ko) 2013-11-01
CN102687248B (zh) 2015-02-25
KR20120080635A (ko) 2012-07-17
US20110104875A1 (en) 2011-05-05
EP2494589B1 (en) 2014-06-04
CN102687248A (zh) 2012-09-19
WO2011053470A3 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
ES2489141T3 (es) Procedimiento de grabado selectivo de silicio
CN106653751B (zh) 半导体器件及其制造方法
CN106486375B (zh) 半导体结构的形成方法
US8372722B2 (en) Method for fabricating a semiconductor device
US20110207279A1 (en) Integrated method for forming high-k metal gate finfet devices
TWI668730B (zh) 用於源極/汲極工程的整合系統及方法
TW201823518A (zh) 濕蝕刻化學品
CN106486374B (zh) 半导体结构的形成方法
CN105514041B (zh) 晶体管的形成方法
CN106952818B (zh) 半导体结构的形成方法
US10147816B2 (en) Semiconductor structure and fabrication method thereof
CN105359260A (zh) 替代栅极流中的部分凹陷沟道核心晶体管
CN103137445B (zh) 形成Finfet掺杂鳍状物的方法
CN104752216B (zh) 晶体管的形成方法
US8226840B2 (en) Methods of removing silicon dioxide
CN108091662A (zh) 提高离子注入区的深宽比的制造方法
CN106571298A (zh) 半导体结构的形成方法
KR100908823B1 (ko) 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법
CN102655092B (zh) 晶体管的制备方法
TWI649454B (zh) 蝕刻液組成物及使用該蝕刻液組成物之蝕刻方法
CN104934325B (zh) 一种半导体器件的掺杂方法
CN108807278A (zh) 半导体器件与其制作方法
CN103811324B (zh) 鳍式场效应管的形成方法
CN106558498B (zh) 半导体结构及其形成方法
CN105374751B (zh) 半导体结构的形成方法