TWI762070B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI762070B
TWI762070B TW109143094A TW109143094A TWI762070B TW I762070 B TWI762070 B TW I762070B TW 109143094 A TW109143094 A TW 109143094A TW 109143094 A TW109143094 A TW 109143094A TW I762070 B TWI762070 B TW I762070B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
source
semiconductor device
epitaxial
Prior art date
Application number
TW109143094A
Other languages
English (en)
Other versions
TW202224192A (zh
Inventor
梁義忠
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW109143094A priority Critical patent/TWI762070B/zh
Priority to US17/147,476 priority patent/US11335808B1/en
Priority to US17/705,407 priority patent/US11575045B2/en
Application granted granted Critical
Publication of TWI762070B publication Critical patent/TWI762070B/zh
Publication of TW202224192A publication Critical patent/TW202224192A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一種半導體裝置，包括基底、閘極結構、源/汲極區、磊晶層以及間隙壁。基底具有上表面。閘極結構配置於上表面上。源/汲極區配置於閘極結構兩側部分嵌入基底中且具有位於基底內的尖端，其中源/汲極區的材料包括矽鍺。磊晶層配置於閘極結構與源/汲極區之間。間隙壁配置於閘極結構的兩側的磊晶層上。另提供一種半導體裝置的製造方法。

Description

半導體裝置及其製造方法
本發明是有關於一種裝置及其製造方法，且特別是有關於一種半導體裝置及其製造方法。
目前常會使用嵌入式矽鍺(Embedded SiGe,eSiGe)製程來形成半導體裝置中的源/汲極區，以增大通道區的壓縮應力(compressive stress)，增強電洞遷移率，進而可以提升操作速度。進一步而言，隨著技術不斷進展，對半導體裝置的性能表現的要求日益增加，因此如何進一步改善半導體裝置的源極區或汲極區(嵌入式矽鍺)的結構，以提升其性能表現實為一種挑戰。
本發明提供一種半導體裝置及其製造方法，可以提升其性能表現。
本發明的一種半導體裝置，包括基底、閘極結構、源/汲極區、磊晶層以及間隙壁。基底具有上表面。閘極結構配置於上 表面上。源/汲極區配置於閘極結構兩側部分嵌入基底中且具有位於基底內的尖端，其中源/汲極區的材料包括矽鍺。磊晶層配置於閘極結構與源/汲極區之間。間隙壁配置於閘極結構的兩側的磊晶層上。
在本發明的一實施例中，上述的源/汲極區的剖面形狀包括類鑽石形。
在本發明的一實施例中，上述的閘極結構包括閘介電層，閘介電層位於間隙壁的下方。
在本發明的一實施例中，上述的磊晶層的厚度大於閘介電層的厚度。
在本發明的一實施例中，上述的間隙壁與磊晶層直接接觸。
在本發明的一實施例中，上述的源/汲極區、閘極結構與間隙壁圍繞磊晶層。
在本發明的一實施例中，上述的閘極結構的側壁的第一部分被磊晶層覆蓋，閘極結構的側壁的第二部分被間隙壁覆蓋，且第一部分位於上表面與第二部分之間。
在本發明的一實施例中，上述的源/汲極區的頂面高於上表面。
在本發明的一實施例中，上述的源/汲極區貫穿磊晶層。
在本發明的一實施例中，上述的半導體裝置更包括隔離結構。隔離結構配置於基底內，其中相鄰於隔離結構並與隔離結 構直接接觸的源/汲極區具有刻面，刻面的頂端與磊晶層的頂面位於同一水平高度上。
本發明的一種半導體裝置的製造方法至少包括以下步驟。提供具有堆疊結構的基底。進行磊晶製程以於堆疊結構的兩側的基底上形成磊晶層。於堆疊結構的兩側形成凹陷，其中凹陷貫穿磊晶層延伸至基底中且具有位於基底內的尖端。形成源/汲極區於所述凹陷內，其中源/汲極區的材料包括矽鍺。形成間隙壁材料層於基底上。移除部分堆疊結構，以形成閘極結構。移除部分間隙壁材料層，以於磊晶層上形成間隙壁。
在本發明的一實施例中，上述的堆疊結構包括硬罩幕層，且形成凹陷的步驟更包括以下步驟。形成犠牲側壁材料層於堆疊結構的兩側的磊晶層上。藉由硬罩幕層與犠牲側壁材料層進行蝕刻製程，以移除部分磊晶層與部分基底。
在本發明的一實施例中，上述的犠牲側壁材料層為單層結構。
在本發明的一實施例中，上述的蝕刻製程的蝕刻劑沿著磊晶層與基底結晶面(111)的方向蝕刻。
在本發明的一實施例中，上述的凹陷的壁面與犠牲側壁材料層的側壁直接連接。
在本發明的一實施例中，上述的形成源/汲極區之後與形成間隙壁材料層之間更包括移除犠牲側壁材料層，以暴露出磊晶層。
在本發明的一實施例中，上述的基底內包括隔離結構，且進行磊晶製程時磊晶層不形成於隔離結構上。
在本發明的一實施例中，上述的隔離結構被相鄰的所述凹陷暴露出來。
在本發明的一實施例中，上述的基底為矽基底，以進行選擇性矽成長磊晶製程形成磊晶層。
在本發明的一實施例中，上述的凹陷的剖面形狀包括類鑽石形。
基於上述，本發明以具有尖端(tip)的嵌入式矽鍺作為源/汲極區，且於基底上表面與間隙壁之間導入了磊晶層，藉由磊晶層來提升製作源/汲極區時的整體高度，在此設計下可以有效縮短源/汲極區的尖端與通道區之間的距離，增強源/汲極區施加應力的效果，增加電洞遷移率，進而可以提升半導體裝置的性能表現。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
12:堆疊結構
12a、122a、130a、150a:頂面
100:半導體裝置
110:基底
110a:上表面
112:隔離結構
120:閘極結構
122:閘介電層
122b:底面
124:導體層
126:硬罩幕層
128:絕緣層
128s:側壁
130:磊晶層
130b:底面
140:犠牲側壁材料層
150、152、154:源/汲極區
150T、RT:尖端
152a:刻面
152T:頂端
160:蓋層
170、172、174:間隙壁材料層
180、182、184:間隙壁
AA:主動區
D:深度
P1:第一部分
P2:第二部分
R、R1、R2:凹陷
S:壁面
圖1A至圖1H是依據本發明一實施例的半導體裝置的部分製造方法的部分剖面示意圖。
本文所使用之方向用語(例如，上、下、右、左、前、後、頂部、底部)僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖1H是依據本發明一實施例的半導體裝置的部分製造方法的部分剖面示意圖。在本實施例中，半導體裝置100為PMOS裝置，且其製造方法可以包括以下步驟。
請參照圖1A，提供具有堆疊結構12的基底110。應當注意的是，在圖1A中，堆疊結構12的數量僅用於示例性的繪示(示意地繪示二個堆疊結構12)，於本發明中對於堆疊結構12的數量並不加以限制，可以依實際設計上的需求而定。
進一步而言，基底110具有上表面110a。在一些實施例中，基底110是矽基底，且上表面110a為基底110結晶面(100)，換句話說，上表面110a可以是實質上沿水平方向延伸的平面，但本發明不限於此，基底110可以是任何適宜用於後續磊晶(epitaxy)製程的半導體材料。
在一些實施例中，堆疊結構12為具有多個層配置於基底110上的結構。舉例而言，堆疊結構12包括依序堆疊於基底110上的閘介電層122、導體層124、硬罩幕層126以及覆蓋閘介電層122、導體層124、硬罩幕層(hard mask)126的側壁的絕緣層128。進一步而言，藉由閘介電層122與絕緣層128包覆導體層124的底面與側壁可以使導體層124與後續形成的其他導電元件之間具有較佳的電性隔離效果，但本發明不限於此。
此外，硬罩幕層126可以是依實際製程上的需求選擇性配置，舉例而言，當後續使用蝕刻製程形成凹陷R時可以配置硬罩幕層126作為蝕刻罩幕，換句話說，若後續不使用蝕刻製程形成凹陷R時則可以省略硬罩幕層126。
在一些實施例中，閘介電層122的材料包括氧化矽；導體層124的材料包括摻雜的多晶矽、非摻雜的多晶矽、或前述之組合；硬罩幕層126的材料可包含氧化矽、氮化矽、氮氧化矽、或前述之組合；而絕緣層128的材料包括氧化矽或氮化矽，且閘介電層122、導體層124、硬罩幕層126以及絕緣層128可以用沉積製程所形成，但本發明不限於此。
此外，在未繪示的實施例中，絕緣層128可以是氧化層/氮化層/氧化層(oxide/nitride/oxide,ONO)所構成的複合層，例如由氧化矽/氮化矽/氧化矽所構成的複合層。
在一些實施例中，半導體裝置100更包括配置於基底110內的隔離結構112，其中隔離結構112將基底110內的主動區AA 區分出來。隔離結構112例如為淺溝槽隔離(shallow trench isolation,STI)結構，但本發明不限於此。
請參照圖1B，進行磊晶製程以於堆疊結構12的兩側的基底110上形成磊晶層130，以藉由磊晶層130來提升後續製作源/汲極區150時的整體高度。在一些實施例中，基底110是矽基底，以進行選擇性矽成長磊晶製程形成磊晶層130，在此方式下磊晶層130為僅形成於基底110的上表面110a的矽磊晶層，但本發明不限於此。
在一些實施例中，磊晶層130的厚度大於閘介電層122的厚度，換句話說，磊晶層130的頂面130a高於閘介電層122的頂面122a，因此磊晶層130覆蓋至導體層124兩側的絕緣層128，但本發明不限於此。
在一些實施例中，閘介電層122的底面122b、磊晶層130的底面130b以及基底110的上表面110a實質上共平面，換句話說，閘介電層122與磊晶層130直接接觸於基底110，但本發明不限於此。
在一些實施例中，由於隔離結構112的材料與基底110的材料具有差異，因此進行磊晶製程時磊晶層130不形成於隔離結構112上，換句話說，磊晶層130於基底110上的正投影與隔離結構112不重疊，但本發明不限於此。
請參照圖1C，形成磊晶層130之後，可以選擇性地於堆疊結構12的兩側的磊晶層130上形成犠牲側壁材料層140。進一 步而言，由於已經藉由磊晶層130來提升製作後續源/汲極150區時的整體高度，因此導入磊晶層130可以減少犠牲側壁材料層140的層數使用且減少蝕刻製程的次數，進而可以降低製造成本。舉例而言，犠牲側壁材料層140為單層結構，換句話說，由於僅使用一層犠牲側壁材料層140，非兩層以上的犠牲側壁材料層，因此可以減少犠牲側壁材料層140的層數使用且減少蝕刻製程的次數，進而可以降低製造成本，但本發明不限於此。
在一些實施例中，犠牲側壁材料層140是藉由適宜的方法所形成的氮化物(如氮化矽)，但本發明不限於此。
在一些實施例中，磊晶層130覆蓋絕緣層128的側壁128s的一部分，犠牲側壁材料層140覆蓋絕緣層128的側壁128s的另一部分，但本發明不限於此。
在一些實施例中，犠牲側壁材料層140由堆疊結構12的頂面12a沿著絕緣層128的側壁128s朝基底110方向延伸至直到與磊晶層130直接接觸。另一方面，犠牲側壁材料層140僅覆蓋部分磊晶層130，而暴露出另一部分磊晶層130的待蝕刻部分，但本發明不限於此。
請參照圖1D，於堆疊結構12的兩側形成凹陷R，其中凹陷R貫穿磊晶層130延伸至基底110中且具有位於基底110內的尖端RT，以用於後續形成具有尖端150T的源/汲極(source/drain,S/D)區150，因此凹陷R的輪廓會對應後續形成的源/汲極區150的輪廓。
在一些實施例中，凹陷R藉由硬罩幕層126與犠牲側壁材料層140進行蝕刻製程，以移除部分磊晶層130與部分基底110所形成，但本發明不限於此。此外，可以藉由調整蝕刻製程的參數形成剖面形狀包括類鑽石形(或稱為Sigma形)的凹陷R，其中具尖端RT可為類鑽石形(或稱為Sigma形)的尖端部分，但本發明不限於此，凹陷R可以是其他適宜具有尖端的形狀。應說明的是，前述類鑽石形(或稱為Sigma形)可以為本領域技術人員所熟知的剖面形狀，於此不再贅述。
在一些實施例中，蝕刻製程的蝕刻劑沿著磊晶層130與基底110結晶面(111)的方向蝕刻，因此凹陷R會於磊晶層130與基底110上形成一連續傾斜斜面，換句話說，前述連續斜面與上表面110a會具有夾角，但本發明不限於此。
在一些實施例中，凹陷R包括相鄰於隔離結構112的凹陷R1與不相鄰於隔離結構112的凹陷R2，其中隔離結構112被相鄰的凹陷R1暴露出來。此外，由於隔離結構112與基底110具有材料上的差異，因此相鄰於隔離結構112的凹陷R1的剖面形狀會不同於其他不相鄰於隔離結構112的凹陷R2的剖面形狀，如圖1D中所示，但本發明不限於此。
在一些實施例中，凹陷R的壁面S與犠牲側壁材料層140的側壁140s直接連接，換句話說，犠牲側壁材料層140的側壁140s延伸至凹陷R的壁面S，但本發明不限於此。
在一些實施例中，形成凹陷R之後，磊晶層130位於犠 牲側壁材料層140與基底110之間，且被定義於犠牲側壁材料層140的下方，但本發明不限於此。
請參照圖1E，於凹陷R內形成源/汲極區150，以使源/汲極區150部分嵌入基底110中且具有尖端150T，其中源/汲極區150的材料包括矽鍺，因此本實施例可以是以具有尖端150T的嵌入式矽鍺作為源/汲極區150。
進一步而言，由於尖端150T相對於基底110的上表面110a的深度D會影響源/汲極區150(嵌入式矽鍺)施加應力的效果，進而會影響半導體裝置100的性能表現，因此，在本實施例中，藉由磊晶層130來提升製作源/汲極150區時的整體高度，在此設計下可以有效縮短源/汲極區150的尖端150T與通道區(未繪示)之間的距離，增強源/汲極區施加應力的效果，增加電洞遷移率，進而可以提升半導體裝置100的性能表現。舉例而言，當尖端150T相對於基底110的上表面110a的深度D至少小於20奈米時，源/汲極區150(嵌入式矽鍺)可以具有較佳的施加應力的效果，進而會使半導體裝置100具有較佳的性能表現，但本發明不限於此。
在一些實施例中，磊晶層130的厚度會影響尖端150T到通道區的距離，舉例而言，磊晶層130的厚度介於20奈米至25奈米之間可以具有較佳的施加應力的效果，進而會使半導體裝置100具有較佳的性能表現，但本發明不限於此。
在一些實施例中，源/汲極區150包括形成於凹陷R1中 的源/汲極區152以及形成於凹陷R2中的源/汲極區154，其中相鄰於隔離結構112並與隔離結構112直接接觸的的源/汲極區152具有刻面(facet)152a，刻面152a的頂端152T與磊晶層130的頂面130a位於同一水平高度上。進一步而言，藉由磊晶層130的配置也可以改變源/汲極區150上的刻面152a輪廓，進而可以降低後續形成於源/汲極區150上的導電件(如接觸窗)(未繪示)的接觸電阻，但本發明不限於此。
在一些實施例中，藉由磊晶製程將矽鍺填滿凹陷R，以使源/汲極區150的頂面150a實質上與磊晶層130的頂面130a實質上共平面，但本發明不限於此。
在一些實施例中，源/汲極區150的頂面150a高於上表面110a，換句話說，源/汲極區150的頂面150a被抬升至上表面110a上，但本發明不限於此。
在一些實施例中，源/汲極區150貫穿磊晶層130，但本發明不限於此。
此外，半導體裝置100可以更包括蓋層160，其中蓋層160的材料例如是矽，但本發明不限於此，在未繪示的實施例中，視實際設計上的需求半導體裝置也可以不包括蓋層。
請參照圖1F，形成蓋層160以後，可以移除犠牲側壁材料層140，以暴露出磊晶層130。進一步而言，犠牲側壁材料層140例如是藉由蝕刻製程所移除，但本發明不限於此。
請參照圖1G，於基底110上形成間隙壁材料層170，其 中間隙壁材料層170可以包括間隙壁材料層172與間隙壁材料層174，而間隙壁材料層172可以作為緩衝層(buffer layer)，但本發明不限於此，在未繪示的實施例中可以選擇不形成間隙壁材料層172。
在一些實施例中，可以是先全面地形成於基底110上緩衝材料(未繪示)，接著，藉由圖案化製程行程如圖1G所示的間隙壁材料層172，但本發明不限於此。
在一些實施例中，間隙壁材料層172的材料與間隙壁材料層174的材料不同，舉例而言，間隙壁材料層172的材料包括氧化矽，而間隙壁材料層174的材料包括氮化矽，且藉由沉積製程所形成，但本發明不限於此。
請參照圖1H，移除部分堆疊結構12，以形成閘極結構120，且移除部分間隙壁材料層170，以於磊晶層130上形成間隙壁180(包括間隙壁182、184)。進一步而言，閘極結構120配置於上表面110a上，源/汲極區150配置於閘極結構120兩側，部分嵌入基底110中，且具有位於基底110內的尖端150T，其中源/汲極區150的材料包括矽鍺，磊晶層130配置於閘極結構120與源/汲極區150之間，且間隙壁180配置於閘極結構120的兩側的磊晶層130上。
因此，在本實施例中，以具有尖端150T的嵌入式矽鍺作為源/汲極區150，且於基底110上表面110a與間隙壁180之間導入了磊晶層130，藉由磊晶層130來提升製作源/汲極150區時的 整體高度，在此設計下可以有效縮短源/汲極區150的尖端150T與通道區之間的距離，增強源/汲極區150施加應力的效果，增加電洞遷移率，進而可以提升半導體裝置100的性能表現。
在一些實施例中，移除部分堆疊結構12例如是移除硬罩幕層126與部分絕緣層128，因此閘極結構120包括閘介電層122、導體層124以及剩餘的絕緣層128，如圖1H所示，但本發明不限於此。
在一些實施例中，藉由蝕刻製程移除部分堆疊結構12與部分間隙壁材料層170，但本發明不限於此。
在一些實施例中，閘介電層122位於間隙壁180的下方，但本發明不限於此。
在一些實施例中，間隙壁180與磊晶層130直接接觸，但本發明不限於此。
在一些實施例中，源/汲極區150、閘極結構120與間隙壁180圍繞磊晶層130，但本發明不限於此。
在一些實施例中，閘極結構120的側壁的第一部分P1被磊晶層130覆蓋，閘極結構120的側壁的第二部分P2被間隙壁180覆蓋，且第一部分P1位於上表面110a與第二部分P2之間，但本發明不限於此。
綜上所述，本發明以具有尖端的嵌入式矽鍺作為源/汲極區，且於基底上表面與間隙壁之間導入了磊晶層，藉由磊晶層來提升製作源/汲極區時的整體高度，在此設計下可以有效縮短源/ 汲極區的尖端與通道區之間的距離，增強源/汲極區施加應力的效果，增加電洞遷移率，進而可以提升半導體裝置的性能表現。此外，藉由前述磊晶層的配置可以減少犠牲側壁材料層的層數使用且減少蝕刻製程的次數，進而可以降低製造成本。另一方面，藉由前述磊晶層的配置可以改變源/汲極區上的刻面輪廓(facet profile)，進而可以降低後續形成於源/汲極區上的導電件(如接觸窗)的接觸電阻。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:半導體裝置
110:基底
110a:上表面
112:隔離結構
120:閘極結構
122:閘介電層
124:導體層
128:絕緣層
130:磊晶層
150、152、154:源/汲極區
150T:尖端
152a:刻面
160:蓋層
180、182、184:間隙壁
AA:主動區
P1:第一部分
P2:第二部分

Claims (11)

  1. 一種半導體裝置，包括： 基底，具有上表面； 閘極結構，配置於所述上表面上； 源/汲極區，配置於所述閘極結構兩側，部分嵌入所述基底中，且具有位於所述基底內的尖端，其中所述源/汲極區的材料包括矽鍺； 磊晶層，配置於所述閘極結構與所述源/汲極區之間；以及 間隙壁，配置於所述閘極結構的兩側的所述磊晶層上。
  2. 如請求項1所述的半導體裝置，其中所述源/汲極區的剖面形狀包括類鑽石形。
  3. 如請求項1所述的半導體裝置，其中所述閘極結構包括閘介電層，所述閘介電層位於所述間隙壁的下方。
  4. 如請求項1所述的半導體裝置，其中所述閘極結構的側壁的第一部分被所述磊晶層覆蓋，所述閘極結構的側壁的第二部分被所述間隙壁覆蓋，且所述第一部分位於所述上表面與所述第二部分之間。
  5. 如請求項1所述的半導體裝置，更包括隔離結構，所述隔離結構配置於所述基底內，其中相鄰於所述隔離結構並與所述隔離結構直接接觸的所述源/汲極區具有刻面，所述刻面的頂端與所述磊晶層的頂面位於同一水平高度上。
  6. 一種半導體裝置的製造方法，包括： 提供具有堆疊結構的基底； 進行磊晶製程以於所述堆疊結構的兩側的所述基底上形成磊晶層； 於所述堆疊結構的兩側形成凹陷，其中所述凹陷貫穿所述磊晶層延伸至所述基底中且具有位於所述基底內的尖端； 形成源/汲極區於所述凹陷內，其中所述源/汲極區的材料包括矽鍺； 形成間隙壁材料層於所述基底上； 移除部分所述堆疊結構，以形成閘極結構；以及 移除部分所述間隙壁材料層，以於所述磊晶層上形成間隙壁。
  7. 如請求項6所述的半導體裝置的製造方法，其中所述堆疊結構包括硬罩幕層，且形成所述凹陷的步驟更包括： 形成犠牲側壁材料層於所述堆疊結構的兩側的所述磊晶層上；以及 藉由所述硬罩幕層與所述犠牲側壁材料層進行蝕刻製程，以移除部分所述磊晶層與部分所述基底。
  8. 如請求項7所述的半導體裝置的製造方法，其中所述蝕刻製程的蝕刻劑沿著所述磊晶層與所述基底結晶面(111)的方向蝕刻。
  9. 如請求項6所述的半導體裝置的製造方法，其中所述基底內包括隔離結構，且進行所述磊晶製程時所述磊晶層不形成於所述隔離結構上。
  10. 如請求項6所述的半導體裝置的製造方法，其中所述基底為矽基底，以進行選擇性矽成長磊晶製程形成所述磊晶層。
  11. 如請求項6所述的半導體裝置的製造方法，其中所述凹陷的剖面形狀包括類鑽石形。
TW109143094A 2020-12-07 2020-12-07 半導體裝置及其製造方法 TWI762070B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109143094A TWI762070B (zh) 2020-12-07 2020-12-07 半導體裝置及其製造方法
US17/147,476 US11335808B1 (en) 2020-12-07 2021-01-13 Semiconductor device and manufacturing method thereof
US17/705,407 US11575045B2 (en) 2020-12-07 2022-03-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109143094A TWI762070B (zh) 2020-12-07 2020-12-07 半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TWI762070B true TWI762070B (zh) 2022-04-21
TW202224192A TW202224192A (zh) 2022-06-16

Family

ID=81589050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109143094A TWI762070B (zh) 2020-12-07 2020-12-07 半導體裝置及其製造方法

Country Status (2)

Country Link
US (2) US11335808B1 (zh)
TW (1) TWI762070B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762070B (zh) * 2020-12-07 2022-04-21 力晶積成電子製造股份有限公司 半導體裝置及其製造方法
TWI836813B (zh) * 2022-12-26 2024-03-21 鴻海精密工業股份有限公司 半導體裝置及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201612985A (en) * 2014-09-19 2016-04-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor device structure and method for forming the same
TW201712767A (zh) * 2015-09-23 2017-04-01 聯華電子股份有限公司 半導體元件及其製作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750338B2 (en) * 2006-12-05 2010-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-SiGe epitaxy for MOS devices
US7994062B2 (en) 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
US8497180B2 (en) 2011-08-05 2013-07-30 Globalfoundries Inc. Transistor with boot shaped source/drain regions
US8674447B2 (en) 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation
TWI762070B (zh) * 2020-12-07 2022-04-21 力晶積成電子製造股份有限公司 半導體裝置及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201612985A (en) * 2014-09-19 2016-04-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor device structure and method for forming the same
TW201712767A (zh) * 2015-09-23 2017-04-01 聯華電子股份有限公司 半導體元件及其製作方法

Also Published As

Publication number Publication date
US20220216337A1 (en) 2022-07-07
TW202224192A (zh) 2022-06-16
US11575045B2 (en) 2023-02-07
US11335808B1 (en) 2022-05-17
US20220181488A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
US20220344211A1 (en) Selective removal of semiconductor fins
KR101802715B1 (ko) 반도체 디바이스의 제조 방법
US7172933B2 (en) Recessed polysilicon gate structure for a strained silicon MOSFET device
TWI620317B (zh) 場效電晶體之具有基腳之閘極結構
US20170025537A1 (en) Method of Forming a FinFET Having an Oxide Region in the Source/Drain Region
US9935179B2 (en) Method for making semiconductor device with filled gate line end recesses
US10192746B1 (en) STI inner spacer to mitigate SDB loading
US20170338327A1 (en) Semiconductor device and manufacturing method thereof
EP3312876A1 (en) Finfet device and fabrication method thereof
US20130020640A1 (en) Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same
JP2016532296A (ja) 改善されたＳｉＧｅファセットによる改善されたシリサイド形成
US9595597B1 (en) Semiconductor device including dual spacer and uniform epitaxial buffer interface of embedded SiGe source/drain
TWI762070B (zh) 半導體裝置及其製造方法
CN107564859B (zh) 半导体装置及其制造方法
KR102509925B1 (ko) 반도체 소자의 제조 방법
WO2014063380A1 (zh) Mosfet的制造方法
TWI728966B (zh) 半導體元件及其製作方法
CN106409748B (zh) 半导体元件及其制作方法
KR100518525B1 (ko) 기생커패시턴스를 줄일 수 있는 전계효과 트랜지스터 및 그 제조방법
CN110718548A (zh) 半导体器件
CN113838934A (zh) 半导体结构及其形成方法
KR20100088854A (ko) 반도체 장치 및 그의 제조 방법
CN107275399B (zh) 半导体元件及其制作方法
KR20200120816A (ko) 반도체 소자 및 그 제조방법
JP2011014750A (ja) 半導体装置及びその製造方法