JP2018531803A - 簡略化されたmemsデバイスの製造プロセス - Google Patents

簡略化されたmemsデバイスの製造プロセス Download PDF

Info

Publication number
JP2018531803A
JP2018531803A JP2018516484A JP2018516484A JP2018531803A JP 2018531803 A JP2018531803 A JP 2018531803A JP 2018516484 A JP2018516484 A JP 2018516484A JP 2018516484 A JP2018516484 A JP 2018516484A JP 2018531803 A JP2018531803 A JP 2018531803A
Authority
JP
Japan
Prior art keywords
substrate wafer
mems device
mems
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018516484A
Other languages
English (en)
Other versions
JP7079728B2 (ja
Inventor
グティエレス,ローマン
タン,トニー
リウ,シャオレイ
エヌジー,マシュー
ワン,グイキン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MEMS Drive Inc
Original Assignee
MEMS Drive Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMS Drive Inc filed Critical MEMS Drive Inc
Publication of JP2018531803A publication Critical patent/JP2018531803A/ja
Application granted granted Critical
Publication of JP7079728B2 publication Critical patent/JP7079728B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468Releasing structures
    • B81C1/00476Releasing structures removing a sacrificial layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015Cantilevers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468Releasing structures
    • B81C1/00484Processes for releasing structures not provided for in group B81C1/00476
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005Bulk micromachining
    • B81C1/00515Bulk micromachining techniques not provided for in B81C1/00507
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619Forming high aspect ratio structures having deep steep walls
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00Subject matter not provided for in other groups of this subclass
    • B81C99/0075Manufacture of substrate-free structures
    • B81C99/0095Aspects relating to the manufacture of substrate-free structures, not covered by groups B81C99/008 - B81C99/009
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/03Microengines and actuators
    • B81B2201/033Comb drives
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/05Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/056Releasing structures at the end of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Micromachines (AREA)

Abstract

安価で軽量なMEMSデバイスを製造可能とする簡易化されたMEMSデバイスの製造方法及びMEMSデバイスを提供する。方法は、MEMSデバイスに複数の穴又は他の特徴をエッチングし、その後に下方のウエハをエッチング分離し、このエッチングプロセスの後、前記MEMSデバイスが所望の厚みになり、個々のダイが分離され、追加のウエハ薄化ステップやダイのダイシングが不要になる。基板ウエハに複数のトレンチをエッチングして、それらをMEMSベース材料で埋めることにより、大きな力を持つ洗練された高さが高いMEMSデバイスを製造し得る。

Description

関連出願の相互参照
本出願は、参照によって全内容が本明細書に組み込まれている、2015年9月30日に出願された米国特許出願第14/872,094号、件名「簡略化されたMEMSデバイスの製造プロセス(Simplified MEMS Device Fabrication Process)」の利益を主張するものである。
本開示の技術は、全般的には半導体デバイスの製造に関し、特に、幾つかの実施形態が微小電気機械システム(MEMS)の製造に関する。
シリコンオンインシュレータ(SOI)ウエハは、20世紀末頃より、微小電気機械システム(MEMS)の製造において櫛ドライブデバイスに使用される定番技術である。SOIウエハは、2つのシリコン層の間に二酸化シリコン層が配置されている。二酸化シリコン(シリカ)は、絶縁体(インシュレータ)として、マイクロ電子デバイスにおける短チャネル効果を小さくする。
これにより、薄いデバイス層の単結晶シリコンから可動構造を製造することが可能になる。機械構造をリリースする為に、エッチングされたシリコン構造の側壁がパッシベートされる。ハンドルウエハシリコンに等方性エッチングを行うことにより、構造がアンダーエッチングされて、それらの端部がリリースされる。このプロセスにおいて、構造が可動になるか固定されたままになるかは、構造の幅によって決まる。構造又はフィンガの高さは通常薄い。これは、パッシベーション層に対する等方性エッチングの制限による。
本発明は、背景技術の課題を解決するためのものである。
本開示技術の様々な実施形態によれば、MEMSデバイスの製造方法が提供される。本プロセスは、表面マイクロマシニングによって達成可能な構造設計の柔軟さと、バルクマイクロマシニングの製造しやすさとを組み合わせたものである。開始ウエハは、SOIウエハ、キャビティSOIウエハ、又は通常のバルク基板ウエハであってよい。開始基板ウエハに深いトレンチがエッチングされ、このトレンチに絶縁体がコーティングされて作成されるベース絶縁層によって、下層の基板ウエハと、堆積されるMEMS材料の層とが分離される。絶縁体は、通常のパッシベート層と異なり、熱成長酸化物である為、長時間のエッチングに耐えることが可能である。MEMSデバイスは、材料薄層を指定のパターンで堆積させることにより、SOIウエハ又はcSOIウエハのウエハ又はデバイスウエハの上に構築される。(設計に応じた)全ての材料層の堆積後に、単一段階又は複数段階のエッチングプロセスにおいて、ウエハの指定の場所がエッチングされる。エッチングプロセスにより、基層の下のウエハ材料が除去されて、MEMSデバイスが下層の基板ウエハ又はハンドルウエハから分離される。様々な実施形態では、エッチングプロセスによって、犠牲材料層もエッチング除去されてよく、これによって、MEMSデバイス全体が基板ウエハから分離されるのと同時に、或いはエッチングプロセスの第2の段階と同時に、MEMS構造も解放又は「リリース」される。トレンチ及びエッチングプロセスの結果として、所望の厚さのMEMSデバイスが得られる為、ウエハ薄化の実施の必要性が低下する。更に、分離プロセスによって個々のMEMSデバイスダイが互いに分離されてよく、これによって別個のダイシング処置の必要性が低下する。実施形態によっては、MEMSデバイスの犠牲層をエッチング除去して構造(例えば、カンチレバーや櫛ドライブ)をリリースするように、異方性エッチングが設計されてよい。従って、複雑なMEMSデバイス製造が簡略化され、櫛フィンガを非常に深く製造して、より大きな力が得られるようにすることが可能である。
更に、本開示による様々な実施形態が、MEMSデバイスの構造特性の微調整の方法を対象とする。製造プロセスにおいて、MEMSデバイスの表面の指定された領域に穴をエッチングすることにより、様々な幾何学的形状の構造を有するMEMSグリッドを作成することが可能である。MEMSデバイスの構造特性の精密な制御を可能にするように、MEMSグリッドを構成する穴の配置、形状、サイズ、及び個数を設定することが可能である。
本開示技術の一実施形態によれば、MEMSデバイス製造の方法が提供される。本方法は、基板ウエハに複数の穴を異方性エッチングするステップと、複数の穴を通して基板ウエハを等方性エッチングして、MEMSデバイスを基板ウエハから分離するステップとを含む。
本開示技術の実施形態による特徴が例示的に示される、以下の詳細説明を添付図面と併せて参照することにより、本開示技術の別の特徴及び態様が明らかになるであろう。本概要は、本明細書に記載のいかなる実施形態の範囲も限定することを意図しておらず、それらは、本明細書に添付された特許請求の範囲によってのみ定義される。
1つ以上の様々な実施形態による、本明細書に開示の技術を、以下の図面を参照しながら詳細に説明する。各図面は、あくまで説明を目的として与えられており、本開示技術の典型的又は例示的な実施形態を示しているに過ぎない。これらの図面は、本開示技術に対する読み手の理解を促進する為に与えられており、本開示技術の広さ、範囲、又は適用可能性を限定するものと見なされるべきではない。なお、明確さ及び説明しやすさの為に、これらの図面は必ずしも縮尺が正確ではない。
これらの図面は、包括的であること、又は本明細書を開示された形態に厳密に限定することを意図されていない。当然のことながら、本発明は修正又は改変されて実施されてよく、本開示技術は、特許請求の範囲及びその等価物によってのみ限定される。
本開示によるMEMSデバイスの製造方法の一例のフロー図である。 図2A乃至図2Cは、本開示による製造方法の一例のトレンチエッチングプロセスの一例を示す図である。 図3A乃至図3Cは、本開示による製造方法の一例の、トレンチを埋める方法の一例を示す図である。 図4A乃至図4Cは、本開示による製造方法の一例の絶縁層パターニングプロセスの一例を示す図である。 図5A乃至図5Bは、本開示による製造方法の一例の堆積及びパターニングのプロセスの一例を示す図である。 図6A乃至図6Cは、本開示による製造方法の一例の分離プロセスの一例を示す図である。 図7Aは、本開示に従って製造されるMEMSデバイスの一例の一部分の上面図である。図7Bは、図7Aの上面図の断面図である。 本開示による境界トレンチのエッチング例を示す図である。 図9A乃至図9Bは、本開示によるトレンチの様々な深さを作成するプロセスの一例を示す図である。 図10A乃至図10Cは、本開示による、基板ウエハからの分離後のMEMSデバイスを固定する機構の一例を示す図である。 図11A乃至図11Bは、本開示による、基板ウエハからの分離後のMEMSデバイスを固定する機構の別の例を示す図である。 本開示によるMEMSグリッドの一例を示す図である。 本開示によるMEMSグリッドの別の例を示す図である。 本開示によるMEMSグリッドの別の例を示す図である。 本開示によるMEMSグリッドの別の例を示す図である。 本開示によるMEMSグリッドの別の例を示す図である。 本開示によるMEMSグリッドの別の例を示す図である。 本開示によるMEMSグリッドの別の例を示す図である。 本開示による、MEMSアクチュエータにおいて実施される、穴に関して複数の形状を組み合わせたMEMSグリッドの一例を示す図である。 本開示によるMEMSグリッドパターンの一例を上から見下ろした図である。 本開示による、下層基板ウエハからのMEMSデバイスの分離後のMEMSグリッドパターンの一例の、別の上から見下ろした図である。 本開示による、複数の配線層を有するMEMSデバイスの一例の断面図である。 本開示によるMEMSデバイスにおいて複数の配線層を作成する方法の一例のフロー図である。
本明細書に開示の技術の実施形態は、MEMSデバイスの製造装置及び製造方法に関する。特に、本明細書に開示の技術の様々な実施形態は、MEMSデバイスの構成及び製造プロセスに関する。後で詳述するように、本開示による装置及び方法は、MEMSデバイスの製造に関連するコストを低減し、取り扱い及び処理による損傷を最小限に抑え、MEMSデバイスの軽量化をもたらし、MEMSデバイスの構造特性の微調整を可能にする。
MEMSデバイスは、従来SOIウエハを使用して製造されている。SOIウエハは、MEMS製造者に製造技術の柔軟さをもたらしている。SOIウエハは、基板をエッチングすることによって構造が作成されるバルクマイクロマシニングの品質及び製造上の利点と、基板の上に材料薄層を堆積させることによって構造が作成される表面マイクロマシニングの特徴である櫛構造及び面内操作とを組み合わせている。MEMS製造者は、最上部シリコン層をエッチングして構造を作成することが可能であり、埋め込まれた絶縁層を犠牲層として利用して櫛及び櫛状構造をリリースすることが可能である。別の状況では、MEMS製造者は、絶縁層を電気的絶縁体として使用して、MEMSデバイスの両面をエッチングすることが可能である。
SOIウエハを使用することにより、MEMS製造者は、MEMS製造の幾つかのパラメータを制御することが可能になる。SOIウエハを構成する前述の各層は、最上層及び最下層のエッチング、及び/又はウエハの薄化による膜厚の精密な制御を可能にする。更に、各シリコン層は、製造プロセス中に十二分な支持を行うことによってMEMSデバイスの反りを制限し、一方、二酸化シリコンの絶縁層は、MEMSデバイスの「リリース」を容易にする、材料の埋め込み犠牲層として有利に働く。更に、絶縁層は、MEMSデバイスの抵抗率を更に制御する。
MEMS設計者は、絶縁層を犠牲層として使用することが可能であり、これは、MEMS構造(例えば、カンチレバー)を「リリース」する為に製造後にエッチング除去される。(埋め込まれた)絶縁層はナチュラルエッチングストップとしても働く。つまり、製造者は、最上層が特定の厚さであるSOIウエハを選択することが可能である。更に、絶縁層は最上層と最下層との間を電気的に絶縁する。
SOIウエハにとっては、キャビティの有無にかかわらず、ウエハ薄化は必要なプロセスである。最も一般的なウエハ薄化方法が2つあり、それらは従来の研削(薄化)と化学機械平坦化(CMP)である。従来の薄化は、研削ホイールを利用してシリコンウエハから材料を除去する。研削ホイールは、所望の厚さが得られるまで、ウエハに当てられる。CMPは、研磨化学スラリー及び研磨パッドを利用する。化学スラリーはウエハを侵食し、研磨パッドは、余分な材料を除去して、平坦且つ平滑な表面を残す。
(ほとんどの半導体製造と同様に)単一ウエハ上で複数のMEMSデバイスが製造される為、これらのデバイスを互いに分離する必要がある。従来のダイ準備では、けがいて割ること、ダイシングソーによる機械的な切断、又はレーザ切断によるウェット手順又はドライ手順を用いることが可能である。しかしながら、ダイ準備は、MEMSデバイスの剥落や擦傷を引き起こすおそれがあり、デバイスに振動負荷がかかる可能性がある。更に、ダイ準備及びウエハ薄化のプロセスは、それぞれが、製造プロセスの間も更なるウエハ処理を必要とし、これによって、処理を誤る可能性が高まる。
本開示による製造プロセスは、従来のMEMS製造プロセスのこれらの欠点及び他の欠点を克服する。
図1は、本開示によるMEMSデバイスの製造プロセスの一例100のフロー図である。図2A〜6Cは、説明を分かりやすくする為に図1と併せて参照する。
110で、基板ウエハにトレンチがエッチングされる。基板ウエハは、バルクウエハ、SOIウエハ、又はcSOIウエハであってよい。トレンチ(これは製造が完了すると埋められる)は、MEMSデバイスの構造支持を行う。更に、トレンチは、様々な実施形態において、電気配線の為の電気接点を提供しうる。
図2A、2B、及び2Cは、110で使用可能な基板にトレンチをエッチングする方法の一例を示す。図2Aに示されるように、フォトレジスト材料層(レジスト)220が基板ウエハ210上に堆積される。様々な実施形態では、基板ウエハ210は、半導体材料のバルクウエハ、SOIウエハ、又はcSOIウエハであってよい。半導体材料の非限定的な例を幾つか挙げると、シリコン、ガリウム砒素、ゲルマニウム、窒化ガリウムなどがある。当業者であれば明らかであるように、基板ウエハ210は、半導体やMEMSの製造における基板に適する任意の材料であってよい。基板ウエハ210の表面に、リソグラフィックレジスト層220が堆積される。トレンチが所望の場所にエッチングされるように、マスクが使用されて、レジスト220が所望のパターンで塗布される。製造中に、基板ウエハ210のうちの、レジスト220で保護されていない部分が除去される。
実施形態によっては、トレンチをエッチングする前に、レジスト220の下に保護材料層(図示せず)が塗布されてよい。様々な実施形態では、保護材料は酸化シリコン又は窒化シリコンであってよい。様々な実施形態では、保護材料はハードマスクであってよい。様々な実施形態では、保護材料は、基板ウエハ210のうちの、レジスト220で保護されている部分の保護を支援する為に、エッチング速度が極端に遅い材料であってよい。様々な実施形態では、保護層は、使用されるエッチング化合物のエッチング速度に不具合がある場合にこれに対応する為に使用されてよい。保護層は、図3に関して後述する絶縁層の塗布と同様に、基板ウエハに塗布されてよい。
レジスト220が塗布された後、図2Bに示されるように、トレンチ230が基板ウエハ210にエッチングされる。様々な実施形態では、基板材料210をエッチング除去する為にドライエッチング技術が用いられてよい。実施形態によっては、トレンチ230を作成する為に、スパッタリングエッチングが用いられてよい。様々な実施形態では、深反応性イオンエッチング(DRIE)プロセスが用いられてよい。DRIEによって、深い貫入、急峻な側壁が形成され、高いアスペクト比が達成される。又、実施形態によっては、別のドライエッチング法が用いられてよく、例えば、反応性イオンエッチング(RIE)が用いられてよい。様々な実施形態では、トレンチ230をエッチングする為に、異方性ウェットエッチングプロセスが用いられてよい。トレンチ230がエッチングされた後に、図2Cに示されるように、レジスト220が基板ウエハ210から除去される。
同様のトレンチエッチングが、バルクシリコンウエハでの「懸垂トレンチ分離」にも使用されてきた。懸垂トレンチ分離は、SOIウエハ技術で可能な分離と同様の分離を達成する為に、バルクシリコンウエハ内に分離領域を作成する技術である。以前から行われているように、シリコンウエハにトレンチがエッチングされ、その後、トレンチは絶縁材料(例えば、窒化シリコン)で埋められる。トレンチは、バルクシリコンウエハに直接エッチングされたMEMS構造同士を水平方向に分離する為に利用される。
しかしながら、このようにトレンチを使用することにより、ダイ準備が不要になる。上述のように、一般には複数のMEMSデバイスが同じシリコンウエハ上に作成される。上述の懸垂トレンチ分離法であっても、MEMSデバイスでは実際のシリコンウエハが利用される為に、ダイ準備は必要である。シリコンウエハが適切に選択されていない場合は更に、寸法を適正にするために、ウエハ薄化を実施することが必要になることもある。更に、作成されたMEMSデバイスはシリコンウエハ材料を含み、分離トレンチは、シリコンウエハにエッチングされたMEMS構造同士を水平方向に分離するだけである。本開示技術による製造プロセスでは、下層のシリコンウエハと無関係のMEMSデバイスを作成し、トレンチはMEMS構造自体を表す。本開示によるMEMSデバイスの製造には、懸垂トレンチ分離は不要であり不適切である。
図1の例示的フロー図に戻ると、基板ウエハにトレンチがエッチングされた後に、120で、基板ウエハに絶縁層が塗布される。絶縁層は、MEMSデバイスを作成する為にこれから堆積される材料の薄膜から基板ウエハを機械的且つ電気的に分離する為に使用される。絶縁層には、上述の多くの利点がある。絶縁層は、MEMSデバイスを含む、これから堆積される層を下層の基板ウエハから分離する境界として働く。これは、上述の懸垂トレンチ分離法と異なる。懸垂トレンチ分離法は、基板ウエハにエッチングされたMEMS構造同士を分離するだけである。後で分かるように、絶縁層は更に、結果として得られるMEMSデバイスを下層の基板ウエハから分離するプロセスを支援する。
様々な実施形態では、絶縁層は、110で生成されたトレンチの内壁を含む、基板ウエハの露出した表面を全て覆う。このようにして、後で堆積される材料の薄膜のほとんどが基板ウエハと接触する。又、実施形態によっては、絶縁層は、基板ウエハの表面を全て覆うわけではない場合がある。
実施形態によっては、絶縁層を基板ウエハ上で、酸化又は窒化によって成長させてよい。例えば、基板ウエハがシリコンウエハであったならば、酸化によって、一般には熱酸化物と呼ばれる二酸化シリコン層が基板ウエハ上に形成されるであろう。熱酸化物は、基板ウエハのシリコンの一部と置き換わる。場合によっては、熱酸化物に置き換えられるシリコン層は、熱酸化物の深さの46%にもなる可能性がある。
又、実施形態によっては、絶縁層は、堆積法によって基板ウエハ上に堆積されてよい。堆積法の非限定的な例を幾つか挙げると、原子層堆積法、低圧化学気相堆積法(LPCVD)、プラズマ促進化学気相堆積法(PECVD)、エピタキシ、スパッタリング、パルスレーザ堆積法(PLD)などがある。
図1の例示的フロー図に戻ると、130でトレンチが埋められる。トレンチを埋めることにより、MEMSデバイスの構造支持が行われる。トレンチ230を埋めるプロセスの一例を、図3A及び3Bに示す。図3Bに示されるように、MEMSベース材料330が基板ウエハ210上に堆積される。120に関して上述したように堆積された絶縁層は、図3Aでは絶縁体320として示されている。MEMSベース材料330は、機械的強度が高くなければならない。MEMSベース材料330の非限定的な例として、特にポリシリコン、ゲルマニウム、アルミニウム、チタン、合金などがある。様々な実施形態では、MEMSベース材料330は導電材料であってよい。
実施形態によっては、MEMSベース材料330は、材料の電気的特性を調整する為にドープされてよい。様々な実施形態では、MEMSベース材料330は、LPCVD、PECVD、エピタキシ、スパッタリング、PLD、原子層堆積法、陰極アーク物理気相堆積法(アークPVD)、熱蒸発、又は他の任意の適切な堆積法によって堆積されてよい。
様々な実施形態では、トレンチを埋めるプロセスの後に、MEMSベース材料330の表面が滑らかでない場合がある。この不均一は、後の層堆積に悪影響を及ぼす可能性があり、MEMSデバイスの表面の不均一の原因になる可能性がある。そこで、実施形態によっては、図3Cに示されるように、表面が滑らかになるように、平坦化によってMEMSベース材料330が除去されてよい。実施形態によっては、平坦化は、ブランケットエッチング法によって実施されてよい。様々な実施形態では、平坦化は、RIE、CMP、又はこれらの組み合わせによって実施されてよい。実施形態によっては、トレンチ230の境界の内側に含まれない全てのMEMSベース材料330が平坦化によって除去されてよく、この場合、トレンチの最上部の境界ではトレンチ開口部が絶縁体320と面一になる。
図1に戻ると、140で、基板ウエハに第2の絶縁層が塗布される。第2の絶縁層の塗布方法は、120に関して上述した第1の絶縁層の塗布と同様であってよい。
後でより明らかになるが、様々な実施形態では、基板ウエハの表面のうちの露出部分をそのままにしておくことが有利であろう。従って、実施形態によっては、第2の絶縁層は、110でトレンチを作成する為に行われたパターニングと同様にパターニングされてよい。図4A、4B、及び4Cは、パターニングプロセスの一例を示す。図4Aに示されるように、第2の絶縁層420が基板ウエハ210に塗布される。第2の絶縁層420は、130でトレンチを埋めるために使用されたMEMSベース材料330を覆う。実施形態によっては、第2の絶縁層420は、120で塗布された材料と同じ材料であってよい。又、実施形態によっては、第2の絶縁層420は、別のタイプの絶縁材料であってよい。図4Bに示されるように、第2の絶縁層420の上にレジスト440が堆積される。レジスト440が堆積されるパターンは、トレンチを作成する為に110で使用されたパターンと異なってよい。実施形態によっては、第2の絶縁層420のパターンは、トレンチに使用されたパターンとほぼ同じであってよい。様々な実施形態では、第2の絶縁層420に使用されるパターンは、トレンチを作成する為に110で使用されたパターンによって保護されている部分の一部又は全てを露出させてよい。図4Bに示された例では、レジスト440は、内側の3つのトレンチの間と第5のトレンチの上に堆積された第2の絶縁層420を保護するようにパターニングされ、それら以外の第2の絶縁層420を露出したままにする。
図4Cは、エッチングプロセスの結果を示す。図示されたように、レジスト440で覆われていない部分の第2の絶縁層420が除去される。実施形態によっては、エッチングプロセスは、領域450に見られるように、露出部分から第1の絶縁層320及び第2の絶縁層420の両方を除去して、基板ウエハ210の表面を露出させるように設計されてよい。このように、絶縁層は、後述する180のエッチングプロセスに干渉しない。
図1のフロー図に戻ると、150で、基板ウエハ上に第1の導電層が堆積されてよい。表面マイクロマシニングによって製造されるMEMSデバイスは、システム全体をマイクロスケールパッケージ内に実現するように設計された別個の複数の構成要素を作成する為に、互いに重なり合って堆積される複数の材料薄層を含む。アクチュエータなどのMEMSデバイスの場合は、異なる複数の導電材料層を有することにより、デバイスの、異なるアクチュエーション領域同士を分離することが可能になる。これらの薄膜は、幾つかの方法で堆積可能である。実施形態によっては、第1の導電層は、物理堆積法又は化学堆積法のいずれかで堆積されてよい。堆積法の非限定的な例を幾つか挙げると、物理気相堆積法(PVD)、陰極アーク堆積法(アークPVD)、電子ビームPVD(eビーム)、蒸発堆積法、スパッタリング、熱蒸発、低圧化学気相堆積法(LPCVD)、プラズマ促進CVD(PECVD)、エピタキシ、電気めっき、原子層堆積法などがある。
基板ウエハ210上に第1の導電膜530の堆積及びパターニングを行うプロセスの一例を、図5A及び5Bに示す。図5Aに示されるように、基板ウエハ210の最上部に第1の導電膜530が堆積される。実施形態によっては、第1の導電材料530は、130でトレンチを埋めるために使用された材料と異なる材料であってよい。又、実施形態によっては、第1の導電層530とトレンチの材料は同じ材料であってよい。半導体デバイスでの使用に適する任意の導電材料が、第1の導電層530としての使用に適する。実施形態によっては、第1の導電層530は、ポリシリコン、ガリウム砒素、アルミニウム、タングステン、チタン、銅、亜鉛、鉛、スズ、ゲルマニウムなどの金属のうちの1つ以上を含んでよい。実施形態によっては、合金が使用されてよい。様々な実施形態では、第1の導電層530として使用される材料は、材料の電気的特性を調整する為にドープされてよい。
実施形態によっては、第1の導電層530は、半導体製造で使用される多層導電材料を含んでよい。そのような多層導電材料は、(基板とMEMS構造との間の表面付着力の作用の抑制を意図された)摩擦防止層として使用される下層と(導電層であることを意図された)最上層とを含む。多層導電材料の下層として使用される材料の非限定的な例として、特にチタン、ニッケル、クロム、窒化チタンなどがある。多層導電材料の最上層として使用される材料の非限定的な例として、特にアルミニウム、金、銅などがある。様々な実施形態では、下層材料は、「スパイク」を防ぐ安定性に基づいて選択されてよく、スパイクがあると、導電材料が基板材料に浸透して短絡を引き起こす。
第1の導電膜530は、MEMSデバイス内に別個の複数の構成要素が作成されるようにパターニングされてよい。このパターニングプロセスは、110及び140に関して上述したパターニングプロセスと同様であってよい。レジストパターンが図示されていないが、図5Aと図5Bとを比較すると、利用されているレジストパターンが分かる。実施形態によっては、第1の導電膜530は、140で第2の絶縁層が除去されたのと同じ部分から除去されてよい。
図5Bに示されたパターン例では、第1の導電層530が3つの内側トレンチをつないでいることが示されている。更に、第1の導電膜530のストリップ540が、図5Bの右側のトレンチの最上部に位置するが、このトレンチからは電気的に隔離されている。実施形態によっては、絶縁層420及び第1の導電膜530を適切にパターニングして別個の複数の電気配線を作成することにより、MEMSデバイスの全構成要素間の機械的接続を維持しながら、所望の経路間を電気的に分離することが可能である。
第1の導電膜530の堆積及びパターニングのプロセスを、図5A〜Bに示されたプロセス例に関して説明してきたが、MEMSデバイスの部分間の相互接続を作成する別のプロセスが利用されてもよい。様々な実施形態では、配線工程(BEOL)を利用して第1の導電膜530が形成されてよい。
図1のフロー図に戻ると、160で第1の導電層及び基板ウエハに第3の絶縁層が塗布される。第3の絶縁層は、上述の他の絶縁層と同様にパターニングされてよい。第3の絶縁層を使用して、第1の導電層をその後の導電層から更に分離することが可能であり、或いは、異なる複数の層の間の電気接続の為の領域を設けることが可能である。
第3の絶縁層が塗布された後に、170で基板ウエハ上に第2の導電膜が堆積されてよい。図5A、5B、5C、及び150に関して行われた説明と同じ説明が、第2の導電膜の堆積にも当てはまる。
3つ以上の導電層が必要なMEMSデバイスの場合は、MEMSデバイスに必要な全ての層が基板ウエハ上に堆積されるまで、この製造プロセス例の140〜170を繰り返してよい。このプロセスは、MEMS設計者のニーズに合うように拡大縮小が可能である。
MEMSデバイスの構築後に、180でデバイスを基板ウエハから分離してよい。様々な実施形態では、180の分離プロセスは、2つのエッチングプロセス、即ち、異方性エッチングと等方性エッチングを含んでよい。分離プロセスの一例を、図6A、6B、6Cに示す。図6Aは、2つの導電層を製造する一例の結果を示す。160(図1)の第3の絶縁層620と、第2の導電膜640とが示されている。図示された例では、第2の導電膜640と第1の導電膜530は、機械的且つ電気的につながっているように示されている(それらの間に絶縁層620がない)。
図6Bに示されるように、第1の異方性エッチングが実施される。図示された例で分かるように、異方性エッチングは、このプロセス例の間に基板ウエハ210の表面が露出したままであった領域で行われる。このように、図6Bに示された方向性エッチングは、エッチング対象の材料が1つだけである為、さほど複雑でない状態で完了することが可能である。この異方性エッチングの結果として、MEMSデバイスに複数の穴650が形成される。この結果として、デバイスから材料が除去されたことでMEMSデバイスの重量が減る。これらの穴の位置及び形状は「MEMSグリッド」を構成し、これをMEMS設計者が操作することによって、デバイス全体の所望の構造特性、或いは、MEMSの様々な構造及び面積の様々な構造特性を達成することが可能である。MEMSグリッドについては、後で図12〜19に関して詳述する。
図6Cは、分離プロセスの等方性エッチングを示す。等方性エッチングは、MEMSデバイス内に配置されたMEMSグリッドによって可能である。それらの穴があることにより、基板ウエハ210の各領域に等方性エッチング剤を効率よく投入することが可能であり、これによって、等方性エッチングプロセスの制御性が高まる。等方性エッチングの間に、第1の絶縁層320とつながっていた基板ウエハ210材料がエッチング除去されて、MEMSデバイスが基板ウエハ210から分離される。実施形態によっては、基板ウエハ210の一部660がとどまることにより、MEMSデバイスの構造支持を強化することが可能である。
様々な実施形態では、分離プロセスは、単一エッチング、例えば、適切なアスペクト比の等方性エッチング又は異方性エッチングにより実施されてよい。そのような実施形態では、MEMSデバイスは、基板ウエハから分離されるとともに、必要に応じて、埋められたトレンチの間の余分の材料がエッチング除去される。
実施形態によっては、等方性エッチングによって、MEMSデバイスが基板ウエハから分離されると同時に、MEMS製造の「リリース」部分が実施されてもよい。表面マイクロマシニングのMEMS製造では、製造プロセスの間、可動構造(例えば、カンチレバー)が犠牲材料層によって支持される。犠牲層は、典型的には絶縁層である。可動域を有する為には、犠牲層をエッチング除去することにより、構造をリリースして動くようにしなければならない。従来のMEMS製造では、リリースするステップは、ウエハの薄化及びダイシングのプロセスの後に実施しなければならない。実施形態によっては、リリースするステップは、図1の180で分離プロセスの異方性エッチングにより実施されてよい。MEMS構造に影響を及ぼすことなく犠牲層が除去されるように、異方性エッチングが適切なアスペクト比で構成されてよい。そのような実施形態では、MEMSデバイスは、基板ウエハから分離されるだけでなく、「リリース」される。様々な実施形態では、リリースするステップは、図1の180で分離プロセスの等方性エッチングにより実施されてよい。様々な実施形態では、リリースするステップは、図1の180で分離プロセスの両部分のそれぞれによって実施されてよい。従って、本開示の実施形態により、MEMSデバイスはウエハから分離されれば使用可能になる為、基板ウエハから直接ピックアンドプレースマシンを使用することが可能になる。
図7Aは、本開示に従って製造されるMEMSデバイスの一例の一部分の上面図を示す。図7Aに示されるように、図1の110で基板ウエハにエッチングされるトレンチの形状は様々であってよい。実施形態によっては、トレンチ710は、領域720を取り巻く、正方形、円形、又は他の形状の溝であってよい。実施形態によっては、領域720は、図1のプロセス例の分離プロセス180の間にエッチング除去された基板ウエハの露出表面であり、結果として穴740が形成されている。実施形態によっては、トレンチ730はスロットであってよい。様々な実施形態では、スロット730は直線状、曲線状、又は他の何らかの形状であってよい。
図7Bは、図7Aの上面図の断面図である。図7Bに見られるように、領域750に含まれる導電層及び絶縁層は、スロットトレンチ730の最上部に位置する。実施形態によっては、スロットトレンチ730は、構造支持を強化する為に使用されてよい。実施形態によっては、スロットトレンチ730は、MEMSデバイスの電気的に分離された2つの部分をつなぐ為に利用されてよい。
実施形態によっては、等方性エッチングは、後のウエハ薄化処理が全く不要な、所望の厚さのMEMSデバイスが結果として得られるように設計可能である。従って、所望の厚さを達成する為に追加のウエハ薄化ステップを実施することが不要になることで製造は簡略化される。更に、180の分離プロセスでは、MEMSデバイスが基板ウエハから分離されるだけでなくてよく、個々のMEMSダイを互いに分離することも行われてよい。そのような実施形態では、異方性エッチングプロセスは、図8に示されるように、基板ウエハをMEMSデバイスの寸法程度にエッチングするように構成されてよい。このように、異方性エッチングの結果として、MEMSデバイス810と基板ウエハ820との間に境界開口部830が形成され、これによって、MEMSデバイスは、下方の基板ウエハ820から分離されるだけでなく、側方も分離される。従って、MEMSデバイスのダイが基板ウエハから完全に分離される為、更なるダイ準備ステップは不要である。
トレンチは、形状が様々であってよいだけでなく、サイズも様々であってよい。トレンチを広げることによって、より深いエッチングが可能である。図9A及び9Bは、この手法を示す。様々な実施形態では、図9Aに示されるように、トレンチ902、904は、トレンチ906、908より幅が広い。エッチングプロセスでは、トレンチ902、904は、トレンチ906、908より深くないと、トレンチ906、908と同等のアスペクト比にならない。従って、この深さの結果として、図9Bに示されるように、突起部910、912が形成される。実施形態によっては、突起部910、912は、MEMSデバイスがデバイスパッケージに含まれる場合に、MEMSデバイスと他の構成要素(例えば、回路基板)とを分離することに使用されてよい。そのような用途の非限定的な例として、2015年4月21日に出願された、同時係属中の米国特許出願第14/692,662号、件名「可動イメージセンサパッケージ(Moving Image Sensor Package)」において開示されている光学式手振れ補正(OIS)用可動イメージセンサパッケージのような可動イメージセンサパッケージにおいて、MEMSデバイスと回路基板とを分離することがあってよい。
MEMSデバイスは、基板ウエハから分離された後に、基板ウエハ上に落下したり、外に飛び出したりして、損傷する可能性がある。図10A及び10Bは、図1の180の分離プロセスの後にダイが飛び出さないようにする方法の一例を示す。図10Aに示されるように、1つ以上のストリップ1010がMEMSデバイス1020の上方に置かれている。分離が行われると、犠牲層(図示せず)がエッチング除去されて、1つ以上のストリップ1010は、図10Bに示されるように、基板ウエハ1030とつながったままで、MEMSデバイス1030と接触することなく、その上方に位置する。このようにして、MEMSデバイス1020の飛び出しが防がれ、損傷のおそれがなくなる。MEMSデバイス1020は、上方に動こうとすると、1つ以上のストリップ1010と接触し、これらがMEMSデバイス1020の、外への飛び出しを完全に防ぐ。1つ以上のストリップ1010は、MEMSデバイス1020の重要なMEMS構造に衝撃を与えないように、且つ、1つ以上のストリップ1010のストッパ機能による損傷を防ぐ為に、MEMSデバイス1020が動きうる距離が最小限になるように、配置されてよい。実施形態によっては、1つ以上のストリップ1010は、図1の140及び/又は160での堆積中に堆積されてよい。実施形態によっては、1つ以上のストリップ1010は、第1又は第2の導電膜と同じ材料で作られてよい。様々な実施形態では、MEMSデバイス1020の一部が飛び出すことがないように、1つ以上のストリップ1010がMEMSデバイス1020の各コーナーに位置してよい。又、実施形態によっては、ストリップ1010は、MEMSデバイス1020の全てのコーナーより少ないコーナーに堆積されてよい。ストリップは又、両側が強固に取り付けられて、MEMSデバイスがピックアップされたときに特別設計の切り欠き部分が折れて取れてよい。
様々な実施形態では、1つ以上のストリップ1010は、MEMSデバイス1020が基板ウエハ1030上に落下するのを防ぐように構成されてよい。図10Cに示されるように、1つ以上のストリップ1010は、MEMSデバイス1020上に堆積されてよく、1つ以上のストリップ1010の端部と基板ウエハ1030との間に犠牲層が置かれてよい。分離後に、犠牲層がエッチング除去されて、1つ以上のストリップ1010が基板ウエハ1030から分離される。MEMSデバイス1020が落下しようとすると、1つ以上のストリップ1010が基板ウエハ1030と接触して、MEMSデバイス1020が基板ウエハ1030の下層部分の上に落下するのを防ぐ。様々な実施形態では、図10B及び10Cに示された1つ以上のストリップ1010の組み合わせが用いられてよい。
図11A〜Bは、MEMSデバイスが基板ウエハから分離された後に基板ウエハ上に落下しないようにする機構の別の例を示す。図11に示されるように、MEMSデバイス1120の上に1つ以上のタブ1110が堆積される。分離後に、MEMSデバイス1120が落下すると、1つ以上のタブ1110が基板ウエハ1130の一部分の上に載り、MEMSデバイス1120が下層の基板ウエハの上に落下するのを防ぐ。図11Bは、図11Aの構成例の断面図である。実施形態によっては、1つ以上のタブ1110は、図1のプロセス例の140及び/又は160の間に堆積されてよい。実施形態によっては、1つ以上のタブ1110は、第1又は第2の導電膜と同じ材料で作られてよい。
上述のように、本開示によるMEMSデバイスの表面は、特定のパターンを呈する。本明細書では、このパターンをMEMSグリッドと呼ぶ。本開示による、MEMSグリッドを有するMEMSデバイスは、完成したMEMSデバイスに残っている材料が少ない為、その分軽量である。SOIウエハ又は懸垂トレンチ分離法を用いるプロセスのような従来のプロセスでは、下層基板ウエハの一部がMEMS構造内に保持される為、その材料の分だけ重量が重くなる。
しかしながら、本開示によるMEMSグリッドは、支持の為に存在する材料が少なくなる為に、結果として構造的保全性に悪影響を及ぼすおそれがある。しかしながら、本願発明者らが発見したところでは、MEMSグリッドのパラメータ(例えば、トレンチを規定する為に使用される1つ以上の形状や、トレンチの並び)を操作することにより、MEMSデバイスの構造特性を微調整することが可能である。MEMSグリッドのパラメータを調節することにより、必要な構造特性及び機械特性を犠牲にすることなく、軽量のMEMSデバイスを製造することが可能であり、場合によっては、これまでは可能でなかった方法でMEMSデバイス内の特定のMEMS構造の構造特性及び機械特性を調整することが可能になる。
本開示のMEMSグリッドは、(例えば、上述の懸垂トレンチ分離による)MEMS製造で利用される他のグリッドと異なる。これらの他の製造方法では、グリッドは、特定の構造のリリースを可能にするように働くだけである。これに対して、本開示全体を通して述べているように、結果として得られるデバイスは、下層基板を利用する為に、MEMSデバイスの構造的保全性に対する影響が小さい。本開示によるMEMSグリッドは、MEMSデバイスが下層基板ウエハから分離される分離プロセスの結果である。従って、グリッドは、MEMS構造のリリースを支援するように働くだけでなく、MEMSデバイス自体の構造部分を実際に形成する。
MEMSグリッドは、多様な形状及び構成を含んでよい。実施形態によっては、MEMSグリッドは、図12に示されるように、複数の円形の穴を含んでよい。実施形態によっては、MEMSグリッドは、図13に示されるように、オルソグリッド構成の複数の正方形の穴を含んでよい。実施形態によっては、MEMSグリッドは、図14に示されるように、45度回転したオルソグリッド構成の複数の正方形の穴を含んでよい。実施形態によっては、MEMSグリッドは、図15に示されるように、複数の三角形の穴を含んでよい。実施形態によっては、MEMSグリッドは、図16及び17に示されるように、複数のハニカム形状の穴を含んでよい。実施形態によっては、MEMSグリッドは、図18に示されるように、複数のスロットを含んでよい。又、実施形態によっては、別の幾何学的形状が使用されてよい。各形状は、それぞれ異なるレベルの曲げ剛性を与えることが可能である。例えば、スロット形状であれば、スロットの短いエッジに垂直な力に対する剛性が、スロットの長いエッジに垂直な力に対する剛性より高い。
実施形態によっては、MEMSデバイスの所望の構造特性を達成する為に、これらの形状の1つ以上を組み合わせて使用してよい。図19は、本開示による、穴に関して複数の形状を組み合わせたMEMSアクチュエータ1900の一部を示す。このMEMSグリッドのレイアウトは、MEMSデバイスの特定の部分において必要とされる特定の構造特性に基づいて設計されてよい。例えば、図19は、MEMSアクチュエータ1900の一部を示している。MEMSアクチュエータ1900は、第1の幾何学的パターン(即ち、スロット)がフレクシャ1910上に配置されているMEMSグリッドを含んでよい。実施形態によっては、スロットが利用されうる理由は、このフレクシャのある方向の剛性が別の方向の剛性より高いことが必要である為であってよい。又、実施形態によっては、同レベルのtを達成する他のパターンが使用されてよい。MEMSデバイスの内側フレーム1920上に第2の幾何学的パターン(即ち、正方形)が配置されてよい。MEMSデバイスに含まれるこれらの複数の穴は、第1の幾何学的パターン及び第2の幾何学的パターンに従ってエッチングされてよい。
実施形態によっては、MEMSデバイスの構造特性は、MEMSグリッドの穴の向きに依存してよい。例えば、MEMSグリッドの穴にハニカム形状が用いられた場合、ハニカムの向きは、図16に示されたようなL方向の向き、又は図17に示されたようなW方向の向きであってよい。向きの違いの結果として、MEMSグリッドの面積を増やすことなく、L方向の向きよりW方向の向きのほうが軟らかい構造が得られる。別の例を、図13及び14に示した。両図はオルソグリッド構成を示しており、これは複数の正方形の穴の構成である。図13では、穴は標準的なオルソグリッド構成で配列されている。各穴の辺は、いかなる垂直な力も辺の長さ全体に拡散されるように構成されている。図14のように45度回転すると、MEMSグリッドはダイヤモンド形状を呈する。この例の向きでは、MEMSグリッドに対するいかなる垂直な力も、ダイヤモンド穴の頂点にのみ影響を及ぼすことになる。それぞれの向きの結果として、様々な構造特性及び機械特性が得られる。
MEMSグリッドの穴の様々な形状及び向きをテストすることにより、構造特性の違いが、選択されたMEMSグリッドのタイプに依存することが示される。以下の表は、図13〜16に示した4タイプのMEMSグリッドについてのテストデータを含む。図13は正方形のMEMSグリッドを示しており、穴はオルソグリッド構成で配列されている。図14は三角形のMEMSグリッドを示しており、穴はアイソグリッド構成で配列されている。図15は、L方向の向きのハニカムMEMSグリッドを示している。図16は、W方向の向きのハニカムMEMSグリッドを示している。
Figure 2018531803
剛性比は、単一梁の剛性測定値に対する、そのMEMSグリッドタイプの剛性測定値の比である。この比が高いほど、グリッドの剛性が高い。表から分かるように、各タイプのグリッドはそれぞれ異なるレベルの剛性を有する。
場合によっては、MEMSグリッドの複数の穴を更に修正することにより、構造特性を更に操作することが可能である。実施形態によっては、MEMSデバイスの急な動きに起因する衝撃、或いはMEMSデバイスの動き自体のうちのカンチレバー及び/又は櫛フィンガに起因する衝撃を吸収する為に、穴を制振材料で埋めてよい。様々な実施形態では、一部の穴が制振材料で埋められてよい。又、実施形態によっては、全ての穴が制振材料で埋められてよい。実施形態によっては、制振材料は、粘弾性材料、ゴム、発泡体、ポリウレタン、又は他の何らかの制振材料であってよい。
上述のように、本プロセスの実施形態に従ってMEMSデバイスが製造され、本開示によるMEMSグリッドは、下層基板材料が除去されることにより、結果としてMEMSデバイスを軽量化する。存在している材料が少なくなる為、電気的には分離されていなければならないMEMS構造同士を機械的につないでいることが困難になる。これは、上述の懸垂トレンチ分離技術などの分離技術を利用できる材料が少なくなる為である。しかしながら、MEMSグリッドの設計を修正することにより、MEMSデバイスの構造特性を操作することが可能であるだけでなく、機械的には接続されていながら電気的には分離されている複数の配線層を作成できるようにすることも可能である。
図20は、本開示の実施形態によるMEMSデバイスのMEMS構造同士を機械的には接続していながら電気的には分離しているMEMSグリッドパターンの一例2000を上から見下ろした図を示す。図20に示されたMEMSグリッドパターン例は、幾つかの正方形を含むトレンチレイアウト2010を示している。トレンチレイアウト2010は、正方形を画定するように図示されているが、MEMSグリッドに関して上述した様々な幾何学的構成と同様に、様々な実施形態では他の幾何学的形状を含んでよい。トレンチレイアウト2010は、基板ウエハ2050の上に重ねられて、複数の穴配置領域2020を画定しており、これらの穴配置領域2020は、本開示の実施形態に従って作成されるMEMSデバイスに関して上述した分離プロセスにおいて作成される複数の穴に対応する。
トレンチレイアウト2010に加えて、1つ以上のアンカトレンチ2030が含まれる。アンカトレンチ2030は、トレンチレイアウト2010によって画定された穴配置領域2020の内側に配置されて、内側穴配置領域2040を画定する。様々な実施形態では、アンカトレンチ2030は、比例して小さいだけの、トレンチレイアウト2010と同じ幾何学的形状を画定してよい。例えば、図20に示されたMEMSグリッドパターン2000では、トレンチレイアウト2010は、複数の正方形の穴配置領域2020を画定している。アンカトレンチ2030も、内側の正方形の穴配置領域2040を画定している。又、実施形態によっては、アンカトレンチ2030は、トレンチレイアウト2010と異なる幾何学的形状を画定してよい。
アンカトレンチ2030がトレンチレイアウト2010と同じ幾何学的形状を画定するかどうかにかかわらず、基板ウエハ2050の、トレンチレイアウト2010とアンカトレンチ2030との間の部分は、基板ウエハのその部分が完全に酸化するように、十分小さくなければならない。このように、アンカトレンチと、トレンチレイアウトに基づいて基板ウエハにエッチングされた複数のトレンチとの間に酸化物の絶縁層が作成されてよく、この結果として、アンカトレンチとその複数のトレンチとの間の機械的接続及び電気的分離が行われる。この構成例を示す図を、図21に示す。図21に示されたMEMSグリッドパターン例2100は、下層基板ウエハからの分離後のMEMSグリッドパターン2100を示している。図示されるように、アンカトレンチ2130と、トレンチレイアウト2110によって画定された複数のトレンチの一部との間の基板材料部分2150が、エッチングプロセスの後に酸化されて残存する。このように、アンカトレンチ2130を使用して、このMEMSグリッドパターン2100を構成するMEMS構造内に2次配線層を設けることが可能である。
図23は、本開示技術によるMEMSデバイスにおいて複数の配線層を作成する方法のフロー図の一例を示す。2310で、トレンチレイアウトが決定される。トレンチレイアウトは、MEMSグリッドに関して上述したMEMSグリッドパターンと同様である。様々な実施形態では、トレンチレイアウトは、複数の穴配置領域を画定するように設計されてよく、これらの穴配置領域は1つ以上の幾何学的形状を含む。様々な実施形態で実施されてよい幾何学的形状の非限定的な例として、ハニカム、正方形、円、三角形、スロット、五角形、又は他の幾何学的形状がある。様々な実施形態では、様々な幾何学的形状の組み合わせでトレンチレイアウトが構成されてよい。
2320で、1つ以上のアンカトレンチの為の場所が識別される。上述のように、アンカトレンチの配置は、アンカトレンチと、トレンチレイアウトによって作成された複数のトレンチとの間の基板材料が完全に酸化されて、その2タイプのトレンチの間に絶縁層を作成することが可能であるように行われる。
2330及び2340で、トレンチレイアウトに従って複数のトレンチが基板ウエハにエッチングされ、アンカトレンチが基板ウエハにエッチングされる。エッチングプロセスは、図2A、2B、及び2Cに関して上述したトレンチエッチングと同様であってよい。様々な実施形態では、2330及び2340を組み合わせて1つの操作にしてよい。又、実施形態によっては、2330の前に2340が実施されてよい。
2350で、基板ウエハの表面に基層を成長させてよい。基層の成長は、図3Aに関して説明した基層と同様に行われてよい。基板ウエハの表面は、基板ウエハの露出表面と、基板ウエハにエッチングされたトレンチの内面及び底面と、の両方を含んでよい。
2360で、基板ウエハ上に第1の導電材料層が堆積されてよい。第1の導電材料層は、図3B及び3Cに関して上述した導電層堆積と同様に堆積されてよい。様々な実施形態では、第1の導電材料層は、アンカトレンチ及び複数のトレンチの両方を埋める。
2370で、複数のトレンチの一部に絶縁層が堆積される。この堆積は、第1の導電層のうちの、複数のトレンチの最上部に載っている部分で行われる。様々な実施形態では、この堆積は、図4A、4B、及び4Cに関して上述したものと同様に行われてよい。レジスト層を使用して、絶縁層が第1の導電材料層並びに基板材料の酸化部分だけを覆うように、絶縁層をパターニングしてよい。これの図解を、本開示の実施形態によるMEMSデバイスの一例の断面図として図22に示す。図示されるように、絶縁層2260は、トレンチレイアウトに従う複数のトレンチ2210のうちの、アンカトレンチ2230を包含する部分、並びに酸化された基板材料2250だけを覆うようにパターニングされる。
2380で、第2の導電材料層が堆積される。第2の導電材料層は、図5A及び5Bに関して上述した方法と同様に堆積されてよい。様々な実施形態では、図6Aに関して上述した方法と同様に第2の導電材料層が堆積された後に、追加層を追加する為に、或いは既存層をより精密にパターニングする為に、追加パターニングが実施されてよい。第2の導電材料層は、2370で堆積された絶縁材料、並びにアンカトレンチを覆うように堆積される。
このように、本開示によるMEMSグリッド及び製造プロセスに基づいて残っている基板材料の量が最小限であるにもかかわらず、MEMS構造内で複数の電気配線パターンを作成することが可能である。トレンチレイアウトに従う複数のトレンチは第1の電気配線パターンとして働くことが可能であり、一方、アンカトレンチ及び第2の導電材料層は第2の電気配線パターンとして働く。図22の断面図の例で示されたように、第2の導電材料層2270は、絶縁層2260及びアンカトレンチ2230と機械的に接続されており、且つアンカトレンチ2230と電気的に接続されている。絶縁層2260は、第2の導電材料層2270と、トレンチレイアウト2210の複数のトレンチとを、それらの電気的分離を維持しながら機械的に接続するように働く。この例のMEMSデバイスでは、絶縁層2210は、基板ウエハの酸化部分2250も覆ってよい。又、実施形態によっては、絶縁層2260は、トレンチレイアウト2210の複数のトレンチだけを覆ってよい。
本開示に従って製造されるMEMSデバイスに関してMEMSグリッドの説明をしてきたが、MEMSグリッドの用途は、上述のように製造されるデバイスだけには限定されない。MEMSグリッドは、従来の製造プロセスにより製造されるMEMSデバイスに適用されてよい。更に、MEMSグリッドは、SOIウエハ又は他の特殊なウエハ技術による製造に適用可能である。
ここまで本開示技術の様々な実施形態を説明してきたが、当然のことながら、それらは限定ではなく例としてのみ提示されてきた。同様に、様々な図によって本開示技術のアーキテクチャ構成や他の構成が例示されているが、これらの例示は、本開示技術に含まれうる特徴及び機能性の理解を支援する為に行われている。本開示技術は、例示されたアーキテクチャや構成に限定されず、様々な代替のアーキテクチャや構成を用いて所望の特徴が実施されてよい。更に、フロー図、動作説明、及び方法クレームに関しては、本明細書において各ステップが提示されている順序は、文脈上他の意味に解すべき場合を除き、記載された機能性を実施する為に様々な実施形態が同じ順序で実施されなければならない、とするものではない。
本開示技術について様々な例示的実施形態及び実施態様に関して上述したが、当然のことながら、個々の実施形態のうちの1つ以上において記載された様々な特徴、態様、及び機能性は、それらの適用可能性において、それらが記載された特定の実施形態に限定されるものではなく、むしろ、そのような実施形態が記載されているかどうかにかかわらず、且つ、そのような特徴が、記載された実施形態の一部を成すものとして提示されているかどうかにかかわらず、単独又は様々な組み合わせの形で、本開示技術のその他の実施形態のうちの1つ以上に適用されてよい。従って、本明細書に開示の技術の広さ及び範囲は、上述の例示的実施形態のいずれによっても限定されるべきではない。
本文書、及びその変形物において使用される語句は、特に断らない限り、限定するものではなく、制約がないものとして解釈されたい。上述したことの例として、「含む(including)」という語は、「限定ではなく含む(including, without limitation)」などを意味するように解釈されるべきであり、「例(example)」という語は、当該アイテムの包括的又は限定的なリストではなく、当該アイテムの典型例を与える為に用いられ、「a」又は「an」という語は、「少なくとも1つの(at least one)」、「1つ以上の(one or more)」などを意味するように解釈されるべきであり、「従来の(conventional)」、「在来の(traditional)」、「通常の(normal)」、「標準的な(standard)」、「既知の(known)」などの形容詞、及び同様な意味の語句は、記載されたアイテムを所与の期間に限定するか、所与の時点で利用可能なアイテムに限定するように解釈されるべきではなく、むしろ、現時点又は将来の任意の時点において利用可能又は既知であってよい、従来の(conventional)、在来の(traditional)、通常の(normal)、又は標準的な(standard)技術を包含するように解釈されるべきである。同様に、本文書で参照する技術が当業者にとって明らか又は既知であるような場合、そのような技術は、現時点、又は将来の任意の時点において当業者にとって明らか又は既知である技術を包含する。
「1つ以上の(one or more)」、「少なくとも(at least)」、「ただし〜に限定されない(but not limited to)」などの語句のような拡大語句の存在は、場合によっては、そのような拡大語句がなければ、より狭い場合が意図されているか必要とされていることを意味するように解釈されるべきではない。「モジュール」という語の使用は、そのモジュールの一部として記載又は特許請求された構成要素又は機能性が全て共通パッケージとして構成されていることを意味するものではない。実際、モジュールの様々な構成要素のいずれか又は全てが、制御ロジックであれ、他の構成要素であれ、1つのパッケージに組み合わされたり、別々に保持されたりしてよく、更には、複数のグループ又はパッケージとして、或いは複数の場所にまたがって分散されてよい。
更に、本明細書に記載の様々な実施形態は、例示的なブロック図、フローチャート、又は他の図解に関して説明されている。当業者であれば本文書を読むことによって明らかになるように、図解された実施形態及びそれらの様々な変形形態は、図解された実施例に限定されることなく実施されてよい。例えば、ブロック図とこれに付随する説明は、特定のアーキテクチャ又は構成を要求するものとして解釈されるべきではない。更に、本明細書に記載の様々な実施形態は、例示的なブロック図、フローチャート、又は他の図解に関して説明されている。当業者であれば本文書を読むことによって明らかになるように、図解された実施形態及びそれらの様々な変形形態は、図解された実施例に限定されることなく実施されてよい。例えば、ブロック図とこれに付随する説明は、特定のアーキテクチャ又は構成を要求するものとして解釈されるべきではない。

Claims (20)

  1. MEMSデバイスの製造方法であって、
    基板ウエハに複数の穴を形成するために、基板ウエハ材料にエッチングするステップと、
    前記複数の穴を介して前記基板ウエハ材料をエッチングするステップであって、前記複数の穴を介して前記基板ウエハ材料をエッチングすることにより、前記MEMSデバイスの下にある前記基板ウエハ材料を除去する、ステップと、
    を含むことを特徴とする方法。
  2. 前記複数の穴を介して前記基板ウエハ材料をエッチングするステップは、1つ以上の可動構造と前記MEMSデバイスの下層との間の犠牲層をエッチングすることによって、前記MEMSデバイスの1つ以上の構造をリリースするステップを含む、請求項1に記載の方法。
  3. 複数のトレンチを前記基板ウエハにエッチングするステップを含む、請求項1に記載の方法。
  4. エッチングは、反応性イオンエッチングを含む、請求項3に記載の方法。
  5. 前記トレンチは、スロット、周状の溝、またはこれらの両方の組み合わせとして構成され得る、請求項3に記載の方法。
  6. 前記複数の穴は、前記周状の溝によって囲まれた領域にエッチングされる、請求項5に記載の方法。
  7. 前記複数のトレンチを導電材料で埋めるステップを含む、請求項3に記載の方法。
  8. 前記基板ウエハ上に導電材料の1つ以上の層を堆積するステップと、
    前記基板ウエハ上に絶縁材料の1つ以上の層を適用するステップと、
    前記導電材料の層をパターニングして、前記MEMSデバイス内に1つ以上の電気経路を形成するステップと、
    前記絶縁材料の層をパターニングして、前記1つ以上の電気的経路間の絶縁を形成するステップと、
    を含む、請求項7に記載の方法。
  9. 前記基板ウエハ上に境界トレンチをエッチングするステップを含み、
    前記境界トレンチは、前記MEMSデバイスの外側境界に配置される、
    請求項1に記載の方法。
  10. 前記複数の穴を介して前記基板ウエハ材料をエッチングするステップは、前記境界トレンチの下にある前記基板ウエハ材料を除去し、前記MEMSデバイスを前記基板ウエハから解放するステップを含む、請求項9に記載の方法。
  11. 1つ以上のストリップの各端部が前記基板ウエハに結合され、犠牲層が前記1つ以上のストリップと前記MEMSデバイスとの間に位置するように、前記MEMSデバイスの1つ以上のコーナーに沿って前記1つ以上のストリップを堆積させる、請求項1に記載の方法。
  12. MEMSデバイスの製造方法であって、
    基板ウエハに複数のトレンチをエッチングするステップと、
    前記基板ウエハの表面に犠牲層を適用するステップと、
    前記複数のトレンチをMEMSベース材料で埋めるステップと、
    前記基板ウエハの表面に第2の犠牲層を適用するステップと、
    前記基板ウエハの表面に第1の導電材料の層を堆積するステップと、
    前記第1の導電材料の層をパターニングするステップと、
    前記基板ウエハの表面に第3の犠牲層を適用するステップと、
    前記第3の犠牲層をパターニングするステップと、
    前記基板ウエハの表面に第2の導電材料の層を堆積するステップと、
    前記第2の導電材料の層をパターニングするステップと、
    前記基板ウエハをエッチングすることにより、前記基板ウエハに複数の穴を形成するステップと、
    前記複数の穴を介して前記基板ウエハをエッチングするステップであって、前記基板ウエハから前記MEMSデバイス分離する、前記ステップと、
    を含む方法。
  13. 前記MEMSベース材料は、導電材料を含む、請求項12に記載の方法。
  14. 前記MEMSベース材料は、構造材料を含む、請求項12に記載の方法。
  15. 前記複数の穴を介して前記基板ウエハをエッチングするステップは、1つ以上の可動構造と前記MEMSデバイスの下層との間の犠牲層をエッチングすることによって、前記MEMSデバイスの1つ以上の構造をリリースするステップを含む、請求項12に記載の方法。
  16. 前記犠牲層は、前記第1の犠牲層、前記第2の犠牲層、及び前記第3の犠牲層の1つ又はそれ以上を含む、請求項15に記載の方法。
  17. 前記第1の導電材料と前記第2の導電材料は、同一材料を含む、請求項12に記載の方法。
  18. 前記第1の導電材料と前記第2の導電材料は、異なる材料を含む、請求項12に記載の方法。
  19. 前記複数のトレンチの1つ又はそれ以上は、他のトレンチより幅が広い、請求項12に記載の方法。
  20. MEMSデバイスであって、
    基板ウエハに複数のトレンチを異方的にエッチングするステップと、
    前記基板ウエハの表面に犠牲層を適用するステップと、
    前記複数のトレンチを第1の導電材料の層で埋めるステップと、
    前記基板ウエハの表面に第2の犠牲層を適用するステップと、
    第2の導電材料の層を堆積するステップと、
    前記第2の導電材料の層をパターニングするステップと、
    前記基板ウエハの表面に第3の犠牲層を適用するステップと、
    前記第3の犠牲層をパターニングするステップと、
    第3の導電材料の層を堆積するステップと、
    前記第3の導電材料の層をパターニングするステップと、
    前記基板ウエハを異方的にエッチングすることにより、前記基板ウエハに複数の穴を形成するステップと、
    前記複数の穴を介して前記基板ウエハを等方的にエッチングするステップであって、前記基板ウエハから前記MEMSデバイス分離する、前記ステップと、
    を含む方法により製造された、前記MEMSデバイス。
JP2018516484A 2015-09-30 2016-09-29 簡略化されたmemsデバイスの製造プロセス Active JP7079728B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/872,094 2015-09-30
US14/872,094 US9630836B2 (en) 2015-09-30 2015-09-30 Simplified MEMS device fabrication process
PCT/US2016/054402 WO2017059046A1 (en) 2015-09-30 2016-09-29 Simplified mems device fabrication process

Publications (2)

Publication Number Publication Date
JP2018531803A true JP2018531803A (ja) 2018-11-01
JP7079728B2 JP7079728B2 (ja) 2022-06-02

Family

ID=58406571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018516484A Active JP7079728B2 (ja) 2015-09-30 2016-09-29 簡略化されたmemsデバイスの製造プロセス

Country Status (6)

Country Link
US (2) US9630836B2 (ja)
EP (1) EP3356289A4 (ja)
JP (1) JP7079728B2 (ja)
KR (1) KR102656354B1 (ja)
CN (2) CN108495810B (ja)
WO (1) WO2017059046A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9617142B1 (en) 2015-09-30 2017-04-11 Mems Drive, Inc. MEMS grid for manipulating structural parameters of MEMS devices
US9630836B2 (en) 2015-09-30 2017-04-25 Mems Drive, Inc. Simplified MEMS device fabrication process
DE102020106474B4 (de) 2019-08-30 2023-09-28 Taiwan Semiconductor Manufacturing Co. Ltd. Selbstgefluchtete dielektrische verkleidungsstruktur zum schutz in einem mems-kammaktuator

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770465A (en) * 1995-06-23 1998-06-23 Cornell Research Foundation, Inc. Trench-filling etch-masking microfabrication technique
JP2002525212A (ja) * 1998-09-12 2002-08-13 イギリス国 マイクロ装置でのブリッジの形成
JP2003149568A (ja) * 2001-07-31 2003-05-21 Memscap 微小電子機械光学コンポーネントを製造するための方法
US20040048410A1 (en) * 2002-09-09 2004-03-11 Motorola Inc. SOI polysilicon trench refill perimeter oxide anchor scheme
JP2005125484A (ja) * 2003-09-29 2005-05-19 Matsushita Electric Ind Co Ltd 微小電気機械システムおよびその製造方法
DE102007052663A1 (de) * 2007-11-05 2009-05-07 Robert Bosch Gmbh Mikromechanisches Bauelement, Kurzprozess zur Herstellung von MEMS-Bauelementen
JP2009160728A (ja) * 2007-12-28 2009-07-23 Commissariat A L'energie Atomique 単結晶シリコンで作製されるmems又はnems構造の機械部品の製造方法
JP2010175482A (ja) * 2009-01-30 2010-08-12 Rohm Co Ltd Memsセンサ

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180619A (en) 1989-12-04 1993-01-19 Supracor Systems, Inc. Perforated honeycomb
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US7202076B2 (en) 2000-10-30 2007-04-10 Sru Biosystems, Inc. Label-free high-throughput optical technique for detecting biomolecular interactions
US7022546B2 (en) 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
CA2437454A1 (en) 2001-02-01 2002-08-22 Creatv Microtech, Inc. Anti-scatter grids and collimator designs, and their motion, fabrication and assembly
US7785098B1 (en) 2001-06-05 2010-08-31 Mikro Systems, Inc. Systems for large area micro mechanical systems
US7115969B1 (en) 2002-09-13 2006-10-03 Xsilogy, Inc. Fixed parallel plate MEMS capacitor microsensor and microsensor array and method of making same
JP2004214379A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
US6720267B1 (en) * 2003-03-19 2004-04-13 United Microelectronics Corp. Method for forming a cantilever beam model micro-electromechanical system
US6876484B2 (en) 2003-03-24 2005-04-05 Lucent Technologies Inc. Deformable segmented MEMS mirror
GB0412875D0 (en) 2004-06-09 2004-07-14 Davy Process Techn Ltd Process
DE602005027102D1 (de) * 2004-10-21 2011-05-05 Fujifilm Dimatix Inc Ätzverfahren mit Verwendung eines Opfersubstrats
US7329933B2 (en) 2004-10-29 2008-02-12 Silicon Matrix Pte. Ltd. Silicon microphone with softly constrained diaphragm
US8212225B2 (en) 2005-05-13 2012-07-03 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of The University Of Oregon TEM grids for determination of structure-property relationships in nanotechnology
US7233048B2 (en) * 2005-08-26 2007-06-19 Innovative Micro Technology MEMS device trench plating process and apparatus for through hole vias
US7516610B2 (en) 2005-10-07 2009-04-14 The Regents Of The University Of Michigan Scalable flat-panel nano-particle MEMS/NEMS thruster
EP1966822A1 (en) * 2005-12-22 2008-09-10 Nxp B.V. Method of manufacturing a semiconductor device
US7825591B2 (en) 2006-02-15 2010-11-02 Panasonic Corporation Mesh structure and field-emission electron source apparatus using the same
EP1908727A1 (en) 2006-10-03 2008-04-09 Seiko Epson Corporation Wafer-level MEMS package and manufacturing method thereof
JP5232378B2 (ja) 2006-10-31 2013-07-10 株式会社アドバンテスト 可変容量素子、共振器および変調器
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
WO2008087578A2 (en) * 2007-01-17 2008-07-24 Nxp B.V. A system-in-package with through substrate via holes
US7616077B1 (en) 2007-03-22 2009-11-10 Sandia Corporation Microelectromechanical resonator and method for fabrication
KR101488048B1 (ko) 2007-07-18 2015-01-29 가부시키가이샤 니콘 계측 방법, 스테이지 장치, 및 노광 장치
US7690254B2 (en) 2007-07-26 2010-04-06 Honeywell International Inc. Sensor with position-independent drive electrodes in multi-layer silicon on insulator substrate
US7903318B2 (en) 2008-01-29 2011-03-08 Jds Uniphase Corporation MEMS micromirror devices with anti-reflective structures
US7898081B2 (en) 2008-07-03 2011-03-01 United Microelectronics Corp. MEMS device and method of making the same
US8453427B2 (en) 2008-07-22 2013-06-04 The Regents Of The University Of Michigan Nano-particle field extraction thruster
EP2362822A2 (en) 2008-09-26 2011-09-07 Mikro Systems Inc. Systems, devices, and/or methods for manufacturing castings
JP4972633B2 (ja) * 2008-12-11 2012-07-11 日東電工株式会社 半導体装置の製造方法
JP2010237196A (ja) 2009-03-12 2010-10-21 Seiko Epson Corp Memsセンサー、memsセンサーの製造方法、および電子機器
JP2010271302A (ja) 2009-04-24 2010-12-02 Seiko Epson Corp Memsセンサー、memsセンサーの製造方法、および電子機器
JP5396335B2 (ja) 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
KR101710714B1 (ko) 2009-12-31 2017-02-27 삼성전자주식회사 테라헤르츠 발진기용 멤스 소자 및 그 제조 방법
US8551799B2 (en) 2010-05-06 2013-10-08 Stmicroelectronics S.R.L. Encapsulated micro-electro-mechanical device, in particular a MEMS acoustic transducer
US8492241B2 (en) * 2010-10-14 2013-07-23 International Business Machines Corporation Method for simultaneously forming a through silicon via and a deep trench structure
WO2012097234A2 (en) * 2011-01-14 2012-07-19 Cavendish Kinetics, Inc Method for mems device fabrication and device formed
KR20130021104A (ko) 2011-08-22 2013-03-05 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
EP2565153B1 (en) * 2011-09-02 2015-11-11 Nxp B.V. Acoustic transducers with perforated membranes
DE102011086764A1 (de) 2011-11-22 2013-05-23 Robert Bosch Gmbh MEMS-Chippackage und Verfahren zum Herstellen eines MEMS-Chippackages
EP2658288B1 (en) 2012-04-27 2014-06-11 Nxp B.V. Acoustic transducers with perforated membranes
JP2013255974A (ja) * 2012-06-14 2013-12-26 Canon Inc マイクロ構造体及びその製造方法
DE102012219465A1 (de) 2012-10-24 2014-04-24 Robert Bosch Gmbh Verfahren zum Herstellen einer Kappe für ein MEMS-Bauelement und hybrid integriertes Bauteil mit einer solchen Kappe
US9487386B2 (en) * 2013-01-16 2016-11-08 Infineon Technologies Ag Comb MEMS device and method of making a comb MEMS device
US20140306301A1 (en) 2013-04-11 2014-10-16 Yonglin Xie Silicon substrate mems device
US9476711B2 (en) * 2013-06-24 2016-10-25 Freescale Semiconductor, Inc. Angular rate sensor with quadrature error compensation
WO2015003264A1 (en) 2013-07-08 2015-01-15 Motion Engine Inc. Mems device and method of manufacturing
US9346671B2 (en) 2014-02-04 2016-05-24 Freescale Semiconductor, Inc. Shielding MEMS structures during wafer dicing
US9461659B2 (en) 2015-01-23 2016-10-04 CSEM Centre Suisse d'Electronique et de Microtechnique SA—Recherche et Développement Micro-machined vapor cell
US9630836B2 (en) 2015-09-30 2017-04-25 Mems Drive, Inc. Simplified MEMS device fabrication process
US9617142B1 (en) 2015-09-30 2017-04-11 Mems Drive, Inc. MEMS grid for manipulating structural parameters of MEMS devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770465A (en) * 1995-06-23 1998-06-23 Cornell Research Foundation, Inc. Trench-filling etch-masking microfabrication technique
JP2002525212A (ja) * 1998-09-12 2002-08-13 イギリス国 マイクロ装置でのブリッジの形成
JP2003149568A (ja) * 2001-07-31 2003-05-21 Memscap 微小電子機械光学コンポーネントを製造するための方法
US20040048410A1 (en) * 2002-09-09 2004-03-11 Motorola Inc. SOI polysilicon trench refill perimeter oxide anchor scheme
JP2005125484A (ja) * 2003-09-29 2005-05-19 Matsushita Electric Ind Co Ltd 微小電気機械システムおよびその製造方法
DE102007052663A1 (de) * 2007-11-05 2009-05-07 Robert Bosch Gmbh Mikromechanisches Bauelement, Kurzprozess zur Herstellung von MEMS-Bauelementen
JP2009160728A (ja) * 2007-12-28 2009-07-23 Commissariat A L'energie Atomique 単結晶シリコンで作製されるmems又はnems構造の機械部品の製造方法
JP2010175482A (ja) * 2009-01-30 2010-08-12 Rohm Co Ltd Memsセンサ

Also Published As

Publication number Publication date
CN108495810A (zh) 2018-09-04
EP3356289A4 (en) 2019-06-19
KR20180059538A (ko) 2018-06-04
CN117658055A (zh) 2024-03-08
US20170088418A1 (en) 2017-03-30
WO2017059046A1 (en) 2017-04-06
CN108495810B (zh) 2023-04-28
EP3356289A1 (en) 2018-08-08
KR102656354B1 (ko) 2024-04-11
JP7079728B2 (ja) 2022-06-02
US10160641B2 (en) 2018-12-25
US20170197825A1 (en) 2017-07-13
US9630836B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
JP2023017817A (ja) Memsデバイスの構造パラメータを操作する為のmemsグリッド
US7332413B2 (en) Semiconductor wafers including one or more reinforcement structures and methods of forming the same
JP4988759B2 (ja) 半導体デバイスの製造法
US7919006B2 (en) Method of anti-stiction dimple formation under MEMS
JP7079728B2 (ja) 簡略化されたmemsデバイスの製造プロセス
JP2018531158A6 (ja) Memsデバイスの構造パラメータを操作する為のmemsグリッド
US8705159B2 (en) Microelectromechanical system with a center of mass balanced by a mirror substrate
EP1375416A1 (en) Micro-electro-mechanical device, in particular micro-actuator for hard-disk drive, and manufacturing process thereof
US20120286378A1 (en) Microelectromechanical system with balanced center of mass
US9452923B2 (en) Method for manufacturing a micromechanical system comprising a removal of sacrificial material through a hole in a margin region
US10508020B2 (en) Substrate structure, semiconductor structure and method for fabricating the same
CN106082109B (zh) 具有圆边制动器的mems结构及其制造方法
US20140126031A1 (en) Method for Fabricating a Self-Aligned Vertical Comb Drive Structure
TWI445132B (zh) 在半導體電路層形成貫穿空間之方法及製造微機電裝置之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R150 Certificate of patent or registration of utility model

Ref document number: 7079728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150