KR20130021104A - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20130021104A
KR20130021104A KR1020110083429A KR20110083429A KR20130021104A KR 20130021104 A KR20130021104 A KR 20130021104A KR 1020110083429 A KR1020110083429 A KR 1020110083429A KR 20110083429 A KR20110083429 A KR 20110083429A KR 20130021104 A KR20130021104 A KR 20130021104A
Authority
KR
South Korea
Prior art keywords
layer
base substrate
forming
micro shutter
electrode
Prior art date
Application number
KR1020110083429A
Other languages
English (en)
Inventor
윤성식
박재병
변진섭
조현민
김대현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110083429A priority Critical patent/KR20130021104A/ko
Priority to US13/557,606 priority patent/US9081185B2/en
Publication of KR20130021104A publication Critical patent/KR20130021104A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B44DECORATIVE ARTS
    • B44CPRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/22Removing surface-material, e.g. by engraving, by etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

표시 기판은 베이스 기판, 마이크로 셔터, 제1 구동 전극, 제2 구동 전극 및 복수의 앵커들을 포함한다. 상기 마이크로 셔터는 상기 베이스 기판 상에 배치되고, 개구부 및 서로 인접한 개구부들 사이에 배치된 적어도 두 개의 트렌치 구조를 포함하는 차단부를 포함한다. 상기 제1 구동 전극은 상기 마이크로 셔터의 제1 측에 연결된다. 상기 제2 구동 전극은 상기 마이크로 셔터의 상기 제1 측과 대향하는 제2 측에 연결된다. 상기 복수의 앵커들은 상기 제1 구동 전극, 제2 구동 전극 및 상기 마이크로 셔터를 상기 베이스 기판 상에 고정한다. 따라서, 명암 대비비를 향상시킬 수 있고, 상기 명암 대비비가 향상됨에 따라서 넓은 시야각 특성을 확보할 수 있다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 디지털 마이크로 셔터(Digital Micro Shutter:DMS)를 포함하는 표시 기판 및 이의 제조 방법에 관한 것이다.
일반적으로 표시장치는 입력 장치를 이용해 입력된 내용을 확인 및 편집할 수 있게 해주는 장치로서, 음극선관, 액정 표시장치(LCD: Liquid Crystal Display), 플라즈마 표시장치(PDP: Plasma Display Panel), 전계방출형 표시장치(FED: Field Emission Display) 등의 표시장치가 사용되고 있다.
디스플레이 분야에서 최근 신규 모드를 적용하려는 연구가 점차 확대되어가고 있다. 상기 LCD, 상기 PDP 등에 이어 차세대 표시장치로 인식되어가고 있는 유기전계 발광 표시장치(OLED: organic light emitting display)가 일부 상용화되었다. 최근에는 높은 광 이용 효율 및 고속 스위칭 특성을 장점으로 하는 마이크로 전자기계 소자(MEMS: Micro Electro-Mechanical System)를 기반으로 하는 표시장치에 대한 관심이 높아지고 있다.
상기 MEMS 표시장치는 적어도 하나의 개구부를 포함하는 광차단층이 형성된 제1 기판, 적어도 하나의 개구부가 형성된 디지털 마이크로 셔터(DMS: Digital Micro Shutter) 및 상기 DMS의 개폐를 제어하는 회로부를 포함하는 제2 기판을 포함한다. 상기 DMS는 상기 회로부로부터 전기적인 신호가 인가되면 정전기력에 의해 수평방향으로 이동한다.
예를 들면, 상기 회로부로부터 전기적인 신호가 인가되면 정전기력에 의해 상기 DMS가 수평 이동하여 상기 DMS의 개구부와 상기 광차단층의 개구부가 얼라인된 열림 상태에서 광을 투과하고, 상기 DMS에 전기적인 신호가 인가되지 않으면 탄성력에 의해 상기 DMS가 수평 이동하여 상기 DMS의 개구부와 상기 광차단층의 개구부가 미스 얼라된 닫힘 상태에서 광을 차단한다.
상기 DMS 상에는 상기 닫힘 상태에서 광을 차단하기 위해 금속층이 증착된다. 상기 금속층의 두께가 두꺼울수록 투과되는 광이 감소된다. 상기 금속층의 두께와 반사도가 상기 MEMS 표시장치의 명암 대비비(Contrast Ratio : CR) 특성 및 시야각에 영향을 미친다.
상기 DMS 상에 금속층을 증착하는 공정에서 상대적으로 상기 DMS의 모서리 및 측벽 측에 상대적으로 얇게 증착된다. 이에 따라서 상기 닫힘 상태에서 광이 새어 상기 명암 대비비가 저하된다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 명암 대비비를 향상시키기 위한 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 베이스 기판, 마이크로 셔터, 제1 구동 전극, 제2 구동 전극 및 복수의 앵커들을 포함한다. 상기 마이크로 셔터는 상기 베이스 기판 상에 배치되고, 개구부 및 서로 인접한 개구부들 사이에 배치된 적어도 두 개의 트렌치 구조를 포함하는 차단부를 포함한다. 상기 제1 구동 전극은 상기 마이크로 셔터의 제1 측에 연결된다. 상기 제2 구동 전극은 상기 마이크로 셔터의 상기 제1 측과 대향하는 제2 측에 연결된다. 상기 복수의 앵커들은 상기 제1 구동 전극, 제2 구동 전극 및 상기 마이크로 셔터를 상기 베이스 기판 상에 고정한다.
본 실시예에서, 상기 마이크로 셔터는 상기 개구부의 가장자리에 형성된 경사부를 더 포함할 수 있다.
본 실시예에서, 상기 경사부는 상기 베이스 기판에 대해 양의 경사각을 가질 수 있다.
본 실시예에서, 상기 마이크로 셔터는 베이스층 및 상기 베이스층 상에 배치되고 다층막 구조를 가지는 저 반사층을 포함할 수 있다.
본 실시예에서, 상기 저 반사층은 알루미늄을 포함하는 제1 층, 산화 실리콘을 포함하는 제2 층, 티타늄을 포함하는 제3 층 및 질화 실리콘을 포함하는 제 4층을 포함할 수 있다.
본 실시예에서, 상기 베이스층은 아몰퍼스 실리콘을 포함할 수 있다.
본 실시예에서, 상기 마이크로 셔터는 3000 Å의 아몰퍼스 실리콘층, 1400 Å의 알루미늄층, 850 Å의 산화 실리콘층, 150 Å의 티타늄층 및 800 Å의 질화 실리콘층이 적층될 수 있다.
본 실시예에서, 상기 베이스 기판과 상기 마이크로 셔터 사이에 배치된 스토리지 커패시터를 더 포함하고, 상기 스토리지 커패시터는 상기 베이스 기판 상에 배치된 제1 차단 전극과, 상기 제1 차단 전극 상에 중첩된 제2 된 차단 전극을 더 포함할 수 있다.
본 실시예에서, 상기 제2 차단 전극 상에는 질화 실리콘을 포함하는 절연층 및 보호층이 적층될 수 있다.
본 실시예에서, 상기 제2 차단 전극이 1500 Å의 티타늄층과, 3000 Å의 알루미늄층, 1000 Å의 티타늄층으로 이루어진 경우, 상기 절연층은 1900 Å의 두께를 갖고, 상기 보호층은 800 Å의 두께를 가질 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 상에 제1 앵커 홀이 형성된 제1 희생층을 형성한다. 상기 제1 희생층 상에 상기 제1 앵커 홀과 중첩되는 제2 앵커 홀 및 적어도 두 개의 트렌치 구조에 대응하는 제1 트렌치 패턴이 형성된 제2 희생층을 형성한다. 상기 제2 희생층을 부분적으로 제거하여 상기 제1 트렌치 패턴의 측벽 및 바닥면이 일부 제거된 제2 트렌치 패턴 및 개구부의 가장자리에 대응하는 영역에 경사 패턴을 형성한다. 상기 경사 패턴 및 상기 제2 트렌치 패턴이 형성된 상기 제2 희생층 상에 다층막을 포함하는 저 반사층을 형성한다. 상기 베이스층 및 상기 저 반사층을 패터닝하여, 앵커 및 상기 개구부, 상기 두 개의 트렌치 구조를 포함하는 차단부 및 상기 개구부의 가장자리에 형성된 경사부를 포함하는 마이크로 셔터를 형성한다. 상기 제1 및 제2 희생층들을 제거하여 상기 앵커에 의해 상기 베이스 기판 상에 고정되고 상기 베이스 기판으로부터 상기 마이크로 셔터를 부양한다.
본 실시예에서, 상기 경사 패턴을 형성하는 건식 식각 공정을 이용할 수 있다.
본 실시예에서, 상기 경사 패턴은 상기 베이스 기판에 대해 양의 경사각을 가질 수 있다.
본 실시예에서, 상기 저 반사층을 형성하는 단계는 상기 경사 패턴이 형성된 상기 베이스 기판 상에 아몰퍼스 실리콘을 포함하는 베이스층을 형성하는 단계, 상기 베이스층이 형성된 상기 베이스 기판 상에 알루미늄을 포함하는 제1 층을 형성하는 단계, 상기 제1 층이 형성된 상기 베이스 기판 상에 산화 실리콘을 포함하는 제2 층을 형성하는 단계, 및 상기 제2 층이 형성된 상기 베이스 기판 상에 티타늄을 포함하는 제3 층을 형성하는 단계를 포함할 수 있다.
본 실시예에서, 상기 제1 및 제2 희생층들을 제거한 후 상기 마이크로 셔터가 형성된 상기 베이스 기판 상에 보호층을 형성하는 단계를 더 포함하고, 상기 제3 층 상에 상기 보호층이 형성될 수 있다.
본 실시예에서, 상기 보호층은 질화 실리콘을 포함할 수 있다.
본 실시예에서, 상기 제1 희생층을 형성하기 전, 상기 베이스 기판 상에 제1 차단 전극을 형성하는 단계, 상기 제1 차단 전극이 형성된 상기 베이스 기판 상에 제1 절연층을 형성하는 단계, 상기 제1 절연층이 형성된 상기 베이스 기판 상에 상기 제1 차단 전극과 중첩된 제2 차단 전극을 형성하는 단계, 및 상기 제2 차단 전극이 형성된 상기 베이스 기판 상에 제2 절연층을 형성하는 단계를 더 포함할 수 있다.
본 실시예에서, 상기 제2 차단 전극은 티타늄을 포함하는 제1 층, 알루미늄을 포함하는 제2 층 및 상기 티타늄을 포함하는 제3 층이 적층된 구조를 가질 수 있다.
본 실시예에서, 상기 제2 절연층은 질화 실리콘을 포함할 수 있다.
본 발명에 따른 표시 기판 및 이의 제조 방법에 따르면, 마이크로 셔터의 트렌치부의 경사진 측벽 및 바닥면에 형성된 저 반사층에 의해 광의 흡수시키고, 마이크로 셔터의 개구부의 가장자리에 형성된 경사부에 의해 반사 횟수를 증가시켜 광 에너지를 감소시킨다. 또한, 회로부의 차단 전극이 형성된 부분에서 광을 흡수시킴으로써 표시 패널로 새는 광을 방지할 수 있다.
도 1은 본 발명이 일 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 3a 및 도 3b는 도 1에 도시된 셔터부의 열림 동작을 설명하기 위한 개념도들이다.
도 4a 및 도 4b는 도 1에 도시된 셔터부의 닫힘 동작을 설명하기 위한 개념도들이다.
도 5a 및 도 5b는 도 2에 도시된 마이크로 셔터의 막 특성을 설명하기 위한 개념도들이다.
도 6a 및 도 6b는 도 2에 도시된 제2 차단 전극 상의 막 특성을 설명하기 위한 개념도들이다.
도 7a 내지 도 7i는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
이하에서, 도면을 참조하여 본 발명의 다양한 실시예들을 상세하게 설명한다.
이하 기재된 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있으며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
도 1은 본 발명이 일 실시예에 따른 표시 패널의 평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 상기 표시 패널은 표시 기판(300), 광 제어 기판(400) 및 유체층(500)을 포함한다.
상기 표시 기판(300)은 제1 베이스 기판(301), 회로부(100) 및 셔터부(200)를 포함한다.
상기 제1 베이스 기판(310)은 복수의 화소 영역들을 포함하고, 각 화소 영역(PA)은 셔터 영역(SAA)과 상기 셔터 영역(SAA)을 둘러싸는 구동 영역(DAA)을 포함한다. 상기 회로부(100)는 상기 제1 베이스 기판(301) 상에 배치된다. 상기 셔터부(200)는 상기 회로부(100) 상에 배치된다.
상기 회로부(100)는 복수의 신호 라인들(미도시) 및 상기 신호 라인들과 전기적으로 연결된 복수의 스위칭 소자들(TR) 및 상기 스토리지 커패시터(CST)를 포함한다. 상기 신호 라인들 및 상기 스위칭 소자들(TR)은 상기 제1 베이스 기판(301)의 상기 구동 영역(DAA)에 배치되고, 상기 스토리지 커패시터(CST)는 상기 제1 베이스 기판(301)의 상기 셔터 영역(SAA)에 배치된다. 상기 스위칭 소자(TR)는 게이트 전극(GE), 액티브 패턴(AP), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 상기 스토리지 커패시터(CST)는 복수의 제1 차단 전극들(CE1) 및 상기 제1 차단 전극들과 중첩하는 복수의 제2 차단 전극들(CE2)을 포함한다. 상기 제1 차단 전극들(CE1) 또는 상기 제2 차단 전극들 각각은 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다.
상기 회로부(100)는 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)을 더 포함한다. 상기 제1 절연층(110)은 상기 액티브 패턴(AP)을 커버하도록 상기 제1 베이스 기판(301) 상에 배치된다. 상기 제2 절연층(120)은 상기 게이트 전극(GE) 및 상기 제1 차단 전극(CE1)을 커버하도록 상기 제1 베이스 기판(301) 상에 배치된다. 상기 제3 절연층(130)은 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 제2 차단 전극(CE2)을 커버하도록 상기 제1 베이스 기판(301) 상에 배치된다.
상기 제3 절연층(130)의 두께를 조절하여 상기 제2 차단 전극(CE2)이 형성된 영역에서 저 반사 특성을 갖도록 한다. 즉, 상기 제2 차단 전극(CE2)을 이루는 금속 물질의 특성 및 두께와, 상기 제3 절연층(130)을 이루는 절연 물질 및 두께를 이용하여 상기 제2 차단 전극(CE2)이 형성된 영역에서 저 반사 특성을 갖도록 한다. 이에 따라 상기 제2 차단 전극(CE2) 상에 부딪히는 광을 흡수하여 광이 새는 현상을 막을 수 있다.
상기 셔터부(200)는 마이크로 셔터(210), 복수의 구동 전극들(221, 222), 복수의 기준 전극들(231, 232) 및 복수의 앵커들(A1, A2,...,A10)을 포함한다.
상기 마이크로 셔터(210)는 상기 셔터 영역(SAA)에 배치되고, 차단부(211)와 인접한 차단부들(211)을 연결하는 연결부(212) 및 상기 차단부들(211) 사이에 배치된 개구부(213)를 포함한다. 상기 차단부(211) 및 상기 연결부(212)에 의해 상기 마이크로 셔터(210)의 상기 개구부(213)가 정의될 수 있다.
상기 차단부(211)는 상기 마이크로 셔터(210)가 이동하는 제1 방향(D1)으로 배열되고 상기 제1 방향(D1)과 교차하는 상기 제2 방향(D2)으로 연장된다. 상기 차단부(211)는 적어도 두 개의 트렌치(trench) 구조를 포함하는 트렌치부(214) 및 상기 개구부(212)의 가장자리에 형성된 경사부(215)를 포함한다.
상기 트렌치부(214)는 상기 제2 방향(D2)으로 연장되어 상기 마이크로 셔터(210)가 휘어지는 것을 방지한다. 상기 트렌치부(214)는 예를 들면, 제1 트렌치(214a) 및 제2 트렌치(214b)를 포함할 수 있다. 상기 경사부(215)는 상기 트렌치부(214) 또는 상기 연결부(212)로부터 상기 개구부(213) 측으로 기울어진 경사면을 포함한다. 즉, 상기 경사부(215)는 상기 대향 기판(400) 측으로 기울어진다.
또한, 상기 마이크로 셔터(210)는 베이스층(201) 및 저 반사층(206)을 포함한다. 상기 베이스층(201)은 상기 마이크로 셔터(210)의 베이스층으로서, 예를 들면, 아몰퍼스 실리콘층을 포함할 수 있다. 상기 저 반사층(206)은 저 반사 특성의 다층막 구조를 갖는다. 예를 들면, 상기 저 반사층(206)은 알루미늄층, 산화 실리콘층, 티타늄층 및 질화 실리콘층이 적층될 수 있다.
상기 트렌치부(214)는 경사진 측면 및 바닥면을 갖는 두 개 이상의 트렌치 구조로 이루어짐으로써 수직 구조에 비해 상기 트렌치 구조의 측면 및 바닥면에 증착되는 상기 저 반사층(206)의 증착 두께를 균일하게 하여 광이 새는 현상을 막을 수 있다.
또한, 상기 개구부(213)의 가장자리에 상기 대향 기판(400) 측으로 기울어진 상기 경사부(215)를 형성함으로써 상기 대향 기판(400)과 상기 경사부(215) 사이에서 반사하는 광의 반사 횟수를 증가시켜 광의 에너지를 감소시킬 수 있다. 또한, 상기 경사부(215)는 상기 개구부(213)의 가장자리에서 반사되는 광의 반사 방향을 상기 대향 기판(400) 측으로 향하게 하여 광이 새는 현상을 막을 수 있다.
상기 연결부(212)는 상기 제1 방향(D1)으로 연장되어 상기 차단부들(211)의 단부를 서로 연결한다.
상기 구동 전극들(221, 222)은 상기 구동 영역(DAA)에 배치되고, 상기 마이크로 셔터(210)의 제1 측과 연결된 제1 구동 전극(221)과, 상기 마이크로 셔터(210)의 제1 측과 대향하는 제2 측과 연결된 제2 구동 전극(222)을 포함한다. 상기 제1 및 제2 구동 전극들(221, 222) 각각은 상기 마이크로 셔터(210)의 중심축(CA)을 기준으로 대칭인 Y자 형상을 가질 수 있다.
상기 기준 전극들(231, 232)은 상기 구동 영역(DAA)에 배치되고, 상기 제1 구동 전극(221)과 이격된 제1 기준 전극(231)과 상기 제2 구동 전극(222)과 이격된 제2 기준 전극(232)을 포함한다. 상기 제1 및 제2 기준 전극들(231, 232)은 중심축(CA)을 기준으로 대칭인 V자 형상을 가질 수 있다. 상기 제1 기준 전극(231)은 상기 제1 기준 전극(231)과 연결되고 상기 제1 기준 전극(231)과 평행한 제1 연장 전극(231a)을 더 포함할 수 있다. 상기 제2 기준 전극(232)은 상기 제2 기준 전극(232)과 연결되고 상기 제2 기준 전극(232)과 평행한 제2 연장 전극(232a)을 더 포함할 수 있다. 상기 제1 및 제2 연장 전극들(231a, 232a)은 상기 제1 및 제2 기준 전극들(231, 232)을 탄성력으로부터 강화시킨다.
상기 앵커들(A1, A2,..., A10)은 상기 구동 영역(DAA)에 배치되고, 상기 제1 구동 전극(221), 제2 구동 전극(222), 제1 기준 전극(231) 및 제2 기준 전극(232)을 상기 제1 베이스 기판(301) 상에 고정시킨다.
제1 앵커(A1) 및 제2 앵커(A2)는 상기 제1 구동 전극(221)의 단부를 고정하고, 상기 제1 구동 전극(221)에 구동 전압을 인가한다. 제3 앵커(A3) 및 제4 앵커(A4)는 상기 제2 구동 전극(222)의 단부를 고정하고, 상기 제2 구동 전극(222)에 상기 구동 전압을 인가한다.
제5 앵커(A5)는 상기 제1 기준 전극(231)을 고정하고 상기 제1 기준 전극(231)에 기준 전압을 인가한다. 제6 앵커(A6) 및 제7 앵커(A7)는 상기 제1 연장 전극(231a)의 단부를 고정한다. 상기 제6 및 제7 앵커들(A6, A7)에는 상기 기준 전압이 인가될 수 있다. 상기 제8 앵커(A8)는 상기 제2 기준 전극(232)을 고정하고 상기 제2 기준 전극(232)에 상기 기준 전압을 인가한다. 상기 제9 앵커(A9) 및 제10 앵커(A10)는 상기 제2 연장 전극(232a)의 단부를 고정한다. 상기 제9 및 제10 앵커들(A9, A10)에는 상기 기준 전압이 인가될 수 있다.
상기 셔터부(200)는 상기 마이크로 셔터(210), 상기 구동 전극들(221, 222), 상기 기준 전극들(231, 232) 및 상기 앵커들(A1, A2,...,A10)이 배치된 상기 제1 베이스 기판(301)을 커버하도록 배치된 보호층(205)을 더 포함한다. 상기 마이크로 셔터(210)의 상기 저 반사층(206)은 상기 보호층(205)을 포함할 수 있다.
상기 대향 기판(400)은 제2 베이스 기판(401) 및 반사부(410)를 포함한다.
상기 제2 베이스 기판(401)은 투과 영역(TAA)과 반사 영역(RAA)을 포함한다.
상기 반사부(410)는 상기 반사 영역(RAA)에 배치되고, 상기 투과 영역(TAA)에는 상기 반사부(410)에 의해 투과 홀(TH)이 형성된다. 예를 들면, 상기 반사 영역(RAA)은 상기 스토리지 커패시터(CST)가 형성된 영역에 대응한다. 상기 반사부(410)는 상기 제2 베이스 기판(401) 상에 배치된 고 반사층(411)과 상기 고 반사층(411) 상에 배치된 저 반사층(412)을 포함할 수 있다.
또한, 상기 반사부(410)는 상기 제1 베이스 기판(301)의 구동 영역(DAA)에 배치될 수 있다.
상기 고 반사층(411)은 고 반사 특성을 가지며, 백라이트 유닛으로부터 발생된 광 중 상기 제2 베이스 기판(401)의 상기 투과 홀(TH)로 입사되지 못한 광을 재사용하기 위해 다시 백라이트 유닛 측으로 반사시킨다. 상기 저 반사층(412)은 저 반사 특성을 가지며, 상기 마이크로 셔터(210)에 의해 반사된 광이 외부로 새는 것을 최소화하기 위해 광을 흡수한다.
도 3a 및 도 3b는 도 1에 도시된 셔터부의 열림 동작을 설명하기 위한 개념도들이다.
도 1, 도 3a 및 도 3b를 참조하면, 상기 제1 및 제2 기준 전극들(231, 232)에는 로우 레벨(-)의 기준 전압이 인가된다. 상기 제2 구동 전극(222)에는 상기 제2 기준 전극(232)에 인가된 상기 로우 레벨(-)의 기준 전압과 동일한 전압이 인가된다. 반면, 상기 제1 구동 전극(221)에는 상기 제1 기준 전압과 다른 하이 레벨(+)의 구동 전압이 인가된다.
정전기력에 의해 서로 다른 전압이 인가된 상기 제1 구동 전극(221)과 상기 제1 기준 전극(231)은 서로 당기고, 반대로 서로 동일한 전압이 인가된 상기 제2 구동 전극(222)과 상기 제2 기준 전극(232)은 서로 밀게 된다. 상기 마이크로 셔터(210)는 상기 제1 기준 전극(231) 측으로 이동된다.
상기 마이크로 셔터(210)가 상기 제1 기준 전극(231) 측으로 이동됨에 따라서 상기 개구부(213)는 상기 대향 기판(400)의 투과 홀(TH)과 중첩된다.
이에 따라, 상기 표시 패널의 배면으로부터 발생된 광은 상기 투과 홀(TH)을 통과하고 상기 투과 홀(TH)과 중첩된 상기 마이크로 셔터(210)의 개구부(213)를 통과하여 외부로 방출된다. 예를 들면, 상기 표시 패널은 상기 배면으로부터 발생된 광이 화이트 광인 경우, 화이트를 표시하고, 레드 광이면 레드를 표시하고, 그린 광이면 그린을 표시하고, 블루 광이면 블루를 표시할 수 있다.
도 4a 및 도 4b는 도 1에 도시된 셔터부의 닫힘 동작을 설명하기 위한 개념도들이다.
도 1, 도 4a 및 도 4b를 참조하면, 상기 제1 및 제2 기준 전극들(231, 232)에는 로우 레벨(-)의 기준 전압이 인가된다. 상기 제1 구동 전극(221)에는 상기 제1 기준 전극(231)에 인가된 상기 로우 레벨(-)의 기준 전압과 동일한 전압이 인가된다. 반면, 상기 제2 구동 전극(222)에는 상기 제1 기준 전압과 다른 하이 레벨(+)의 구동 전압이 인가된다.
정전기력에 의해 서로 다른 전압이 인가된 상기 제2 구동 전극(222)과 상기 제2 기준 전극(232)은 서로 당기고, 반대로 서로 동일한 전압이 인가된 상기 제1 구동 전극(221)과 상기 제1 기준 전극(231)은 서로 밀게 된다. 상기 마이크로 셔터(210)는 상기 제2 기준 전극(232) 측으로 이동된다.
상기 마이크로 셔터(210)가 상기 제2 기준 전극(232) 측으로 이동됨에 따라서 상기 개구부(213)는 상기 대향 기판(400)의 반사부(410)와 중첩된다.
따라서, 상기 표시 패널의 배면으로부터 발생된 광은 상기 투과 홀(TH)을 통과하나, 상기 마이크로 셔터(210)의 차단부(211)에 의해 차단된다.
구체적으로, 상기 트렌치부(214)의 측면 및 바닥면에 증착된 상기 저 반사층(206)에 의해 광이 흡수되어 상기 트렌치부(214)의 모서리 부분이나 측면으로 광이 새는 현상을 막을 수 있다.
또한, 상기 개구부(213)를 정의하는 상기 차단부(211)의 가장자리, 즉, 상기 경사부(215)가 상기 대향 기판(400) 측으로 기울어짐에 따라서 광이 상기 가장자리에서 반사되는 반사 횟수를 증가시켜 광의 에너지를 감소시킬 수 있다. 또한, 상기 경사부(215)에서 반사되는 광의 반사 방향을 상기 대향 기판(400) 측으로 향하게 하여 광이 새는 현상을 막을 수 있다.
즉, 상기 제2 차단 전극(CE2)을 이루는 금속 물질의 특성 및 두께와, 상기 제3 절연층(130)을 이루는 절연 물질 및 두께를 이용하여 상기 제2 차단 전극(CE2)이 저 반사 특성을 갖도록 한다. 이에 따라 상기 제2 차단 전극(CE2) 상에 부딪히는 광을 흡수하여 광이 새는 현상을 막을 수 있다.
이와 같이, 상기 표시 패널의 배면으로부터 발생된 광은 상기 투과 홀(TH)을 통과하지만, 상기 트렌치부(214)의 경사진 측벽 및 바닥면에 형성된 저 반사층(206)에 의해 흡수되고, 상기 경사부(215)의 경사면에 의해 반사 횟수를 증가시켜 에너지를 감소시키고, 저 반사 특성을 갖는 상기 제2 차단 전극(CE2) 상에 부딪힌 광은 흡수되어, 결과적으로 상기 표시 패널로 새는 광을 방지할 수 있다.
이에 따라 상기 표시 패널의 명암 대비비를 향상시킬 수 있고, 상기 명암 대비비가 향상됨에 따라서 넓은 시야각 특성을 확보할 수 있다.
도 5a 및 도 5b는 도 2에 도시된 마이크로 셔터의 막 특성을 설명하기 위한 개념도들이다.
도 2, 도 5a 및 도 5b를 참조하면, 비교예에 따른 마이크로 셔터의 막 구조는 4000 Å 의 아몰퍼스 실리콘(a-Si)층과, 1400 Å의 알루미늄(Al)층 및 800 Å의 질화 실리콘(SiNx)층이 적층된 구조를 가진다.
한편, 실시예 1에 따른 마이크로 셔터의 막 구조는 3000 Å 의 아몰퍼스 실리콘층(a-Si)과, 1400 Å의 알루미늄(Al)층과, 850 Å의 산화 실리콘(SiO2)층과, 150 Å의 티타늄(Ti)층 및 800 Å의 질화 실리콘(SiNx)층이 적층된 구조를 가진다.
실시예 2에 따른 마이크로 셔터의 막 구조는 3000 Å 의 아몰퍼스 실리콘층(a-Si)과, 1400 Å의 알루미늄(Al)층과, 850 Å의 산화 실리콘(SiO2)층과, 150 Å의 티타늄(Ti)층 및 1650 Å의 질화 실리콘(SiNx)층이 적층된 구조를 가진다.
도 5a에 도시된 상기 비교예 및 상기 실시예 1 및 2에 따른 파장대에 대한 반사율을 측정하여 보았다.
도 5b를 참조하면, 상기 비교예에 따른 마이크로 셔터는 반사율은 약 60 % 내지 90 % 의 범위를 가지며, 파장대 별로 반사율의 편차가 상대적으로 크게 측정되었다. 상기 비교예에 따른 주간 반사율(Photopic Reflectance : PR)은 약 73.9% 이었다.
상기 실시예 1 및 실시예 2에 따른 마이크로 셔터는 반사율이 약 5 % 내지 20 % 의 범위를 가지며, 파장대 별로 반사율이 상대적으로 완만한 특성을 가진다. 상기 실시예 1에 따른 주간 반사율(PR)은 약 17.0 % 이었고, 상기 실시예 2에 따른 주간 반사율(PR)은 약 6.42 % 이었다.
상기 비교예와 비교해서는 상기 실시예 1 및 2가 저 반사 특성이 우수하였고, 상기 실시예 2가 상기 실시예 1 보다 저 반사 특성이 우수하였다.
이와 같이, 상기 마이크로 셔터(210)를 다층막 구조로 형성함으로써 저 반사 특성을 향상시킬 수 있다.
도 6a 및 도 6b는 도 2에 도시된 제2 차단 전극 상의 막 특성을 설명하기 위한 개념도들이다.
도 2, 도 6a 및 도 6b를 참조하면, 비교예에 따르면, 제2 차단 전극(CE2)은 티타늄(Ti)층/알루미늄(Al)층/티타늄(Ti)층으로 이루어진 3 중막 구조이다. 상기 제2 차단 전극(CE2)은 1500 Å의 티타늄(Ti)층과, 3000 Å의 알루미늄(Al)층 및 1000 Å의 티타늄(Ti)층으로 이루어진다. 상기 제2 차단 전극(CE2) 상에는 4000 Å의 질화 실리콘(SiNx)층으로 이루어진 제3 절연층 및 800 Å의 질화 실리콘(SiNx)층으로 이루어진 보호층이 배치된다.
실시예에 따르면, 제2 차단 전극(CE2)은 티타늄(Ti)층/알루미늄(Al)층/티타늄(Ti)층으로 이루어진 3 중막 구조이다. 상기 제2 차단 전극(CE2)은 1500 Å의 티타늄(Ti)층과, 3000 Å의 알루미늄(Al)층, 1000 Å의 티타늄(Ti)층으로 이루어진다. 상기 제2 차단 전극(CE2) 상에는 1900 Å의 질화 실리콘(SiNx)층으로 이루어진 제3 절연층(130) 및 800 Å의 질화 실리콘(SiNx)층으로 이루어진 보호층(205)이 배치된다.
도 6a에 도시된 상기 비교예 및 상기 실시예에 따른 파장대에 대한 반사율을 측정하여 보았다.
도 6b를 참조하면, 상기 비교예에 따른 상기 제2 차단 전극(CE2) 상의 반사율은 약 10 % 내지 60 % 의 범위를 가지며, 파장대 별로 반사율의 편차가 상대적으로 크게 측정되었다. 상기 비교예에 따른 주간 반사율(PR)은 약 30.53% 이었다.
상기 실시예에 따른 상기 제2 차단 전극(CE2) 상의 반사율은 상기 비교예와 유사하게 약 10 % 내지 60 % 의 범위를 가지는 반면, 파장대 별로 반사율이 상대적으로 완만한 특성을 가진다. 이에 따라, 상기 실시예에 따른 주간 반사율(PR)은 상기 비교예 보다 낮은 약 17.27 % 이었다. 상기 실시예의 주간 반사율이 상기 비교예보다 낮음을 확인할 수 있다.
이와 같이, 상기 제2 차단 전극(CE2) 상의 상기 제3 절연층(130)의 두께를 얇게 형성하여 저 반사 특성을 향상시킬 수 있었다.
도 7a 내지 도 7i는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 1 및 도 7a를 참조하면, 상기 제1 베이스 기판(301) 위에 상기 스위칭 소자(TR)의 액티브 패턴(AP)을 형성한다. 상기 액티브 패턴(AP)이 형성된 상기 제1 베이스 기판(301) 위에 제1 절연층(110)을 형성한다.
상기 제1 절연층(110)이 형성된 상기 제1 베이스 기판(301) 위에 제1 금속층을 패터닝하여 상기 스위칭 소자(TR)의 게이트 전극(GE) 및 상기 스토리지 커패시터(CST)의 제1 차단 전극(CE1)을 형성한다. 상기 제1 금속층은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있다. 또한, 상기 제1 금속층은 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 예를 들면, 티타늄층/알루미늄층/티타늄층으로 이루어진 3중막일 수 있다.
상기 게이트 전극(GE) 및 상기 스토리지 커패시터(CST)가 형성된 상기 제1 베이스 기판(301) 위에 제2 절연층(120)을 형성한다. 상기 제1 및 제2 절연층들(110, 120)을 제거하여 복수의 콘택홀들(CT)을 형성한다. 상기 콘택홀들(CT)이 형성된 상기 제1 베이스 기판(301) 위에 제2 금속층을 패터닝하여 상기 스위칭 소자(Tr)의 소스 전극(SE) 및 드레인 전극(DE)을 형성하고, 상기 스토리지 커패시터(CST)의 제2 차단 전극(CE2)을 형성한다. 상기 소스 전극(SE) 및 드레인 전극(DE)은 상기 콘택홀들(CT)을 통해 상기 액티브 패턴(AP)과 접촉한다. 상기 제2 차단 전극(CE2)은 상기 제1 차단 전극(CE1)과 중첩된다.
상기 제2 금속층은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있다. 또한, 상기 제1 금속층은 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 예를 들면, 티타늄층/알루미늄층/티타늄층으로 이루어진 3중막일 수 있다.
상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 제2 차단 전극(CE2)이 형성된 상기 제1 베이스 기판(301) 위에 제3 절연층(130)을 형성한다. 상기 제3 절연층(130)은 질화 실리콘(SiNx)층으로 이루어질 수 있다. 상기 제3 절연층(130)은 상기 제2 차단 전극(CE2) 상에서 저 반사 특성을 가질 수 있도록 기 설정된 두께로 형성된다. 예를 들면, 상기 제3 절연층(130)은 상기 제2 차단 전극(CE2)이 1500 Å의 티타늄(Ti)층과, 3000 Å의 알루미늄(Al)층, 1000 Å의 티타늄(Ti)층으로 이루어진 3중막 구조인 경우, 1900 Å의 질화 실리콘(SiNx)층으로 이루어질 수 있다.
이와 같이, 상기 제1 베이스 기판(301) 상에 상기 표시 기판(300)의 회로부(100)를 형성한다.
상기 제3 절연층(130)이 형성된 상기 제1 베이스 기판(301) 위에 제1 희생층(261)을 형성한다. 상기 제1 희생층(261)을 패터닝하여 제1 앵커 홀(261a)을 형성한다. 상기 제1 앵커 홀(261a)은 상기 앵커들(A1, A2,..., A10) 각각이 형성되는 영역에 형성된다.
도 1 및 도 7b를 참조하면, 상기 앵커 홀(261a)이 형성된 상기 제1 베이스 기판(301) 상에 제2 희생층(262)을 형성한다. 상기 제2 희생층(262)을 패터닝하여 제2 앵커 홀(262a) 및 제1 트렌치 패턴(262b)을 형성한다. 상기 제2 앵커 홀(262a)은 상기 제1 앵커 홀(261a)에 대응하여 형성되고, 상기 제1 트렌치 패턴(262b)은 상기 트렌치부(214)에 포함된 적어도 두 개의 트렌치들(214a, 214b)에 대응하여 형성된다.
도 1, 도 7c 및 도 7d를 참조하면, 상기 제2 앵커 홀(262a) 및 상기 트렌치 패턴(262b)이 형성된 상기 제2 희생층(262) 상에 제1 마스크 패턴(281)을 형성한다. 상기 제1 마스크 패턴(281)은 상기 제1 트렌치 패턴(262b)을 노출시키도록 상기 제2 희생층(262) 상에 형성된다.
상기 제1 마스크 패턴(281)은 상기 제1 트렌치 패턴(262b)의 가장자리 부분, 즉 상기 개구부(213)의 가장자리에 대응하여 영역에 완만하게 경사진 리플로우(reflow) 패턴을 포함한다. 상기 제1 마스크 패턴(281)을 이용하여 상기 제2 희생층(262)을 건식 식각하여 상기 제1 트렌치 패턴(262b)의 가장자리에 상기 제1 베이스 기판(301)에 대해 양의 경사각(+θ)으로 경사진 경사 패턴(262c)을 형성한다. 즉, 상기 경사 패턴(262c)은 상기 개구부(213)의 가장자리에 대응하는 영역에 형성된다.
또한, 상기 제1 마스크 패턴(281)에 의해 노출된 상기 제1 트렌치 패턴(262b)의 측벽 및 바닥면은 상기 건식 식각 공정에 의해 일부 제거되어 제2 트렌치 패턴(262d)이 형성된다. 이후, 상기 제1 마스크 패턴(281)을 제거한다.
도 1 및 도 7e를 참조하면, 상기 제2 앵커 홀(262a), 상기 경사 패턴(262c) 및 상기 제2 트렌치 패턴(262d)이 형성된 상기 제2 희생층(262) 상에 베이스층(201) 및 저 반사층(206)을 형성한다. 상기 베이스층(201)은 상기 제1 및 제2 앵커 홀들(261a, 262a)을 통해 상기 회로부(100)의 상기 제3 절연층(130)과 접착된다. 상기 저 반사층(206)은 상기 베이스층(201)을 통해 상기 회로부(100)와 접착된다. 상기 저 반사층(206)은 다층막 구조를 가진다.
예를 들면, 상기 베이스층(201)은 약 3000 Å의 아몰퍼스 실리콘(a-Si)층으로 이루어질 수 있다. 상기 저 반사층(206)은 1400 Å의 알루미늄(Al)층(202)과, 850 Å의 산화 실리콘(SiO2)층(203)과, 150 Å의 티타늄(Ti)층(204) 및 800 Å의 질화 실리콘(SiNx)층(205)이 적층된 구조를 포함할 수 있다. 또는 상기 저 반사층(206)은 1400 Å의 알루미늄(Al)층(202)과, 850 Å의 산화 실리콘(SiO2)층(203)과, 150 Å의 티타늄(Ti)층(204) 및 1650 Å의 질화 실리콘(SiNx)층(205)이 적층된 구조를 포함할 수 있다.
도 1, 도 7f 및 도 7g를 참조하면, 상기 저 반사층(206)이 형성된 상기 제1 베이스 기판(301) 상에 제1 마스크 패턴(282)을 형성한다. 상기 제2 마스크 패턴(282)을 이용하여 상기 베이스층(201) 및 상기 저 반사층(206)을 패터닝하여 상기 셔터부(200)를 형성한다. 상기 셔터부(200)는 마이크로 셔터(210), 상기 구동 전극들(221, 222), 상기 기준 전극들(231, 232), 상기 앵커들(A1, A2,...,A10)을 포함한다. 도시된 바와 같이, 상기 앵커(A5), 상기 트렌치부(214) 및 상기 경사부(215)가 형성된다.
도 1 및 도 7h를 참조하면, 상기 셔터부(200)가 완성된 상기 제1 베이스 기판(301) 상의 상기 제1 및 제2 희생층들(261, 262)을 제거한다. 이에 따라서, 상기 회로부(100) 위에는 상기 앵커들(A1, A2,..., A10)에 의해 고정되고 상기 제1 베이스 기판(301)으로부터 부양된 상기 마이크로 셔터(210)와, 상기 마이크로 셔터(210)와 연결된 상기 구동 전극들(221, 222), 상기 구동 전극들(221, 222)과 마주하는 상기 기준 전극들(231, 232)이 형성된다. 도시된 바와 같이, 상기 마이크로 셔터(210)의 상기 차단부(211)는 적어도 두 개 이상의 트렌치들을 포함하는 트렌치부(214)와 상기 개구부(213)의 가장자리에 경사진 상기 경사부(215)가 형성된다.
따라서 상기 회로부(100)가 형성된 상기 제1 베이스 기판(301) 위에 상기 셔터부(200)가 완성된다.
상기 셔터부(200)가 완성된 상기 제1 베이스 기판(301) 위에 상기 보호층(205)을 형성한다. 상기 보호층(205)은 질화 실리콘(SiNx)층으로 이루어질 수 있다. 예를 들면, 상기 보호층(205)은 약 800 Å 또는 약 1650 Å의 두께를 갖는 질화 실리콘층으로 형성될 수 있다.
예를 들면, 상기 마이크로 셔터(210)의 막 구조는 3000 Å 의 아몰퍼스 실리콘층(201)과, 1400 Å의 알루미늄층(202)과, 850 Å의 산화 실리콘층(203)과, 150 Å의 티타늄층(204) 및 800 Å의 질화 실리콘층(205)이 적층된 구조를 가질 수 있다. 또는, 상기 마이크로 셔터(210)의 막 구조는 3000 Å 의 아몰퍼스 실리콘층(201)과, 1400 Å의 알루미늄층(202)과, 850 Å의 산화 실리콘층(203)과, 150 Å의 티타늄층(204) 및 1650 Å의 질화 실리콘층(205)이 적층된 구조를 가질 수 있다. 즉, 상기 마이크로 셔터(210)의 저 반사층(206)은 상기 질화 실리콘층(205)을 더 포함할 수 있다.
또한, 상기 제2 차단 전극(CE2)이 형성된 상기 표시 기판(300)의 막 구조는 1500 Å의 티타늄(Ti)층과, 3000 Å의 알루미늄(Al)층, 1000 Å의 티타늄(Ti)층으로 이루어진 상기 제2 차단 전극(CE2), 1900 Å의 질화 실리콘층으로 이루어진 제3 절연층(130) 및 800 Å의 질화 실리콘(SiNx)층으로 이루어진 보호층(205)이 적층된 구조를 가질 수 있다.
결과적으로, 상기 트렌치부(214)의 측면 및 바닥면에 증착된 상기 저 반사층(206)에 의해 광이 흡수되어 상기 트렌치부(214)의 모서리 부분이나 측면으로 광이 새는 현상을 막을 수 있다. 또한, 상기 개구부(213)의 가장자리에 상기 대향 기판(400) 측으로 기울어진 상기 경사부(215)에 의해 상기 경사부(213)와 상기 대향 기판(400) 사이에서 광이 반사되는 반사 횟수를 증가시켜 에너지를 감소시킬 수 있다. 또한, 상기 경사부(215)에서 반사되는 광의 반사 방향을 상기 대향 기판(400)측으로 향하게 하여 광이 새는 현상을 막을 수 있다. 또한, 상기 제2 차단 전극(CE2)을 이루는 금속 물질의 특성 및 두께와, 상기 제3 절연층(130)을 이루는 절연 물질 및 두께를 이용하여 상기 제2 차단 전극(CE2)에 대응하는 상기 표시 기판(300)의 영역을 저 반사 특성을 갖도록 한다. 이에 따라 상기 제2 차단 전극(CE2) 상에 부딪히는 광을 흡수하여 광이 새는 현상을 막을 수 있다.
이상 본 발명의 실시예들에 따르면, 마이크로 셔터의 트렌치부의 경사진 측벽 및 바닥면에 형성된 저 반사층에 의해 광의 흡수시키고, 마이크로 셔터의 개구부의 가장자리에 형성된 경사부에 의해 반사 횟수를 증가시켜 광 에너지를 감소시킨다. 또한, 회로부의 차단 전극이 형성된 부분에서 광을 흡수시킴으로써 표시 패널로 새는 광을 방지할 수 있다. 따라서 상기 표시 패널의 명암 대비비를 향상시킬 수 있고, 상기 명암 대비비가 향상됨에 따라서 넓은 시야각 특성을 확보할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 회로부 200 : 셔터부
210 : 마이크로 셔터 211 : 차단부
212 : 연결부 213 : 개구부
214 : 트렌치부 215 : 경사부
221, 222 : 구동 전극 231, 232 : 기준 전극
A1,.., A10 : 앵커

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되고, 개구부 및 서로 인접한 개구부들 사이에 배치된 적어도 두 개의 트렌치 구조를 포함하는 차단부를 포함하는 마이크로 셔터;
    상기 마이크로 셔터의 제1 측에 연결된 제1 구동 전극;
    상기 마이크로 셔터의 상기 제1 측과 대향하는 제2 측에 연결된 제2 구동 전극; 및
    상기 제1 구동 전극, 제2 구동 전극 및 상기 마이크로 셔터를 상기 베이스 기판 상에 고정하는 복수의 앵커들을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 마이크로 셔터는 상기 개구부의 가장자리에 형성된 경사부를 더 포함하는 표시 기판.
  3. 제1항에 있어서, 상기 경사부는 상기 베이스 기판에 대해 양의 경사각을 갖는 것을 특징으로 하는 표시 기판.
  4. 제1항에 있어서, 상기 마이크로 셔터는 베이스층 및 상기 베이스층 상에 배치되고 다층막 구조를 가지는 저 반사층을 포함하는 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서, 상기 저 반사층은 알루미늄을 포함하는 제1 층, 산화 실리콘을 포함하는 제2 층, 티타늄을 포함하는 제3 층 및 질화 실리콘을 포함하는 제4 층을 포함하는 것을 특징으로 하는 표시 기판.
  6. 제5항에 있어서, 상기 베이스층은 아몰퍼스 실리콘을 포함하는 것을 특징으로 하는 표시 기판.
  7. 제6항에 있어서, 상기 마이크로 셔터는 3000 Å의 아몰퍼스 실리콘층, 1400 Å의 알루미늄층, 850 Å의 산화 실리콘층, 150 Å의 티타늄층 및 800 Å의 질화 실리콘층이 적층된 것을 특징으로 하는 표시 기판.
  8. 제6항에 있어서, 상기 마이크로 셔터는 3000 Å의 아몰퍼스 실리콘층, 1400 Å의 알루미늄층, 850 Å의 산화 실리콘층, 150 Å의 티타늄층 및 1650 Å의 질화 실리콘층이 적층된 것을 특징으로 하는 표시 기판.
  9. 제1항에 있어서, 상기 베이스 기판과 상기 마이크로 셔터 사이에 배치된 스토리지 커패시터를 더 포함하고,
    상기 스토리지 커패시터는 상기 베이스 기판 상에 배치된 제1 차단 전극과, 상기 제1 차단 전극 상에 중첩된 제2 된 차단 전극을 포함하는 표시 기판.
  10. 제9항에 있어서, 상기 제2 차단 전극 상에는 질화 실리콘을 포함하는 절연층 및 보호층이 적층된 것을 특징으로 하는 표시 기판.
  11. 제10항에 있어서, 상기 제2 차단 전극이 1500 Å의 티타늄층과, 3000 Å의 알루미늄층, 1000 Å의 티타늄층으로 이루어진 경우,
    상기 절연층은 1900 Å의 두께를 갖고, 상기 보호층은 800 Å의 두께를 갖는 것을 특징으로 하는 표시 기판.
  12. 베이스 기판 상에 제1 앵커 홀이 형성된 제1 희생층을 형성하는 단계;
    상기 제1 희생층 상에 상기 제1 앵커 홀과 중첩되는 제2 앵커 홀 및 적어도 두 개의 트렌치 구조에 대응하는 제1 트렌치 패턴이 형성된 제2 희생층을 형성하는 단계;
    상기 제2 희생층을 부분적으로 제거하여 상기 제1 트렌치 패턴의 측벽 및 바닥면이 일부 제거된 제2 트렌치 패턴 및 개구부의 가장자리에 대응하는 영역에 경사 패턴을 형성하는 단계;
    상기 경사 패턴 및 상기 제2 트렌치 패턴이 형성된 상기 제2 희생층 상에 다층막을 포함하는 저 반사층을 형성하는 단계;
    상기 베이스층 및 상기 저 반사층을 패터닝하여, 앵커 및 상기 개구부, 상기 두 개의 트렌치 구조를 포함하는 차단부 및 상기 개구부의 가장자리에 형성된 경사부를 포함하는 마이크로 셔터를 형성하는 단계; 및
    상기 제1 및 제2 희생층들을 제거하여 상기 앵커에 의해 상기 베이스 기판 상에 고정되고 상기 베이스 기판으로부터 상기 마이크로 셔터를 부양하는 단계를 포함하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 경사 패턴을 형성하는 단계는 건식 식각 공정을 이용하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제12항에 있어서, 상기 경사 패턴은 상기 베이스 기판에 대해 양의 경사각을 갖는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제12항에 있어서, 상기 저 반사층을 형성하는 단계는
    상기 경사 패턴이 형성된 상기 베이스 기판 상에 아몰퍼스 실리콘을 포함하는 베이스층을 형성하는 단계;
    상기 베이스층이 형성된 상기 베이스 기판 상에 알루미늄을 포함하는 제1 층을 형성하는 단계;
    상기 제1 층이 형성된 상기 베이스 기판 상에 산화 실리콘을 포함하는 제2 층을 형성하는 단계; 및
    상기 제2 층이 형성된 상기 베이스 기판 상에 티타늄을 포함하는 제3 층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제15항에 있어서, 상기 제1 및 제2 희생층들을 제거한 후 상기 마이크로 셔터가 형성된 상기 베이스 기판 상에 보호층을 형성하는 단계를 더 포함하고,
    상기 제3 층 상에 상기 보호층이 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제16항에 있어서, 상기 보호층은 질화 실리콘을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제12항에 있어서, 상기 제1 희생층을 형성하기 전, 상기 베이스 기판 상에 제1 차단 전극을 형성하는 단계;
    상기 제1 차단 전극이 형성된 상기 베이스 기판 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층이 형성된 상기 베이스 기판 상에 상기 제1 차단 전극과 중첩된 제2 차단 전극을 형성하는 단계; 및
    상기 제2 차단 전극이 형성된 상기 베이스 기판 상에 제2 절연층을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  19. 제18항에 있어서, 상기 제2 차단 전극은 티타늄을 포함하는 제1 층, 알루미늄을 포함하는 제2 층 및 상기 티타늄을 포함하는 제3 층이 적층된 구조를 갖는 것을 특징으로 하는 표시 기판의 제조 방법.
  20. 제19항에 있어서, 상기 제2 절연층은 질화 실리콘을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020110083429A 2011-08-22 2011-08-22 표시 기판 및 이의 제조 방법 KR20130021104A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110083429A KR20130021104A (ko) 2011-08-22 2011-08-22 표시 기판 및 이의 제조 방법
US13/557,606 US9081185B2 (en) 2011-08-22 2012-07-25 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110083429A KR20130021104A (ko) 2011-08-22 2011-08-22 표시 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130021104A true KR20130021104A (ko) 2013-03-05

Family

ID=47743354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110083429A KR20130021104A (ko) 2011-08-22 2011-08-22 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9081185B2 (ko)
KR (1) KR20130021104A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140148181A (ko) * 2013-06-21 2014-12-31 엘지디스플레이 주식회사 투명 유기전계 발광소자 및 이의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120129256A (ko) * 2011-05-19 2012-11-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 패널
US9134532B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. MEMS shutter assemblies for high-resolution displays
US9176317B2 (en) * 2013-03-13 2015-11-03 Pixtronix, Inc. Display apparatus incorporating dual-level shutters
US9134530B2 (en) * 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus incorporating dual-level shutters
US9632307B2 (en) * 2013-03-13 2017-04-25 Snaptrack, Inc. MEMS shutter assemblies for high-resolution displays
US20160042700A1 (en) * 2014-08-05 2016-02-11 Pixtronix, Inc. Display shutter assemblies including fluid-dynamic surface features
US20170003499A1 (en) * 2015-07-02 2017-01-05 Pixtronix, Inc. Silane modified fluid for mems stiction reduction
US9630836B2 (en) 2015-09-30 2017-04-25 Mems Drive, Inc. Simplified MEMS device fabrication process
US9617142B1 (en) 2015-09-30 2017-04-11 Mems Drive, Inc. MEMS grid for manipulating structural parameters of MEMS devices
CN115567777B (zh) * 2022-09-30 2023-08-29 杭州海康微影传感科技有限公司 微机电挡片及其制备方法、图像传感器组件及其制备方法、图像传感器及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682403B2 (ja) * 1993-10-29 1997-11-26 日本電気株式会社 半導体装置の製造方法
JP2002214793A (ja) 2001-01-22 2002-07-31 Mitsubishi Electric Corp 反射防止膜及び半導体装置の製造方法
KR100950202B1 (ko) 2003-03-28 2010-03-29 매그나칩 반도체 유한회사 액정 디스플레이 제조 방법
US7502159B2 (en) * 2005-02-23 2009-03-10 Pixtronix, Inc. Methods and apparatus for actuating displays
KR101566433B1 (ko) 2008-09-03 2015-11-06 삼성디스플레이 주식회사 표시 장치
KR101579980B1 (ko) 2009-05-06 2015-12-24 엘지전자 주식회사 표시 장치 및 그의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140148181A (ko) * 2013-06-21 2014-12-31 엘지디스플레이 주식회사 투명 유기전계 발광소자 및 이의 제조 방법

Also Published As

Publication number Publication date
US20130050794A1 (en) 2013-02-28
US9081185B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
KR20130021104A (ko) 표시 기판 및 이의 제조 방법
US10770520B2 (en) Organic light emitting display device and method of manufacturing the same
JP6462839B2 (ja) 表示装置
EP3188274A1 (en) Organic light-emitting display device and method of fabricating the same
CN111211145A (zh) 显示装置
JP4943454B2 (ja) 液晶表示装置
US7515237B2 (en) Liquid crystal display device with high aperture ratio having a metal layer and a storage electrode entirely overlapped with a common electrode
KR101311874B1 (ko) 반사투과형 액정표시장치용 어레이 기판의 제조 방법
US20070058116A1 (en) Transflective liquid crystal display device and method of fabricating the same
JP2005234515A (ja) 微小電子機械システムディスプレイセルおよびその形成方法
US11099441B2 (en) Wire substrate and display device including the same
JP2008216964A (ja) 偏光子及びそれを備える平板表示装置
KR20120106263A (ko) 표시 기판, 이를 포함하는 표시 장치 및 이의 제조 방법
GB2493267A (en) IPS LCD with dual layer electrodes
JP2023179634A (ja) 画素構造、表示装置及び画素構造の製造方法
JP2005514653A (ja) 反射型液晶表示装置及びその製造方法
US8896902B2 (en) Microelectromechanical system substrate and display apparatus having the same
CN111466039B (zh) 像素结构、显示设备、以及制造像素结构的方法
US20100038647A1 (en) Thin film transistor array panel and manufacturing method thereof
KR100744401B1 (ko) 반투과형 액정표시장치의 어레이 기판 및 이의 제조 방법
KR100878202B1 (ko) 반투과형 액정표시장치 및 그 제조 방법
CN113260915A (zh) 阵列基板及其制作方法、显示装置
JP2001249358A (ja) 液晶表示装置およびその製造方法
KR20110064496A (ko) 반사투과형 액정표시장치용 어레이 기판 및 이의 제조방법
JP2013137476A (ja) 半導体装置とその製造方法、及び反射型液晶表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal