KR101710714B1 - 테라헤르츠 발진기용 멤스 소자 및 그 제조 방법 - Google Patents

테라헤르츠 발진기용 멤스 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101710714B1
KR101710714B1 KR1020090136216A KR20090136216A KR101710714B1 KR 101710714 B1 KR101710714 B1 KR 101710714B1 KR 1020090136216 A KR1020090136216 A KR 1020090136216A KR 20090136216 A KR20090136216 A KR 20090136216A KR 101710714 B1 KR101710714 B1 KR 101710714B1
Authority
KR
South Korea
Prior art keywords
substrate
hole pattern
pattern
etching
forming
Prior art date
Application number
KR1020090136216A
Other languages
English (en)
Other versions
KR20110079222A (ko
Inventor
백찬욱
홍석우
서환수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090136216A priority Critical patent/KR101710714B1/ko
Priority to US12/801,964 priority patent/US8188799B2/en
Priority to EP10171574.6A priority patent/EP2341030B1/en
Priority to JP2010246555A priority patent/JP5801548B2/ja
Publication of KR20110079222A publication Critical patent/KR20110079222A/ko
Application granted granted Critical
Publication of KR101710714B1 publication Critical patent/KR101710714B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J25/00—Transit-time tubes, e.g. klystrons, travelling-wave tubes, magnetrons
    • H01J25/34—Travelling-wave tubes; Tubes in which a travelling wave is simulated at spaced gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

관통 식각홀 패턴과 제1비관통 식각홀 패턴이 형성된 제1기판과 제1기판의 관통 식각홀 패턴에 대응되는 위치에 동일한 제2비관통 식각홀 패턴이 형성된 제2기판을 접합하여 만든 멤스 소자에 대하여 개시된다.
또한 제 1기판과 제2기판이 접합된 것을 제1구조체와 제 1구조체와 같은 구조의 제2구조체를 서로 접합한 멤스 소자에 대하여 개시된다.
멤스 소자, 발진기, 테라헤르츠, 열압축

Description

테라헤르츠 발진기용 멤스 소자 및 그 제조 방법 {Microelectromechanical System Device for Terahertz Oscillator and Manufacturing Method of the Same}
개시된 멤스(microelectromechanical system; MEMS) 소자는 기판 식각 및 접합 방법을 이용하여 제조된 멤스 소자에 관한 것으로, 상세하게는, 복수의 식각된 기판을 접합하여 제조한 테라헤르츠 발진기용 소자에 관한 것이다.
테라헤르츠 대역은 분자광학, 생물물리학, 의학, 분광학, 영상 및 보안 응용 면에서 매우 중요하다. 기존의 마이크로파 대역과 광학 주파수 사이에 놓여 있는 테라헤르츠(1012 Hz) 대역은 그 중요성에도 불구하고 현재까지 개발되어 있는 발진기나 증폭기가 거의 없는 형편이다. 여러 가지 물리적, 공학적 한계로 개발이 미미하다가 최근에 와서 여러 가지 신개념과 미세가공 기술의 발달로 그 개발이 한창 진행되고 있다.
기존의 마이크로파 대역의 여러 발진기들의 주파수를 높이거나, 반도체 레이저나 펨토초 레이저 같은 광학 장치를 이용하여 작동주파수를 테라헤르츠 대역으로 낮추려는 여러 가지 접근 방법이 시도되고 있다. 최근에는 축소화된 테라헤르츠 발 진기를 만들고자 여러 가지 시도가 제시되고 있다.
이렇게 테라헤르츠 발진기를 제작하는 여러 가지 시도 중에는 MEMS 기술을 이용하여 기판에 3차원 미세구조물을 생성하는 방법이 개발되고 있다.
특히, 100~1,000㎛의 단차를 갖는 구조에서는, DRIE(Deep reactive-ion etching)와 같은 식각의 특성상, 식각 플라즈마가 깊은 단차내에 균일하게 침투하지 못하기 때문에 원하는 정밀도와 균일도를 얻을 수 없다. 특히 에칭(etching)한 바닥면은 가장자리(edge)쪽으로 갈수록 식각 속도(etch rate)가 변하여 곡률 반경이 생긴다.
또한, 깊이가 깊어질수록 식각 속도가 변하여 원하는 깊이만큼 정확히 에칭하는 것이 매우 어렵게 된다. 더군다나 곡률 반경을 갖는 가장자리가 생기기 때문에 에칭된 바닥면의 깊이 편차가 심하게 된다. 이 현상은 에칭 깊이가 깊어질수록 심하게 나타난다.
멤스 소자 제작 시 에칭 깊이가 깊어질수록 발생하는 식각 바닥면의 깊이 편차, 가장자리의 곡률 반경 문제 등을 해결하기 위해 식각 깊이를 달리한 기판을 이용하여 제작한 멤스 소자 및 이를 이용한 테라헤르츠 발진기를 제공하고자 한다.
또한, 상기 멤스 소자의 제조 방법을 제공하고자 한다.
본 발명의 일 유형에 따른 멤스 소자는 제1구조체를 포함하며, 상기 제1구조체는: 마주하는 제1면과 제2면을 가지며 제1면과 제2면을 관통하는 관통 식각홀 패턴과 상기 제1면에 제1비관통 식각홀 패턴이 형성된 제1기판; 및 마주하는 제3면과 제4면을 가지며 상기 제1기판의 관통 식각홀 패턴에 대응되는 위치에 제2비관통 식각홀 패턴이 상기 제3면에 형성된 제2기판을 갖고, 상기 제1기판의 제2면과 상기 제2기판의 제3면이 접합되어 형성될 수 있다.
이 경우, 제1기판의 관통 식각홀 패턴과 제2기판의 제2비관통 식각홀 패턴이 결합하여 하나의 제3비관통 식각홀 패턴이 형성될 수 있다.
상기 멤스 소자는 상기 제1구조체와 동일한 구조의 제2구조체를 더 포함하며, 상기 제1구조체의 제1기판의 제1면과 상기 제2구조체의 제1기판의 제1면이 접합되어 형성될 수 있다.
또한, 상기 제1구조체와 상기 제2구조체의 접합으로, 상기 제1구조체의 제3비관통 식각홀 패턴과 상기 제2구조체의 제3비관통 식각홀 패턴이 결합하여 하나의 결합 공진기(coupled cavity)가 형성될 수 있다.
또한, 상기 제1구조체와 상기 제2구조체의 접합으로, 상기 제1구조체의 제1비관통 식각홀 패턴과 상기 제2구조체의 제1비관통 식각홀 패턴이 결합하여 하나의 도파관이 형성될 수 있다.
예를 들어, 상기 멤스 소자는 상호작용회로(Interaction Circuit) 또는 테라헤르츠 발진기(Terahertz Oscillator)일 수 있다.
상기 제2기판의 제2비관통 식각홀 패턴의 깊이는, 예를 들어, 상기 제3비관통 식각홀 패턴 깊이의 1/2이하일 수 있다.
한편, 본 발명의 일 유형에 따른 구조체의 제조 방법은, 마주하는 제1면과 제2면을 가진 제1기판을 준비하는 단계; 상기 제1면과 제2면을 관통하여 관통 식각홀 패턴을 형성하고, 상기 제1면에 제1비관통 식각홀 패턴을 형성하는 단계; 마주하는 제3면과 제4면을 갖는 제2기판을 준비하는 단계; 상기 제3면에서 상기 관통 식각홀 패턴에 대응하는 위치에 제2비관통 식각홀 패턴을 형성하는 단계; 및 상기 제1기판의 제2면과 상기 제2기판의 제3면을 접합하는 단계를 포함할 수 있다.
여기서, 상기 제1면과 제2면을 관통하여 관통 식각홀 패턴을 형성하고 제1면에 제1비관통 식각홀 패턴을 형성하는 단계는: 상기 제1기판의 제2면에 제1마스크 패턴을 형성하는 단계; 상기 제1마스크 패턴을 식각 마스크로 하여 상기 제1기판의 제2면을 미리 설정된 깊이만큼 식각하여 관통 식각홀의 일부를 형성하는 단계; 상기 제1기판의 식각된 부분에 식각용 버퍼 물질을 충진하는 단계; 상기 제1기판의 제1면에 제2마스크 패턴을 형성하는 단계; 상기 제2마스크 패턴을 식각 마스크로 하여 상기 제1기판의 제1면을 미리 설정된 깊이만큼 식각하여 관통 식각홀 패턴과 제1비관통 식각홀 패턴을 형성하는 단계; 상기 관통 식각홀 패턴에 채워진 식각용 버퍼 물질을 제거하는 단계; 및 상기 제1기판의 제1면, 제2면 및 식각된 표면에 금속 박막을 형성하는 단계를 포함할 수 있다.
또한, 상기 제3면에서 관통 식각홀 패턴에 대응하는 위치에 제2비관통 식각홀 패턴을 형성하는 단계는: 상기 제2기판의 제3면에 제3마스크 패턴을 형성하는 단계; 상기 제3마스크 패턴을 식각 마스크로 하여 상기 제2기판의 제3면을 미리 설정된 깊이만큼 식각함으로써 상기 제1기판의 관통 식각홀 패턴과 대응되는 위치에 제2비관통 식각홀 패턴을 형성하는 단계; 및 상기 제2기판의 제3면 및 식각된 표면에 금속 박막을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 제1기판에서 제1마스크 패턴을 식각 마스크로 하여 식각된 부분에 충진하는 식각용 버퍼 물질은, 식각제로 식각이 가능하며, 기판의 식각 속도에 비해 느리거나 같은 속도로 식각이 가능한 물질을 사용할 수 있다.
또한, 상기 제1기판의 제2면과 상기 제2기판의 제3면을 접합하는 단계는, 상기 제1기판의 제2면에 형성된 금속 박막과 상기 제2기판의 제3면에 형성된 금속 박막을 열압축에 의해 서로 접합하는 단계를 포함할 수 있다.
또한, 상기 제1기판의 제2면과 상기 제2기판의 제3면을 접합하는 단계는, 상기 제1기판의 제2면에 솔더 라인 패턴을 형성하는 단계; 및 상기 제1기판의 제2면에 형성된 솔더 라인 패턴을 상기 제2기판의 제3면에 형성된 금속 박막과 공융 접합하는 단계를 포함할 수 있다.
상기 제1마스크 패턴을 형성하는 단계는, 예를 들어, 상기 제1기판의 제2면에 산화막을 형성하는 단계; 상기 산화막이 형성된 제1기판의 제2면에 포토레지스트층을 형성하는 단계; 및 상기 산화막과 포토레지스트층이 형성된 제2면에 제1 마스크 패턴을 형성하는 단계를 포함할 수 있다.
상기 제2마스크 패턴을 형성하는 단계는, 예를 들어, 상기 제1기판의 제1면에 산화막을 형성하는 단계; 상기 산화막이 형성된 제1기판의 제1면에 포토레지스트층을 형성하는 단계; 및 상기 산화막과 포토레지스트층이 형성된 제1면에 제2 마스크 패턴을 형성하는 단계를 포함할 수 있다.
또한, 상기 제2기판의 제3면에 제3마스크 패턴을 형성하는 단계는, 예를 들어, 상기 제2기판의 제3면에 포토레지스트층을 도포하는 단계; 및 상기 제1기판의 관통 식각홀 패턴과 대응되는 위치에 제2비관통 식각홀 패턴을 위한 제3마스크 패턴을 형성하는 단계를 포함할 수 있다.
상기 상기 구조체의 제조 방법은, 상기 제1기판의 제2면에 제1얼라인 키 패턴을 형성하는 단계; 상기 제2기판의 제4면에 제2얼라인 키 패턴을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 제1기판의 제2면과 상기 제2기판의 제3면을 접합하는 단계에서, 상기 제1기판과 상기 제2기판은 각 기판에 형성된 제1얼라인 키 패턴 및 제2얼라인 키 패턴을 이용하여 서로 정렬되며, 실리콘 다이렉트 접합, 산화막 접합, 공융 접합 또는 열압축에 의해 서로 접합될 수 있다.
한편, 본 발명의 일 유형에 따른 멤스 소자의 제작 방법은, 상술한 방법으로 제1구조체를 형성하는 단계; 상술한 방법으로 제2구조체를 형성하는 단계; 및 상기 제1구조체의 제1기판의 제1면과 상기 제2구조체의 제1기판의 제1면을 접합하는 단계를 포함할 수 있다.
개시된 방법에 따르면, 복수개의 단차 구조를 갖는 멤스 소자에서 관통 식각홀 측벽 및 비관통 식각홀의 바닥면을 정밀하고 균일하게 식각할 수 있기 때문에, 정확한 작동 주파수와 분산관계를 갖는 테라헤르츠 발진기 및 증폭기의 구현이 가능하다. 또한 3차원 식각이 필요한 경우, 면적에 상관없이 정확한 식각 깊이 조절이 가능하고, 에치 버퍼층을 사용함으로서 노치(notch)가 없는 3차원 멤스 소자 제조가 가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 작용을 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
도 1은 예시적인 제1구조체(100)의 개략적인 단면도이고, 도 2는 도 1에 도시된 제1구조체(100) 및 그와 동일한 또 하나의 제1구조체(이하 "제2구조체"로 표기)(200)를 접합하여 만든 멤스(MEMS) 소자(또는, 상호작용회로)(400)의 단면도이다.
도 1의 제1구조체(100)는 제1기판(110)과 제2기판(120)을 갖는다. 상기 제1 기판(110)은 마주하는 제1면(112)과 제2면(114)을 가지며, 또한 제1면과 제2면을 관통하는 관통 식각홀 패턴(150)과 상기 제1면(112)에 형성된 제1비관통 식각홀 패턴(160)을 갖는다. 도 1에 도시된 바와 같이, 제1기판(110)의 양측에 관통 식각홀 패턴(150)이 각각 형성될 수 있으며, 양측 관통 식각홀 패턴(150) 사이에 제1비관통 식각홀 패턴(160)이 형성될 수 있다.
상기 제2기판(120)은 마주하는 제3면(122)과 제4면(124)을 가지며, 상기 제3면(122)에 제2비관통 식각홀 패턴(170)이 형성되어 있다. 상기 제2기판(120)의 제3면(122)에 형성된 제2비관통 식각홀 패턴(170)은, 상기 제1기판(110)의 관통 식각홀 패턴(150)과 동일한 패턴으로 대응되는 위치에 형성된다. 도 1과 같이 제1구조체(100)는 상기 제1기판(110)의 제2면(114)과 상기 제2기판(120)의 제3면(122)이 서로 접합되어 형성된다. 상기 제1기판(110)과 제2기판(120)이 접합되면, 제1기판(110)의 관통 식각홀 패턴(150)과 제2기판(120)의 제2비관통 식각홀 패턴(170)이 결합된 제3비관통 식각홀 패턴(190) 구조가 형성된다.
한편, 상기 제1구조체(100)를 포함하는 멤스 소자의 제작도 가능하다. 이러한 멤스 소자의 일 예가 도 2에 나타나 있다. 도 2의 멤스 소자(400)는 상기 제1구조체(100)와 같은 구조의 제2구조체(200)가 하나 더 구비된 것으로, 상기 제1구조체(100)의 제1면(112)과 상기 제2구조체(200)의 제1면(212)이 서로 접합되어 형성될 수 있다.
상기 제1구조체(100)와 상기 제2구조체(200)가 접합되면, 각 구조체의 제3비관통 식각홀 패턴(190)들이 결합되어 제1도파관(또는, 결합 공진기(coupled cavity))(210)을 형성하며, 각 구조체의 제2비관통 식각홀 패턴(160)들이 결합하여 하나의 터널, 즉 제2도파관(220)이 형성될 수 있다. 상기 제2도파관(220)은 상호작용회로에서 전자빔 터널의 역할도 할 수 있다.
전술한 멤스 소자(400)는, 예를 들어 밀리미터 또는 밀리미터 이하의 전자기파에 대한 상호작용회로(Interaction Circuit) 또는 테라헤르츠 발진기(Terahertz Oscillator)나 증폭기로 사용될 수 있다.
상기 제2기판(120)의 제2비관통 식각홀 패턴(170)의 깊이는, 예를 들어, 상기 제1기판(110)의 관통 식각홀 패턴(150) 깊이의 1/2이하로 형성될 수 있다. 또 다른 실시예로 상기 제2기판(120)의 제2비관통 식각홀 패턴(170)의 깊이는, 예를 들어, 상기 제1기판(110)의 관통식각홀 패턴(150)과 상기 제2기판(120)의 제2비관통 식각홀 패턴(170)이 결합/접합되어 형성된 제3비관통 식각홀 패턴(190) 깊이의 1/2이거나 그보다 더 작을 수 있다.
따라서 원하는 깊이의 제3비관통 식각홀 패턴(190)을 얻고자 할 때, 제1기판(110)의 관통 식각홀 패턴(150)을 기판 두께의 깊이로 형성하고, 제3비관통 식각홀 패턴(190)의 나머지 깊이는 제2기판(120)의 제2비관통 식각홀 패턴(170)으로 형성한다. 여기서 제2비관통 식각홀 패턴(170)의 깊이는 응용하고자 하는 멤스 소자에서 허용되는 식각 바닥면의 깊이 편차의 한계까지 식각될 수 있다.
상기와 같이 제3비관통 식각홀 패턴(190)의 제조 시, 식각 깊이가 상이한 적어도 두 개의 기판을 이용함으로써, 식각 깊이가 깊어질수록 발생하는 식각 바닥면의 깊이 편차, 가장자리의 곡률 반경 문제 등을 해결할 수 있다. 이 경우, 상기 제 2비관통 식각홀 패턴(170)의 식각 깊이가 낮을수록 식각 바닥면의 균일도가 높으며, 그 결과 동작 주파수가 정확한 테라헤르츠 발진기 등을 제작할 수가 있다.
도 3a 내지 도 3g는 제1기판(110)의 예시적인 제조 방법을 도시한 것이다.
본 발명의 일 실시예에 따른 제1기판(110) 제조 방법은, 마주하는 제1면(112)과 제2면(114)을 가진 제1기판(110)을 준비하는 단계, 도 3a와 같이 제1 기판(110)의 제2면(114)에 감광액 도포(Photo Resist: PR Coating)에 의해 포토레지스트층(116)을 형성하는 단계, 도 3b와 같이 포토레지스트층(116)을 이용하여 제2면(114)에 제1얼라인 키 패턴(align key pattern)(130)을 형성한 후 남은 포토레지스트층(116)을 제거하는 단계, 도3c와 같이 제1기판(110)의 제2면(114)에 포토레지스트층을 다시 도포하여 관통 식각홀 패턴(150)을 위한 제1마스크 패턴(132)을 형성하는 단계, 상기 제1마스크 패턴(132)을 식각 마스크로 하여 미리 설정된 깊이만큼 식각함으로써 관통 식각홀 패턴(150)의 일부를 형성하는 단계, 도3d와 같이 식각된 부분에 식각용 버퍼(buffer) 물질(152)을 충진하는 단계, 도3e와 같이 상기 제1기판(110)의 제1면(112)에 관통 식각홀 패턴(150)과 제1비관통 식각홀 패턴(160)을 위한 제2마스크 패턴(134)을 형성하고, 상기 제2마스크 패턴(134)을 식각 마스크로 하여 미리 설정된 깊이만큼 식각하여 관통 식각홀 패턴(150)과 제1비관통 식각홀 패턴(160)을 형성하는 단계; 도3f와 같이 제1면(112)에 있는 제2마스크 패턴(134)과 상기 관통 식각홀 패턴(150)에 채워진 버퍼 물질(152)을 제거하는 단계; 도3g와 같이 제1기판(110)의 제1면(112) 및 제2면(114) 그리고 식각 표면에 금속 박막(180)을 형성하는 단계를 포함할 수 있다.
도 3b는 제1얼라인 키 패턴(align key pattern)(130)이 생성된 제1기판(110)을 도시한다. 제1얼라인 키 패턴(130)은 제1기판(110)을 이후 다른 기판과 접합하거나, 다른 구조물에 접합할 때 정교한 접합을 위하여 사용된다. 또한, 제1얼라인 키 패턴(130)은 다른 기판 또는 다른 면에 대한 식각 위치를 조절하기 위하여 사용될 수 있다. 예를 들면, 도 3e의 제2마스크 패턴(134)은 제1 기판(110)의 제2면(114)에 위치한 제1얼라인 키 패턴(130)과 정렬되어 제2면(114)의 식각 위치를 조절할 수 있다.
상기 제1기판(110)에서 제1마스크 패턴(132)으로 식각된 부분에 충진하는 식각용 버퍼 물질(152)은, 식각제로 식각이 가능하며, 기판의 식각 속도에 비해 느리거나 같은 속도로 식각이 가능한 물질을 사용할 수 있다. 예를 들어, 상기 식각용 버퍼 물질(152)은 포토레지스트와 같은 물질을 사용할 수 있다. 이것은, 도 3c와 같이 제1마스크 패턴(132)을 이용하여 제2면(114)에 관통 식각홀 패턴(150)의 일부를 식각하고 제1기판(110)을 뒤집어서 도 3e와 같이 제1면(112)에 제1비관통 식각홀(160)과 관통 식각홀 패턴(150)을 식각할 때, 관통 식각홀 패턴(150)이 관통되면서 버퍼 물질(152)에 의한 식각 속도 조절을 가능하게 하며 또한 식각면에 나타날 수 있는 노치(notch)를 방지할 수 있는 기능을 한다. 도3g와 같은 금속 박막(180) 코팅은, 예를 들어, 스퍼터 또는 도금법 등을 이용하여 실시될 수 있다.
도 4a 내지 도 4c는 제2기판(120)의 예시적인 제조 방법을 도시한 것이다.
본 발명의 일 실시예에 따른 제2기판(120)의 제조 방법은, 마주하는 제3면(122)과 제4면(124)을 가진 제2기판(120)을 준비하는 단계, 도 3a에서와 마찬가 지로 제2기판(120)의 제4면(124)에 감광액 도포에 의해 포토레지스트층을 형성하는 단계, 도 3b에서와 마찬가지로 제2얼라인 키 패턴(140)(도 4a 참조)을 생성한 후 포토레지스트층을 제거하는 단계, 도4a와 같이 제2기판(120)의 제3면(122)에 포토레지스트층을 도포하고 제1기판(110)의 관통 식각홀 패턴(150)과 대응되는 위치에 제2비관통 식각홀 패턴(170)을 위한 제3마스크 패턴(142)을 형성하는 단계, 도4b와 같이 상기 제3마스크 패턴(142)을 식각 마스크로 하여 미리 설정된 깊이만큼 식각함으로써 제2비관통 식각홀 패턴(170)을 형성하는 단계; 도4c와 같이 제2기판(120)의 제3면(122) 및 식각된 표면에 금속 박막(180)을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에서는, 제2기판(120)에서 제2비관통 식각홀 패턴(170)의 형성을 위하여 제3마스크 패턴(142)과 제1마스크 패턴(132)이 서로 동일하게 구성될 수도 있다.
도 4b에서 제2비관통 식각홀 패턴(170)의 미리 설정된 깊이는, 상기 제1기판(110)의 관통 식각홀 패턴(150)과 상기 제2기판(120)의 제2비관통 식각홀 패턴(170)이 같은 위치로 결합/접합되어 형성된 제3비관통 식각홀 패턴(190)의 깊이의 1/2이하일 수 있다. 또는, 상기 제2비관통 식각홀 패턴(170)은 균일한 바닥면을 가질 수 있는 깊이까지 식각될 수도 있다.
기판에 관통 식각홀 패턴 또는 비관통 식각홀 패턴을 형성할 경우, 도 3a 내지 도 3g와 도 4a 내지 도 4c에서 보여준 것처럼 포토레지스트 마스크로 식각할 수도 있으며, 도 5a 내지 도 5g에서 보여주고 있는 것처럼 산화막층을 마스크로 사 용할 수도 있다. 도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 제1기판(110)의 제조방법을 도시한 것으로 제1 또는 제2마스크로 포토레지스트층과 산화막을 이용하는 일 실시예를 보여주고 있다.
본 발명의 일 실시예에 따른 제1기판(110) 제조 방법은, 도 5a와 같이 마주하는 제1면(112)과 제2면(114)을 가진 제1기판(110)을 준비하는 단계, 상기 제1면(112)과 제2면(114)에 산화막층(117)을 형성하고 제 2 면(114)의 산화막층(117) 위에 포토레지스트층(116)을 형성하는 단계; 도 5b와 같이 포토레지스트층(116)과 산화막층(117)을 이용하여 제2면(114)에 제1얼라인 키 패턴(align key pattern)(130)을 형성한 후 포토레지스트층(116)을 제거하는 단계, 도 5c와 같이 제1기판(110)의 제2면(114)에 포토레지스트층을 다시 도포하여 관통 식각홀 패턴(150)을 위한 제1마스크 패턴(242)을 형성하는 단계, 상기 제1마스크 패턴(242)을 식각 마스크로 하여 미리 설정된 깊이만큼 식각하여 관통 식각홀 패턴(150)의 일부를 형성하는 단계, 도5d와 같이 상기 제1기판(110)의 식각된 부분에 식각용 버퍼(buffer) 물질(152)을 충진하는 단계, 도5e와 같이 상기 제1기판(110)의 제1면(112)에 있는 산화막층(117) 위에 포토레지스트층(116)을 형성하여 관통 식각홀 패턴(150)과 제1비관통 식각홀 패턴(160)을 위한 제2마스크 패턴(244)을 형성하는 단계, 상기 제2마스크 패턴(244)을 식각 마스크로 하여 미리 설정된 깊이만큼 제1기판(110)을 식각함으로써 관통 식각홀 패턴(150)과 제1비관통 식각홀 패턴(160)을 형성하는 단계; 도5f와 같이 포토레지스트층(116)과 산화막층(117) 그리고 상기 관통 식각홀 패턴(150)에 채워진 버퍼 물질(152)을 제거하는 단계; 도5g와 같이 제1 기판(110)의 제1면(112) 및 제2면(114) 그리고 식각된 표면에 금속 박막(180)을 형성하는 단계;를 포함할 수 있다. 본 발명의 일 실시예에서, 산화막층(117)은, 예를 들어 실리콘 산화막(SiO2)으로 구성될 수도 있다. 상기 제1기판(110)의 제2면(114)에 관통 식각홀 패턴(150)의 일부를 형성하고 제1기판(110)을 뒤집어서 제1면(112)에 나머지 관통 식각홀 패턴(15)을 형성하는 경우, 제2면(114)에 형성되어 있는 제1얼라인 키 패턴(130)으로 제1면(112)과 제2면(114)의 관통 식각홀 패턴(150)이 일치되게 조절 할 수 있다.
도 6은 제1구조체(100)의 예시적인 제조 방법을 도시한 것이다.
본 발명의 일 실시예에 따른 제1구조체(100)의 제조 방법은, 도 3a 내지 도 3g 또는 도 5a 내지 도 5g에 도시된 방법으로 제1기판(110)을 준비하는 단계, 도 4a 내지 도 4c에 도시된 방법으로 제2기판(120)을 준비하는 단계, 도6과 같이 제1기판의 제2면(114)과 제2기판의 제3면(122)을 접합하는 단계를 포함할 수 있다.
도 6에서 보여준 제1기판(110) 및 상기 제2기판(120)을 접합하는 구체적인 방법은, 제1기판(110)의 제1면(112), 관통 식각홀 패턴(150) 및 제1비관통 식각홀 패턴(160)에 금속 박막(180)을 형성하는 단계; 상기 제2기판(120)의 제3면(122)과 제2비관통 식각홀 패턴(170)에 금속 박막(180)을 형성하는 단계; 상기 제1기판(110)의 제2면(114)에 금속박막(180)을 형성하는 단계; 및 상기 제1기판(110)의 제2면(114)과 상기 제2기판(120)의 제3면(122)을 예를 들어 열압축(thermo-compressive)에 의해 서로 접합하는 단계;를 포함할 수 있다. 여기서, 제1기 판(110)에 금속 박막(180)을 형성하는 단계는 도 3g 또는 도 5g에 도시된 단계에서 이미 수행된 것일 수 있다. 또한, 제2기판(120)에 금속 박막(180)을 형성하는 단계는 도 4c에서 이미 수행된 것일 수 있다.
본 발명의 일 실시예에 따른 상기 제1기판(110)과 상기 제2기판(120)을 접합하는 또 다른 제조방법은, 상기 제1기판(110)의 제2면(114)에 솔더 라인 패턴(solder line pattern)(미도시)을 형성하는 단계; 및 상기 솔더 라인 패턴을 상기 제2기판(120)의 제3면(122)의 금속 박막과 공융 접합(eutectic bonding)하는 단계;를 포함할 수 있다. 대신에, 제2기판(120)의 제3면(122)에 솔더 라인 패턴을 형성할 수도 있다.
도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 제1구조체(300)의 구조 및 제조 방법을 도시하는 사시도이다. 도 7a는 제1기판(310)의 제1면(312) 방향 근처에서 바라본 입체 사시도이며, 관통 식각홀 패턴(350)과 제1비관통 식각홀 패턴(360)을 볼 수 있다. 도 7b는 제2기판(320)의 제3면(322) 방향 근처에서 바라본 입체 사시도이며, 제2비관통 식각홀 패턴(370)과 상기 제2비관통 식각홀 패턴(370)의 바닥면(371)이 보여진다. 도 7c는 제1기판(310)의 제2면과 제2기판(320)의 제3면을 접합한 입체 사시도를 보여준다. 상기 제1기판(310)과 상기 제2기판(320)은 각 기판에 형성된 얼라인 키(미도시)를 이용하여 서로 정렬된 후 접합될 수 있다. 도 7c에는 두 기판의 접합으로 형성된 접합경계면(380)과 제3비관통 식각홀 패턴(390)을 볼 수 있다. 두 기판의 접합은 큰 제약 없이 다양한 방법으로 접합이 가능하다. 예를 들면, 실리콘 다이렉트 접합(Si direct bonding), 산화막 접합, 공융 접합(eutectic bonding) 또는 열압축(thermo-compressive bonding)에 의한 접합이 모두 가능하다.
도 8은 본 발명의 일 실시예에 따른 멤스 소자(400)의 제조방법을 보여준다. 도 6의 방법으로 제조한 동일한 구조의 제1구조체(100)와 제2구조체(200)를 접합하여 도8과 같은 멤스 소자(400)의 제작이 가능하다. 또한, 도시되지는 않았지만, 도 7a 내지 도 7c에 도시된 구조의 두 구조체(300)를 접합하여 멤스 소자를 제작하는 것도 가능하다. 도 8에 도시된 바와 같이, 제1구조체(100)와 제2구조체(200)를 접합한 경우, 각 구조체(100,200)의 제3비관통 식각홀(190)이 접합되면서 제1도파관(또는, 결합 공진기)(210)이 형성된다. 또한, 각 구조체(100,200)의 제1비관통 식각홀(160)이 접합되면서 또 다른 제2도파관(220)이 형성된다. 이와 같이 형성된 멤스 소자(400)는 테라헤르츠 발진기 또는 증폭기 등으로 사용될 수 있다. 예를 들어, 테라헤르츠 발진기로 사용될 경우, 제2도파관(220)은 전자빔 터널로 사용될 수 있다.
도 8의 멤스 소자(400)를 제조하는 방법은 제1기판(110)과 제2기판(120)을 접합하여 제1구조체(100)를 형성하는 단계, 제1기판(110)과 제2기판(120)을 접합하여 제2구조체(200)를 형성하는 단계, 상기 제1구조체(100)의 제1면(101)(즉, 제1기판(110)의 제1면(112))에 형성된 금속박막(180)과 상기 제2구조체(200)의 제1면(201)(즉, 제1기판(110)의 제1면(112))에 형성된 금속 박막(180)을 예를 들어 열압축(thermo-compressive)에 의해 서로 접합하는 단계를 포함할 수 있다. 또한, 제1구조체(100)의 제1면(101)과 제2구조체(200)의 제1면(201) 중에서 어느 한 면에는 금속 박막을 형성하고, 다른 한 면에는 솔더 라인 패턴(solder line pattern)(미도시)을 형성하여, 금속 박막과 솔더 라인 패턴을 공융 접합(eutectic bonding)시킬 수도 있다.
두 기판을 접합하거나 두 구조체를 접합할 때 사용하는 금속박막(180)은 예컨대 Cr 또는 Ti 그리고 Au로 구성될 수 있으며, 솔더 라인 패턴(미도시)은 Cr, Ti, Ni, Au, Sn 중 하나 이상의 금속으로 구성될 수 있다.
본 발명의 일 실시예에 따르면, 이와 같은 방식으로 3 이상의 구조물들을 접합할 수 있고, 단의 갯수도 제3 기판, 제4 기판 등 복수의 기판을 이용하여 증가시킬 수 있어 다양한 3차원 구조물을 생성할 수 있다.
이상에서 살펴본 본 발명의 일 실시예에 따른 기판 분리 식각 및 접합 방법은 테라헤르츠 발진기, 테라헤르츠 증폭기의 제조 또는 3차원 멤스 소자 제조 등에 응용될 수 있다. 본 발명의 일 실시예에 따른 기판 분리 식각 방법을 사용하면, 식각 후 바닥면을 균일하게 유지할 수 있으며, 바닥면에 곡률 반경이 생기거나 단차면에서 단차 상면의 가장자리가 불완전하게 식각되어 오버행(overhang) 구조가 생성되는 것을 방지할 수 있다. 따라서 식각 품질을 개선할 수 있고, 각 기판에 위치한 얼라인 키를 사용하여 기판을 정교하게 접합할 수 있으며, 다층(multi-layer) 공정이 가능한 이점이 있다.
이상 본 발명의 특정 실시예를 도시하고 설명하였으나, 본 발명의 기술 사상은 첨부된 도면과 상기한 설명 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형이 가능함은 이 분야의 통상의 지식을 가진 자에게는 자명한 사실이며, 이러한 형태의 변형은, 본 발명의 정신에 위배되지 않는 범위 내에서 본 발명의 특허 청구 범위에 속한다고 볼 것이다.
도 1은 본 발명의 일 실시예에 따른 제1구조체의 단면도를 도시한다.
도 2는 본 발명의 일 실시예에 따른 멤스 소자의 단면도를 도시한다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 제1구조체의 제1기판 제조방법을 도시한 것이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 제1구조체의 제2기판 제조방법을 도시한 것이다.
도 5a 내지 도 5g는 본 발명의 또 다른 일 실시예에 따른 제1구조체의 제1기판 제조방법을 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 제1구조체 제조방법을 도시한 것이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 제1구조체 제조방법을 입체적으로 보여주는 사시도를 도시한 것이다.
도 8은 본 발명의 일 실시예에 따른 멤스 소자 제조방법을 도시한 것이다.
<도면의 주요 부분에 대한 부호의 설명>
100,300: 제1구조체 110,310: 제1기판
120,320: 제2기판 130: 제1얼라인 키 패턴
132: 제1마스크 패턴 134: 제2마스크 패턴
140: 제2얼라인 키 패턴 142: 제3마스크 패턴
150,350: 관통 식각홀 152: 식각용 버퍼 물질
160,360: 제1비관통 식각홀 170,370: 제2비관통 식각홀
180: 금속 박막 190,390: 제3비관통 식각홀
200: 제2구조체 210: 제1도파관
220: 제2도파관 400: 멤스 소자

Claims (15)

  1. 마주하는 제1면과 제2면을 가지며 제1면과 제2면을 관통하는 관통 식각홀 패턴과 상기 제1면에 제1비관통 식각홀 패턴이 형성된 제1기판;
    마주하는 제3면과 제4면을 가지며 상기 제1기판의 관통 식각홀 패턴에 대응되는 위치에 제2비관통 식각홀 패턴이 상기 제3면에 형성된 제2기판; 및
    상기 제1기판의 제1면과 제2면, 상기 제2기판의 제3면과 제4면, 상기 관통 식각홀 패턴, 상기 제1비관통 식각홀 패턴, 및 상기 제2비관통 식각홀 패턴의 표면에 형성된 금속 박막을 가지며, 상기 제1기판의 제2면과 상기 제2기판의 제3면이 접합되어 형성된 제1구조체를 포함하는 멤스 소자.
  2. 제1항에 있어서,
    제1기판의 관통 식각홀 패턴과 제2기판의 제2비관통 식각홀 패턴이 결합하여 하나의 제3비관통 식각홀 패턴이 형성되는 멤스 소자.
  3. 제2항에 있어서,
    상기 제1구조체와 동일한 구조의 제2구조체를 더 포함하며, 상기 제1구조체의 제1기판의 제1면과 상기 제2구조체의 제1기판의 제1면이 접합되어 형성된 멤스 소자.
  4. 제3항에 있어서,
    상기 제1구조체와 상기 제2구조체의 접합으로, 상기 제1구조체의 제3비관통 식각홀 패턴과 상기 제2구조체의 제3비관통 식각홀 패턴이 결합하여 하나의 결합 공진기(coupled cavity)가 형성되는 멤스 소자.
  5. 제3항에 있어서,
    상기 제1구조체와 상기 제2구조체의 접합으로, 상기 제1구조체의 제1비관통 식각홀 패턴과 상기 제2구조체의 제1비관통 식각홀 패턴이 결합하여 하나의 도파관이 형성되는 멤스 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 멤스 소자는 상호작용회로(Interaction Circuit) 또는 테라헤르츠 발진기(Terahertz Oscillator)인 멤스 소자.
  7. 제2항에 있어서,
    상기 제2기판의 제2비관통 식각홀 패턴의 깊이는 상기 제3비관통 식각홀 패턴 깊이의 1/2이하인 멤스 소자.
  8. 마주하는 제1면과 제2면을 가진 제1기판을 준비하는 단계;
    상기 제1면과 제2면을 관통하여 관통 식각홀 패턴을 형성하고, 상기 제1면에 제1비관통 식각홀 패턴을 형성하는 단계;
    상기 제1기판의 제1면, 제2면, 관통 식각홀 패턴 및 제1비관통 식각홀 패턴의 표면에 금속 박막을 형성하는 단계;
    마주하는 제3면과 제4면을 갖는 제2기판을 준비하는 단계;
    상기 제3면에서 상기 관통 식각홀 패턴에 대응하는 위치에 제2비관통 식각홀 패턴을 형성하는 단계;
    상기 제2기판의 제3면, 제4면, 및 제2비관통 식각홀 패턴의 표면에 금속 박막을 형성하는 단계; 및
    상기 제1기판의 제2면과 상기 제2기판의 제3면을 접합하는 단계를 포함하는 구조체의 제조 방법.
  9. 제8항에 있어서,
    상기 제1면과 제2면을 관통하여 관통 식각홀 패턴을 형성하고 제1면에 제1비관통 식각홀 패턴을 형성하는 단계는:
    상기 제1기판의 제2면에 제1마스크 패턴을 형성하는 단계;
    상기 제1마스크 패턴을 식각 마스크로 하여 상기 제1기판의 제2면을 미리 설정된 깊이만큼 식각하여 관통 식각홀의 일부를 형성하는 단계;
    상기 제1기판의 식각된 부분에 식각용 버퍼 물질을 충진하는 단계;
    상기 제1기판의 제1면에 제2마스크 패턴을 형성하는 단계;
    상기 제2마스크 패턴을 식각 마스크로 하여 상기 제1기판의 제1면을 미리 설정된 깊이만큼 식각하여 관통 식각홀 패턴과 제1비관통 식각홀 패턴을 형성하는 단계; 및
    상기 관통 식각홀 패턴에 채워진 식각용 버퍼 물질을 제거하는 단계; 및
    상기 제1기판의 제1면, 제2면 및 식각된 표면에 금속 박막을 형성하는 단계를 포함하는 구조체의 제조 방법.
  10. 제9항에 있어서,
    상기 제3면에서 관통 식각홀 패턴에 대응하는 위치에 제2비관통 식각홀 패턴을 형성하는 단계는:
    상기 제2기판의 제3면에 제3마스크 패턴을 형성하는 단계;
    상기 제3마스크 패턴을 식각 마스크로 하여 상기 제2기판의 제3면을 미리 설정된 깊이만큼 식각함으로써 상기 제1기판의 관통 식각홀 패턴과 대응되는 위치에 제2비관통 식각홀 패턴을 형성하는 단계; 및
    상기 제2기판의 제3면 및 식각된 표면에 금속 박막을 형성하는 단계를 포함하는 구조체의 제조 방법.
  11. 제9항에 있어서,
    상기 제1기판에서 제1마스크 패턴을 식각 마스크로 하여 식각된 부분에 충진하는 식각용 버퍼 물질은, 식각제로 식각이 가능하며, 기판의 식각 속도에 비해 느리거나 같은 속도로 식각이 가능한 물질을 사용하는 구조체의 제조 방법.
  12. 제10항에 있어서,
    상기 제1기판의 제2면과 상기 제2기판의 제3면을 접합하는 단계는,
    상기 제1기판의 제2면에 형성된 금속 박막과 상기 제2기판의 제3면에 형성된 금속 박막을 열압축에 의해 서로 접합하는 단계를 포함하는 구조체의 제조 방법.
  13. 제10항에 있어서,
    상기 제1기판의 제2면과 상기 제2기판의 제3면을 접합하는 단계는,
    상기 제1기판의 제2면에 솔더 라인 패턴을 형성하는 단계; 및
    상기 제1기판의 제2면에 형성된 솔더 라인 패턴을 상기 제2기판의 제3면에 형성된 금속 박막과 공융 접합하는 단계를 포함하는 구조체의 제조 방법.
  14. 제8항에 있어서,
    상기 제1기판의 제2면과 상기 제2기판의 제3면을 접합하는 단계에서,
    상기 제1기판과 상기 제2기판은 각 기판에 형성된 제1얼라인 키 패턴 및 제2얼라인 키 패턴을 이용하여 서로 정렬되며, 실리콘 다이렉트 접합, 산화막 접합, 공융 접합 또는 열압축에 의해 서로 접합되는 구조체의 제조 방법.
  15. 제8항 내지 제14항 중 어느 하나의 항에 따른 방법으로 제1구조체와 제2구조체를 각각 형성하는 단계; 및
    상기 제1구조체의 제1기판의 제1면과 상기 제2구조체의 제1기판의 제1면을 접합하는 단계를 포함하는 멤스 소자의 제작 방법.
KR1020090136216A 2009-12-31 2009-12-31 테라헤르츠 발진기용 멤스 소자 및 그 제조 방법 KR101710714B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090136216A KR101710714B1 (ko) 2009-12-31 2009-12-31 테라헤르츠 발진기용 멤스 소자 및 그 제조 방법
US12/801,964 US8188799B2 (en) 2009-12-31 2010-07-06 Microelectromechanical system device and method of manufacturing the microelectromechanical system device
EP10171574.6A EP2341030B1 (en) 2009-12-31 2010-08-02 Wave guide structure and method of manufacturing same
JP2010246555A JP5801548B2 (ja) 2009-12-31 2010-11-02 テラヘルツ発振器用ｍｅｍｓ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090136216A KR101710714B1 (ko) 2009-12-31 2009-12-31 테라헤르츠 발진기용 멤스 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110079222A KR20110079222A (ko) 2011-07-07
KR101710714B1 true KR101710714B1 (ko) 2017-02-27

Family

ID=43075686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090136216A KR101710714B1 (ko) 2009-12-31 2009-12-31 테라헤르츠 발진기용 멤스 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8188799B2 (ko)
EP (1) EP2341030B1 (ko)
JP (1) JP5801548B2 (ko)
KR (1) KR101710714B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101919417B1 (ko) 2012-02-07 2018-11-19 삼성전자주식회사 다중 터널을 갖는 전자기파 발진기 및 상기 전자기파 발진기를 포함하는 전자기파 발생 장치
CN105084294A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
KR101539198B1 (ko) * 2015-02-05 2015-07-24 주식회사 스탠딩에그 딥 드라이 에칭을 이용한 마이크로머시닝 방법 및 이를 이용하여 제조된 ｍｅｍｓ 장치
US9630836B2 (en) 2015-09-30 2017-04-25 Mems Drive, Inc. Simplified MEMS device fabrication process
US9617142B1 (en) 2015-09-30 2017-04-11 Mems Drive, Inc. MEMS grid for manipulating structural parameters of MEMS devices
US9695039B1 (en) * 2016-03-24 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure MEMS package
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003062797A (ja) * 2001-08-23 2003-03-05 Tosoh Corp 微小流路構造体
JP2006122735A (ja) * 2004-10-26 2006-05-18 Dainippon Screen Mfg Co Ltd 流路構造体および流体混合装置
JP2007145641A (ja) * 2005-11-28 2007-06-14 Toshiba Ceramics Co Ltd シリカガラス部材の接合方法およびシリカガラス製品
JP2008246616A (ja) * 2007-03-29 2008-10-16 Seiko Epson Corp 結晶基板のエッチング方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409519A (en) * 1981-07-29 1983-10-11 Varian Associates, Inc. TWT Slow-wave structure assembled from three ladder-like slabs
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6544863B1 (en) * 2001-08-21 2003-04-08 Calient Networks, Inc. Method of fabricating semiconductor wafers having multiple height subsurface layers
KR100442357B1 (ko) 2001-09-05 2004-07-30 엘지전자 주식회사 휴대폰에서 주소록 코드를 이용한 주소록 전송 방법
KR20040086679A (ko) 2003-04-03 2004-10-12 대한민국(서울대학교 총장) 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법
TWI302712B (en) 2004-12-16 2008-11-01 Japan Science & Tech Agency Nd-fe-b base magnet including modified grain boundaries and method for manufacturing the same
KR100845016B1 (ko) 2006-05-29 2008-07-23 대신자토산업(주) 메모보드가 장착된 책장 및 그 제조방법
KR101310668B1 (ko) * 2007-07-25 2013-09-24 삼성전자주식회사 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기
KR101301157B1 (ko) 2007-11-09 2013-09-03 삼성전자주식회사 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003062797A (ja) * 2001-08-23 2003-03-05 Tosoh Corp 微小流路構造体
JP2006122735A (ja) * 2004-10-26 2006-05-18 Dainippon Screen Mfg Co Ltd 流路構造体および流体混合装置
JP2007145641A (ja) * 2005-11-28 2007-06-14 Toshiba Ceramics Co Ltd シリカガラス部材の接合方法およびシリカガラス製品
JP2008246616A (ja) * 2007-03-29 2008-10-16 Seiko Epson Corp 結晶基板のエッチング方法

Also Published As

Publication number Publication date
EP2341030A3 (en) 2013-07-17
EP2341030B1 (en) 2016-07-06
US8188799B2 (en) 2012-05-29
JP5801548B2 (ja) 2015-10-28
KR20110079222A (ko) 2011-07-07
EP2341030A2 (en) 2011-07-06
JP2011139433A (ja) 2011-07-14
US20110156830A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
KR101710714B1 (ko) 테라헤르츠 발진기용 멤스 소자 및 그 제조 방법
JPWO2009154173A1 (ja) 多段型基板の製造方法
KR101301157B1 (ko) 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기
KR101406897B1 (ko) 전자 부품 및 그 제조 방법
KR101167195B1 (ko) 반도체 소자의 딥 트렌치 형성 방법
US7824997B2 (en) Membrane suspended MEMS structures
JP5278044B2 (ja) パッケージ部材および該パッケージ部材の製造方法および該パッケージ部材を用いた圧電振動デバイス
WO2019056350A1 (zh) 一种mems同轴滤波器和制作方法
KR100757233B1 (ko) 광도파로 플랫폼 및 그 제조 방법
KR101623541B1 (ko) 후진파 발진기 및 이의 제조방법
KR101310668B1 (ko) 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기
JP2005167529A (ja) 水晶片の製造方法及び水晶振動子の製造方法
US7413920B2 (en) Double-sided etching method using embedded alignment mark
JP2010221573A (ja) 多層基板の製造方法
WO2024027734A1 (zh) 电极引出部处于同侧的石英谐振器及其制造方法、电子器件
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
JP2003017973A (ja) 圧電共振子、フィルタ、電子通信機器、圧電共振子の製造方法
US20080088221A1 (en) Shadow mask, method of manufacturing the same and method of forming thin film using the same
WO2024027735A1 (zh) 封装基底的端面设置外连接部石英谐振器及其制造方法、电子器件
WO2024027737A1 (zh) 双基板和压电层形成三明治结构的石英谐振器及电子器件
JP2007166242A (ja) 水晶片の製造方法及びこの水晶片を用いた水晶デバイス
KR100878395B1 (ko) 수정 소자의 제조 방법
KR101338010B1 (ko) Ｍｅｍｓ 공정을 이용한 진공전자소자의 ２단계 격자회로 제작 방법
KR100304978B1 (ko) 초소형정전렌즈및그제조방법
JP2020163503A (ja) 流路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 4