JPH08125121A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 接合強度の大きい貼合せ型の半導体装置を従
来よりも少ない工程で製造できるようにする。 【解決手段】 第１の半導体基板１０の表面に第１の電
極１１及び第１の電極用絶縁膜１２を形成すると共に、
第２の半導体基板１３の表面に第２の電極１４及び第２
の電極用絶縁膜１５を形成する。第１の半導体基板１０
の表面には一定の周期を持って断面鋸歯状の凹凸パター
ンがストライプ状に形成されていると共に、第２の半導
体基板１３の表面には、第１の半導体基板１０の表面の
凹凸パターンに対して１８０度位相がずれた鋸歯状の凹
凸パターンがストライプ状に形成されている。第１の半
導体基板１０と第２の半導体基板１３とは表面の凹凸パ
ターンが互いに噛み合うような状態で接合している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に複数の半導体基板が張り合わさ
れてなる半導体装置の接続技術に関するものである。

【０００２】

【従来の技術】近年、高度な情報通信機器が多く開発さ
れるにつれ、その中心的な回路素子であるＬＳＩの高性
能化及び多機能化への要求が高まっている。これらの要
求に応え得る半導体装置として３次元半導体装置が開発
されており、その形成技術も多岐にわたっている（FED-
109 三次元回路素子の波及効果と将来展望に関する調査
研究報告書平成３年１０月 財団法人新機能素子研究開
発協会）。

【０００３】特に、半導体素子を互いの表面を対向させ
て張り合わせてなる３次元半導体装置は、その簡便性か
ら注目されてきた（M.Yasumoto et al.,IEDM（1984）p.
816-820 、Hayashi et al., Symp. of VLSI Tech. （19
90）p.95-96 ）。

【０００４】以下、従来の張り合わせ技術により形成し
た三次元半導体装置の一例について図面を参照しながら
説明する。

【０００５】図３３及び図３４は、従来の半導体基板の
張り合わせ技術の工程を説明している。

【０００６】まず、図３３（ａ）に示すように、半導体
素子が形成された第１の半導体基板１０１上にアルミニ
ウムよりなる第１の配線１０２を形成した後、化学気相
成長法（以下、ＣＶＤ法と称する。）によりタングステ
ンよりなる第１のバンプ１０３を選択的に形成し、その
後、第１の半導体基板１０１の表面を接着剤１０４を介
して支持基板１０５に張り付ける。

【０００７】次に、図３３（ｂ）に示すように、第１の
半導体基板１０１の裏面を研磨した後、図３３（ｃ）に
示すように、第１の半導体基板１０１の裏面にアルミニ
ウムよりなる第２の配線１０６を形成し、その後、第１
の半導体基板１０１の裏面をポリイミド１０７により被
覆する。次に、ポリイミド１０７に開口部を形成した
後、該開口部に金とインジウムとの合金からなるプール
電極１０８をリフトオフ法により形成する。

【０００８】次に、図３４（ａ）に示すように、第１の
半導体基板１０１の裏面と、第１の半導体基板１０１と
同様にタングステンよりなる第２のバンプ１０９が形成
された第２の半導体基板２１０の表面とを位置合わせし
た後、図３４（ｂ）に示すように、第１の半導体基板１
０１と第２の半導体基板２１０とを互いに張り合わせた
後、加熱して接合する。

【０００９】次に、図３４（ｃ）に示すように、支持基
板１０５を除去すると、２層デバイスが完成する。この
場合、第１の半導体基板１０１上に形成した第１のバン
プ１０３が外部電極との接続端子となる。

【００１０】前記の方法によると、接続部となるプール
電極１０８に低融点の金属（金−インジウムの合金）を
用いているため、第１の半導体基板１０１の第２の配線
１０６を溶融させることなく、第１の半導体基板１０１
と第２の半導体基板１１０との接合が可能となる。ま
た、機械的強度はポリイミド１０７の熱圧着により確保
されている。

【００１１】以下、図３５を参照しながら、タングステ
ンよりなるバンプの形成方法について説明する。

【００１２】まず、図３５（ａ）に示すように、半導体
基板１１１上に第１のシリコン酸化膜１１２、アルミニ
ウム膜１１３及び第２のシリコン酸化膜１１４を順次堆
積する。その後、フォトリソグラフィ及びドライエッチ
ングを行なうことにより、図３５（ｂ）に示すように、
第２のシリコン酸化膜１１４に開口部１１４ａを形成し
た後、図３５（ｃ）に示すように、開口部１１４ａに選
択ＣＶＤ法によりタングステン１１５を埋め込む。

【００１３】次に、図３５（ｄ）に示すように、第２の
シリコン酸化膜１１４をエッチングにより選択的に除去
した後、図３５（ｅ）に示すように、半導体基板１１１
の上をポリイミド膜１１６により被覆する。

【００１４】次に、図３５（ｆ）に示すように、有機溶
剤等によりポリイミド膜１１６を一部エッチングしてタ
ングステンよりなるバンプ１１７（図３４における第１
のバンプ１０３及び第２のバンプ１０９に相当）を形成
する。

【００１５】次に、図３６を参照しながら、プール電極
の形成方法について説明する。

【００１６】まず、図３６（ａ）に示すように、半導体
基板１２１の上に、シリコン酸化膜１２２及びタングス
テンとアルミニウムとからなる積層配線１２３を順次堆
積した後、半導体基板１２１の上をポリイミド膜１２４
により被覆する。

【００１７】次に、図３４（ｂ）に示すように、ポリイ
ミド膜１２４上にレジスト膜１２５を塗布した後、図３
４（ｃ）に示すように、レジスト膜１２５にフォトリソ
グラフィを行なってレジストパターン１２６を形成し、
その後、レジストパターン１２６をマスクとしてドライ
エッチングを行なうことにより、ポリイミド膜１２４に
開口部１２４ａを形成する。

【００１８】次に、図３４（ｄ）に示すように、金とイ
ンジウムとの合金膜１２７を全面に堆積して開口部１２
４ａに埋め込んだ後、図３４（ｅ）に示すように、有機
溶剤によりレジストパターン１２６を除去して該レジス
トパターン１２６上の合金膜１２７をリフトオフする
と、プール電極１２８（図３４におけるプール電極１０
８に相当）が形成される。

【００１９】

【発明が解決しようとする課題】前記従来の半導体基板
同士の張り合わせ技術は、多機能性を有する半導体装置
の作製法としては有効であるが、タングステンよりなる
バンプ１１７や、金とインジウムとの合金よりなるプー
ル電極１２８の形成工程が複雑になると言う問題を有し
ている。

【００２０】また、前述したようにしてバンプ１１７や
プール電極１２８を形成すると、張り合わせに要する工
程は非常に多くなり、歩留まりの低下及びコストの上昇
を引き起こすという問題を有している。

【００２１】また、半導体素子が形成された半導体基板
を、支持基板に張り合わせ、研磨した後、支持基板から
剥離する工程を有しているため、張り合わせ後の半導体
基板の反りが大きく、半導体基板同士の接続が確実に行
なえないという問題を有している。

【００２２】さらに、プール電極の形成工程において、
金とインジウムとの合金を開口部に埋め込む工程ははん
だリフロー等によって行なうため、ミクロンオーダーの
微細なパターンを埋め込むことは困難であった。

【００２３】前記に鑑み、本発明は、半導体基板同士の
張り合わせに要する工程を少なくし、張り合わせ後の半
導体基板の反りを小さくして半導体素子間の接続を確実
にすると共に、微細なパターンの開口部を有する半導体
装置を提供することを目的としている。

【００２４】

【課題を解決するための手段】前記の目的を達成するた
め、請求項１の発明は、半導体装置を、基板上に形成さ
れた第１の半導体素子と、基板表面に形成され且つ前記
第１の半導体素子と電気的に接続された複数の第１の電
極と、基板表面に形成され且つ前記複数の第１の電極同
士を絶縁する第１の絶縁層と、前記第１の電極及び第１
の絶縁層の表面に形成された複数の凸部とを有する第１
の半導体基板と、基板上に形成された第２の半導体素子
と、基板表面における前記第１の半導体基板の前記複数
の第１の電極と対応する部位に形成され且つ前記第２の
半導体素子と電気的に接続された複数の第２の電極と、
基板表面に形成され且つ前記複数の第２の電極同士を絶
縁する第２の絶縁層と、前記第２の電極及び第２の絶縁
層の表面における前記第１の半導体基板の複数の凸部の
それぞれと対応する部位に形成された複数の凹部とを有
する第２の半導体基板とを備え、前記第１の半導体基板
と前記第２の半導体基板とは、前記第１の半導体基板の
複数の凸部と前記第２の半導体基板の複数の凹部とが互
いに凹凸嵌合することにより接合している構成とするも
のである。

【００２５】前記の構成により、第１の半導体基板と第
２の半導体基板とは、第１の半導体基板の複数の凸部と
第２の半導体基板の複数の凹部とが互いに凹凸嵌合する
ことにより接合しているため、両者の接合面積が増大す
る。

【００２６】請求項２の発明は、請求項１の構成に、前
記第１の半導体基板の複数の凸部及び前記第２の半導体
基板の複数の凹部は、それぞれ１次元的又は２次元的に
同一のパターンを持って形成されている構成を付加する
ものである。

【００２７】請求項３の発明は、半導体装置の製造方法
を、第１の半導体素子が形成された第１の半導体基板の
表面に前記第１の半導体素子と電気的に接続する複数の
第１の電極を形成し且つ前記第１の半導体基板の表面に
前記複数の第１の電極同士を絶縁するように第１の絶縁
層を形成すると共に、第２の半導体素子が形成された第
２の半導体基板の表面における前記第１の半導体基板の
前記複数の第１の電極と対応する部位に前記第２の半導
体素子と電気的に接続する複数の第２の電極を形成し且
つ前記第２の半導体基板の表面に前記複数の第２の電極
同士を絶縁する第２の絶縁層を形成する第１の工程と、
前記第１の電極及び第１の絶縁膜の表面にエッチングに
より複数の凸部を形成すると共に、前記第２の電極及び
第２の絶縁膜の表面における前記複数の凸部とそれぞれ
対応する部位にエッチングにより複数の凹部を形成する
第２の工程と、前記第１の半導体基板と前記第２の半導
体基板とを、前記第１の半導体基板の複数の凸部と前記
第２の半導体基板の複数の凹部とが互いに凹凸嵌合する
ように接合する第３の工程とを備えている構成とするも
のである。

【００２８】前記の構成により、エッチングにより複数
の凸部と複数の凹部とを形成し、これらの凸部と凹部と
を凹凸嵌合するため、従来は必要であったバンプ電極や
プール電極の形成工程が不要になると共に、第１の半導
体基板と第２の半導体基板との接合の位置合わせが自動
的に行なわれる。

【００２９】請求項４の発明は、請求項３の構成に、前
記第２の工程は、前記第１の電極及び第１の絶縁膜の表
面に第１のパターン形状を持つ第１のレジストパターン
を形成した後、該第１のレジストパターンをマスクとし
て前記第１の電極及び第１の絶縁膜に対してエッチング
を行なうことにより前記複数の凸部を形成する工程と、
前記第２の電極及び第２の絶縁膜の表面に前記第１のパ
ターン形状が反転してなる第２のパターン形状を持つ第
２のレジストパターンを形成した後、該第２のレジスト
パターンをマスクとして前記第２の電極及び第２の絶縁
膜に対してエッチングを行なうことにより前記複数の凹
部を形成する工程とを含む構成を付加するものである。

【００３０】請求項５の発明が講じた解決手段は、半導
体装置の製造方法を、第１の半導体素子が形成された第
１の半導体基板の表面に前記第１の半導体素子と電気的
に接続する複数の第１の電極を形成し且つ前記第１の半
導体基板の表面に前記複数の第１の電極同士を絶縁する
第１の絶縁層を形成すると共に、第２の半導体素子が形
成された第２の半導体基板の表面における前記第１の半
導体基板の複数の第１の電極と対応する部位に前記第２
の半導体素子と電気的に接続する複数の第２の電極を形
成し且つ前記第２の半導体基板の表面に前記複数の第２
の電極同士を絶縁する第２の絶縁層を形成する第１の工
程と、前記第１の電極及び第１の絶縁膜の表面を平坦化
すると共に、前記第２の電極及び第２の絶縁膜の表面を
平坦化する第２の工程と、前記第１の半導体基板と前記
第２の半導体基板とを、前記第１の半導体基板の複数の
第１の電極と前記第２の半導体基板の複数の第２の電極
とが互いに対向するように位置合わせする第３の工程
と、位置合わせされた前記第１の半導体基板及び第２の
半導体基板を互いに圧着することにより、前記第１の半
導体基板と前記第２の半導体基板とを接合する第４の工
程とを備えている構成とするものである。

【００３１】前記の構成により、第１の電極及び第１の
絶縁膜の表面を平坦化すると共に、第２の電極及び第２
の絶縁膜の表面を平坦化した後、第１の半導体基板と第
２の半導体基板とを接合するため、第１の半導体基板と
第２の半導体基板との接触面が互いに平坦であるので、
接触面積が増大する。

【００３２】請求項６の発明は、請求項５の構成に、前
記第２の工程と前記第３の工程との間に、前記第１の電
極及び第１の絶縁膜の表面に、ダングリングボンドを持
つ分子層を形成する工程を備え、前記第４の工程は、前
記第１の電極及び第１の絶縁膜の表面に形成された分子
層のダングリングボンドと、前記第２の電極及び第２の
絶縁膜の表面層とを化学吸着させることにより、前記第
１の半導体基板と前記第２の半導体基板とを接合する工
程を含む構成を付加するものである。

【００３３】請求項７の発明は、請求項５の構成に、前
記第３の工程は、前記第１の半導体基板と第２の半導体
基板とを液体中において位置合わせする工程を含む構成
を付加するものである。

【００３４】請求項８の発明は、請求項５の構成に、前
記第３の工程は、前記第１の半導体基板の表面に第１の
パターン形状を持つ第１のレジストパターンを形成した
後、前記第１の半導体基板に対して前記第１のレジスト
パターンをマスクとしてエッチングを行なうことにより
前記第１の半導体基板の表面に位置合わせ用凹部を形成
する工程と、前記第２の半導体基板の表面に前記第１の
パターン形状が反転してなる第２のパターン形状を持つ
第２のレジストパターンを形成する工程と、前記第１の
半導体基板と前記第２の半導体基板とを、前記位置合わ
せ用凹部と前記第２のレジストパターンとが凹凸嵌合す
るように位置合わせする工程とを含む構成を付加するも
のである。

【００３５】請求項９の発明は、請求項５の構成に、前
記第４の工程は、位置合わせされた前記第１の半導体基
板及び第２の半導体基板を真空状態で保持した後、前記
第１の半導体基板の裏面及び前記第２の半導体基板の裏
面のうちの少なくとも一方をガスにより押圧することに
より、前記第１の半導体基板と前記第２の半導体基板と
を互いに圧着する工程を含む構成を付加するものであ
る。

【００３６】請求項１０の発明は、請求項５の構成に、
前記第４の工程は、位置合わせされた前記第１の半導体
基板及び第２の半導体基板を加熱しつつ互いに圧着する
工程を含む構成を付加するものである。

【００３７】請求項１１の発明は、請求項５の構成に、
前記第１の工程における前記第１の半導体基板は透明性
を有していると共にアライメントマークが形成されてお
り、前記第４の工程において前記第２の半導体基板と接
合された前記第１の半導体基板の裏面に対して前記アラ
イメントマークを用いてエッチングを行なうことによ
り、前記第１の半導体基板に、該第１の半導体基板内に
前記第１の電極と電気的に接続するよう形成されている
導電層に至る開口部を形成した後、前記開口部に金属を
埋め込むことにより、前記第１の半導体基板に外部電極
と電気的に接続される引き出し電極を形成する第５の工
程をさらに備えている構成を付加するものである。

【００３８】請求項１２の発明は、請求項５の構成に、
前記第１の工程は、前記第１の絶縁層の中に埋め込まれ
た第１の金属膜を形成すると共に、前記第２の絶縁層の
中における前記第１の金属膜と対応する部位に埋め込ま
れた第２の金属膜を形成する工程を含み、前記第２の工
程は、前記第１の金属膜が形成された第１の絶縁膜及び
前記第２の金属膜が形成された第２の絶縁膜を平坦化す
る工程を含み、前記第４の工程は、前記第１の金属膜と
前記第２の金属膜とを接合する工程を含む構成を付加す
るものである。

【００３９】請求項１３の発明が講じた解決手段は、半
導体装置の製造方法を、第１の半導体素子が形成された
第１の半導体基板の表面に前記第１の半導体素子と電気
的に接続する第１の配線を形成すると共に、第２の半導
体素子が形成された第２の半導体基板の表面に前記第２
の半導体素子と電気的に接続する第２の配線を形成する
第１の工程と、前記第１の配線が形成された前記第１の
半導体基板の表面に、前記第１の配線と対応する部位に
第１の開口部を有する第１の層間絶縁膜を形成すると共
に、前記第２の配線が形成された前記第２の半導体基板
の表面に、前記第２の配線と対応し且つ前記第１の開口
部と対応する部位に第２の開口部を有する第２の層間絶
縁膜を形成する第２の工程と、前記第１の開口部及び第
２の開口部の内部に無電解めっき法により金属を埋め込
むことにより、前記第１の配線と前記第２の配線とを接
続する接続用電極を形成する第３の工程と、前記第１の
半導体基板と前記第２の半導体基板との間に絶縁性樹脂
を充填することにより、前記第１の半導体基板と前記第
２の半導体基板とを互いに接合する第４の工程とを備え
ている構成とするものである。

【００４０】前記の構成により、第１の配線と対応する
部位に第１の開口部を有する第１の層間絶縁膜の第１の
開口部、及び第２の配線と対応する部位に第２の開口部
を有する第２の層間絶縁膜の第２の開口部に無電解めっ
き法により選択的に金属を埋め込むことにより接続用電
極を形成するため、第１の配線及び第２の配線と接続用
金属との界面の汚染を防止できると共に第１の配線と第
２の配線とを接続する工程が簡略化される。

【００４１】請求項１４の発明は、請求項１３の構成
に、前記第１の工程は、前記第１の配線が形成された前
記第１の半導体基板の表面に前記第１の配線同士を絶縁
する第１の絶縁膜を前記第１の配線と面一に形成すると
共に、前記第２の配線が形成された前記第２の半導体基
板の表面に前記第２の配線同士を絶縁する第２の絶縁膜
を前記第２の配線と面一に形成する工程を含む構成を付
加するものである。

【００４２】請求項１５の発明は、請求項１３の構成
に、前記第２の工程における前記第１の層間絶縁膜及び
第２の層間絶縁膜はそれぞれレジストパターンである構
成を付加するものである。

【００４３】請求項１６の発明は、請求項１３の構成
に、前記第２の工程における前記第１の層間絶縁膜及び
第２の層間絶縁膜はそれぞれシリコン酸化膜である構成
を付加するものである。

【００４４】請求項１７の発明は、請求項１３の構成
に、前記第１の工程における前記第１の半導体基板は透
明性を有していると共にアライメントマークが形成され
ており、前記第４の工程において前記第２の半導体基板
と接合された前記第１の半導体基板の裏面に対して前記
アライメントマークを用いてエッチングを行なうことに
より、前記第１の半導体基板に、該第１の半導体基板内
に前記第１の配線と電気的に接続する形成されている導
電層に至る開口部を形成した後、前記開口部に金属を埋
め込むことにより、前記第１の半導体基板に外部電極と
電気的に接続される引き出し電極を形成する第５の工程
をさらに備えている構成を付加するものである。

【００４５】請求項１８の発明は、半導体装置の製造方
法を、第１の半導体素子が形成された第１の半導体基板
の表面に前記第１の半導体素子と電気的に接続されるよ
うに第１の配線を形成すると共に、第２の半導体素子が
形成された第２の半導体基板の表面に前記第２の半導体
素子と電気的に接続する第２の配線を形成する第１の工
程と、前記第１の配線が形成された前記第１の半導体基
板の表面に、前記第１の配線と対応する部位に開口部を
有するレジストパターンを形成する第２の工程と、前記
レジストパターンの開口部に金属を埋め込んで接続用電
極を形成する第３の工程と、前記第１の半導体基板と前
記第２の半導体基板とを前記接続用電極と前記第２の配
線とが接続するように位置合わせした後、前記第１の半
導体基板と前記第２の半導体基板とを加熱しつつ圧着し
て互いに接合する第４の工程とを備えている構成とする
ものである。

【００４６】前記の構成により、第１の半導体基板の表
面に、第１の配線と対応する部位に開口部を有するレジ
ストパターンを形成した後、該レジストパターンの開口
部に金属を埋め込んで接続用電極を形成するため、接続
用電極を構成する金属を埋め込むための開口部を形成す
る工程が簡略化される。また、レジストパターンは第１
の半導体基板と第２の半導体基板とを接合する工程にお
いて加熱されるので、絶縁性が向上している。

【００４７】請求項１９の発明は、請求項１８の構成
に、前記第１の工程は、前記第１の配線が形成された前
記第１の半導体基板の表面に前記第１の配線同士を絶縁
する第１の絶縁膜を前記第１の配線と面一に形成すると
共に、前記第２の配線が形成された前記第２の半導体基
板の表面に前記第２の配線同士を絶縁する第２の絶縁膜
を前記第２の配線と面一に形成する工程を含む構成を付
加するものである。

【００４８】請求項２０の発明は、請求項１８の構成
に、前記第２の工程は、前記レジストパターンを加熱に
より熱硬化させる工程を含む構成を付加するものであ
る。

【００４９】請求項２１の発明は、請求項１８の構成
に、前記第３の工程は、無電解めっき法により前記接続
用電極を選択的に形成する工程を含む構成を付加するも
のである。

【００５０】請求項２２の発明は、請求項１８の構成
に、前記第４の工程により互いに接合された前記第１の
半導体基板と前記第２の半導体基板との間に介在する前
記レジストパターンを除去した後、前記第１の半導体基
板と前記第２の半導体基板との間にスピンオングラス又
は熱硬化性樹脂を充填し、その後、前記スピンオングラ
ス又は熱硬化性樹脂を硬化させて層間絶縁膜を形成する
第５の工程をさらに備えている構成を付加するものであ
る。

【００５１】請求項２３の発明は、請求項１８の構成
に、前記第１の工程における前記第１の半導体基板は透
明性を有していると共にアライメントマークが形成され
ており、前記第４の工程において前記第２の半導体基板
と接合された前記第１の半導体基板の裏面に対して前記
アライメントマークを用いてエッチングを行なうことに
より、前記第１の半導体基板に、該第１の半導体基板内
に前記第１の配線と電気的に接続するよう形成されてい
る導電層に至る開口部を形成した後、前記開口部に金属
を埋め込むことにより、前記第１の半導体基板に外部電
極と電気的に接続される引き出し電極を形成する第５の
工程をさらに備えている構成を付加するものである。

【００５２】請求項２４の発明は、半導体装置の製造方
法を、第１の半導体素子が形成された第１の半導体基板
の表面に前記第１の半導体素子と電気的に接続する第１
の電極を形成すると共に、第２の半導体素子が形成され
た第２の半導体基板の表面に前記第２の半導体素子と電
気的に接続する第２の電極を形成する第１の工程と、前
記第１の電極が形成された前記第１の半導体基板の裏面
に、前記第１の半導体基板を表面側に凹状に反らせる第
１の絶縁膜を形成すると共に、前記第２の電極が形成さ
れた前記第２の半導体基板の裏面に、前記第２の半導体
基板を表面側に凹状に反らせる第２の絶縁膜を形成する
第２の工程と、前記第１の半導体基板と前記第２の半導
体基板とを前記第１の電極と前記第２の電極とが対向す
るように位置合わせした後、前記第１の半導体基板と前
記第２の半導体基板とを加熱しつつ圧着して互いに接合
する第３の工程とを備えている構成とするものである。

【００５３】前記の構成により、第１の半導体基板を表
面側に凹状に反らせる第１の絶縁膜を形成すると共に、
第２の半導体基板を表面側に凹状に反らせる第２の絶縁
膜を形成すると、第１及び第２の半導体基板に生じてい
る小さな歪みを大きな歪みにより吸収することができ
る。

【００５４】請求項２５の発明は、請求項２４の構成
に、前記第２の工程における第１の絶縁膜及び第２の絶
縁膜はそれぞれシリコン窒化膜である構成を付加するも
のである。

【００５５】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１の実施形態に係
る半導体装置について説明する。

【００５６】図１に示すように、半導体素子が形成され
た第１の半導体基板１０の表面に第１の電極１１及び第
１の電極用絶縁膜１２を形成すると共に、半導体素子が
形成された第２の半導体基板１３の表面に第２の電極１
４及び第２の電極用絶縁膜１５を形成する。第１の半導
体基板１０の表面には一定の周期を持って断面鋸歯状の
凹凸パターンがストライプ状に形成されていると共に、
第２の半導体基板１３の表面には、第１の半導体基板１
０の表面の凹凸パターンに対して１８０度位相がずれ
た、つまり逆の凹凸形状を有する鋸歯状の凹凸パターン
がストライプ状に形成されており、第１の半導体基板１
０と第２の半導体基板１３とは表面の凹凸パターンが互
いに噛み合うような状態で接合している。尚、図示の都
合上、図１においては、第１の半導体基板１０と第２の
半導体基板１３との間に隙間を開けた状態で示してい
る。

【００５７】このように、接続すべき第１の半導体基板
１０及び第２の半導体基板１３の各表面に互いに１８０
度の位相差を持つ凹凸パターンを形成しているため、第
１の半導体基板１０と第２の半導体基板１３との接続の
位置合わせが自動的に行なわれると共に両者の接合面積
が増大するので、接合強度が大きくなっている。

【００５８】尚、凹凸パターンの形状は、断面鋸歯状の
凹凸パターンに限られず、位相が互いに１８０度ずれた
断面矩形状の凹凸パターンがストライプ状に形成された
ものや、平面視方形状の突起部がｘ方向及びｙ方向に互
いにずれて碁盤目状に形成された凹凸パターンであって
もよい。

【００５９】以下、第１の実施形態に係る半導体装置の
製造方法について図２及び図３を参照しながら説明す
る。尚、ここでは、位相が互いに１８０度ずれた断面矩
形状の凹凸パターンを有する半導体装置を製造方法につ
いて説明する。

【００６０】まず、図２（ａ）に示すように、半導体素
子が形成された第１の半導体基板１０の表面に第１の電
極１１を形成した後、第１の電極用絶縁膜１２を全面に
堆積する。その後、第１の半導体基板１０を基板保持具
１６に保持した状態で第１の電極用絶縁膜１２を第１の
電極１１が露出するまでスラリーを供給しながら研磨パ
ッド１７により研磨して第１の半導体基板１０の表面を
平坦化する。

【００６１】次に、図２（ｂ）に示すように、第１の半
導体基板１０の表面の上に、一定の繰り返し周期の開口
部を持つ第１のレジストパターン１８を形成した後、該
第１のレジストパターン１８をマスクとして第１の電極
１１及び第１の電極用絶縁膜１２に対してアルゴンによ
るイオンミリングを行なうことにより、第１の半導体基
板１０の表面に断面矩形状の凹凸パターンを形成する。

【００６２】次に、前記と同様にして、図３（ａ）に示
すように、半導体素子が形成された第２の半導体基板１
３の表面に第２の電極１４及び第２の電極用絶縁膜１５
を形成した後、第２の半導体基板１３の表面を平坦化す
る。

【００６３】次に、第２の半導体基板１３の表面の上
に、第１のレジストパターン１８が反転されたパターン
形状を持つ第２のレジストパターン１９を形成した後、
該第２のレジストパターン１９をマスクとして第２の電
極１４及び第２の電極用絶縁膜１５に対してアルゴンに
よるイオンミリングを行なうことにより、第２の半導体
基板１３の表面に、第１の半導体基板１０上の凹凸パタ
ーンと位相が１８０度ずれた断面矩形状の凹凸パターン
を形成する。

【００６４】次に、図３（ｂ）に示すように、第１の半
導体基板１０と第２の半導体基板１３とを表面の凹凸パ
ターンが互いに噛み合うような状態で対向させた後、第
１及び第２の半導体基板１０，１３を加熱板２０により
加熱しながら押圧板２１により押圧して、互いに接合す
る。

【００６５】第１の電極用絶縁膜１２及び第２の電極用
絶縁膜１５がプラズマ酸化膜のように膜中にＯＨ基を多
く含む場合、加熱温度を４００℃以上にすると、脱水反
応により第１の電極用絶縁膜１２と第２の電極用絶縁膜
１５との接合が良好に行なわれる。また、第１の電極用
絶縁膜１２及び第２の電極用絶縁膜１５がポリイミド膜
の場合、加熱温度を３００℃以上にすると、第１の電極
用絶縁膜１２と第２の電極用絶縁膜１５との接合が良好
に行なわれる。

【００６６】この製造方法によると、従来の半導体装置
の加工技術を用いる加工方法によって、凹凸パターンを
形成することができるため、設備を追加する必要がない
ので製造コストの上昇を招くことがない。

【００６７】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法について図４及び
図５を参照しながら説明する。

【００６８】まず、図４（ａ）に示すように、半導体素
子が形成された第１の半導体基板１０の表面に第１の電
極１１及び第１の電極用絶縁膜１２を形成する。この場
合、第１の電極１１及び第１の電極用絶縁膜１２の表面
は空気中の水分に触れて水酸基（ＯＨ基）により覆われ
ている。そこで、第１の電極１１及び第１の電極用絶縁
膜１２の表面をヘキサメチルジシラザン（（Si（CH₃ ）
₃ ）₂ NH）（以下、ＨＭＤＳと称する。）の蒸気にさら
して水酸基のH とＨＭＤＳのSi（CH₃ ）₃ とを置換させ
ることにより第１の半導体基板１０の表面をシリル基
（Si（CH₃ ）₃ ）よりなる単分子層２２に覆わせる。シ
リル基を構成するSiと（CH₃ ）₃ とは結合力が弱いの
で、時間の経過に伴って、図４（ｂ）に示すように、シ
リル基からメチル基が脱離してダングリングボンド２３
が形成される。

【００６９】次に、図５（ａ），（ｂ）に示すように、
前記と同様にして、半導体素子が形成された第２の半導
体基板１３の表面に第２の電極１４及び第２の電極用絶
縁膜１５を形成した後、第１の半導体基板１０と第２の
半導体基板１３とを表面同士を対向させて接合する。第
１の半導体基板１０の表面にはダングリングボンド２３
が形成されており、化学的に励起状態であるため、第１
の半導体基板１０のダングリングボンド２３と第２の半
導体基板１３のＯＨ基とが結合し、第１の半導体基板１
０と第２の半導体基板１３とは強固に接合する。

【００７０】尚、第１の半導体基板１０の表面に多数の
ダングリングボンド２３を形成するには、第１の半導体
基板１０の表面に紫外線を照射したり、第１の半導体基
板１０を４００℃程度に加熱することが好ましい。この
ようにすると、より強固な接合が得られる。

【００７１】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置の製造方法について図６を参
照しながら説明する。

【００７２】まず、第１の実施形態と同様、図６（ａ）
に示すように、半導体素子が形成された第１の半導体基
板１０の表面に第１の電極１１及び第１の電極用絶縁膜
１２を形成すると共に、半導体素子が形成された第２の
半導体基板１３の表面に第１の電極１４及び第１の電極
用絶縁膜１５を形成する。

【００７３】次に、第１の半導体基板１０と第２の半導
体基板１３とを互いの表面が対向する状態で、第２の半
導体基板１３をｘ−ｙ−ｚ−θの４軸制御機構を持つ上
側保持具２５に保持させると共に、第１の半導体基板１
０を上下動可能な下側保持具２６に保持させた後、図６
（ｂ）に示すように、上側保持具２５及び下側保持具２
６を下動させて、第１の半導体基板１０及び第２の半導
体基板１３を、パーティクルが取り除かれた純水２７が
満たされた容器２８内に収納する。

【００７４】次に、上側保持具２６をｘ−ｙ−ｚ−θ方
向に移動して、純水２７が満たされた容器２８内におい
て第１の半導体基板１０と第２の半導体基板１３との位
置合わせを行なう。

【００７５】このように、第１の半導体基板１０と第２
の半導体基板１３とを純水２７中において位置合わせす
るため、第１の半導体基板１０と第２の半導体基板１３
との間に介在する純水２７が押し退けられつつ第１の半
導体基板１０の表面と第２の半導体基板１３の表面とが
接触するので、つまり、第１の半導体基板１０と第２の
半導体基板１３とが接触する直前迄両者間に純水２７が
介在するので、第１の半導体基板１０及び第２の半導体
基板１３の反りが矯正されると共に、急激な接触が避け
られることより基板表面に傷が形成される事態を回避で
きる。

【００７６】次に、表面同士が互いに接触した第１の半
導体基板１０と第２の半導体基板１３とを容器２８から
取り出した後、加熱して圧着することにより、第１の半
導体基板１０と第２の半導体基板１３とを接合する。

【００７７】尚、本実施形態においては、容器２８内に
純水２７を満たしたが、これに代えて、半導体基板の表
面を腐食しない他の液体例えばアルコールを容器２８内
に満たしてもよい。

【００７８】図７は、前記第３の実施形態に用いる半導
体基板の他の例を示しており、第１の半導体基板１０の
表面には、不純物が高濃度にドープされたポリシリコン
よりなる柱状の第１の電極１１が形成され、第２の半導
体基板１３の表面にはアルミニウムの合金よりなる第２
の電極１４が形成されている。第１の半導体基板１０と
第２の半導体基板１３とが互いに圧着されることによ
り、第１の半導体基板１０と第２の半導体基板１３との
間に間隔をおいた状態で第１の電極１１の先端部は第２
の電極１４に食い込んでいる。このようにして第１の半
導体基板１０と第２の半導体基板１３との間に間隔を設
けているので第１の半導体基板１０と第２の半導体基板
１３との間の電気的容量が低減する。その後、第１の半
導体基板１０及び第２の半導体基板１３を両者間に間隔
をおいた状態で又は樹脂を封止した状態でパッケージす
る。

【００７９】（第４の実施形態）以下、本発明の第４の
実施形態に係る半導体装置の製造方法について図８を参
照しながら説明する。

【００８０】第４の実施形態は図８に示す半導体基板接
合装置３０を用いるものであって、半導体基板接合装置
３０は、気密性を有するチャンバー３１と、チャンバー
３１の内部の気体を排出する排気手段３２と、チャンバ
ー３１内に空気や窒素等の気体を導入するガス導入口３
３と、第２の半導体基板１３を保持してｘ−ｙ−ｚ−θ
方向に移動させる４軸制御機構を持つ上側保持具２５
と、第１の半導体基板１０を保持してｚ方向に移動させ
る下側保持具２６とを備えている。

【００８１】まず、第１の実施形態と同様、図８（ａ）
に示すように、半導体素子が形成された第１の半導体基
板１０の表面に第１の電極１１及び第１の電極用絶縁膜
１２を形成すると共に、半導体素子が形成された第２の
半導体基板１３の表面に第１の電極１４及び第１の電極
用絶縁膜１５を形成する。

【００８２】次に、第１の半導体基板１０と第２の半導
体基板１３とを互いの表面が対向する状態で、第２の半
導体基板１３を上側保持具２５に保持させると共に第１
の半導体基板１０を下側保持具２６に保持させた後、排
気手段３２を作動させてチャンバー３１の内部を真空状
態にする。その後、上側保持具２６をｘ−ｙ−ｚ−θ方
向に移動して、第１の半導体基板１０と第２の半導体基
板１３との位置合わせを行なう。このようにすると、チ
ャンバー３１の内部が真空状態であるから、第１の半導
体基板１０の表面と第２の半導体基板１３の表面とが密
接する。

【００８３】次に、上側保持具２６による第２の半導体
基板１３の保持を解除すると共に排気手段３２の作動を
停止した後、ガス導入口３３から空気や窒素等を気体を
導入する。このようにすると、導入された気体が第２の
半導体基板１３を下方へつまり第１の半導体基板１０の
方へ均一且つ垂直に押圧するため、図８（ｂ）に示すよ
うに、第１の半導体基板１０と第２の半導体基板１３と
が真空状態で圧接されるので、第１の電極１１と第２の
電極１４とが電子を共有し合って互いに接合する。

【００８４】尚、第１の半導体基板１０と第２の半導体
基板１３とを真空状態で圧接するので第１の電極１１と
第２の電極１４とは確実に接合するが、この場合、チャ
ンバー３１内を加熱すると一層強固に接合する。

【００８５】（第５の実施形態）以下、本発明の第５の
実施形態に係る半導体装置の製造方法について図９を参
照しながら説明する。

【００８６】まず、図９（ａ）に示すように、半導体素
子及び第１の配線４０が形成された第１の半導体基板１
０の上にレジスト膜４１を全面に塗布した後、該レジス
ト膜４１の表面を研磨して平滑化する。

【００８７】次に、図９（ｂ）に示すように、フォトリ
ソグラフィによりレジスト膜４１に開口部４１ａを形成
した後、図９（ｃ）に示すように、第１の半導体基板１
０をすずの無電解めっき浴４２に浸漬して、レジスト膜
４１の開口部４１ａ内にすずを埋め込んで接続用電極４
３を形成する。この場合、レジスト膜４１の上にはメッ
キが成長しないので、レジスト膜４１の開口部４１ａに
接続用電極４３を選択的に形成することができる。

【００８８】次に、図９（ｄ）に示すように、第１の半
導体基板１０と、半導体素子及び第２の配線４４が形成
された第２の半導体基板１３との位置合わせを行なった
後、第１の半導体基板１０と第２の半導体基板１３とを
加熱しつつ圧着することにより、第１の配線４０と第２
の配線４４とを接続用電極４３により接続する。これに
より、第１の配線４０と第２の配線４４とが接続用電極
４３により接続され且つ第１の半導体基板１０と第２の
半導体基板１３との間に熱硬化したレジスト膜４１より
なる層間絶縁膜が介在する半導体装置が得られる。

【００８９】前述したように、第５の実施形態による
と、第１の配線４０と第２の配線４４とを接続する接続
用電極４３を選択的に形成できると共に、熱硬化により
強度が増したレジスト膜４１を基板間の層間絶縁層とし
て用いることができるため、張り合わせに要する工程を
削減することができる。

【００９０】（第５の実施形態の変形例）以下、本発明
の第５の実施形態の変形例に係る半導体装置の製造方法
について図１０を参照しながら説明する。

【００９１】まず、図１０（ａ）に示すように、半導体
素子及び第１の配線４０が形成された第１の半導体基板
１０の上に、ＳｉＮやＳｉＯ₂ よりなる第１の配線用絶
縁膜４５を全面に塗布した後、該第１の配線用絶縁膜４
５の表面を研磨して、第１の配線４０を露出させると共
に第１の配線用絶縁膜４５の表面を平滑化する。また、
同様にして、半導体素子及び第２の配線４４が形成され
た第２の半導体基板１３の上に第２の配線用絶縁膜４６
を全面に塗布した後、該第２の配線用絶縁膜４６の表面
を研磨して、第２の配線４４を露出させると共に第２の
配線用絶縁膜４６の表面を平滑化する（図１０（ｄ）を
参照）。

【００９２】次に、第１の半導体基板１０の上にレジス
ト膜４１を全面に塗布した後、図１０（ｂ）に示すよう
に、フォトリソグラフィによりレジスト膜４１に開口部
４１ａを形成する。その後、図１０（ｃ）に示すよう
に、第１の半導体基板１０をすずの無電解めっき浴４２
に浸漬して、レジスト膜４１の開口部４１ａ内にすずを
埋め込んで接続用電極４３を形成する。

【００９３】次に、図１０（ｄ）に示すように、第１の
半導体基板１０と第２の半導体基板１３との位置合わせ
を行なった後、第１の半導体基板１０と第２の半導体基
板１３とを加熱しつつ圧着することにより、第１の配線
４０と第２の配線４４とを接続用電極４３を介して接続
する。これにより、第１の配線４０と第２の配線４４と
が接続用電極４３により接続され且つ第１の半導体基板
１０と第２の半導体基板１３との間に熱硬化したレジス
ト膜４１よりなる層間絶縁層が介在する半導体装置が得
られる。

【００９４】前述したように、第５の実施形態の変形例
によると、第１の配線４０と第２の配線４４とを接続す
る接続用電極４３を選択的に形成できると共に、熱硬化
により強度が増したレジスト膜４１を基板間の層間絶縁
層として用いることができるため、張り合わせに要する
工程を削減することができる。また、第１の半導体基板
１０及び第２の半導体基板１３の各表面を平滑化してい
るため、第１の半導体基板１０と第２の半導体基板１３
との接触面積が増大するので、接合強度が増大する。

【００９５】（第６の実施形態）以下、本発明の第６の
実施形態に係る半導体装置の製造方法について図１１及
び図１２を参照しながら説明する。

【００９６】まず、図１１（ａ）に示すように、半導体
素子及び第１の配線４０が形成された第１の半導体基板
１０の上に第１のレジスト膜４１を全面に塗布した後、
該第１のレジスト膜４１の表面を研磨して平滑化し、そ
の後、図１１（ｂ）に示すように、フォトリソグラフィ
により第１のレジスト膜４１に開口部４１ａを形成す
る。また、半導体素子及び第２の配線４４が形成された
第２の半導体基板１３の上に第２のレジスト膜４８を全
面に塗布した後、該第２のレジスト膜４８の表面を研磨
して平滑化し、その後、フォトリソグラフィにより第２
のレジスト膜４８に開口部４８ａを形成する（図１１
（ｃ）を参照）。

【００９７】次に、図１１（ｃ）に示すように、第１の
半導体基板１０と第２の半導体基板１３とを、第１のレ
ジスト膜４１の開口部４１ａと第２のレジスト膜４８の
開口部４８ａとが対向し且つ第１の配線４０と第２の配
線４４との間に間隔が形成されるように位置合わせを行
なった後、固定治具４９にそれぞれ固定する。

【００９８】次に、図１２（ａ）に示すように、固定治
具４９に固定された第１の半導体基板１０及び第２の半
導体基板１３をすずの無電解めっき浴４２に浸漬して、
第１のレジスト膜４１の開口部４１ａ及び第２のレジス
ト膜４８の開口部４８ａ内にすずを埋め込むことによ
り、第１の配線４０と第２の配線４４とを接続する接続
用電極４３を形成する。この場合、第１及び第２の配線
４０，４４の上にのみメッキが成長し、第１及び第２の
レジスト膜４１，４８の上にはメッキが成長しないの
で、第１及び第２のレジスト膜４１，４８の各開口部４
１ａ，４８ａに接続用電極４３を選択的に形成すること
ができる。

【００９９】次に、図１２（ｂ）に示すように、第１の
半導体基板１０と第２の半導体基板１３との間に例えば
ポリイミドよりなる絶縁性樹脂５０を充填した後、第１
の半導体基板１０と第２の半導体基板１３とを加熱しつ
つ圧着することにより、第１の半導体基板１０と第２の
半導体基板１３とを接合する。

【０１００】前述したように、第６の実施形態による
と、第１の配線４０と第２の配線４４とを接続する接続
用電極４３を選択的に形成できると共に、熱硬化により
強度が増大した第１及び第２のレジスト膜４１，４８を
基板間の層間絶縁層として用いることができるため、張
り合わせに要する工程を削減することができる。また、
第１の配線４０と第２の配線４４とを接続する接続用電
極４３を無電解めっき浴４２中で形成するため、接続面
の汚染が少なくなるので、電気的接続の信頼性及び接続
の強度が向上する。

【０１０１】（第６の実施形態の変形例）以下、本発明
の第６の実施形態の変形例に係る半導体装置の製造方法
について図１３及び図１４を参照しながら説明する。

【０１０２】まず、図１３（ａ）に示すように、半導体
素子及び第１の配線４０が形成された第１の半導体基板
１０の上に、ＳｉＮやＳｉＯ₂ よりなる第１の配線用絶
縁膜４５を全面に塗布した後、該第１の配線用絶縁膜４
５の表面を研磨して、第１の配線４０を露出させると共
に第１の配線用絶縁膜４５の表面を平滑化する。その
後、第１の半導体基板１０の上に第１のレジスト膜４１
を全面に塗布した後、図１３（ｂ）に示すように、フォ
トリソグラフィにより第１のレジスト膜４１に開口部４
１ａを形成する。また、同様にして、半導体素子及び第
２の配線４４が形成された第２の半導体基板１３の上に
第２の配線用絶縁膜４６を全面に塗布した後、該第２の
配線用絶縁膜４６の表面を研磨して、第２の配線４４を
露出させると共に第２の配線用絶縁膜４６の表面を平滑
化し、その後、第２の半導体基板１３の上に第２のレジ
スト膜４８を全面に塗布した後、フォトリソグラフィに
より第２のレジスト膜４８に開口部４８ａを形成する
（図１３（ｃ）を参照）。

【０１０３】次に、図１３（ｃ）に示すように、第１の
半導体基板１０と第２の半導体基板１３とを、第１のレ
ジスト膜４１の開口部４１ａと第２のレジスト膜４８の
開口部４８ａとが対向し且つ第１の配線４０と第２の配
線４４との間に間隔が形成されるように位置合わせを行
なった後、固定治具４９にそれぞれ固定する。

【０１０４】次に、図１４（ａ）に示すように、固定治
具４９に固定された第１の半導体基板１０及び第２の半
導体基板１３をすずの無電解めっき浴４２に浸漬して、
第１のレジスト膜４１の開口部４１ａ及び第２のレジス
ト膜４８の開口部４８ａ内にすずを埋め込むことによ
り、第１の配線４０と第２の配線４４とを接続する接続
用電極４３を形成する。この場合、第１及び第２の配線
４０，４４の上にのみメッキが成長し、第１及び第２の
レジスト膜４１，４８の上にはメッキが成長しないの
で、第１及び第２のレジスト膜４１，４８の各開口部４
１ａ，４８ａに接続用電極４３を選択的に形成すること
ができる。

【０１０５】次に、図１４（ｂ）に示すように、第１の
半導体基板１０と第２の半導体基板１３との間に絶縁性
樹脂５０を充填した後、第１の半導体基板１０と第２の
半導体基板１３とを加熱しつつ圧着することにより、第
１の半導体基板１０と第２の半導体基板１３とを接合す
る。

【０１０６】前述したように、第６の実施形態の変形例
によると、第１の配線４０と第２の配線４４とを接続す
る接続用電極４３を選択的に形成できると共に、熱硬化
により強度が増した第１及び第２のレジスト膜４１，４
８を基板間の絶縁層として用いることができるため、張
り合わせに要する工程を削減することができる。また、
第１の半導体基板１０及び第２の半導体基板１３の各表
面を平滑化しているため、第１の半導体基板１０と第２
の半導体基板１３との接触面の面積が増大するので、接
着強度が増大する。さらに、第１の配線４０と第２の配
線４４とを接続する接続用電極４３を無電解めっき浴４
２中で形成するため、接続面の汚染が少なくなるので、
電気的接続の信頼性及び接続の強度が向上する。

【０１０７】（第７の実施形態）以下、本発明の第７の
実施形態に係る半導体装置の製造方法について図１５及
び図１６を参照しながら説明する。

【０１０８】まず、図１５（ａ）に示すように、半導体
素子及び第１の配線４０が形成された第１の半導体基板
１０の上に、ＳｉＮやＳｉＯ₂ よりなる第１の配線用絶
縁膜４５を全面に塗布した後、該第１の配線用絶縁膜４
５の表面を研磨して、第１の配線４０を露出させると共
に第１の配線用絶縁膜４５の表面を平滑化する。また、
同様にして、半導体素子及び第２の配線４４が形成され
た第２の半導体基板１３の上に第２の配線用絶縁膜４６
を全面に塗布した後、該第２の配線用絶縁膜４６の表面
を研磨して、第２の配線４４を露出させると共に第２の
配線用絶縁膜４６の表面を平滑化する（図１６（ｂ）を
参照）。

【０１０９】次に、図１５（ｂ）に示すように、第１の
半導体基板１０の上にＣＶＤ法によりシリコン酸化膜よ
りなる層間絶縁膜５２を堆積した後、フォトリソグラフ
ィ及びドライエッチングにより、図１５（ｃ）に示すよ
うに、層間絶縁膜５２に開口部５２ａを形成する。

【０１１０】次に、図１６（ａ）に示すように、第１の
半導体基板１０をすずの無電解めっき浴４２に浸漬し
て、層間絶縁膜５２の開口部５２ａ内にすずを埋め込ん
で接続用電極４３を形成する。この場合、層間絶縁膜５
２の上にはメッキが成長しないので、層間絶縁膜５２の
開口部５２ａに接続用電極４３を選択的に形成すること
ができる。

【０１１１】次に、図１６（ｂ）に示すように、第１の
半導体基板１０と第２の半導体基板１３との位置合わせ
を行なった後、第１の半導体基板１０と第２の半導体基
板１３とを加熱しつつ圧着することにより、第１の配線
４０と第２の配線４４とを接続用電極４３により接合す
る。これにより、第１の配線４０と第２の配線４４とが
接続用電極４３により接続され且つ第１の半導体基板１
０と第２の半導体基板１３との間に絶縁層５２が介在す
る半導体装置が得られる。

【０１１２】前述したように、第７の実施形態による
と、第１の配線４０と第２の配線４４とを接続する接続
用電極４３を選択的に形成できると共に、熱的及び機械
的強度に優れたシリコン酸化膜よりなる層間絶縁膜５２
を基板間に介在させることができるため、第１の配線４
０と第２の配線４４との接合時の加熱に起因する絶縁層
の収縮によって接続用電極４３にストレスが加わる事態
を防止できるので、電気的接続の信頼性を向上できる。

【０１１３】尚、無電解めっき法に代えて選択ＣＶＤ法
により例えばタングステンを層間絶縁膜５２の開口部５
２ａに埋め込むことにより接続用電極４３を形成するこ
とも可能であり、電極材料の選択幅を拡げることができ
る。また、層間絶縁膜５２を構成する材料として、シリ
コン酸化膜に代えて低誘電率材料を用いると、第１及び
第２の配線４０，４４における遅延時間を減少させるこ
とができる。

【０１１４】（第７の実施形態の変形例）以下、本発明
の第７の実施形態の変形例に係る半導体装置の製造方法
について図１７及び図１８を参照しながら説明する。

【０１１５】まず、図１７（ａ）に示すように、半導体
素子及び第１の配線４０が形成された第１の半導体基板
１０の上に第１の配線用絶縁膜４５を全面に塗布した
後、該第１の配線用絶縁膜４５の表面を研磨して、第１
の配線４０を露出させると共に第１の配線用絶縁膜４５
の表面を平滑化する。その後、図１７（ｂ）に示すよう
に、第１の半導体基板１０の上にＣＶＤ法によりシリコ
ン酸化膜よりなる第１の層間絶縁膜５２を堆積した後、
フォトリソグラフィ及びドライエッチングにより、図１
７（ｃ）に示すように、第１の層間絶縁膜５２に開口部
５２ａを形成する。また、同様にして、半導体素子及び
第２の配線４４が形成された第２の半導体基板１３の上
に第２の配線用絶縁膜４６を全面に塗布した後、該第２
の配線用絶縁膜４６の表面を研磨して、第２の配線４４
を露出させると共に第２の配線用絶縁膜４６の表面を平
滑化し、その後、第２の半導体基板１３の上にＣＶＤ法
によりシリコン酸化膜よりなる第２の層間絶縁膜５３を
堆積した後、フォトリソグラフィ及びドライエッチング
により第２の層間絶縁膜５３に開口部５３ａを形成する
（図１７（ｄ）を参照）。

【０１１６】次に、図１７（ｄ）に示すように、第１の
半導体基板１０と第２の半導体基板１３とを、第１の層
間絶縁膜５２の開口部５２ａと第２の層間絶縁膜５３の
開口部５３ａとが対向し且つ第１の配線４０と第２の配
線４４との間に間隔が形成されるように位置合わせした
後、固定治具４９にそれぞれ固定する。

【０１１７】次に、図１８（ａ）に示すように、固定治
具４９に固定された第１の半導体基板１０及び第２の半
導体基板１３をすずの無電解めっき浴４２に浸漬して、
第１の層間絶縁膜５２の開口部５２ａ及び第２の層間絶
縁膜５３の開口部５３ａ内にすずを埋め込むことによ
り、第１の配線４０と第２の配線４４とを接続する接続
用電極４３を形成する。この場合、第１及び第２の配線
４０，４４の上にのみメッキが成長し、第１及び第２の
層間絶縁膜５２，５３の上にはメッキが成長しないの
で、第１及び第２の層間絶縁膜５２，５３の各開口部５
２ａ，５３ａに接続用電極４３を選択的に形成すること
ができる。

【０１１８】次に、図１８（ｂ）に示すように、第１の
半導体基板１０と第２の半導体基板１３との間に絶縁性
樹脂５０を充填した後、第１の半導体基板１０と第２の
半導体基板１３とを加熱しつつ圧着することにより、第
１の半導体基板１０と第２の半導体基板１３とを接合す
る。

【０１１９】前述したように、第７実施形態の変形例に
よると、第１の配線４０と第２の配線４４とを接続する
接続用電極４３を無電解めっき浴４２中で形成するた
め、接続面の汚染が少なくなるので電気的接続の信頼性
及び接続の強度が向上する。

【０１２０】（第８の実施形態）以下、本発明の第８の
実施形態に係る半導体装置の製造方法について図１９を
参照しながら説明する。

【０１２１】まず、図１９（ａ）に示すように、半導体
素子及び第１の配線４０が形成された第１の半導体基板
１０の上に第１の配線用絶縁膜４５を全面に塗布した
後、該第１の配線用絶縁膜４５の表面を研磨して、第１
の配線４０を露出させると共に第１の配線用絶縁膜４５
の表面を平滑化する。その後、第１の半導体基板１０の
上に第１のレジスト膜４１を全面に塗布した後、図１９
（ｂ）に示すように、フォトリソグラフィにより第１の
レジスト膜４１に開口部４１ａを形成する。また、同様
にして、半導体素子及び第２の配線４４が形成された第
２の半導体基板１３の上に第２の配線用絶縁膜４６を全
面に塗布した後、該第２の配線用絶縁膜４６の表面を研
磨して、第２の配線４４を露出させると共に第２の配線
用絶縁膜４６の表面を平滑化し、その後、第２の半導体
基板１３の上に第２のレジスト膜４８を全面に塗布した
後、フォトリソグラフィにより第２のレジスト膜４１に
開口部４１ａを形成する（図１９（ｄ）を参照）。

【０１２２】図１９（ｃ）に示すように、第１の半導体
基板１０をすずの無電解めっき浴４２に浸漬して、第１
のレジスト膜４１の開口部４１ａ内にすずを埋め込んで
第１の接続用電極４３を形成する。また、同様にして、
第２の半導体基板１３をすずの無電解めっき浴４２に浸
漬して、第２のレジスト膜４８の開口部４８ａ内にすず
を埋め込んで第２の接続用電極５５を形成する（図１９
（ｄ）を参照）。

【０１２３】次に、図１９（ｄ）に示すように、第１の
半導体基板１０と第２の半導体基板１３との位置合わせ
を行なった後、第１の半導体基板１０と第２の半導体基
板１３とを加熱しつつ圧着することにより、第１の接続
用電極４３と第２の接続用電極５５とを接合する。これ
により、第１の配線４０と第２の配線４４とが第１及び
第２の接続用電極４３，５５により接続され且つ第１の
半導体基板１０と第２の半導体基板１３との間に熱硬化
した第１及び第２のレジスト膜４１，４８よりなる絶縁
層が介在する半導体装置が得られる。

【０１２４】前述したように、第８の実施形態による
と、第１の半導体基板１０及び第２の半導体基板１３に
それぞれ独立して第１の接続用電極４３及び第２の接続
用電極５５を形成できるため、処理待ち時間を低減する
ことができる。また、第１及び第２のレジスト膜４１，
４８の各開口部４１ａ，４８ａ内に第１及び第２の接続
用電極４３，５５をボイドを発生させることなく充填で
きると共に、第１及び第２のレジスト膜４１，４８より
なる膜厚の大きい絶縁層を形成できるので接続抵抗を低
減でき且つ配線の遅延時間を低減することができる。

【０１２５】尚、本実施形態においては、第１の半導体
基板１０と第２の半導体基板１３との間に介在する絶縁
層としては熱硬化した第１及び第２のレジスト膜４１，
４８を用いたが、これに代えて、シリコン酸化膜等の他
の絶縁物質よりなる絶縁層を用いてもよい。

【０１２６】（第９の実施形態）以下、本発明の第９の
実施形態に係る半導体装置の製造方法について図２０を
参照しながら説明する。

【０１２７】まず、図２０（ａ）に示すように、半導体
素子及び第１の配線４０が形成された第１の半導体基板
１０の上に第１の配線用絶縁膜４５を全面に塗布した
後、該第１の配線用絶縁膜４５の表面を研磨して、第１
の配線４０を露出させると共に第１の配線用絶縁膜４５
の表面を平滑化する。その後、第１の半導体基板１０の
上にレジスト膜４１を全面に塗布した後、図２０（ｂ）
に示すように、フォトリソグラフィによりレジスト膜４
１に開口部４１ａを形成する。また、同様にして、半導
体素子及び第２の配線４４が形成された第２の半導体基
板１３の上に第２の配線用絶縁膜４６を全面に塗布した
後、該第２の配線用絶縁膜４６の表面を研磨して、第２
の配線４４を露出させると共に第２の配線用絶縁膜４６
の表面を平滑化する（図２０（ｄ）を参照）。

【０１２８】次に、図２０（ｂ）に示すように、第１の
半導体基板１０を不活性ガス雰囲気中において加熱板２
０の上に保持して３００℃程度の温度下で熱処理を加え
ることにより、レジスト膜４１を硬化させる。

【０１２９】次に、図２０（ｃ）に示すように、第１の
半導体基板１０をすずの無電解めっき浴４２に浸漬し
て、レジスト膜４１の開口部４１ａ内にすずを埋め込ん
で接続用電極４３を形成する。

【０１３０】次に、図２０（ｄ）に示すように、第１の
半導体基板１０と第２の半導体基板１３との位置合わせ
を行なった後、第１の半導体基板１０と第２の半導体基
板１３とを加熱しつつ圧着することにより、第１の配線
４０と第２の配線４４とを接続用電極４３を介して接合
する。これにより、第１の配線４０と第２の配線４４と
が接続用電極４３により接続され且つ第１の半導体基板
１０と第２の半導体基板１３との間に熱硬化により強度
が増大したレジスト膜４１よりなる絶縁層が介在する半
導体装置が得られる。

【０１３１】前述したように、第９の実施形態による
と、無電解めっきにより接続用電極４３を形成する前に
レジスト膜４１を加熱して熱硬化させているため、無電
解めっき浴４２中におけるレジスト膜４１の吸湿、第１
の半導体基板１０と第２の半導体基板１３との接合時の
加熱及び圧着に起因するレジスト膜４１の収縮を防止で
きるので、接続用電極４３の腐食及び収縮時のストレス
による電極剥がれを防止することができる。

【０１３２】（第１０の実施形態）以下、本発明の第１
０の実施形態に係る半導体装置の製造方法について図２
１及び図２２を参照しながら説明する。

【０１３３】まず、図２１（ａ）に示すように、半導体
素子及び第１の配線４０が形成された第１の半導体基板
１０の上に第１の配線用絶縁膜４５を全面に塗布した
後、該第１の配線用絶縁膜４５の表面を研磨して、第１
の配線４０を露出させると共に第１の配線用絶縁膜４５
の表面を平滑化する。また、同様にして、半導体素子及
び第２の配線４４が形成された第２の半導体基板１３の
上に第２の配線用絶縁膜４６を全面に塗布した後、該第
２の配線用絶縁膜４６の表面を研磨して、第２の配線４
４を露出させると共に第２の配線用絶縁膜４６の表面を
平滑化する（図２１（ｃ）を参照）。その後、第１の半
導体基板１０の上にレジスト膜４１を全面に塗布した
後、フォトリソグラフィによりレジスト膜４１に開口部
４１ａを形成する。

【０１３４】次に、図２１（ｂ）に示すように、第１の
半導体基板１０をすずの無電解めっき浴４２に浸漬し
て、レジスト膜４１の開口部４１ａ内にすずを埋め込ん
で接続用電極４３を形成する。

【０１３５】次に、図２１（ｃ）に示すように、第１の
半導体基板１０と第２の半導体基板１３との位置合わせ
を行なった後、第１の半導体基板１０と第２の半導体基
板１３とを加熱しつつ圧着して接合することにより、第
１の配線４０と第２の配線４４とを接続用電極４３を介
して接合する。

【０１３６】次に、図２２（ａ）に示すように、互いに
接合された第１の半導体基板１０と第２の半導体基板１
３とを固定治具４９に固定した後、固定治具４９に固定
された第１の半導体基板１０及び第２の半導体基板１３
を有機溶媒液５７中に浸漬して、レジスト膜４１を除去
する。

【０１３７】次に、第１の半導体基板１０と第２の半導
体基板との間にスピンオングラス（ＳＯＧ）５８を流し
込むと共に、スピンオングラス５８をスピナー５９によ
り一様にした後、熱処理を行なってスピンオングラス５
８を硬化させて、第１の半導体基板１０と第２の半導体
基板１３との間にＳＯＧ膜５９を形成する前述したよう
に、第１０の実施形態によると、第１の半導体基板１０
と第２の半導体基板１３との間に介在していたレジスト
膜４１を除去した跡にＳＯＧ膜５９を形成するため、第
１の半導体基板１０と第２の半導体基板１３との間の絶
縁層の強度を向上させることができると共に誘電率を調
整することができる。また、加熱、圧着して第１の配線
４０と第２の配線４４とを接続用電極４３により接合し
た後にレジスト膜４１の除去を行なうため、第１の配線
４０及び第２の配線４４と接続用電極４３との接合部が
剥離する恐れがなくなる。

【０１３８】（第１１の実施形態）以下、本発明の第１
１の実施形態に係る半導体装置の製造方法について図２
３〜図２５を参照しながら説明する。

【０１３９】まず、図２３（ａ）に示すように、アライ
メントマーク６０を有しており半導体素子、第１の配線
４０及び導電層６１が形成された透明性を有する第１の
半導体基板１０の上に第１の配線用絶縁膜４５を全面に
塗布した後、該第１の配線用絶縁膜４５の表面を研磨し
て、第１の配線４０を露出させると共に第１の配線用絶
縁膜４５の表面を平滑化する。また、同様にして、半導
体素子及び第２の配線４４が形成された第２の半導体基
板１３の上に第２の配線用絶縁膜４６を全面に塗布した
後、該第２の配線用絶縁膜４６の表面を研磨して、第２
の配線４４を露出させると共に第２の配線用絶縁膜４６
の表面を平滑化する（図２４（ａ）を参照）。その後、
第１の半導体基板１０の上にＣＶＤ法によりシリコン酸
化膜よりなる層間絶縁膜５２を全面に塗布した後、フォ
トリソグラフィ及びエッチングにより、図２３（ｃ）に
示すように層間絶縁膜５２に開口部５２ａを形成する。

【０１４０】次に、図２３（ｄ）に示すように、第１の
半導体基板１０をすずの無電解めっき浴４２に浸漬し
て、層間絶縁膜５２の開口部５２ａ内にすずを埋め込ん
で接続用電極４３を形成する。

【０１４１】次に、図２４（ｃ）に示すように、第１の
半導体基板１０と第２の半導体基板１３との位置合わせ
を行なった後、第１の半導体基板１０と第２の半導体基
板１３とを加熱しつつ圧着して接合することにより、第
１の配線４０と第２の配線４４とを接続用電極４３を介
して接続する。

【０１４２】次に、図２４（ｂ）において上下逆に示す
ように、第１の半導体基板１０の裏面にフォトリソグラ
フィによりレジストパターン６２を形成する。この場
合、フォトリソグラフィを行なう際に、第１の半導体基
板１０に形成されたアライメントマーク６０を目標にし
て、レジストパターン６２の位置合わせを行なう。その
後、レジストパターン６２をマスクとして第１の半導体
基板１０に対してドライエッチングを行なうことによ
り、第１の半導体基板１０に導電層６１に至る開口部１
０ａを形成する。

【０１４３】次に、図２５（ａ）に示すように、互いに
接合された第１の半導体基板１０及び第２の半導体基板
１３をすずの無電解めっき浴４２に浸漬して、第１の半
導体基板１０の開口部１０ａ内にすずを埋め込んで導電
層６１と接続する引出し電極６３を形成する。

【０１４４】次に、図２５（ｂ）に示すように、第１の
半導体基板１０の裏面にスパッタ法によりアルミニウム
膜を堆積した後、該アルミニウム膜に対してフォトレジ
ストを用いてドライエッッチングを行なうことにより、
第１の半導体基板１０の裏面に引出し電極６３と接続す
る外部電極接続用端子６４を形成する。

【０１４５】前述したように、第１１の実施形態による
と、第１の半導体基板１０の裏面に外部電極接続用端子
６４を形成することができるので、外部電極との接続が
容易な半導体装置を製造することができ、これにより、
張り合わせ半導体装置の多機能化及び高密度実装化を簡
便に行なえる。

【０１４６】尚、本実施形態においては、引出し電極６
３を無電解めっき法により形成したが、これに代えて、
他の方法、例えば選択ＣＶＤ法により形成してもよい。

【０１４７】（第１２の実施形態）以下、本発明の第１
２の実施形態に係る半導体装置の製造方法について図２
６を参照しながら説明する。

【０１４８】まず、図２６（ａ）に示すように、アライ
メントマーク６０を有しており半導体素子及び第１の配
線４０が形成された第１の半導体基板１０の上に全面に
亘ってプラズマＣＶＤ法によりシリコン窒化膜よりなる
第１の層間絶縁膜５２を堆積した後、フォトレジストを
用いてエッチングを行なうことにより、図２６（ｂ）に
示すように、第１の層間絶縁膜５２における第１の配線
４０の上に開口部５２ａを形成する。

【０１４９】次に、スパッタ法により全面に亘ってＴｉ
Ｎ／Ｔｉ膜を堆積した後、ＣＶＤ法により全面に亘って
タングステン膜を第１の層間絶縁膜５２の開口部５２ａ
が埋まる膜厚以上に堆積し、その後、ＴｉＮ／Ｔｉ膜及
びタングステン膜を化学機械研磨法（ＣＭＰ法）により
研磨することにより、図２６（ｃ）に示すように、第１
の層間絶縁膜５２の開口部５２ａに第１の接続用電極４
３を形成すると共に第１の層間絶縁膜５２における凹部
に第１の接合用金属膜６５を形成する。

【０１５０】また、アライメントマーク６０を有してお
り半導体素子及び第２の配線４４が形成された第２の半
導体基板１３の上に第２の層間絶縁膜５３を堆積した
後、フォトリソグラフィ及びエッチングを行なうことに
より第２の層間絶縁膜５３における第２の配線４０の上
に開口部５３ａを形成する。次に、スパッタ法によりＴ
ｉＮ／Ｔｉ膜を、ＣＶＤ法によりタングステン膜を第２
の層間絶縁膜５３の開口部５３ａが埋まる膜厚以上に順
次堆積した後、ＴｉＮ／Ｔｉ膜及びタングステン膜を化
学機械研磨法により研磨することにより、第２の層間絶
縁膜５３の開口部５３ａに第２の接続用電極５５を形成
すると共に第２の層間絶縁膜５３における凹部に第２の
接合用金属膜６６を形成する。

【０１５１】次に、図２６（ｄ）に示すように、第１の
半導体基板１０と第２の半導体基板１３との位置合わせ
を行なった後、第１の半導体基板１０と第２の半導体基
板１３とを加熱しつつ圧着して接合することにより、第
１の接続用電極４３と第２の接続用電極５５と、及び第
１の接合用金属膜６５と第２の接合用金属膜６６とをそ
れぞれ接合する。

【０１５２】前述したように、本実施形態によると、Ｔ
ｉＮ／Ｔｉ膜及びタングステン膜を化学機械研磨法によ
り研磨して第１及び第２の半導体基板１０，１３の表面
を平坦化したと共に、第１の接続用電極４３と第２の接
続用電極５５とを接合する上に、第１の接合用金属膜６
５と第２の接合用金属膜６６とも接合したので、第１の
半導体基板１０と第２の半導体基板１３との接合強度が
増大する。また、第１の接合用金属膜６５及び第２の接
合用金属膜６６をアース電位と同電位に保持できる構造
にすることにより、基板間の相互雑音を低減することが
でき、半導体装置の高速化及び低消費電力化を図ること
ができる。

【０１５３】（第１３の実施形態）以下、本発明の第１
３の実施形態に係る半導体装置の製造方法について図２
７を参照しながら説明する。

【０１５４】まず、図２７（ａ）に示すように、トラン
ジスタや及び容量素子等の半導体素子が形成された第１
の半導体基板１０の表面にアルミニウムよりなる第１の
電極１１を形成した後、図２７（ｂ）に示すように、第
１の半導体基板１０の裏面にプラズマＣＶＤ法によって
第１のシリコン窒化膜６８を堆積する。また、同様にし
て、図２７（ｃ）に示すように、半導体素子が形成され
た第２の半導体基板１３の表面にアルミニウムよりなる
第２の電極１４を形成した後、第２の半導体基板１３の
裏面にプラズマＣＶＤ法によって第２のシリコン窒化膜
６９を堆積する。第１及び第２のシリコン窒化膜６８，
６９がそれぞれ圧縮応力を有しているため、第１及び第
２の半導体基板１０，１３はそれぞれ表面側に凹状に反
った状態となる。

【０１５５】次に、第１の電極１１と第２の電極１４と
が対向するように第１の半導体基板１０と第２の半導体
基板１３との位置合わせを行なった後、第１の半導体基
板１０と第２の半導体基板１３とを加熱しつつ圧着して
接合する。このようにすると、第１及び第２の半導体基
板１０，１３がそれぞれ表面側に凹状に反っているため
第１の半導体基板１０と第２の半導体基板１３とが均一
に接合する。

【０１５６】前述したように、第１３の実施形態による
と、第１及び第２の半導体基板１０，１３の裏面にそれ
ぞれ第１及び第２のシリコン窒化膜６８，６９を形成
し、第１及び第２の半導体基板１０，１３をそれぞれ表
面側に凹状に大きく反らしているため、第１及び第２の
半導体基板１０，１３の周縁部を保持して容易に位置合
わせできると共に、第１及び第２の半導体基板１０，１
３に生じている小さな歪みが、第１及び第２のシリコン
窒化膜６８，６９による大きな反りに吸収されるので、
接合時の圧力が第１及び第２の半導体基板１０，１３に
均一に加わる状態を作り出すことができる。この場合、
第１及び第２のシリコン窒化膜６８，６９の膜厚及び堆
積条件を調整することにより、第１及び第２の半導体基
板１０，１３の反り量を調節できる。

【０１５７】（第１４の実施形態）以下、本発明の第１
４の実施形態に係る半導体装置の製造方法について図２
８を参照しながら説明する。

【０１５８】まず、図２８（ａ）に示すように、トラン
ジスタや容量素子等の半導体素子が形成された第１の半
導体基板１０の表面に第１の電極１１及び第１の電極用
絶縁膜１２を形成すると共に、半導体素子が形成された
第２の半導体基板１３の表面に第２の電極１４及び第２
の電極用絶縁膜１５を形成する。

【０１５９】次に、第１の半導体基板１０と第２の半導
体基板１３との位置合わせを行なった後、第１の半導体
基板１０と第２の半導体基板１３とを加熱しつつ圧着す
ることにより、第１の電極１１と第２の電極１４とを接
合する。

【０１６０】次に、図２８（ｃ）に示すように、接合さ
れた第１の半導体基板１０及び第２の半導体基板１３の
両側面に光硬化性樹脂７０を塗布した後、該光硬化性樹
脂７０に光を照射して硬化させる。

【０１６１】このように、第１４の実施形態によると、
接合された第１の半導体基板１０及び第２の半導体基板
１３の各側面に光硬化性樹脂７０を塗布して硬化させる
ことにより、両者の接合の機械的強度を大きく向上させ
ることができる。

【０１６２】（第１５の実施形態）以下、本発明の第１
５の実施形態に係る半導体装置の製造方法について図２
９及び図３０を参照しながら説明する。

【０１６３】まず、図２９（ａ）に示すように、半導体
素子が形成された透明性を有する第１の半導体基板１０
の上にシリコン酸化膜よりなり透明性を有する第１の絶
縁膜７１を形成した後、該第１の絶縁膜７１にコンタク
ト用の開口部７１ａ及び第１のアライメントパターン７
２を同時に形成する。

【０１６４】次に、図２９（ｂ）に示すように、コンタ
クト用の開口部７１ａに金属膜を埋め込んで第１のコン
タクト７３を形成した後、該第１のコンタクト７３と接
続するように第１の配線４０を形成し、その後、全面に
亘ってシリコン窒化膜よりなる第１の配線用絶縁膜４５
をプラズマＣＶＤ法により堆積する。次に、図２９
（ｃ）に示すように、第１の配線用絶縁膜４５を研磨し
て第１の配線４０を露出させると共に第１の配線用絶縁
膜４５を平坦化する。また、同様にして、半導体素子が
形成された透明性を有する第２の半導体基板１３の上に
シリコン酸化膜よりなり透明性を有する第２の絶縁膜７
４を形成した後、該第２の絶縁膜７４にコンタクト用の
開口部及び第２のアライメントパターン７５を同時に形
成する。その後、コンタクト用の開口部に金属膜を埋め
込んで第２のコンタクト７６を形成した後、該第２のコ
ンタクト７６と接続するように第２の配線４４を形成す
る。その後、全面に亘ってシリコン窒化膜よりなる第２
の配線用絶縁膜４６をプラズマＣＶＤ法により堆積した
後、第２の配線用絶縁膜４６を研磨して第２の配線４４
を露出させると共に第２の配線用絶縁膜４６を平坦化す
る（図３０（ｄ）を参照）。

【０１６５】次に、図２９（ｄ）に示すように、ＣＶＤ
法によりシリコン酸化膜よりなる層間絶縁膜５２を全面
に堆積した後、フォトリソグラフィ及びドライエッチン
グにより、図３０（ａ）に示すように、層間絶縁膜５２
に開口部５２ａを形成する。その後、無電解めっき法に
より、図３０（ｂ）に示すように、層間絶縁膜５２の開
口部５２ａにすずを埋め込んで接続用電極４３を形成す
る。

【０１６６】次に、図３０（ｃ）に示すように、第１の
半導体基板１０をｘ，ｙ方向に移動可能な下側保持具２
６に保持させると共に、第２の半導体基板１３をｘ，ｙ
方向に移動可能な上側保持具２５に保持させた状態で、
上側保持具２５及び下側保持具２６を駆動し、第１のア
ライメントパターン７２及び第２のアライメントパター
ン７５を目印として用いることにより、第１の半導体基
板１０と第２の半導体基板１３との位置合わせを行な
う。その後、第１の半導体基板１０と第２の半導体基板
１３とを加熱しつつ圧着することにより、第１の半導体
基板１０と第２の半導体基板１３とを接合する。

【０１６７】前述したように、第１５の実施形態による
と、光学的位置合わせを行なうことができるため、位置
合わせの精度が向上する。この場合、ホログラフィ法を
用いることにより０．１μｍ以下の高精度で位置合わせ
を行なうことも可能であるため、サブミクロンルールの
微細パターンを有する半導体基板同士を接合できるの
で、位置合わせ精度を向上させることができると共に接
続の信頼性を向上させることができる。

【０１６８】（第１６の実施形態）以下、本発明の第１
６の実施形態に係る半導体装置の製造方法について図３
１及び図３２を参照しながら説明する。

【０１６９】まず、図３１（ａ）に示すように、トラン
ジスタや容量素子等の半導体素子が形成された第１の半
導体基板１０の表面に第１の配線４０及び第１の配線用
絶縁膜４５を形成すると共に、半導体素子が形成された
第２の半導体基板１３の表面に第２の配線４４及び第２
の配線用絶縁膜４６を形成する。

【０１７０】次に、図３１（ｂ）に示すように、第１の
半導体基板１０の上に第１のレジストパターン１８を形
成すると共に、第２の半導体基板１３の上に、パターン
形状が第１のレジストパターン１８と反転している第２
のレジストパターン１９を形成する。

【０１７１】次に、図３１（ｃ）に示すように、第１の
半導体基板１０に対して第１のレジストパターン１８を
用いてエッチングを行なって、第１の半導体基板１０の
表面に位置合わせ用凹部７８を形成した後、図３２
（ａ）に示すように、第１の半導体基板１０と第２の半
導体基板１３とを、位置合わせ用凹部７８と第２のレジ
ストパターン１９とが対向するように位置合わせを行な
う。

【０１７２】次に、図３２（ｂ）に示すように、アッシ
ングによって第２のレジストパターン１９を除去した
後、第１の半導体基板１０と第２の半導体基板１３とを
加熱しつつ圧着して接合する。

【０１７３】このように、第１６の実施形態によると、
第１の半導体基板１０と第２の半導体基板１３との位置
合わせを、従来の半導体製造技術を用いて自動的且つ機
械的に行なうことができる。

【０１７４】尚、前記各実施形態においては、電極材料
として無電解めっき法によりすずを埋め込んだが、これ
に代えて、ニッケルや銀等のように無電解めっき法によ
り堆積できる他の金属を用いることができると共に、構
造によっては、無電解めっき法に代えて、選択ＣＶＤ法
により、タングステン、アルミニウム、銅等の他の金属
を電極材料として堆積してもよい。また、半導体基板、
半導体素子の種類や配線、層間絶縁膜の材質、その層数
については特に制限はない。

【０１７５】さらに、前記第１及び第２の半導体基板１
０，１３は、半導体チップであってもよいし半導体ウェ
ハであってもよい。

【０１７６】

【発明の効果】請求項１の発明に係る半導体装置による
と、第１の半導体基板と第２の半導体基板とは、第１の
半導体基板の複数の凸部と第２の半導体基板の複数の凹
部とが互いに凹凸嵌合することにより接合しているた
め、第１の半導体基板と第２の半導体基板との接合面積
が増大するので接合強度が大きくなる。

【０１７７】請求項２の発明に係る半導体装置による
と、複数の凸部及び凹部がそれぞれ１次元的又は２次元
的に同一のパターンであるため、複数の凸部及び凹部の
数が多くなり、接合部の数が増加するので、第１の半導
体基板と第２の半導体基板との接合強度が一層大きくな
る。

【０１７８】請求項３の発明に係る半導体装置の製造方
法によると、エッチングにより複数の凸部と複数の凹部
とを形成し、該複数の凸部と凹部とを凹凸嵌合するた
め、第１の半導体基板と第２の半導体基板との接合の位
置合わせが自動的に行なわれるので、従来よりも少ない
工程で且つ簡易な工程で接合強度の大きい貼合せ型半導
体装置を製造することができる。

【０１７９】請求項４の発明に係る半導体装置の製造方
法によると、互いに反転したパターン形状を持つ第１の
レジストパターンと第２のレジストパターンとを用いて
複数の凸部及び凹部を形成するので、複数の凸部及び複
数の凹部を形成する工程が簡略化される。

【０１８０】請求項５の発明に係る半導体装置の製造方
法によると、接触面が互いに平坦な第１の半導体基板と
第２の半導体基板とを接合するため、第１の半導体基板
と第２の半導体基板との接触が確実になるので、従来よ
りも少ない工程で且つ簡易な工程で接合強度の大きい貼
合せ型半導体装置を製造することができる。

【０１８１】請求項６の発明に係る半導体装置の製造方
法によると、第１の半導体基板の第１の電極及び第１の
絶縁膜の表面に形成された分子層のダングリングボンド
と、第２の半導体基板の第２の電極及び第２の絶縁膜の
表面層とを化学吸着させることにより、第１の半導体基
板と第２の半導体基板とを接合するため、接合強度が増
大する。

【０１８２】請求項７の発明に係る半導体装置の製造方
法によると、第１の半導体基板と第２の半導体基板とを
液体中において位置合わせするため、第１の半導体基板
と第２の半導体基板との間に介在する液体が押し退けら
れつつ第１の半導体基板の表面と第２の半導体基板の表
面とが接触するので、つまり、第１の半導体基板と第２
の半導体基板とが接触する直前迄両者間に液体が介在す
るので、第１の半導体基板及び第２の半導体基板の反り
が矯正されると共に、急激な接触が避けられ、これによ
り基板表面に傷が形成される事態を回避することができ
る。

【０１８３】請求項８の発明に係る半導体装置の製造方
法によると、第１のレジストパターンを用いてエッチン
グすることにより第１の半導体基板に形成された位置合
わせ用凹部と、第１のレジストパターンとパターン形状
が反転している第２のレジストパターンとを凹凸嵌合さ
せて位置合わせするので、第１の半導体基板と第２の半
導体基板との位置合わせが正確になる。

【０１８４】請求項９の発明に係る半導体装置の製造方
法によると、真空状態で第１の半導体基板と第２の半導
体基板とを位置合わせするので両者が確実に密接し、そ
の後第１の半導体基板及び第２の半導体基板の裏面のう
ちの少なくとも一方をガスにより押圧して両者を接合す
るため、第１の電極と第２の電極とが電子を共有して接
合するので、接合強度が向上する。

【０１８５】請求項１０の発明に係る半導体装置の製造
方法によると、位置合わせされた第１の半導体基板及び
第２の半導体基板を加熱しつつ互いに圧着するので、両
者の接合強度が向上する。

【０１８６】請求項１１の発明に係る半導体装置の製造
方法によると、第１の半導体基板内に第１の電極と電気
的に接続するよう形成されている導電層に至る開口部を
形成した後、前記開口部に金属を埋め込むことにより、
第１の半導体基板に外部電極と電気的に接続される引き
出し電極を形成するため、外部電極との接続が容易な貼
合せ型半導体装置を製造することができる。

【０１８７】請求項１２の発明に係る半導体装置の製造
方法によると、第１の絶縁層の中に埋め込まれた第１の
金属膜と第２の絶縁層の中に埋め込まれた第２の金属膜
とも接合するため、第１の半導体基板と第２の半導体基
板との接合箇所が増加するので、接合強度が向上する。

【０１８８】請求項１３の発明に係る半導体装置の製造
方法によると、第１の配線と対応する部位に第１の開口
部を有する第１の層間絶縁膜の第１の開口部、及び第２
の配線と対応する部位に第２の開口部を有する第２の層
間絶縁膜の第２の開口部に無電解めっき法により選択的
に金属を埋め込むことにより接続用電極を形成するた
め、第１の配線及び第２の配線と接続用金属との界面の
汚染を防止できるので、電気的接続の信頼性及び接続強
度が向上すると共に、第１の配線と第２の配線とを接続
する工程が簡略化されるので、従来よりも少ない工程で
且つ簡易な工程で接合強度の大きい貼合せ型半導体装置
を製造することができる。

【０１８９】請求項１４の発明に係る半導体装置の製造
方法によると、第１の半導体基板の表面に第１の配線同
士を絶縁する第１の絶縁膜を第１の配線と面一に形成す
ると共に、第２の半導体基板の表面に第２の配線同士を
絶縁する第２の絶縁膜を第２の配線と面一に形成した
後、第１の半導体基板と第２の半導体基板とを接合する
ため、第１の半導体基板と第２の半導体基板との接触面
積が増加するので、接合強度が増大する。

【０１９０】請求項１５の発明に係る半導体装置の製造
方法によると、第１の半導体基板及び第２の半導体基板
同士の間に介在する第１の層間絶縁膜及び第２の層間絶
縁膜はレジストパターンであるため、第１の層間絶縁膜
及び第２の層間絶縁膜にそれぞれ開口部を形成する工程
が簡略化されるので、貼合せ型半導体装置の製造方法の
工程を低減できる。

【０１９１】請求項１６の発明に係る半導体装置の製造
方法によると、第１の層間絶縁膜及び第２の層間絶縁膜
はそれぞれシリコン酸化膜であるため、第１の半導体基
板と第２の半導体基板との間の絶縁性が向上する。

【０１９２】請求項１７の発明に係る半導体装置の製造
方法によると、第１の半導体基板内に第１の電極と電気
的に接続するよう形成されている導電層に至る開口部を
形成した後、前記開口部に金属を埋め込むことにより、
第１の半導体基板に外部電極と電気的に接続される引き
出し電極を形成するため、外部電極との接続が容易な貼
合せ型半導体装置を製造することができる。

【０１９３】請求項１８の発明に係る半導体装置の製造
方法によると、第１の半導体基板の表面に、第１の配線
と対応する部位に開口部を有するレジストパターンを形
成した後、該レジストパターンの開口部に金属を埋め込
んで接続用電極を形成するため、接続用電極を構成する
金属を埋め込むための開口部を形成する工程が簡略化さ
れるので、従来よりも少ない工程で且つ簡易な工程で接
合強度の大きい貼合せ型半導体装置を製造することがで
きる。

【０１９４】請求項１９の発明に係る半導体装置の製造
方法によると、第１の半導体基板の表面に第１の配線同
士を絶縁する第１の絶縁膜を第１の配線と面一に形成し
た後にレジストパターンを形成するためレジストパター
ンの表面が平坦になると共に、第２の半導体基板の表面
に第２の配線同士を絶縁する第２の絶縁膜を第２の配線
と面一に形成するため第２の半導体基板の表面も平坦に
なるので、第１の半導体基板の表面のレジストパターン
と第２の半導体基板との接触面積が増加し、これにより
第１の半導体基板と第２の半導体基板との接合強度が増
大する。

【０１９５】請求項２０の発明に係る半導体装置の製造
方法によると、レジストパターンは予め加熱により熱硬
化させているため、接続用電極の形成工程においてレジ
ストパターンが吸湿しなくなるので接続用電極が腐食す
る事態を防止できると共に、第１の半導体基板と第２の
半導体基板との接合時の熱によりレジストパターンが収
縮して接合用電極が剥がれる事態を防止できる。

【０１９６】請求項２１の発明に係る半導体装置の製造
方法によると、無電解めっき法により接続用電極を形成
するため、第１の配線及び第２の配線と接続用電極との
界面の汚染を防止できるので、電気的接続の信頼性及び
接続強度が向上すると共に、第１の配線と第２の配線と
を接続する工程の簡略化を図ることができる。

【０１９７】請求項２２の発明に係る半導体装置の製造
方法によると、第１の半導体基板と第２の半導体基板と
の間に介在するレジストパターンを除去した後、第１の
半導体基板と第２の半導体基板との間にスピンオングラ
ス又は熱硬化性樹脂を充填して層間絶縁膜を形成するた
め、第１の半導体基板と第２の半導体基板との間の絶縁
層の強度を向上させることができると共に誘電率を調整
することができる。また、第１の半導体基板と第２の半
導体基板との間に介在するレジストパターンを除去して
いるため、第１の配線及び第２の配線と接続用電極との
接合部が剥離する事態を回避できる。

【０１９８】請求項２３の発明に係る半導体装置の製造
方法によると、第１の半導体基板内に第１の電極と電気
的に接続するよう形成されている導電層に至る開口部を
形成した後、前記開口部に金属を埋め込むことにより、
第１の半導体基板に外部電極と電気的に接続される引き
出し電極を形成するため、外部電極との接続が容易な貼
合せ型半導体装置を製造することができる。

【０１９９】請求項２４の発明に係る半導体装置の製造
方法によると、第１の半導体基板を表面側に凹状に反ら
せる第１の絶縁膜を形成すると共に、第２の半導体基板
を表面側に凹状に反らせる第２の絶縁膜を形成すると、
第１及び第２の半導体基板に生じている小さな歪みを大
きな歪みにより吸収でき、接合時の圧力が第１及び第２
の半導体基板に均一に加わる状態を作り出せるので、第
１の半導体基板と第２の半導体基板との接合強度が向上
すると共に、第１の半導体基板と第２の半導体基板との
位置合わせが容易になる。

【０２００】請求項２５の発明に係る半導体装置の製造
方法によると、第１の絶縁膜及び第２の絶縁膜はそれぞ
れシリコン窒化膜であるため、シリコン窒化膜の膜厚及
び形成条件を調整することにより、第１及び第２の半導
体基板の反り量を調節することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の断
面図である。

【図２】本発明の第１の実施形態に係る半導体装置の製
造方法の各工程を示す断面図である。

【図３】本発明の第１の実施形態に係る半導体装置の製
造方法の各工程を示す断面図である。

【図４】本発明の第２の実施形態に係る半導体装置の製
造方法の各工程を示す断面図である。

【図５】本発明の第２の実施形態に係る半導体装置の製
造方法の各工程を示す断面図である。

【図６】本発明の第３の実施形態に係る半導体装置の製
造方法の各工程を示す断面図である。

【図７】前記第３の実施形態に用いる半導体基板の他の
例を示す断面図である。

【図８】本発明の第４の実施形態に係る半導体装置の製
造方法の各工程を示す断面図である。

【図９】本発明の第５の実施形態に係る半導体装置の製
造方法の各工程を示す断面図である。

【図１０】本発明の第５の実施形態の変形例に係る半導
体装置の製造方法の各工程を示す断面図である。

【図１１】本発明の第６の実施形態に係る半導体装置の
製造方法の各工程を示す断面図である。

【図１２】本発明の第６の実施形態に係る半導体装置の
製造方法の各工程を示す断面図である。

【図１３】本発明の第６の実施形態の変形例に係る半導
体装置の製造方法の各工程を示す断面図である。

【図１４】本発明の第６の実施形態の変形例に係る半導
体装置の製造方法の各工程を示す断面図である。

【図１５】本発明の第７の実施形態に係る半導体装置の
製造方法の各工程を示す断面図である。

【図１６】本発明の第７の実施形態に係る半導体装置の
製造方法の各工程を示す断面図である。

【図１７】本発明の第７の実施形態の変形例に係る半導
体装置の製造方法の各工程を示す断面図である。

【図１８】本発明の第７の実施形態の変形例に係る半導
体装置の製造方法の各工程を示す断面図である。

【図１９】本発明の第８の実施形態に係る半導体装置の
製造方法の各工程を示す断面図である。

【図２０】本発明の第９の実施形態に係る半導体装置の
製造方法の各工程を示す断面図である。

【図２１】本発明の第１０の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図２２】本発明の第１０の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図２３】本発明の第１１の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図２４】本発明の第１１の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図２５】本発明の第１１の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図２６】本発明の第１２の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図２７】本発明の第１３の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図２８】本発明の第１４の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図２９】本発明の第１５の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図３０】本発明の第１５の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図３１】本発明の第１６の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図３２】本発明の第１６の実施形態に係る半導体装置
の製造方法の各工程を示す断面図である。

【図３３】従来の半導体装置の製造方法の各工程を示す
断面図である。

【図３４】従来の半導体装置の製造方法の各工程を示す
断面図である。

【図３５】従来の半導体装置の製造方法の各工程を示す
断面図である。

【図３６】従来の半導体装置の製造方法の各工程を示す
断面図である。

【符号の説明】

１０ 第１の半導体基板 １１ 第１の電極 １１Ａ 第１の金属膜 １２ 第１の電極用絶縁膜 １３ 第１の半導体基板 １４ 第１の電極 １４Ａ 第１の金属膜 １５ 第１の電極用絶縁膜 １６ 基板保持具 １７ 研磨パッド １８ 第１のレジストパターン １９ 第２のレジストパターン ２０ 押圧板 ２２ 単分子層 ２３ ダングリングボンド ２５ 上側保持具 ２６ 下側保持具 ２７ 純水 ２８ 容器 ３０ 半導体基板接合装置 ３１ チャンバー ３２ 排気手段 ３３ ガス導入口 ４０ 第１の配線 ４１ レジスト膜（第１のレジスト膜） ４１ａ 開口部 ４２ 無電解めっき浴 ４３ 接続用電極（第１の接続用電極） ４４ 第２の配線 ４５ 第１の配線用絶縁膜 ４６ 第２の配線用絶縁膜 ４８ 第２のレジスト膜 ４８ａ 開口部 ４９ 固定治具 ５０ 絶縁性樹脂 ５２ 層間絶縁膜（第１の層間絶縁膜） ５２ａ 開口部 ５３ 第２の層間絶縁膜 ５３ａ 開口部 ５５ 第２の接続用電極 ５７ 有機溶剤 ５８ スピンオングラス ５９ ＳＯＧ膜 ６０ アライメントマーク ６１ 導電層 ６２ レジストパターン ６３ 引き出し電極 ６４ 外部電極接続用端子 ６５ 第１の接合用金属膜 ６６ 第２の接合用金属膜 ６８ 第１のシリコン窒化膜 ６９ 第２のシリコン窒化膜 ７０ 熱硬化性樹脂 ７１ 第１の絶縁膜 ７１ａ 開口部 ７２ 第１のアライメントパターン ７３ 第１のコンタクト ７４ 第２の絶縁膜 ７５ 第２のアライメントパターン ７６ 第２のコンタクト ７８ 位置合わせ用凹部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野村 登 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (25)

【特許請求の範囲】
1. 【請求項１】 基板上に形成された第１の半導体素子
   と、基板表面に形成され且つ前記第１の半導体素子と電
   気的に接続された複数の第１の電極と、基板表面に形成
   され且つ前記複数の第１の電極同士を絶縁する第１の絶
   縁層と、前記第１の電極及び第１の絶縁層の表面に形成
   された複数の凸部とを有する第１の半導体基板と、 基板上に形成された第２の半導体素子と、基板表面にお
   ける前記第１の半導体基板の前記複数の第１の電極と対
   応する部位に形成され且つ前記第２の半導体素子と電気
   的に接続された複数の第２の電極と、基板表面に形成さ
   れ且つ前記複数の第２の電極同士を絶縁する第２の絶縁
   層と、前記第２の電極及び第２の絶縁層の表面における
   前記第１の半導体基板の複数の凸部のそれぞれと対応す
   る部位に形成された複数の凹部とを有する第２の半導体
   基板とを備え、 前記第１の半導体基板と前記第２の半導体基板とは、前
   記第１の半導体基板の複数の凸部と前記第２の半導体基
   板の複数の凹部とが互いに凹凸嵌合することにより接合
   していることを特徴とする半導体装置。
2. 【請求項２】 前記第１の半導体基板の複数の凸部及び
   前記第２の半導体基板の複数の凹部は、それぞれ１次元
   的又は２次元的に同一のパターンを持って形成されてい
   ることを特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 第１の半導体素子が形成された第１の半
   導体基板の表面に前記第１の半導体素子と電気的に接続
   する複数の第１の電極を形成し且つ前記第１の半導体基
   板の表面に前記複数の第１の電極同士を絶縁するように
   第１の絶縁層を形成すると共に、第２の半導体素子が形
   成された第２の半導体基板の表面における前記第１の半
   導体基板の前記複数の第１の電極と対応する部位に前記
   第２の半導体素子と電気的に接続する複数の第２の電極
   を形成し且つ前記第２の半導体基板の表面に前記複数の
   第２の電極同士を絶縁する第２の絶縁層を形成する第１
   の工程と、 前記第１の電極及び第１の絶縁膜の表面にエッチングに
   より複数の凸部を形成すると共に、前記第２の電極及び
   第２の絶縁膜の表面における前記複数の凸部とそれぞれ
   対応する部位にエッチングにより複数の凹部を形成する
   第２の工程と、 前記第１の半導体基板と前記第２の半導体基板とを、前
   記第１の半導体基板の複数の凸部と前記第２の半導体基
   板の複数の凹部とが互いに凹凸嵌合するように接合する
   第３の工程とを備えていることを特徴とする半導体装置
   の製造方法。
4. 【請求項４】 前記第２の工程は、前記第１の電極及び
   第１の絶縁膜の表面に第１のパターン形状を持つ第１の
   レジストパターンを形成した後、該第１のレジストパタ
   ーンをマスクとして前記第１の電極及び第１の絶縁膜に
   対してエッチングを行なうことにより前記複数の凸部を
   形成する工程と、前記第２の電極及び第２の絶縁膜の表
   面に前記第１のパターン形状が反転してなる第２のパタ
   ーン形状を持つ第２のレジストパターンを形成した後、
   該第２のレジストパターンをマスクとして前記第２の電
   極及び第２の絶縁膜に対してエッチングを行なうことに
   より前記複数の凹部を形成する工程とを含むことを特徴
   とする請求項３に記載の半導体装置の製造方法。
5. 【請求項５】 第１の半導体素子が形成された第１の半
   導体基板の表面に前記第１の半導体素子と電気的に接続
   する複数の第１の電極を形成し且つ前記第１の半導体基
   板の表面に前記複数の第１の電極同士を絶縁する第１の
   絶縁層を形成すると共に、第２の半導体素子が形成され
   た第２の半導体基板の表面における前記第１の半導体基
   板の複数の第１の電極と対応する部位に前記第２の半導
   体素子と電気的に接続する複数の第２の電極を形成し且
   つ前記第２の半導体基板の表面に前記複数の第２の電極
   同士を絶縁する第２の絶縁層を形成する第１の工程と、 前記第１の電極及び第１の絶縁膜の表面を平坦化すると
   共に、前記第２の電極及び第２の絶縁膜の表面を平坦化
   する第２の工程と、 前記第１の半導体基板と前記第２の半導体基板とを、前
   記第１の半導体基板の複数の第１の電極と前記第２の半
   導体基板の複数の第２の電極とが互いに対向するように
   位置合わせする第３の工程と、 位置合わせされた前記第１の半導体基板及び第２の半導
   体基板を互いに圧着することにより、前記第１の半導体
   基板と前記第２の半導体基板とを接合する第４の工程と
   を備えていることを特徴とする半導体装置の製造方法。
6. 【請求項６】 前記第２の工程と前記第３の工程との間
   に、前記第１の電極及び第１の絶縁膜の表面に、ダング
   リングボンドを持つ分子層を形成する工程を備え、 前記第４の工程は、前記第１の電極及び第１の絶縁膜の
   表面に形成された分子層のダングリングボンドと、前記
   第２の電極及び第２の絶縁膜の表面層とを化学吸着させ
   ることにより、前記第１の半導体基板と前記第２の半導
   体基板とを接合する工程を含むことを特徴とする請求項
   ５に記載の半導体装置の製造方法。
7. 【請求項７】 前記第３の工程は、前記第１の半導体基
   板と第２の半導体基板とを液体中において位置合わせす
   る工程を含むことを特徴とする請求項５に記載の半導体
   装置の製造方法。
8. 【請求項８】 前記第３の工程は、前記第１の半導体基
   板の表面に第１のパターン形状を持つ第１のレジストパ
   ターンを形成した後、前記第１の半導体基板に対して前
   記第１のレジストパターンをマスクとしてエッチングを
   行なうことにより前記第１の半導体基板の表面に位置合
   わせ用凹部を形成する工程と、前記第２の半導体基板の
   表面に前記第１のパターン形状が反転してなる第２のパ
   ターン形状を持つ第２のレジストパターンを形成する工
   程と、前記第１の半導体基板と前記第２の半導体基板と
   を、前記位置合わせ用凹部と前記第２のレジストパター
   ンとが凹凸嵌合するように位置合わせする工程とを含む
   ことを特徴とする請求項５に記載の半導体装置の製造方
   法。
9. 【請求項９】 前記第４の工程は、位置合わせされた前
   記第１の半導体基板及び第２の半導体基板を真空状態で
   保持した後、前記第１の半導体基板の裏面及び前記第２
   の半導体基板の裏面のうちの少なくとも一方をガスによ
   り押圧することにより、前記第１の半導体基板と前記第
   ２の半導体基板とを互いに圧着する工程を含むことを特
   徴とする請求項５に記載の半導体装置の製造方法。
10. 【請求項１０】 前記第４の工程は、位置合わせされた
    前記第１の半導体基板及び第２の半導体基板を加熱しつ
    つ互いに圧着する工程を含むことを特徴とする請求項５
    に記載の半導体装置の製造方法。
11. 【請求項１１】 前記第１の工程における前記第１の半
    導体基板は透明性を有していると共にアライメントマー
    クが形成されており、 前記第４の工程において前記第２の半導体基板と接合さ
    れた前記第１の半導体基板の裏面に対して前記アライメ
    ントマークを用いてエッチングを行なうことにより、前
    記第１の半導体基板に、該第１の半導体基板内に前記第
    １の電極と電気的に接続するよう形成されている導電層
    に至る開口部を形成した後、前記開口部に金属を埋め込
    むことにより、前記第１の半導体基板に外部電極と電気
    的に接続される引き出し電極を形成する第５の工程をさ
    らに備えていることを特徴とする請求項５に記載の半導
    体装置の製造方法。
12. 【請求項１２】 前記第１の工程は、前記第１の絶縁層
    の中に埋め込まれた第１の金属膜を形成すると共に、前
    記第２の絶縁層の中における前記第１の金属膜と対応す
    る部位に埋め込まれた第２の金属膜を形成する工程を含
    み、 前記第２の工程は、前記第１の金属膜が形成された第１
    の絶縁膜及び前記第２の金属膜が形成された第２の絶縁
    膜を平坦化する工程を含み、 前記第４の工程は、前記第１の金属膜と前記第２の金属
    膜とを接合する工程を含むことを特徴とする請求項５に
    記載の半導体装置の製造方法。
13. 【請求項１３】 第１の半導体素子が形成された第１の
    半導体基板の表面に前記第１の半導体素子と電気的に接
    続する第１の配線を形成すると共に、第２の半導体素子
    が形成された第２の半導体基板の表面に前記第２の半導
    体素子と電気的に接続する第２の配線を形成する第１の
    工程と、 前記第１の配線が形成された前記第１の半導体基板の表
    面に、前記第１の配線と対応する部位に第１の開口部を
    有する第１の層間絶縁膜を形成すると共に、前記第２の
    配線が形成された前記第２の半導体基板の表面に、前記
    第２の配線と対応し且つ前記第１の開口部と対応する部
    位に第２の開口部を有する第２の層間絶縁膜を形成する
    第２の工程と、 前記第１の開口部及び第２の開口部の内部に無電解めっ
    き法により金属を埋め込むことにより、前記第１の配線
    と前記第２の配線とを接続する接続用電極を形成する第
    ３の工程と、 前記第１の半導体基板と前記第２の半導体基板との間に
    絶縁性樹脂を充填することにより、前記第１の半導体基
    板と前記第２の半導体基板とを互いに接合する第４の工
    程とを備えていることを特徴とする半導体装置の製造方
    法。
14. 【請求項１４】 前記第１の工程は、前記第１の配線が
    形成された前記第１の半導体基板の表面に前記第１の配
    線同士を絶縁する第１の絶縁膜を前記第１の配線と面一
    に形成すると共に、前記第２の配線が形成された前記第
    ２の半導体基板の表面に前記第２の配線同士を絶縁する
    第２の絶縁膜を前記第２の配線と面一に形成する工程を
    含むことを特徴とする請求項１３に記載の半導体装置の
    製造方法。
15. 【請求項１５】 前記第２の工程における前記第１の層
    間絶縁膜及び第２の層間絶縁膜はそれぞれレジストパタ
    ーンであることを特徴とする請求項１３に記載の半導体
    装置の製造方法。
16. 【請求項１６】 前記第２の工程における前記第１の層
    間絶縁膜及び第２の層間絶縁膜はそれぞれシリコン酸化
    膜であることを特徴とする請求項１３に記載の半導体装
    置の製造方法。
17. 【請求項１７】 前記第１の工程における前記第１の半
    導体基板は透明性を有していると共にアライメントマー
    クが形成されており、 前記第４の工程において前記第２の半導体基板と接合さ
    れた前記第１の半導体基板の裏面に対して前記アライメ
    ントマークを用いてエッチングを行なうことにより、前
    記第１の半導体基板に、該第１の半導体基板内に前記第
    １の配線と電気的に接続する形成されている導電層に至
    る開口部を形成した後、前記開口部に金属を埋め込むこ
    とにより、前記第１の半導体基板に外部電極と電気的に
    接続される引き出し電極を形成する第５の工程をさらに
    備えていることを特徴とする請求項１３に記載の半導体
    装置の製造方法。
18. 【請求項１８】 第１の半導体素子が形成された第１の
    半導体基板の表面に前記第１の半導体素子と電気的に接
    続されるように第１の配線を形成すると共に、第２の半
    導体素子が形成された第２の半導体基板の表面に前記第
    ２の半導体素子と電気的に接続する第２の配線を形成す
    る第１の工程と、 前記第１の配線が形成された前記第１の半導体基板の表
    面に、前記第１の配線と対応する部位に開口部を有する
    レジストパターンを形成する第２の工程と、 前記レジストパターンの開口部に金属を埋め込んで接続
    用電極を形成する第３の工程と、 前記第１の半導体基板と前記第２の半導体基板とを前記
    接続用電極と前記第２の配線とが接続するように位置合
    わせした後、前記第１の半導体基板と前記第２の半導体
    基板とを加熱しつつ圧着して互いに接合する第４の工程
    とを備えていることを特徴とする半導体装置の製造方
    法。
19. 【請求項１９】 前記第１の工程は、前記第１の配線が
    形成された前記第１の半導体基板の表面に前記第１の配
    線同士を絶縁する第１の絶縁膜を前記第１の配線と面一
    に形成すると共に、前記第２の配線が形成された前記第
    ２の半導体基板の表面に前記第２の配線同士を絶縁する
    第２の絶縁膜を前記第２の配線と面一に形成する工程を
    含むことを特徴とする請求項１８に記載の半導体装置の
    製造方法。
20. 【請求項２０】 前記第２の工程は、前記レジストパタ
    ーンを加熱により熱硬化させる工程を含むことを特徴と
    する請求項１８に記載の半導体装置の製造方法。
21. 【請求項２１】 前記第３の工程は、無電解めっき法に
    より前記接続用電極を選択的に形成する工程を含むこと
    を特徴とする請求項１８に記載の半導体装置の製造方
    法。
22. 【請求項２２】 前記第４の工程により互いに接合され
    た前記第１の半導体基板と前記第２の半導体基板との間
    に介在する前記レジストパターンを除去した後、前記第
    １の半導体基板と前記第２の半導体基板との間にスピン
    オングラス又は熱硬化性樹脂を充填し、その後、前記ス
    ピンオングラス又は熱硬化性樹脂を硬化させて層間絶縁
    膜を形成する第５の工程をさらに備えていることを特徴
    とする請求項１８に記載の半導体装置の製造方法。
23. 【請求項２３】 前記第１の工程における前記第１の半
    導体基板は透明性を有していると共にアライメントマー
    クが形成されており、 前記第４の工程において前記第２の半導体基板と接合さ
    れた前記第１の半導体基板の裏面に対して前記アライメ
    ントマークを用いてエッチングを行なうことにより、前
    記第１の半導体基板に、該第１の半導体基板内に前記第
    １の配線と電気的に接続するよう形成されている導電層
    に至る開口部を形成した後、前記開口部に金属を埋め込
    むことにより、前記第１の半導体基板に外部電極と電気
    的に接続される引き出し電極を形成する第５の工程をさ
    らに備えていることを特徴とする請求項１８に記載の半
    導体装置の製造方法。
24. 【請求項２４】 第１の半導体素子が形成された第１の
    半導体基板の表面に前記第１の半導体素子と電気的に接
    続する第１の電極を形成すると共に、第２の半導体素子
    が形成された第２の半導体基板の表面に前記第２の半導
    体素子と電気的に接続する第２の電極を形成する第１の
    工程と、 前記第１の電極が形成された前記第１の半導体基板の裏
    面に、前記第１の半導体基板を表面側に凹状に反らせる
    第１の絶縁膜を形成すると共に、前記第２の電極が形成
    された前記第２の半導体基板の裏面に、前記第２の半導
    体基板を表面側に凹状に反らせる第２の絶縁膜を形成す
    る第２の工程と、 前記第１の半導体基板と前記第２の半導体基板とを前記
    第１の電極と前記第２の電極とが対向するように位置合
    わせした後、前記第１の半導体基板と前記第２の半導体
    基板とを加熱しつつ圧着して互いに接合する第３の工程
    とを備えていることを特徴とする半導体装置の製造方
    法。
25. 【請求項２５】 前記第２の工程における第１の絶縁膜
    及び第２の絶縁膜はそれぞれシリコン窒化膜であること
    を特徴とする請求項２４に記載の半導体装置の製造方
    法。