WO2018143196A1 - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置 Download PDF

Info

Publication number
WO2018143196A1
WO2018143196A1 PCT/JP2018/002968 JP2018002968W WO2018143196A1 WO 2018143196 A1 WO2018143196 A1 WO 2018143196A1 JP 2018002968 W JP2018002968 W JP 2018002968W WO 2018143196 A1 WO2018143196 A1 WO 2018143196A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid
bonding
manufacturing
semiconductor device
chip component
Prior art date
Application number
PCT/JP2018/002968
Other languages
English (en)
French (fr)
Inventor
智宣 中村
島津　武仁
幸 魚本
Original Assignee
株式会社新川
国立大学法人東北大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社新川, 国立大学法人東北大学 filed Critical 株式会社新川
Priority to JP2018565563A priority Critical patent/JP6683976B2/ja
Priority to KR1020197023717A priority patent/KR102238400B1/ko
Priority to CN201880009167.0A priority patent/CN110235231B/zh
Priority to US16/482,246 priority patent/US10937758B2/en
Publication of WO2018143196A1 publication Critical patent/WO2018143196A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Definitions

  • This application discloses a manufacturing method and a manufacturing apparatus of a semiconductor device in which each electrode part of a chip part is directly bonded to a bonded part provided in a bonding target.
  • Flip chip bonding is known as a method for mounting chip components constituting a semiconductor device on a bonding target such as a substrate.
  • a projection called a bump is formed on a chip component, and an electrode portion of the chip component and a bonded portion (for example, an electrode portion) of an object to be bonded are electrically connected via the bump.
  • Patent Document 1 discloses that a chip component positioned at a predetermined relative position and a bonding target are superposed on each other and pressed, so that the electrode parts of the chip component and the bonding target are connected by the law of metal-to-metal bonding.
  • a bonding method for direct bonding is disclosed. According to this bonding method, it is not necessary to form bumps on the chip component, and the electrode portions can be arranged with high density.
  • a manufacturing method of a semiconductor device disclosed in the present application is a manufacturing method of a semiconductor device in which an electrode portion of a chip component is directly bonded to a bonded portion provided on a bonding target, and the bonding target is placed in a liquid tank.
  • the chip component held by the bonding head is superposed on the bonding object in the mounting step of mounting, the liquid injection step of injecting liquid into the liquid tank, and the liquid stored in the liquid tank. And a step of bonding the electrode portion to the bonded portion.
  • the chip component and the object to be joined are arranged in the liquid, the foreign matter is easily and effectively removed. As a result, the chip component can be directly joined to the joining object with a simpler procedure.
  • the above-described manufacturing method is further based on a position detection step for detecting the position of the joining object after the placing step and before the liquid injection step, and a position detection result in the position detection step, A positioning step of positioning the bonding object and the bonding head relative to each other.
  • the position can be detected without being affected by the liquid, so that more accurate positioning can be performed and the joining accuracy can be improved.
  • the liquid is an etching solution that etches the bonding surface of the electrode part or the bonding surface of the bonded part and generates an active layer on the bonding surface of the electrode part or the bonding surface of the bonded part,
  • any one of the bonding surfaces on which the active layer is generated may be bonded to the other bonding surface.
  • the electrode portion or the bonded portion may have a metal thin film that becomes a bonding surface, and the etchant may etch the metal thin film to generate an active layer on the bonding surface.
  • the electrode part and the part to be joined are not activated in advance, they can be activated by placing them in the liquid, so that surface activated joining can be performed more easily.
  • the electrode part or the joined part may have a metal thin film to be a joining surface, and the joining step may join the electrode part and the joined part via the thin film.
  • the liquid may be selected from the group consisting of ultrapure water, a fluorine-based inert liquid, silicone oil, or a group consisting of a mixture thereof.
  • the electrode part may be made of a copper thin film, and an ion adjusting agent for preventing oxidation of the electrode part may be added to the liquid.
  • the electrode portion can be directly bonded.
  • a semiconductor device manufacturing apparatus disclosed in the present application is a semiconductor device manufacturing apparatus that directly bonds each electrode portion of a chip component to a bonded portion provided on a bonding target, and stores liquid, In the liquid tank in which the bonding target is placed, and in the liquid stored in the liquid tank, the chip part and the bonding target are overlapped with each other, thereby the electrode part of the chip part And a bonding head for directly bonding to a portion to be bonded of the objects to be bonded.
  • the chip component and the object to be joined are arranged in the liquid, so that the foreign matter is easily and effectively removed.
  • the chip component can be directly joined to the joining object with a simpler configuration.
  • the manufacturing apparatus described above further includes a pouring / discharging mechanism for injecting and discharging liquid into the liquid tank, and a position of the joining object placed in the liquid tank in a state where liquid is not injected into the liquid tank. And a positioning mechanism for positioning the bonding object held in the liquid tank and the bonding head based on a position detection result by the position detection mechanism.
  • the discharge mechanism may inject the liquid into the liquid tank after the position is detected by the position detection mechanism.
  • the position can be detected without being affected by the liquid, so that more accurate positioning can be performed and the joining accuracy can be improved.
  • the above-described manufacturing apparatus may further include a head liquid removal mechanism that removes the liquid adhering to the bonding head when the bonding head is pulled up from the liquid in the liquid tank.
  • the above-described manufacturing apparatus may further include an ultrasonic cleaning mechanism that propagates ultrasonic vibrations to the liquid in the liquid tank.
  • the chip component and the object to be joined are arranged in the liquid, foreign matters are easily and effectively removed. As a result, the chip component can be directly joined to the joining object with a simpler procedure and configuration.
  • FIG. 1 It is a figure which shows the structure of the manufacturing apparatus of a semiconductor device. It is a schematic perspective view of a chip component and a substrate. It is a schematic sectional drawing of the chip component and board
  • FIG. 1 is a diagram illustrating a configuration of a semiconductor device manufacturing apparatus 10.
  • the manufacturing apparatus 10 is an apparatus that is particularly suitable for directly bonding the chip component 110 to the substrate 100 that is a bonding target.
  • the direct bonding means that the electrode portion 112 formed on the chip component 110 and the electrode portion 102 (bonded portion) formed on the bonding target (substrate 100 or the like) are bumps, an adhesive, a wire, or the like.
  • the contact member is directly contacted and joined without interposing any relay member.
  • Typical direct bonding includes atomic diffusion bonding and surface activated bonding. Atomic diffusion bonding and surface activated bonding are both bonding methods in which the bonding members are joined in such a manner that plastic deformation does not occur under temperature conditions equal to or lower than the melting point of the bonding members (electrode portions 102 and 112). .
  • Atomic diffusion bonding is a technique of bonding by utilizing diffusion of metal atoms generated between bonding surfaces when metal thin films are brought into contact with each other and bonded.
  • the surface activated bonding is a technique in which bonding is performed after the bonding surface is surface-treated so that atoms on the surface of the bonding surface are in an active state that is easily chemically bonded.
  • bonding is performed using atomic diffusion bonding will be described as an example.
  • the technique disclosed in the present application is not limited to the atomic diffusion bonding, but can be applied to a bonding technique using surface activated bonding or other direct bonding.
  • FIG. 2 is a schematic perspective view of the chip component 110 and the substrate 100
  • FIG. 3 is a schematic cross-sectional view showing a state in which the chip component 110 is bonded to the substrate 100.
  • the chip component 110 is an IC that is cut from a wafer through a scribing process to form a chip.
  • On the bonding surface of the chip component 110 one or more (12 in the illustrated example) electrode portions 112 are formed in a predetermined pattern with a high density.
  • the electrode portion 112 includes a conductive metal such as gold or copper.
  • the electrode portion 112 is shown thicker for the sake of clarity, but in actuality, the thickness of the electrode portion 112 is thin enough to enable atomic diffusion bonding.
  • the electrode portion 112 includes a metal thin film having a thickness of several nm to several hundred nm. Such an electrode part 112 is formed by sputtering etc., for example.
  • one or more (three in the illustrated example) positioning marks 114 are provided on the bonding surface.
  • the chip component 110 is a bumpless chip having no bumps.
  • the electrode part 102 functions as a part to be joined to which the electrode part 112 of the chip component 110 is joined.
  • the electrode portion 102 of the substrate 100 is a metal thin film including a conductive metal, such as gold or copper, and is formed by sputtering or the like.
  • the substrate 100 is also provided with one or more (three in the illustrated example) positioning marks 104. 2 and 3, the electrode portion 102 protrudes from the upper surface of the substrate 100, but the electrode portion 102 is exposed to the outside and connected to the upper surface of the substrate 100 ( It may be embedded in the substrate 100 so that the electrode part 102 does not protrude.
  • the chip component 110 When bonding the chip component 110 onto the substrate 100, the chip component 110 is relatively positioned with respect to the substrate 100 so that the positioning mark 114 of the chip component 110 and the positioning mark 104 of the substrate 100 accurately match. After positioning, the chip component 110 is overlaid on the substrate 100.
  • the electrode part 112 of the chip part 110 When the electrode part 112 of the chip part 110 is pressed against the electrode part 102 of the substrate 100 with an appropriate load, the two electrode parts 112 and 102 are caused to diffuse due to the diffusion phenomenon of the metal atoms constituting the electrode parts 112 and 102. Be joined.
  • the manufacturing apparatus 10 includes a stage 12, a liquid tank 14, a bonding head 16, a control unit 18, and the like.
  • a substrate 100 is placed on the stage 12.
  • the stage 12 is provided with a substrate holding mechanism (not shown) for holding the substrate 100 so that the mounted substrate 100 does not move.
  • a substrate holding mechanism for example, an adsorption mechanism that adsorbs and holds the substrate 100 from the bottom surface side, a clamp mechanism that presses and fixes the substrate 100 onto the stage 12 with a claw member, and the like can be used.
  • the stage 12 incorporates a substrate parallelism adjusting mechanism 12a for adjusting the parallelism of the substrate 100 placed and held on the stage 12.
  • the substrate parallelism adjusting mechanism 12a is a mechanism that adjusts the inclination of the upper surface of the stage 12 to adjust the substrate 100 placed on the stage 12 horizontally.
  • the substrate parallelism adjusting mechanism 12a may be, for example, a spherical bearing mechanism in which a convex hemispherical member and a concave hemispherical member are combined, or a lift mechanism that lifts and lowers three predetermined points in the stage 12 independently. Good.
  • both the substrate holding mechanism and the substrate parallelism adjusting mechanism 12a have a configuration that can operate without any problem even if the liquid 50 is touched, or a configuration that prevents the liquid 50 from touching the mechanism.
  • Such a stage 12 is housed and fixed in a liquid tank 14.
  • the liquid tank 14 is a container in which the liquid 50 can be stored.
  • the shape and size of the liquid tank 14 are not particularly limited as long as the liquid tank 14 has a size that allows the stage 12 and the substrate 100 placed on the stage 12 to be immersed in the liquid.
  • An inlet pipe 32 for injecting the liquid 50 into the liquid tank 14 and a discharge pipe 34 for discharging the liquid 50 stored in the liquid tank 14 to the outside are connected to the liquid tank 14.
  • the injection pipe 32 connects the liquid tank 14 and the liquid supply source 20, and an injection pump 36 for feeding the liquid 50 and an injection valve 38 are provided in the middle of the injection pipe 32.
  • the injection pump 36 and the injection valve 38 are both driven and controlled by the control unit 18, and the liquid 50 is injected into the liquid tank 14 by driving the injection pump 36 with the injection valve 38 opened.
  • the connection location is not particularly limited, but considering the prevention of bubble generation, the injection pipe 32 is connected to the vicinity of the bottom surface of the liquid tank 14. Is desirable.
  • the discharge pipe 34 connects the liquid tank 14 and the drain, and a discharge valve 40 is provided in the middle of the discharge pipe 34.
  • the drive of the discharge valve 40 is controlled by the control unit 18, and the liquid 50 is discharged by opening the discharge valve 40.
  • the discharge pipe 34 is desirably connected to the bottom surface of the liquid tank 14.
  • the discharge pipe 34 may have not only the drainage route that goes to the drain but also the return route that returns to the injection pipe 32, so that the outflow destination of the liquid 50 can be switched to the drainage route or the reflux route. May be.
  • the liquid 50 supplied to the liquid tank 14 can be circulated, and an appropriate flow can be generated in the liquid 50. Thereby, it can prevent that a foreign material stays in the liquid tank 14, and the direct joining of the chip components 110 can be performed more suitably.
  • the liquid 50 supplied to the liquid tank 14 is not particularly limited as long as it does not hinder direct bonding, particularly atomic diffusion bonding.
  • direct bonding since a very small amount of foreign matter (particles) is also a problem, the liquid 50 must be one from which foreign matter has been removed at a high level. Therefore, as the liquid 50, for example, ultrapure water having an electrical resistivity of 15 M ⁇ ⁇ cm or more can be used.
  • an ultrapure water production apparatus can be used as the liquid supply source 20.
  • a chemically inert liquid such as a fluorine-based inert liquid or silicone oil may be used.
  • the liquid may be selected from the group consisting of ultrapure water, a fluorine-based inert liquid, silicone oil, or a group consisting of a mixture thereof.
  • an ion adjuster that prevents oxidation of the surfaces of the electrode portions 102 and 112 may be added to these liquids 50.
  • an ion regulator for example, sulfate ions can be used.
  • the liquid 50 may be an etching solution that generates an active layer on the bonding surface of the electrode portion 102 of the substrate 100 or the electrode portion 112 of the chip component 110.
  • An ion adjuster that prevents oxidation may be added to such an etching solution.
  • a bonding head 16 is provided above the liquid tank 14.
  • the bonding head 16 holds the chip component 110 and presses the chip component 110 onto the substrate 100 for bonding.
  • the tip 17 of the bonding head 16 is provided with a chip holding mechanism (not shown) that holds the chip component 110.
  • the chip holding mechanism may be an adsorbing mechanism that adsorbs and holds the chip component 110 from the back surface, or may be a holding mechanism that holds the chip component 110 between a pair of arms.
  • these chip holding mechanisms can operate without any problem even if they touch the liquid 50, or have a waterproof structure in which the liquid 50 does not touch the mechanism. It is desirable to be.
  • the bonding head 16 can move up and down, move horizontally, and rotate about the vertical axis R.
  • the bonding head 16 is provided with a chip parallelism adjusting mechanism 16a so that the inclination of the tip surface with respect to the horizontal plane can be adjusted.
  • the chip parallelism adjusting mechanism 16a is a mechanism that adjusts the inclination of the front end surface of the bonding head 16 and horizontally adjusts the chip component 110 held on the front end surface.
  • a spherical bearing mechanism in which a convex hemispherical member and a concave hemispherical member are combined can be used.
  • a position detection mechanism 24 for detecting the positions of the chip component 110 and the substrate 100 is provided.
  • the position detection mechanism 24 is not particularly limited as long as the position and orientation of the chip component 110 and the substrate 100 can be detected.
  • the position detection mechanism 24 is configured using, for example, a non-contact distance measuring sensor that detects a distance to an object in a non-contact manner, a camera that captures an object and acquires image data, or a combination thereof. .
  • the position detection mechanism 24 includes a chip camera 42 that images the chip component 110 held by the bonding head 16 and a substrate camera 44 that images the substrate 100 held by the stage 12. I have. Image data obtained by imaging with the cameras 42 and 44 is sent to the control unit 18. The control unit 18 calculates the positions and orientations of the chip component 110 and the substrate 100 based on the sent image data. Various known image processing techniques can be used for calculating the position and orientation. For example, the positioning marks 104 and 114 are detected from the image data of the chip component 110 and the substrate 100 using a pattern matching technique, and the chip components 110 and 110 are detected based on the distortion, rotation amount, size, etc. of the positioning marks 104 and 114. The position and orientation of the substrate 100 may be detected. As another method, the positions and orientations of the chip component 110 and the substrate 100 may be detected using a stereo measurement method, a triangulation method, or the like. Note that the chip camera 42 and the substrate camera 44 may be either single or plural.
  • the liquid 50 is injected into the liquid tank 14 containing the stage 12.
  • the position detection mechanism 24 detects the position and posture of the substrate 100 in a state before the liquid 50 is injected into the liquid tank 14.
  • a liquid removal mechanism 26 for removing the liquid 50 from the tip of the bonding head 16 is further provided above the liquid tank 14. That is, as will be described later, the tip 17 of the bonding head 16 enters the liquid 50 stored in the liquid tank 14 during the bonding process. After entering the liquid 50, droplets adhere to the tip 17 of the bonding head 16 pulled upward.
  • the liquid removal mechanism 26 removes the droplets adhering to the tip portion 17.
  • the configuration of the liquid removal mechanism 26 is not limited as long as the liquid 50 adhering to the distal end portion 17 can be removed.
  • the liquid removal mechanism 26 is a blower mechanism that jets gas to the tip portion 17 to blow off the liquid 50.
  • the manufacturing apparatus 10 further includes an ultrasonic cleaning mechanism 22 that removes foreign substances from the electrodes 102 and 112 of the substrate 100 and the chip component 110 by applying ultrasonic vibration to the liquid 50 in the liquid tank 14. Yes.
  • the control unit 18 controls the driving of the entire manufacturing apparatus 10, and includes a CPU that performs various calculations and a storage unit that stores various parameters and programs.
  • the control unit 18 is illustrated as a single unit, but the control unit 18 may be configured by combining a plurality of control units (a plurality of CPUs and a plurality of storage units). In this case, the plurality of control units are connected by wire or wirelessly. Further, some of the plurality of control units may be arranged in a remote place far away from the liquid tank 14 and the like.
  • the manufacturing apparatus 10 disclosed in the present application directly joins the chip component 110 to the substrate 100 in the liquid 50.
  • the reason for direct bonding in the liquid will be described in comparison with the prior art.
  • Patent Document 1 in order to avoid such a problem, the surfaces of the chip part 110 and the electrode portions 112 and 102 of the substrate 100 are cleaned, and then the chip part 110 and the substrate 100 are placed in a vacuum atmosphere or an inert gas atmosphere. And were joined directly.
  • a chamber clean room
  • the bonding head 16 and the stage 12 are arranged in the chamber.
  • the entire apparatus becomes large and complicated.
  • prior to bonding it is necessary to fill the inside of the chamber with a vacuum or an inert gas, which makes the mounting process complicated. Further, prior to bonding, it is necessary to clean the surfaces of the chip part 110 and the electrode part of the bonding object sufficiently, which is very troublesome.
  • the substrate 100 is disposed in the liquid 50, and the chip component 110 is bonded to the substrate 100 in the liquid 50.
  • a chamber for accommodating these is not necessary.
  • the manufacturing apparatus 10 can be reduced in size and simplified.
  • the substrate 100 and the chip component 110 are cleaned with the high-purity liquid 50, and the foreign matters attached to the electrode portions 102 and 112 of the substrate 100 and the chip component 110 are efficiently used. Removed. As a result, it is not necessary to clean the substrate 100 and the chip component 110 prior to bonding, and the process can be simplified. Further, by bonding in the liquid 50, it is possible to easily realize a state in which bonding obstruction factors such as oxygen are eliminated. In other words, it is not necessary to use a large amount of an expensive inert gas or to form a vacuum environment in order to create a deoxygenation environment, so that an environment suitable for bonding can be realized easily and at low cost. Furthermore, by adjusting the components of the liquid 50, the oxidation of the electrode portions 102 and 112 can be suppressed, and the electrode portions 102 and 112 can be more directly directly joined.
  • FIG. 4 is a flowchart showing the flow of manufacturing the semiconductor device.
  • the substrate 100 is placed on the stage 12 in the liquid tank 14 and set (S10).
  • the liquid tank 14 is in an empty state in which the liquid 50 is not injected.
  • the setting of the substrate 100 may be performed manually by a human hand or automatically by various loading mechanisms.
  • the control part 18 will drive the position detection mechanism 24, and will detect the position and attitude
  • the controller 18 injects the liquid 50 into the liquid tank 14 (S14). That is, the control unit 18 opens the injection valve 38 and closes the discharge valve 40. Further, the control unit 18 drives the injection pump 36 to send the liquid 50 from the liquid supply source 20 to the liquid tank 14. And the control part 18 will stop injection
  • the bonding head 16 is driven to pick up the chip component 110 from a chip supply source (not shown) (S16). If the chip component 110 can be picked up, the control unit 18 drives the position detection mechanism 24 to detect the position and orientation of the chip component 110 held by the bonding head 16 (S18). Specifically, the image data obtained by imaging with the chip camera 42 is subjected to image analysis, and the position and orientation of the chip component 110 are calculated. If the position and orientation of the chip component 110 can be calculated, the control unit 18 positions the bonding head 16 so that the position and orientation of the chip component 110 with respect to the substrate 100 are appropriate (S20).
  • the control unit 18 drives the chip parallelism adjusting mechanism 16a to make the chip component 110 horizontal. Further, the horizontal position of the bonding head 16 and the amount of rotation about the vertical axis R are adjusted so that the positioning mark 114 of the chip component 110 is positioned directly above the corresponding positioning mark 104 of the substrate 100.
  • the chip component 110 If the chip component 110 can be positioned with respect to the substrate 100, the chip component 110 is bonded to the substrate 100 (S22). Specifically, the control unit 18 lowers the bonding head 16 and presses the electrode part 112 of the chip component 110 against the electrode part 102 of the substrate 100 with an appropriate load. As a result, atoms constituting the electrode parts 112 and 102 of the chip component 110 and the substrate 100 are diffused, and the electrode parts 112 and 102 are joined.
  • the descent of the bonding head 16 is temporarily stopped, and the chip component 110 is temporarily stopped in the liquid 50. May be.
  • the chip component 110 may be made stationary in the liquid 50, the liquid 50 may be injected and discharged in parallel, or ultrasonic vibration may be applied to the liquid 50 by an ultrasonic cleaning mechanism.
  • the substrate 100 and the chip component 110 can be directly joined more appropriately by removing foreign matters from the chip component 110.
  • the control part 18 lifts the bonding head 16 after releasing the holding of the chip part 110 by the bonding head 16 (S24).
  • the bonding head 16 rises to a predetermined height
  • the liquid removal mechanism 26 is driven to remove the liquid 50 attached to the tip portion 17 of the bonding head 16.
  • the blower is operated to blow off the droplets attached to the tip portion 17.
  • the control unit 18 confirms whether or not the joining of all the chip components 110 is completed (S26).
  • the chip component 110 to be bonded remains on the substrate 100, the process returns to step S16 and the same processing is repeated.
  • the bonding process is completed.
  • the liquid 50 is discharged from the liquid tank 14 and the substrate 100 is taken out from the stage 12.
  • the chip component 110 and the substrate 100 are disposed in the high-purity liquid 50 when directly bonded. Therefore, it is possible to efficiently remove foreign matters attached to the electrode portions 112 and 102 of the chip component 110 and the substrate 100, and direct bonding can be suitably performed.
  • the chip component 110 and the substrate 100 in the high-purity liquid 50, it is possible to easily form an environment free from oxygen or the like that impedes direct bonding, and compared to the conventional technique in which a chamber or the like is provided.
  • the manufacturing apparatus 10 can be downsized and simplified.
  • the configuration described here is an example, and the other components can be changed as appropriate as long as the chip component 110 and the substrate 100 can be placed in the high-purity liquid 50 during direct bonding. May be.
  • the bonding head 16 is moved to position the chip component 110 with respect to the substrate 100.
  • the liquid tank 14 or the stage 12 may be moved to position the chip component 110 with respect to the substrate 100.
  • the case where the electrode parts 112 and 102 of the chip component 110 and the substrate 100 are bonded by atomic diffusion bonding has been described.
  • other direct bonding methods such as surface activation bonding are used.
  • the electrode parts 112 and 102 of the chip component 110 and the substrate 100 may be surface-treated so as to be activated prior to bonding.
  • the liquid 50 should just select the chemically inactive liquid 50 which can maintain this activated state.
  • the liquid 50 may be an etchant that etches the bonding surfaces of the electrode parts 112 and 102 of the chip component 110 and the substrate 100 to generate an active layer on the bonding surfaces.
  • the bonding head 16 is configured to press and press the chip component 110 with a surface.
  • the bonding head 16 may be configured to press the chip component 110 sequentially from the end with a roller member or the like.
  • the chip component 110 does not necessarily need to be pressurized. If the chip component 110 can be directly joined, the chip component 110 and the substrate 100 may be overlapped without being pressurized.
  • the bonding target to which the chip component 110 is bonded may be other than the substrate 100.
  • the chip component 110 that has been bonded to the substrate 100 may be a bonding target.
  • the technique disclosed in the present application may be applied when the chip component 110 is bonded onto the chip component 110.
  • the liquid removal mechanism 26 and the ultrasonic cleaning mechanism 22 are provided, but these may be omitted as appropriate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

チップ部品の電極部を、接合対象物である基板に設けられた被接合部に直接接合するボンディング方法であって、前記基板を液槽内のステージに載置する工程（Ｓ１０）と、前記液槽内に液体を注入する工程（Ｓ１４）と、前記液槽に貯留された液中において、ボンディングヘッドで保持した前記チップ部品を、前記接合対象物に重ね合わせて加圧することにより、前記チップ部品の電極部を前記接合対象物の被接合部（電極部）に接合する工程（Ｓ２２）と、を備える。

Description

半導体装置の製造方法および製造装置
　本願は、チップ部品の各電極部を、接合対象物に設けられた被接合部に直接接合する半導体装置の製造方法、および、製造装置を開示する。
　近年、電子機器において小型化および計量化が求められており、半導体装置の実装密度の更なる向上が求められている。半導体装置を構成するチップ部品を、基板等の接合対象物に実装する工法として、フリップチップボンディングが知られている。フリップチップボンディングでは、チップ部品にバンプと呼ばれる突起を形成し、当該バンプを介して、チップ部品の電極部と接合対象物の被接合部（例えば電極部）とを電気的に接続する。
　現在、基板の更なる高密度化により、こうしたバンプの微細化も求められている。しかし、バンプの微細化には限度があるため、一部では、バンプを無くしたバンプレスの工法も提案されている。例えば、特許文献１には、所定の相対位置に位置決めしたチップ部品と接合対象物を相互に重合して加圧することにより、チップ部品および接合対象物それぞれの電極部を、金属間結合の法則により、直接接合するボンディング方法が開示されている。かかるボンディング方法によれば、チップ部品にバンプを形成する必要がなく、電極部を高密度に配することができる。
特開２００５－２６０１７３号公報
　しかしながら、特許文献１の技術では、電極部の酸化を防止するために、ボンディングヘッドや、基板が載置されるステージを、チャンバ内に収容し、当該チャンバ内を真空雰囲気または不活性ガスで充填していた。このようにボンディングヘッドおよびステージをチャンバ内に収容した場合、装置全体が大型で複雑となる。また、ボンディングに先だって、チャンバ内を真空または不活性ガスで充填する必要があり、実装工程が煩雑となっていた。さらに、直接接合する場合、チップ部品と接合対象物（基板等）との平行度のバラツキを吸収するバンプが存在しないため、ごく微小な粒子であっても、接合精度の低下を招く。そのため、直接接合する場合は、ボンディングに先だって、チップ部品の電極部および接合対象物の被接合部（電極部）の表面を十分に洗浄しておく必要があり、非常に手間であった。
　そこで、本願では、より簡易な手順および構成で、チップ部品を接合対象物に直接接合できる半導体装置の製造方法および製造装置を開示する。
　本願で開示する半導体装置の製造方法は、チップ部品の電極部を、接合対象物に設けられた被接合部に直接接合する半導体装置の製造方法であって、前記接合対象物を液槽内に載置する載置工程と、前記液槽内に液体を注入する液体注入工程と、前記液槽に貯留された液中において、ボンディングヘッドで保持した前記チップ部品を、前記接合対象物に重ね合わせることにより、前記電極部を前記被接合部に接合する工程と、を備える。
　かかる方法によれば、チップ部品と接合対象物が、液中に配されるため、異物が簡易かつ効果的に除去される。結果として、より簡易な手順で、チップ部品を接合対象物に直接接合できる。
　上述の製造方法は、さらに、前記載置工程の後、前記液体注入工程の前に、前記接合対象物の位置を検出する位置検出工程と、前記位置検出工程での位置検出結果に基づいて、前記接合対象物と前記ボンディングヘッドとの相互の位置決めを行う位置決め工程と、を備えてもよい。
　かかる方法とすれば、液体の影響を受けることなく、位置を検出できるため、より正確な位置決めができ、接合精度を向上できる。
　また、前記液体は、前記電極部の接合面または前記被接合部の接合面をエッチングし、前記電極部の接合面または前記被接合部の接合面に活性層を生成するエッチング液であって、前記接合する工程は、前記活性層が生成された前記接合面のいずれかを他方の前記接合面に接合してもよい。この場合、前記電極部または前記被接合部は、接合面となる金属の薄膜を有し、前記エッチング液は、前記金属の薄膜をエッチングして前記接合面に活性層を生成してもよい。
　かかる方法とすれば、電極部および被接合部を事前に活性化処理しなくても、これらを液中に配することで活性化できるため、表面活性化接合をより簡易に実施できる。
　また、前記電極部または前記被接合部は、接合面となる金属の薄膜を有し、前記接合する工程は、前記電極部と前記被接合部とを前記薄膜を介して接合してもよい。この場合、前記液体は、超純水、フッ素系不活性液体、シリコーンオイルからなる群、または、これらの混合液からなる群から選択されてもよい。
　かかる方法とすれば、原子拡散接合をより簡易に実施できる。
　また、前記電極部は、銅の薄膜からなり、前記液体には、前記電極部の酸化を防止するためのイオン調整剤が添加されてもよい。
　かかる構成とすることで、電極部および被接合部の酸化を効果的に防止でき、より好適に、電極部を直接接合できる。
　本願で開示する半導体装置の製造装置は、チップ部品の各電極部を、接合対象物に設けられた被接合部に直接接合する半導体装置の製造装置であって、液体が貯留されるとともに、その内部に前記接合対象物が載置される液槽と、前記液槽に貯留された液中において、前記チップ部品と前記接合対象物とを相互に重ね合わせることにより、前記チップ部品の前記電極部を前記接合対象物の前記被接合部に直接接合するボンディングヘッドと、を備える。
　かかる構成とすれば、チップ部品と接合対象物が、液中に配されるため、異物が簡易かつ効果的に除去される。結果として、より簡易な構成で、チップ部品を接合対象物に直接接合できる。
　上述の製造装置は、さらに、前記液槽に液体を注入および排出する注排出機構と、前記液槽に液体が注入されていない状態で、前記液槽に載置された前記接合対象物の位置を検出する位置検出機構と、前記位置検出機構による位置検出結果に基づいて、前記液槽に保持された前記接合対象物と前記ボンディングヘッドとを相互に位置決めする位置決め機構と、を備え、前記注排出機構は、前記位置検出機構により位置検出された後に、前記液槽に液体を注入してもよい。
　かかる構成とすれば、液体の影響を受けることなく、位置を検出できるため、より正確な位置決めができ、接合精度を向上できる。
　また、上述の製造装置は、さらに、前記ボンディングヘッドを前記液槽の液中から引き上げた際に、前記ボンディングヘッドに付着した液体を除去するヘッド除液機構を備えてもよい。
　かかる構成とすることで、ボンディングヘッドで新たなチップ部品をピックアップする際に、当該ボンディングヘッドに液体が付着していることを防止できる。
　また、上述の製造装置は、さらに、前記液槽内の液体に超音波振動を伝搬する超音波洗浄機構を備えてもよい。
　かかる構成とすることで、超音波振動により、液体内に配された接合対象物およびチップ部品をより、効果的に洗浄できる。
　本願で開示する半導体装置の製造方法および製造装置によれば、チップ部品と接合対象物が、液中に配されるため、異物が簡易かつ効果的に除去される。結果として、より簡易な手順および構成で、チップ部品を接合対象物に直接接合できる。
半導体装置の製造装置の構成を示す図である。 チップ部品および基板の概略斜視図である。 直接接合されたチップ部品および基板の概略断面図である。 半導体装置の製造の流れを示すフローチャートである。
　以下、図面を参照して半導体装置の製造装置１０について説明する。図１は、半導体装置の製造装置１０の構成を示す図である。この製造装置１０は、チップ部品１１０を、接合対象物である基板１００に、直接接合するのに特に適した装置である。
　ここで、直接接合とは、チップ部品１１０に形成された電極部１１２と、接合対象物（基板１００等）に形成された電極部１０２（被接合部）とを、バンプや接着剤、ワイヤ等の中継部材を介在させることなく、直接、接触させて接合することをいう。代表的な直接接合としては、原子拡散接合と、表面活性化接合と、がある。原子拡散接合および表面活性化接合は、いずれも、接合部材（電極部１０２，１１２）の融点以下の温度条件で、当該接合部材を、塑性変形が生じない程度に重ねて接合する接合方法である。原子拡散接合は、金属薄膜同士を接触させて接合させた際に、接合面間に生じる金属原子の拡散を利用して接合する手法である。表面活性化接合は、接合面を表面処理して、当該接合面の表面の原子を、化学結合しやすい活性な状態したうえで、接合する手法である。以下の説明では、原子拡散接合を利用してボンディングする場合を例に挙げて説明する。ただし、本願で開示する技術は、原子拡散接合に限らず、表面活性化接合や、他の直接接合を利用したボンディング技術に適用できる。
　製造装置１０の説明に先だって、チップ部品１１０および接合対象物である基板１００の構成について図２、図３を参照して説明する。図２は、チップ部品１１０および基板１００の概略斜視図であり、図３は、基板１００にチップ部品１１０を接合した状態を示す概略断面図である。
　チップ部品１１０は、スクライブ工程を経てウェハから切り離されてチップ状とされたＩＣである。チップ部品１１０のボンディング面には、１以上（図示例では１２個）の電極部１１２が、所定のパターンで高密度に形成されている。この電極部１１２は、導電性金属、例えば、金や銅等を含む。図面では、見易さのために電極部１１２を厚く図示しているが、実際には、この電極部１１２の厚みは、原子拡散接合ができる程度に十分に薄い。具体的には、電極部１１２は、数ｎｍ～数百ｎｍの厚みの金属薄膜を備える。こうした電極部１１２は、例えば、スパッタリング等で形成される。ボンディング面には、さらに、１以上（図示例では３個）の位置決めマーク１１４が設けられている。ここで、これまでの説明で明らかな通り、このチップ部品１１０は、バンプを有さない、バンプレスチップである。
　基板１００にも、１以上（図示例では１２個）の電極部１０２が形成されている。この電極部１０２は、チップ部品１１０の電極部１１２が接合される被接合部として機能する。基板１００の電極部１０２も、チップ部品１１０の電極部１１２と同様に、導電性金属、例えば、金や銅等を備える金属薄膜であり、スパッタリング等で形成される。また、基板１００にも、１以上（図示例では３個）の位置決めマーク１０４が設けられている。なお、図２、図３では、電極部１０２は、基板１００の上表面から突出しているが、電極部１０２は、その上表面が、外部に露出するとともに基板１００の上表面に連なるように（電極部１０２が突出しないように）、基板１００内に埋め込まれていてもよい。
　チップ部品１１０を基板１００上にボンディングする際には、チップ部品１１０の位置決めマーク１１４と、基板１００の位置決めマーク１０４とが正確に合致するように、チップ部品１１０を基板１００に対して相対的に位置決めしたうえで、当該チップ部品１１０を、基板１００に重ね合わせる。そして、チップ部品１１０の電極部１１２を、基板１００の電極部１０２に、適度な荷重で押し当てると、各電極部１１２，１０２を構成する金属原子の拡散現象により、両電極部１１２，１０２が接合される。
　次に、製造装置１０について、図１を参照して説明する。製造装置１０は、ステージ１２、液槽１４、ボンディングヘッド１６、制御部１８等を備えている。ステージ１２には、基板１００が載置される。ステージ１２は、載置された基板１００が動かないように、当該基板１００を保持する基板保持機構（図示せず）が設けられている。基板保持機構としては、例えば、基板１００を底面側から吸着保持する吸着機構や、基板１００を爪部材でステージ１２上に押し付けて固定するクランプ機構等を用いることができる。
　また、ステージ１２には、当該ステージ１２に載置保持された基板１００の平行度を調整する基板平行度調整機構１２ａが内蔵されている。基板平行度調整機構１２ａは、ステージ１２上面の傾きを調整して、当該ステージ１２に載置された基板１００を水平に調整する機構である。この基板平行度調整機構１２ａは、例えば、凸状半球面部材と凹状半球面部材とを組み合わせた球面軸受け機構でもよいし、ステージ１２内の所定の３点を独立して昇降させるリフト機構等でもよい。
　なお、後述するように、ステージ１２が収容される液槽１４には、液体５０が注入され、ステージ１２の周囲は、液体５０で満たされる。したがって、基板保持機構および基板平行度調整機構１２ａは、いずれも、液体５０に触れても問題なく動作できる構成、あるいは、機構に液体５０が触れない防止構成であることが望まれる。
　こうしたステージ１２は、液槽１４に収容され、固定されている。液槽１４は、液体５０が貯留可能な容器である。液槽１４は、ステージ１２および当該ステージ１２に載置された基板１００を、液中に浸漬できる程度の大きさを有していれば、その形状、サイズは、特に限定されない。液槽１４には、当該液槽１４に液体５０を注入するための注入配管３２と、液槽１４に貯留された液体５０を外部に排出する排出配管３４と、が接続されている。注入配管３２は、液槽１４と、液体供給源２０とを接続しており、当該注入配管３２の途中には、液体５０を送り出すための注入ポンプ３６と、注入バルブ３８が設けられている。注入ポンプ３６および注入バルブ３８は、いずれも、制御部１８により駆動制御されており、注入バルブ３８を開放した状態で注入ポンプ３６を駆動することで、液槽１４に液体５０が注入される。注入配管３２は、液槽１４に接続されていれば、その接続箇所は特に限定されないが、気泡発生を防止することを考えると、注入配管３２は、液槽１４の底面近傍に接続されることが望ましい。
　排出配管３４は、液槽１４と、ドレンとを接続しており、当該排出配管３４の途中には、排出バルブ４０が設けられている。排出バルブ４０は、制御部１８により駆動が制御されており、排出バルブ４０を開放することで、液体５０が排出される。排出配管３４は、液槽１４の底面に接続されることが望ましい。なお、排出配管３４は、ドレンに進む排液ルートだけでなく、注入配管３２に戻る還流ルートを有していてもよく、液体５０の流出先を、排液ルートまたは還流ルートに切り替えできるようにしてもよい。還流ルートを設ける場合には、循環して流れる液体５０から異物を除去するフィルタを設けることが望ましい。還流ルートを設けることで、液槽１４に供給された液体５０を循環させることができ、液体５０に適度な流れを生じさせることができる。これにより、異物が液槽１４内で滞留することを防止でき、チップ部品１１０の直接接合をより好適に行うことができる。
　液槽１４に供給される液体５０は、直接接合、特に、原子拡散接合を阻害しないものであれば特に限定されない。ここで、後述するように、直接接合の場合は、極僅かな異物（粒子）も問題となるため、液体５０は、高いレベルで異物が除去されたものでなければならない。したがって、液体５０としては、例えば、電気抵抗率が１５ＭΩ・ｃｍ以上の超純水を用いることができる。超純水を用いる場合、液体供給源２０として、超純水製造装置を用いることができる。また、超純水に替えて、化学的に不活性な液体、例えば、フッ素系不活性液体、シリコーンオイル等を用いてもよい。すなわち、液体は、超純水、フッ素系不活性液体、シリコーンオイルからなる群、または、これらの混合液からなる群から選択されればよい。また、これらの液体５０には、電極部１０２，１１２の表面の酸化を防止するイオン調整剤が添加されてもよい。イオン調整剤としては、例えば、硫酸イオン等を用いることができる。
　また、原子拡散接合ではなく、表面活性化接合を行う場合、液体５０は、基板１００の電極部１０２またはチップ部品１１０の電極部１１２の接合面に活性層を生成するエッチング液であってもよい。こうしたエッチング液にも、酸化を防止するイオン調整剤が添加されてもよい。
　液槽１４の上側には、ボンディングヘッド１６が設けられている。ボンディングヘッド１６は、チップ部品１１０を保持するとともに、当該チップ部品１１０を基板１００上に押し当てて、ボンディングする。このボンディングヘッド１６の先端部１７には、チップ部品１１０を保持するチップ保持機構（図示せず）が設けられている。チップ保持機構は、チップ部品１１０を裏面から吸着保持する吸着機構でもよいし、チップ部品１１０を一対のアームで挟持する挟持機構でもよい。ここで、ボンディングヘッド１６の先端部１７も、液体５０に浸されるため、これらチップ保持機構も、液体５０に触れても問題なく動作できる構成、あるいは、機構に液体５０が触れない防水構成であることが望まれる。
　ボンディングヘッド１６は、昇降動作と、水平移動と、鉛直軸Ｒ回りの自転とが可能となっている。また、ボンディングヘッド１６には、チップ平行度調整機構１６ａが設けられており、その先端面の水平面に対する傾斜を調整できるようになっている。チップ平行度調整機構１６ａは、ボンディングヘッド１６の先端面の傾きを調整して、当該先端面に保持されたチップ部品１１０を水平に調整する機構である。このチップ平行度調整機構１６ａとしては、凸状半球面部材と凹状半球面部材とを組み合わせた球面軸受け機構等を用いることができる。
　液槽１４およびボンディングヘッド１６の近傍には、チップ部品１１０および基板１００の位置を検出する位置検出機構２４が設けられている。位置検出機構２４は、チップ部品１１０、および、基板１００の位置および姿勢を検出できるのであれば、特に限定されない。位置検出機構２４は、例えば、非接触で物体までの距離を検出する非接触測距センサや、物体を撮像して画像データを取得するカメラ等を単独で用いて、または、組み合わせて構成される。
　図１の図示例では、位置検出機構２４は、ボンディングヘッド１６に保持されたチップ部品１１０を撮像するチップ用カメラ４２と、ステージ１２に保持された基板１００を撮像する基板用カメラ４４と、を備えている。各カメラ４２，４４で撮像することで得られる画像データは、制御部１８に送られる。制御部１８は、送られた画像データに基づいて、チップ部品１１０および基板１００の位置および姿勢を算出する。位置および姿勢の算出には、種々の公知の画像処理技術を用いることができる。例えば、パターンマッチング技術を用いて、チップ部品１１０および基板１００の画像データから位置決めマーク１０４，１１４を検出し、当該位置決めマーク１０４，１１４の歪みや回転量、サイズ等に基づいて、チップ部品１１０および基板１００の位置および姿勢を検出するようにしてもよい。また、別の方法として、ステレオ計測法、三角測量法等を用いて、チップ部品１１０および基板１００の位置および姿勢を検出するようにしてもよい。なお、チップ用カメラ４２および基板用カメラ４４は、いずれも、単一でもよいし、複数でもよい。
　ここで、繰り返し述べる通り、ステージ１２を収容する液槽１４には、液体５０が注入される。液体５０が注入された状態では、カメラ４２，４４や測距センサでの位置および姿勢の検出が難しくなる。そこで、位置検出機構２４は、液槽１４に液体５０が注入される前の状態で、基板１００の位置および姿勢を検出する。
　液槽１４の上方には、さらに、ボンディングヘッド１６の先端部から液体５０を除去する除液機構２６も設けられている。すなわち、後述するように、ボンディングヘッド１６の先端部１７は、ボンディングの過程で、液槽１４に貯留された液体５０内に進入する。液体５０に進入した後、上方に引き上げられたボンディングヘッド１６の先端部１７には、液滴が付着する。除液機構２６は、この先端部１７に付着した液滴を除去する。除液機構２６は、先端部１７に付着した液体５０を除去できるのであれば、その構成は限定されない。図１の図示例では、除液機構２６は、先端部１７に、気体を噴射して液体５０を吹き飛ばすブロア機構である。製造装置１０は、さらに、液槽１４内の液体５０に超音波振動を付与することで、基板１００やチップ部品１１０の電極部１０２，１１２から異物を除去する超音波洗浄機構２２も有している。
　制御部１８は、製造装置１０全体の駆動を制御するもので、各種演算を行うＣＰＵと、各種パラメータやプログラムを記憶する記憶部と、を備えている。なお、図１では、制御部１８を単一のユニットとして図示しているが、制御部１８は、複数の制御ユニット（複数のＣＰＵ、複数の記憶部）を組み合わせて構成されてもよい。この場合、複数の制御ユニットは、有線または無線で接続される。また、複数の制御ユニットの一部は、液槽１４等から遠く離れた遠隔地に配されてもよい。
　以上の説明から明らかな通り、本願で開示する製造装置１０は、液体５０内で、チップ部品１１０を基板１００に直接接合している。このように、液中で、直接接合する理由について従来技術と比較して説明する。
　バンプを介して接合する従来技術の場合、チップ部品１１０および基板１００の高さの多少のバラツキは、バンプにより吸収されていた。そのため、チップ部品１１０および基板１００の間に微小な異物が存在していても、問題にならない場合が多かった。しかし、直接接合の場合、チップ部品１１０には、バンプは形成されておらず、チップ部品１１０の電極部１１２と、基板１００の電極部１０２とが直接接合される。この場合、チップ部品１１０の電極部１１２、および、基板１００の電極部１０２に付着する異物が、ごく微小なものであっても、接合精度を大きく悪化させる。
　特許文献１等では、こうした問題を避けるために、チップ部品１１０および基板１００の電極部１１２，１０２の表面を洗浄したうえで、これらチップ部品１１０および基板１００を真空雰囲気中または不活性ガス雰囲気中に保持し、直接接合していた。具体的には、真空雰囲気または不活性ガス雰囲気に保つことができるチャンバ（クリーンルーム）を設け、当該チャンバ内にボンディングヘッド１６やステージ１２を配していた。しかし、このようにボンディングヘッド１６およびステージ１２をチャンバ内に収容した場合、装置全体が大型で複雑となる。また、ボンディングに先だって、チャンバ内を真空または不活性ガスで充填する必要があり、実装工程が煩雑となっていた。さらに、ボンディングに先だって、チップ部品１１０および接合対象物の電極部の表面を十分に洗浄しておく必要があり、非常に手間であった。
　一方、本願で開示する製造装置１０では、液体５０内に基板１００を配置し、当該液体５０内でチップ部品１１０を基板１００にボンディングする。この場合、ボンディングヘッド１６等の周囲を真空雰囲気または不活性ガス雰囲気に保つ必要がないため、これらを収容するチャンバが不要となる。その結果、製造装置１０を小型化、簡易化できる。
　また、高純度の液体５０内でボンディングする場合、基板１００およびチップ部品１１０が、当該高純度の液体５０で洗浄され、基板１００およびチップ部品１１０の電極部１０２，１１２に付着した異物が効率的に除去される。結果として、ボンディングに先だって、基板１００およびチップ部品１１０を洗浄する必要がなく、工程を簡易化できる。また、液体５０中でボンディングすることで、酸素等のボンディング阻害要因を排除した状態を容易に実現できる。換言すれば、脱酸素環境を作るために、高価な不活性ガスを多量に用いたり、真空環境を形成したりする必要がないため、ボンディングに適した環境を、簡易かつ低コストに実現できる。さらに、液体５０の成分を調整することで、電極部１０２，１１２の酸化を抑制することができ、電極部１０２，１１２を、より好適に直接接合できる。
　次に、この製造装置１０による半導体装置の製造の流れについて図４を参照して説明する。図４は、半導体装置の製造の流れを示すフローチャートである。半導体装置を製造するために基板１００にチップ部品１１０をボンディングする場合は、まず、液槽１４内のステージ１２に基板１００を載置し、セットする（Ｓ１０）。このとき、液槽１４は、液体５０が注入されていない空の状態である。基板１００のセットは、人の手による手動でもよいし、種々のローディング機構によって自動的に行われてもよい。
　基板１００が載置されれば、続いて、制御部１８は、位置検出機構２４を駆動して、当該基板１００の位置および姿勢を検出する（Ｓ１２）。具体的には、基板用カメラ４４で、基板１００を撮像する。制御部１８は、得られた画像データを画像解析して、基板１００の位置および姿勢を算出する。なお、基板１００に複数の位置決めマーク１０４および複数の電極部１０２が設けられている。制御部１８は、この複数の位置決めマーク１０４および複数の電極部１０２の位置および姿勢を算出し、一時記憶する。なお、このとき、基板１００が非水平であると判断した場合には、基板平行度調整機構１２ａを駆動して、基板１００を水平に調整する。
　基板１００の位置等が検出できれば、制御部１８は、液槽１４に、液体５０を注入する（Ｓ１４）。すなわち、制御部１８は、注入バルブ３８を開放するとともに、排出バルブ４０を閉鎖する。また、制御部１８は、注入ポンプ３６を駆動して、液体供給源２０から液槽１４に液体５０を送り出す。そして、制御部１８は、液体５０が、規定の水位に達すれば、液体５０の注入を停止する。なお、液体５０が規定の水位に達した時、注入を停止せずに、注入を継続するとともに、排出バルブ４０を開放して、一定期間、液体５０の注入と排出を並行して行うようにしてもよい。これにより、液槽１４内に一定の流れが発生し、基板１００に付着した異物の除去が促進される。また、このとき、超音波洗浄機構２２を駆動して、基板１００に超音波振動を付与するようにしてもよい。
　続いて、ボンディングヘッド１６を駆動して、図示しないチップ供給源からチップ部品１１０をピックアップする（Ｓ１６）。チップ部品１１０がピックアップできれば、制御部１８は、位置検出機構２４を駆動して、ボンディングヘッド１６で保持されたチップ部品１１０の位置および姿勢を検出する（Ｓ１８）。具体的には、チップ用カメラ４２で撮像して得られた画像データを画像解析して、チップ部品１１０の位置および姿勢を算出する。チップ部品１１０の位置および姿勢が算出できれば、制御部１８は、基板１００に対するチップ部品１１０の位置および姿勢が適切になるように、ボンディングヘッド１６の位置決めを行う（Ｓ２０）。具体的には、制御部１８は、チップ部品１１０が非水平の場合には、チップ平行度調整機構１６ａを駆動して、チップ部品１１０を水平にする。また、チップ部品１１０の位置決めマーク１１４が、基板１００の対応する位置決めマーク１０４の真上に位置するように、ボンディングヘッド１６の水平位置および鉛直軸Ｒ回りの回転量を調整する。
　基板１００に対するチップ部品１１０の位置決めができれば、チップ部品１１０を基板１００にボンディングする（Ｓ２２）。具体的には、制御部１８は、ボンディングヘッド１６を降下させ、チップ部品１１０の電極部１１２を、基板１００の電極部１０２に、適度な荷重で押し当てる。これにより、チップ部品１１０と基板１００それぞれの電極部１１２，１０２を構成する原子が拡散し、両電極部１１２，１０２が接合される。
　なお、電極部１１２，１０２の接合に先だって、チップ部品１１０が液体５０内に進入した時点で、ボンディングヘッド１６の降下を一時的に停止させ、チップ部品１１０を液体５０内で一時的に静止させてもよい。所定時間、チップ部品１１０を液体５０内で静止させることで、チップ部品１１０に付着した異物も効果的に除去される。また、チップ部品１１０を液体５０中で静止させる際には、液体５０の注入と排出を並行して行ったり、超音波洗浄機構により液体５０に超音波振動を付与したりしてもよい。いずれにしても、チップ部品１１０の異物も除去しておくことで、基板１００およびチップ部品１１０を、より適切に直接接合できる。
　チップ部品１１０と基板１００それぞれの電極部１１２，１０２を接合できれば、制御部１８は、ボンディングヘッド１６によるチップ部品１１０の保持を解除したうえで、当該ボンディングヘッド１６を上昇させる（Ｓ２４）。また、ボンディングヘッド１６が所定の高さまで上昇すれば、除液機構２６を駆動して、ボンディングヘッド１６の先端部１７に付着した液体５０を除去する。具体的には、ブロアを動作して、先端部１７に付着した液滴を吹き飛ばす。
　一つのチップ部品１１０の接合が完了すれば、制御部１８は、全てのチップ部品１１０の接合が完了したか否かを確認する（Ｓ２６）。基板１００に接合すべきチップ部品１１０が残っている場合には、ステップＳ１６に戻り、同様の処理を繰り返す。全てのチップ部品１１０の接合が完了すれば、ボンディング処理は、終了となる。ボンディング処理が終了となれば、液槽１４から液体５０を排出し、ステージ１２から基板１００を取り出す。
　以上の説明から明らかな通り、本願で開示する半導体装置の製造装置１０および製造方法によれば、チップ部品１１０と基板１００は、直接接合する際に、高純度の液体５０内に配される。そのため、チップ部品１１０および基板１００それぞれの電極部１１２，１０２に付着した異物を効率的に除去することが可能であり、直接接合を好適に行うことができる。また、チップ部品１１０と基板１００を、高純度の液体５０内に配することで、直接接合を阻害する酸素等が無い環境を容易に形成することができ、チャンバ等を設ける従来技術に比べて、製造装置１０の小型化、簡易化が可能となる。
　なお、ここで説明した構成は、一例であり、直接接合する際に、チップ部品１１０および基板１００を高純度の液体５０内に配することができるのであれば、その他の構成は、適宜、変更されてもよい。例えば、上述の例では、ボンディングヘッド１６を移動させて、チップ部品１１０の基板１００に対する位置決めを行っている。しかし、ボンディングヘッド１６に替えて、または、加えて、液槽１４またはステージ１２を移動させて、チップ部品１１０の基板１００に対する位置決めを行ってもよい。
　また、上述の例では、チップ部品１１０および基板１００それぞれの電極部１１２，１０２を、原子拡散接合により接合する場合を説明したが、他の直接接合法、例えば、表面活性化接合により接合してもよい。この場合、チップ部品１１０および基板１００それぞれの電極部１１２，１０２は、接合に先だって、活性化するように表面処理されていてもよい。この場合、液体５０は、この活性化状態を維持できるような、化学的に不活性な液体５０を選択すればよい。また、別の形態として、液体５０を、チップ部品１１０および基板１００それぞれの電極部１１２，１０２の接合面をエッチングして、当該接合面に活性層を生成するエッチング液としてもよい。この場合、チップ部品および基板１００は、事前に活性化されている必要はなく、製造の過程で、液体５０に浸されればよい。また、上述の例では、ボンディングヘッド１６は、チップ部品１１０を面で押圧して加圧する構成としているが、ローラ部材等でチップ部品１１０を端から順に押圧していくような構成としてもよい。また、チップ部品１１０は、必ずしも加圧される必要はなく、直接接合できるのであれば、チップ部品１１０と基板１００とが、加圧されることなく、重ね合わされるだけでもよい。
　また、上述の例では、チップ部品１１０を基板１００に接合する例を説明したが、チップ部品１１０が接合される接合対象物は、基板１００以外でもよい。例えば、基板１００の接合済みのチップ部品１１０を、接合対象物としてもよい。換言すれば、本願で開示する技術は、チップ部品１１０の上にチップ部品１１０を接合する場合に適用されてもよい。また、上述の例では、除液機構２６や、超音波洗浄機構２２を設けたが、これらは、適宜、省略されてもよい。
　１０　製造装置、１２　ステージ、１２ａ　基板平行度調整機構、１４　液槽、１６　ボンディングヘッド、１６ａ　チップ平行度調整機構、１７　先端部、１８　制御部、２０　液体供給源、２２　超音波洗浄機構、２４　位置検出機構、２６　除液機構、３２　注入配管、３４　排出配管、３６　注入ポンプ、３８　注入バルブ、４０　排出バルブ、４２　チップ用カメラ、４４　基板用カメラ、５０　液体、１００　基板、１０２，１１２　電極部、１０４，１１４　位置決めマーク、１１０　チップ部品。

Claims (11)

  1. 　チップ部品の電極部を、接合対象物に設けられた被接合部に直接接合する半導体装置の製造方法であって、
    　前記接合対象物を液槽内に載置する載置工程と、
    　前記液槽内に液体を注入する液体注入工程と、
    　前記液槽に貯留された液中において、ボンディングヘッドで保持した前記チップ部品を、前記接合対象物に重ね合わせることにより、前記電極部を前記被接合部に接合する工程と、
    　を備えることを特徴とする半導体装置の製造方法。
  2. 　請求項１に記載の半導体装置の製造方法であって、さらに、
    　前記載置工程の後、前記液体注入工程の前に、前記接合対象物の位置を検出する位置検出工程と、
    　前記位置検出工程での位置検出結果に基づいて、前記接合対象物と前記ボンディングヘッドとの相互の位置決めを行う位置決め工程と、
    　を備える、ことを特徴とする半導体装置の製造方法。
  3. 　請求項１または２に記載の半導体装置の製造方法であって、
    　前記液体は、前記電極部の接合面または前記被接合部の接合面をエッチングし、前記電極部の接合面または前記被接合部の接合面に活性層を生成するエッチング液であって、
    　前記接合する工程は、前記活性層が生成された前記接合面のいずれかを他方の前記接合面に接合する、ことを特徴とする半導体装置の製造方法。
  4. 　請求項３に記載の半導体装置の製造方法であって、
    　前記電極部または前記被接合部は、接合面となる金属の薄膜を有し、
    　前記エッチング液は、前記金属の薄膜をエッチングして前記接合面に活性層を生成する、
    　ことを特徴とする半導体装置の製造方法。
  5. 　請求項１または２に記載の半導体装置の製造方法であって、
    　前記電極部または前記被接合部は、接合面となる金属の薄膜を有し、
    　前記接合する工程は、前記電極部と前記被接合部とを前記薄膜を介して接合する、
    　ことを特徴とする半導体装置の製造方法。
  6. 　請求項１，２，５のいずれか１項に記載の半導体装置の製造方法であって、
    　前記液体は、超純水、フッ素系不活性液体、シリコーンオイルからなる群、または、これらの混合液からなる群から選択される、ことを特徴とする半導体装置の製造方法。
  7. 　請求項１から６のいずれか１項に記載の半導体装置の製造方法であって、
    　前記電極部は、銅の薄膜からなり、
    　前記液体には、前記電極部の酸化を防止するためのイオン調整剤が添加されている、
    　ことを特徴とする半導体装置の製造方法。
  8. 　チップ部品の各電極部を、接合対象物に設けられた被接合部に直接接合する半導体装置の製造装置であって、
    　液体が貯留されるとともに、その内部に前記接合対象物が載置される液槽と、
    　前記液槽に貯留された液中において、前記チップ部品と前記接合対象物とを相互に重ね合わせることにより、前記チップ部品の前記電極部を前記接合対象物の前記被接合部に直接接合するボンディングヘッドと、
    　を備えることを特徴とする半導体装置の製造装置。
  9. 　請求項８に記載の半導体装置の製造装置であって、さらに、
    　前記液槽に液体を注入および排出する注排出機構と、
    　前記液槽に液体が注入されていない状態で、前記液槽に載置された前記接合対象物の位置を検出する位置検出機構と、
    　前記位置検出機構による位置検出結果に基づいて、前記液槽に保持された前記接合対象物と前記ボンディングヘッドとを相互に位置決めする位置決め機構と、
    　を備え、
    　前記注排出機構は、前記位置検出機構により位置検出された後に、前記液槽に液体を注入する、
    　ことを特徴とする半導体装置の製造装置。
  10. 　請求項８または９に記載の半導体装置の製造装置であって、さらに、
    　前記ボンディングヘッドを前記液槽の液中から引き上げた際に、前記ボンディングヘッドに付着した液体を除去するヘッド除液機構を備える、ことを特徴とする半導体装置の製造装置。
  11. 　請求項８または９に記載の半導体装置の製造装置であって、さらに、
    　前記液槽内の液体に超音波振動を伝搬する超音波洗浄機構を備える、ことを特徴とする半導体装置の製造装置。
PCT/JP2018/002968 2017-01-31 2018-01-30 半導体装置の製造方法および製造装置 WO2018143196A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018565563A JP6683976B2 (ja) 2017-01-31 2018-01-30 半導体装置の製造方法および製造装置
KR1020197023717A KR102238400B1 (ko) 2017-01-31 2018-01-30 반도체 장치의 제조 방법 및 제조 장치
CN201880009167.0A CN110235231B (zh) 2017-01-31 2018-01-30 半导体装置的制造方法及制造装置
US16/482,246 US10937758B2 (en) 2017-01-31 2018-01-30 Semiconductor-device manufacturing method and manufacturing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-015745 2017-01-31
JP2017015745 2017-01-31

Publications (1)

Publication Number Publication Date
WO2018143196A1 true WO2018143196A1 (ja) 2018-08-09

Family

ID=63040514

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/002968 WO2018143196A1 (ja) 2017-01-31 2018-01-30 半導体装置の製造方法および製造装置

Country Status (6)

Country Link
US (1) US10937758B2 (ja)
JP (1) JP6683976B2 (ja)
KR (1) KR102238400B1 (ja)
CN (1) CN110235231B (ja)
TW (1) TWI660440B (ja)
WO (1) WO2018143196A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824470B (zh) * 2022-04-01 2023-12-01 梭特科技股份有限公司 液體中固晶方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0974116A (ja) * 1995-09-07 1997-03-18 Toshiba Corp 半導体装置及び該半導体装置の製造方法
JP2005260173A (ja) * 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd 部品のボンディング方法およびボンディング装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
JP3028791B2 (ja) * 1997-08-06 2000-04-04 日本電気株式会社 チップ部品の実装方法
JP2003100805A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP3978189B2 (ja) * 2004-01-23 2007-09-19 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
JP5853214B2 (ja) * 2011-03-28 2016-02-09 パナソニックＩｐマネジメント株式会社 半導体素子の実装方法
CN105826215B (zh) * 2015-01-09 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0974116A (ja) * 1995-09-07 1997-03-18 Toshiba Corp 半導体装置及び該半導体装置の製造方法
JP2005260173A (ja) * 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd 部品のボンディング方法およびボンディング装置

Also Published As

Publication number Publication date
KR20190100409A (ko) 2019-08-28
US10937758B2 (en) 2021-03-02
KR102238400B1 (ko) 2021-04-09
TW201830540A (zh) 2018-08-16
JPWO2018143196A1 (ja) 2019-11-21
US20200006282A1 (en) 2020-01-02
CN110235231A (zh) 2019-09-13
CN110235231B (zh) 2023-07-25
TWI660440B (zh) 2019-05-21
JP6683976B2 (ja) 2020-04-22

Similar Documents

Publication Publication Date Title
KR102308587B1 (ko) 기판 처리 장치 및 기판 처리 방법
US20130153116A1 (en) Joint system, substrate processing system, and joint method
JP5909453B2 (ja) 剥離装置、剥離システムおよび剥離方法
US20140020846A1 (en) Separation apparatus, separation system, and separation method
US9956755B2 (en) Separation method, separation apparatus, and separation system
JP2005026608A (ja) 接合方法および接合装置
US10071544B2 (en) Separation apparatus, separation system, and separation method
JP2015018919A (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
TW201926583A (zh) 用於接合半導體裝置的方法
KR20110068835A (ko) 액처리 장치, 도포 현상 장치, 도포 현상 방법 및 기억매체
JP2010010242A (ja) 基板処理方法および基板処理装置
JPH10209208A (ja) 半導体製造方法および装置
WO2018143196A1 (ja) 半導体装置の製造方法および製造装置
JP5969663B2 (ja) 剥離装置、剥離システムおよび剥離方法
JP2011044562A (ja) 洗浄システム及び洗浄方法
US10008419B2 (en) Separation method, computer storage medium, and separation system
KR20150060126A (ko) 분사식 웨이퍼의 웨팅 장치
JP2006231185A (ja) 洗浄方法および洗浄システム
JP2004273965A (ja) 基板処理装置
US20190348304A1 (en) Cleaning apparatus and method for chip-stacked structure
JP2003179089A (ja) 導電性ボール搭載装置
JP7401748B2 (ja) 導電性粒体搭載基板の不要物除去装置
TWI665018B (zh) 衝擊力測量裝置、基板處理裝置、衝擊力測量方法以及基板處理方法
CN110568733B (zh) 半导体工艺及半导体设备
TWI712775B (zh) 半導體製程及半導體設備

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18747207

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018565563

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197023717

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18747207

Country of ref document: EP

Kind code of ref document: A1