KR20190100409A - 반도체 장치의 제조 방법 및 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR20190100409A
KR20190100409A KR1020197023717A KR20197023717A KR20190100409A KR 20190100409 A KR20190100409 A KR 20190100409A KR 1020197023717 A KR1020197023717 A KR 1020197023717A KR 20197023717 A KR20197023717 A KR 20197023717A KR 20190100409 A KR20190100409 A KR 20190100409A
Authority
KR
South Korea
Prior art keywords
liquid
bonding
chip component
substrate
liquid tank
Prior art date
Application number
KR1020197023717A
Other languages
English (en)
Other versions
KR102238400B1 (ko
Inventor
토모노리 나카무라
타케히토 시마츠
미유키 우오모토
Original Assignee
가부시키가이샤 신가와
도호쿠 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와, 도호쿠 다이가쿠 filed Critical 가부시키가이샤 신가와
Publication of KR20190100409A publication Critical patent/KR20190100409A/ko
Application granted granted Critical
Publication of KR102238400B1 publication Critical patent/KR102238400B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

칩 부품의 전극부를 접합 대상물인 기판에 설치된 피접합부에 직접 접합하는 본딩 방법으로서, 상기 기판을 액조 내의 스테이지에 재치하는 공정(S10)과, 상기 액조 내에 액체를 주입하는 공정(S14)과, 상기 액조에 저류된 액 중에 있어서, 본딩 헤드로 유지한 상기 칩 부품을 상기 접합 대상물에 중첩시켜 가압함으로써, 상기 칩 부품의 전극부를 상기 접합 대상물의 피접합부(전극부)에 접합하는 공정(S22)을 구비한다.

Description

반도체 장치의 제조 방법 및 제조 장치
본원은 칩 부품의 각 전극부를 접합 대상물에 설치된 피접합부에 직접 접합하는 반도체 장치의 제조 방법, 및 제조 장치를 개시한다.
최근, 전자 기기에 있어서 소형화 및 계량화가 요구되고 있어, 반도체 장치의 실장 밀도의 추가적인 향상이 요구되고 있다. 반도체 장치를 구성하는 칩 부품을 기판 등의 접합 대상물에 실장하는 공법으로서 플립 칩 본딩이 알려져 있다. 플립 칩 본딩에서는 칩 부품에 범프라고 불리는 돌기를 형성하고, 당해 범프를 통하여 칩 부품의 전극부와 접합 대상물의 피접합부(예를 들면 전극부)를 전기적으로 접속한다.
현재, 기판의 추가적인 고밀도화에 따라, 이와 같은 범프의 미세화도 요구되고 있다. 그러나 범프의 미세화에는 한도가 있기 때문에, 일부에서는 범프를 없앤 범프리스의 공법도 제안되어 있다. 예를 들면, 특허문헌 1에는 소정의 상대 위치에 위치 결정한 칩 부품과 접합 대상물을 상호 중첩하여 가압함으로써, 칩 부품 및 접합 대상물 각각의 전극부를 금속간 결합의 법칙에 의해 직접 접합하는 본딩 방법이 개시되어 있다. 이러한 본딩 방법에 의하면, 칩 부품에 범프를 형성할 필요가 없어, 전극부를 고밀도로 배치할 수 있다.
일본 특개 2005-260173호 공보
그러나 특허문헌 1의 기술에서는 전극부의 산화를 방지하기 위해서, 본딩 헤드나 기판이 재치되는 스테이지를 챔버 내에 수용하고, 당해 챔버 내를 진공 분위기 또는 불활성 가스로 충전하고 있었다. 이와 같이 본딩 헤드 및 스테이지를 챔버 내에 수용한 경우, 장치 전체가 대형이며 복잡하게 된다. 또 본딩에 앞서 챔버 내를 진공 또는 불활성 가스로 충전할 필요가 있어, 실장 공정이 번잡하게 되고 있었다. 또한 직접 접합하는 경우, 칩 부품과 접합 대상물(기판 등)과의 평행도의 불균일을 흡수하는 범프가 존재하지 않기 때문에, 매우 미소한 입자여도 접합 정밀도의 저하를 초래한다. 그 때문에 직접 접합하는 경우는 본딩에 앞서 칩 부품의 전극부 및 접합 대상물의 피접합부(전극부)의 표면을 충분히 세정해 둘 필요가 있어, 매우 수고스러웠다.
그래서 본원에서는 보다 간이한 순서 및 구성으로 칩 부품을 접합 대상물에 직접 접합할 수 있는 반도체 장치의 제조 방법 및 제조 장치를 개시한다.
본원에서 개시하는 반도체 장치의 제조 방법은 칩 부품의 전극부를 접합 대상물에 설치된 피접합부에 직접 접합하는 반도체 장치의 제조 방법으로서, 상기 접합 대상물을 액조 내에 재치하는 재치 공정과, 상기 액조 내에 액체를 주입하는 액체 주입 공정과, 상기 액조에 저류된 액 중에 있어서, 본딩 헤드에 유지한 상기 칩 부품을 상기 접합 대상물에 중첩시킴으로써, 상기 전극부를 상기 피접합부에 접합하는 공정을 구비한다.
이러한 방법에 의하면, 칩 부품과 접합 대상물이 액 중에 배치되기 때문에, 이물이 간이하고 또한 효과적으로 제거된다. 결과적으로 보다 간이한 순서로 칩 부품을 접합 대상물에 직접 접합할 수 있다.
상기 서술한 제조 방법은 추가로 상기 재치 공정 뒤 상기 액체 주입 공정 앞에, 상기 접합 대상물의 위치를 검출하는 위치 검출 공정과, 상기 위치 검출 공정에서의 위치 검출 결과에 기초하여 상기 접합 대상물과 상기 본딩 헤드와의 상호의 위치 결정을 행하는 위치 결정 공정을 구비해도 된다.
이러한 방법으로 하면, 액체의 영향을 받지 않고 위치를 검출할 수 있기 때문에, 보다 정확한 위치 결정을 할 수 있어, 접합 정밀도를 향상시킬 수 있다.
또 상기 액체는 상기 전극부의 접합면 또는 상기 피접합부의 접합면을 에칭하여, 상기 전극부의 접합면 또는 상기 피접합부의 접합면에 활성층을 생성하는 에칭액으로서, 상기 접합하는 공정은 상기 활성층이 생성된 상기 접합면의 어느 하나를 타방의 상기 접합면에 접합해도 된다. 이 경우, 상기 전극부 또는 상기 피접합부는 접합면이 되는 금속의 박막을 가지고, 상기 에칭액은 상기 금속의 박막을 에칭하여 상기 접합면에 활성층을 생성해도 된다.
이러한 방법으로 하면, 전극부 및 피접합부를 사전에 활성화 처리하지 않아도, 이들을 액 중에 배치함으로써 활성화할 수 있기 때문에, 표면 활성화 접합을 보다 간이하게 실시할 수 있다.
또 상기 전극부 또는 상기 피접합부는 접합면이 되는 금속의 박막을 가지고, 상기 접합하는 공정은 상기 전극부와 상기 피접합부를 상기 박막을 통하여 접합해도 된다. 이 경우, 상기 액체는 초순수, 불소계 불활성 액체, 실리콘 오일로 이루어지는 군, 또는 이들의 혼합액으로 이루어지는 군으로부터 선택되어도 된다.
이러한 방법으로 하면, 원자 확산 접합을 보다 간이하게 실시할 수 있다.
또 상기 전극부는 구리의 박막으로 이루어지고, 상기 액체에는 상기 전극부의 산화를 방지하기 위한 이온 조정제가 첨가되어도 된다.
이러한 구성으로 함으로써, 전극부 및 피접합부의 산화를 효과적으로 방지할 수 있고, 보다 적합하게 전극부를 직접 접합할 수 있다.
본원에서 개시하는 반도체 장치의 제조 장치는 칩 부품의 각 전극부를 접합 대상물에 설치된 피접합부에 직접 접합하는 반도체 장치의 제조 장치로서, 액체가 저류됨과 아울러, 그 내부에 상기 접합 대상물이 재치되는 액조와, 상기 액조에 저류된 액 중에 있어서, 상기 칩 부품과 상기 접합 대상물을 상호 중첩시킴으로써, 상기 칩 부품의 상기 전극부를 상기 접합 대상물의 상기 피접합부에 직접 접합하는 본딩 헤드를 구비한다.
이러한 구성으로 하면, 칩 부품과 접합 대상물이 액 중에 배치되기 때문에, 이물이 간이하고 또한 효과적으로 제거된다. 결과적으로 보다 간이한 구성으로 칩 부품을 접합 대상물에 직접 접합할 수 있다.
상기 서술한 제조 장치는 추가로 상기 액조에 액체를 주입 및 배출하는 주입 배출 기구와, 상기 액조에 액체가 주입되어 있지 않은 상태에서, 상기 액조에 재치된 상기 접합 대상물의 위치를 검출하는 위치 검출 기구와, 상기 위치 검출 기구에 의한 위치 검출 결과에 기초하여 상기 액조에 유지된 상기 접합 대상물과 상기 본딩 헤드를 상호 위치 결정하는 위치 결정 기구를 구비하고, 상기 주입 배출 기구는 상기 위치 검출 기구에 의해 위치 검출된 후에 상기 액조에 액체를 주입해도 된다.
이러한 구성으로 하면, 액체의 영향을 받지 않고 위치를 검출할 수 있기 때문에, 보다 정확한 위치 결정을 할 수 있어, 접합 정밀도를 향상시킬 수 있다.
또 상기 서술한 제조 장치는 추가로 상기 본딩 헤드를 상기 액조의 액 중으로부터 끌어올렸을 때, 상기 본딩 헤드에 부착된 액체를 제거하는 헤드 제액 기구를 구비해도 된다.
이러한 구성으로 함으로써, 본딩 헤드로 새로운 칩 부품을 픽업할 때, 당해 본딩 헤드에 액체가 부착되어 있는 것을 방지할 수 있다.
또 상기 서술한 제조 장치는 추가로 상기 액조 내의 액체에 초음파 진동을 전파하는 초음파 세정 기구를 구비해도 된다.
이러한 구성으로 함으로써, 초음파 진동에 의해, 액체 내에 배치된 접합 대상물 및 칩 부품을 보다 효과적으로 세정할 수 있다.
본원에서 개시하는 반도체 장치의 제조 방법 및 제조 장치에 의하면, 칩 부품과 접합 대상물이 액 중에 배치되기 때문에, 이물이 간이하고 또한 효과적으로 제거된다. 결과적으로 보다 간이한 순서 및 구성으로 칩 부품을 접합 대상물에 직접 접합할 수 있다.
도 1은 반도체 장치의 제조 장치의 구성을 나타내는 도면이다.
도 2는 칩 부품 및 기판의 개략 사시도이다.
도 3은 직접 접합된 칩 부품 및 기판의 개략 단면도이다.
도 4는 반도체 장치의 제조의 흐름을 나타내는 플로우차트이다.
이하, 도면을 참조하여 반도체 장치의 제조 장치(10)에 대해서 설명한다. 도 1은 반도체 장치의 제조 장치(10)의 구성을 나타내는 도면이다. 이 제조 장치(10)는 칩 부품(110)을 접합 대상물인 기판(100)에 직접 접합하기에 특히 적합한 장치이다.
여기서 직접 접합은 칩 부품(110)에 형성된 전극부(112)와 접합 대상물(기판(100) 등)에 형성된 전극부(102)(피접합부)를 범프나 접착제, 와이어 등의 중계 부재를 개재시키지 않고 직접 접촉시켜 접합하는 것을 말한다. 대표적인 직접 접합으로서는 원자 확산 접합과 표면 활성화 접합이 있다. 원자 확산 접합 및 표면 활성화 접합은 모두 접합 부재(전극부(102, 112))의 융점 이하의 온도 조건에서, 당해 접합 부재를 소성 변형이 생기지 않을 정도로 겹쳐 접합하는 접합 방법이다. 원자 확산 접합은 금속 박막끼리를 접촉시켜 접합시켰을 때, 접합면 사이에 생기는 금속 원자의 확산을 이용하여 접합하는 수법이다. 표면 활성화 접합은 접합면을 표면 처리하여, 당해 접합면의 표면의 원자를 화학 결합하기 쉬운 활성인 상태로 한 다음 접합하는 수법이다. 이하의 설명에서는 원자 확산 접합을 이용하여 본딩하는 경우를 예로 들어 설명한다. 단, 본원에서 개시하는 기술은 원자 확산 접합에 한정되지 않고, 표면 활성화 접합이나, 다른 직접 접합을 이용한 본딩 기술에 적용할 수 있다.
제조 장치(10)의 설명에 앞서, 칩 부품(110) 및 접합 대상물인 기판(100)의 구성에 대해서 도 2, 도 3을 참조하여 설명한다. 도 2는 칩 부품(110) 및 기판(100)의 개략 사시도이며, 도 3은 기판(100)에 칩 부품(110)을 접합한 상태를 나타내는 개략 단면도이다.
칩 부품(110)은 스크라이브 공정을 거쳐 웨이퍼로부터 잘려떨어져 칩 형상이 된 IC이다. 칩 부품(110)의 본딩면에는 1 이상(도시예에서는 12개)의 전극부(112)가 소정의 패턴으로 고밀도로 형성되어 있다. 이 전극부(112)는 도전성 금속 예를 들면 금이나 구리 등을 포함한다. 도면에서는 보기 쉽게 하기 위해서 전극부(112)를 두껍게 도시하고 있지만, 실제로는 이 전극부(112)의 두께는 원자 확산 접합이 가능할 정도로 충분히 얇다. 구체적으로는 전극부(112)는 수nm~수백nm의 두께의 금속 박막을 구비한다. 이와 같은 전극부(112)는 예를 들면 스퍼터링 등으로 형성된다. 본딩면에는 추가로 1 이상(도시예에서는 3개)의 위치 결정 마크(114)가 설치되어 있다. 여기서 지금까지의 설명으로 명확한 바와 같이, 이 칩 부품(110)은 범프를 가지지 않는 범프리스 칩이다.
기판(100)에도 1 이상(도시예에서는 12개)의 전극부(102)가 형성되어 있다. 이 전극부(102)는 칩 부품(110)의 전극부(112)가 접합되는 피접합부로서 기능한다. 기판(100)의 전극부(102)도 칩 부품(110)의 전극부(112)와 마찬가지로 도전성 금속 예를 들면 금이나 구리 등을 구비하는 금속 박막이며, 스퍼터링 등으로 형성된다. 또 기판(100)에도 1 이상(도시예에서는 3개)의 위치 결정 마크(104)가 설치되어 있다. 또한 도 2, 도 3에서는 전극부(102)는 기판(100)의 상측 표면으로부터 돌출되어 있는데, 전극부(102)는 그 상측 표면이 외부에 노출됨과 아울러 기판(100)의 상측 표면으로 이어지도록(전극부(102)가 돌출하지 않도록), 기판(100) 내에 메워넣어져 있어도 된다.
칩 부품(110)을 기판(100) 상에 본딩할 때는 칩 부품(110)의 위치 결정 마크(114)와 기판(100)의 위치 결정 마크(104)가 정확하게 합치하도록 칩 부품(110)을 기판(100)에 대하여 상대적으로 위치 결정한 다음, 당해 칩 부품(110)을 기판(100)에 중첩시킨다. 그리고 칩 부품(110)의 전극부(112)를 기판(100)의 전극부(102)에 적절한 하중으로 누르면, 각 전극부(112, 102)를 구성하는 금속 원자의 확산 현상에 의해 양 전극부(112, 102)가 접합된다.
이어서 제조 장치(10)에 대해서 도 1을 참조하여 설명한다. 제조 장치(10)는 스테이지(12), 액조(14), 본딩 헤드(16), 제어부(18) 등을 구비하고 있다. 스테이지(12)에는 기판(100)이 재치된다. 스테이지(12)는 재치된 기판(100)이 움직이지 않도록 당해 기판(100)을 유지하는 기판 유지 기구(도시하지 않음)가 설치되어 있다. 기판 유지 기구로서는 예를 들면 기판(100)을 저면측으로부터 흡착 유지하는 흡착 기구나, 기판(100)을 클로 부재로 스테이지(12) 상에 눌러 고정하는 클램프 기구 등을 사용할 수 있다.
또 스테이지(12)에는 당해 스테이지(12)에 재치 유지된 기판(100)의 평행도를 조정하는 기판 평행도 조정 기구(12a)가 내장되어 있다. 기판 평행도 조정 기구(12a)는 스테이지(12) 상면의 경사를 조정하여, 당해 스테이지(12)에 재치된 기판(100)을 수평으로 조정하는 기구이다. 이 기판 평행도 조정 기구(12a)는 예를 들면 볼록 형상 반구면 부재와 오목 형상 반구면 부재를 조합한 구면 베어링 기구여도 되고, 스테이지(12) 내의 소정의 3점을 독립적으로 승강시키는 리프트 기구 등이어도 된다.
또한 후술하는 바와 같이, 스테이지(12)가 수용되는 액조(14)에는 액체(50)가 주입되어, 스테이지(12)의 주위는 액체(50)로 채워진다. 따라서, 기판 유지 기구 및 기판 평행도 조정 기구(12a)는 모두 액체(50)에 접촉해도 문제없이 동작할 수 있는 구성, 또는 기구에 액체(50)가 접촉되지 않는 방지 구성인 것이 요망된다.
이와 같은 스테이지(12)는 액조(14)에 수용되어 고정되어 있다. 액조(14)는 액체(50)가 저류 가능한 용기이다. 액조(14)는 스테이지(12) 및 당해 스테이지(12)에 재치된 기판(100)을 액 중에 침지시킬 수 있을 정도의 크기를 가지고 있으면, 그 형상, 사이즈는 특별히 한정되지 않는다. 액조(14)에는 당해 액조(14)에 액체(50)를 주입하기 위한 주입 배관(32)과, 액조(14)에 저류된 액체(50)를 외부로 배출하는 배출 배관(34)이 접속되어 있다. 주입 배관(32)은 액조(14)와 액체 공급원(20)을 접속하고 있고, 당해 주입 배관(32)의 도중에는 액체(50)를 송출하기 위한 주입 펌프(36)와 주입 밸브(38)가 설치되어 있다. 주입 펌프(36) 및 주입 밸브(38)는 모두 제어부(18)에 의해 구동 제어되어 있으며, 주입 밸브(38)를 개방한 상태에서 주입 펌프(36)를 구동함으로써, 액조(14)에 액체(50)가 주입된다. 주입 배관(32)은 액조(14)에 접속되어 있으면, 그 접속 개소는 특별히 한정되지 않지만, 기포 발생을 방지하는 것을 생각하면, 주입 배관(32)은 액조(14)의 저면 근방에 접속되는 것이 바람직하다.
배출 배관(34)은 액조(14)와 드레인을 접속하고 있으며, 당해 배출 배관(34)의 도중에는 배출 밸브(40)가 설치되어 있다. 배출 밸브(40)는 제어부(18)에 의해 구동이 제어되고 있으며, 배출 밸브(40)를 개방함으로써, 액체(50)가 배출된다. 배출 배관(34)은 액조(14)의 저면에 접속되는 것이 바람직하다. 또한 배출 배관(34)은 드레인으로 진행되는 배액 루트 뿐만아니라 주입 배관(32)으로 되돌아가는 환류 루트를 가지고 있어도 되고, 액체(50)의 유출처를 배액 루트 또는 환류 루트로 전환할 수 있도록 해도 된다. 환류 루트를 설치하는 경우에는 순환하여 흐르는 액체(50)로부터 이물을 제거하는 필터를 설치하는 것이 바람직하다. 환류 루트를 설치함으로써, 액조(14)에 공급된 액체(50)를 순환시킬 수 있고, 액체(50)에 적절한 흐름을 발생시킬 수 있다. 이것에 의해 이물이 액조(14) 내에서 체류하는 것을 방지할 수 있고, 칩 부품(110)의 직접 접합을 보다 적합하게 행할 수 있다.
액조(14)에 공급되는 액체(50)는 직접 접합 특히 원자 확산 접합을 저해하지 않는 것이면 특별히 한정되지 않는다. 여기서, 후술하는 바와 같이, 직접 접합의 경우는 매우 약간의 이물(입자)도 문제가 되기 때문에, 액체(50)는 높은 레벨로 이물이 제거된 것이어야 한다. 따라서, 액체(50)로서는 예를 들면 전기 저항률이 15MΩ·cm 이상의 초순수를 사용할 수 있다. 초순수를 사용하는 경우, 액체 공급원(20)으로서 초순수 제조 장치를 사용할 수 있다. 또 초순수 대신에 화학적으로 불활성한 액체, 예를 들면 불소계 불활성 액체, 실리콘 오일 등을 사용해도 된다. 즉, 액체는 초순수, 불소계 불활성 액체, 실리콘 오일로 이루어지는 군, 또는 이들의 혼합액으로 이루어지는 군으로부터 선택되면 된다. 또 이들 액체(50)에는 전극부(102, 112)의 표면의 산화를 방지하는 이온 조정제가 첨가되어도 된다. 이온 조정제로서는 예를 들면 황산 이온 등을 사용할 수 있다.
또 원자 확산 접합이 아니라, 표면 활성화 접합을 행하는 경우, 액체(50)는 기판(100)의 전극부(102) 또는 칩 부품(110)의 전극부(112)의 접합면에 활성층을 생성하는 에칭액이어도 된다. 이와 같은 에칭액에도 산화를 방지하는 이온 조정제가 첨가되어도 된다.
액조(14)의 상측에는 본딩 헤드(16)가 설치되어 있다. 본딩 헤드(16)는 칩 부품(110)을 유지함과 아울러, 당해 칩 부품(110)을 기판(100) 상에 눌러 본딩한다. 이 본딩 헤드(16)의 선단부(17)에는 칩 부품(110)을 유지하는 칩 유지 기구(도시하지 않음)가 설치되어 있다. 칩 유지 기구는 칩 부품(110)을 이면으로부터 흡착 유지하는 흡착 기구여도 되고, 칩 부품(110)을 한 쌍의 아암으로 협지하는 협지 기구여도 된다. 여기서, 본딩 헤드(16)의 선단부(17)도 액체(50)에 잠기기 때문에, 이들 칩 유지 기구도 액체(50)에 접촉해도 문제없이 동작할 수 있는 구성, 또는 기구에 액체(50)가 접촉되지 않는 방수 구성인 것이 요망된다.
본딩 헤드(16)는 승강 동작과, 수평 이동과, 연직축(R) 회전의 자전이 가능하게 되어 있다. 또 본딩 헤드(16)에는 칩 평행도 조정 기구(16a)가 설치되어 있어, 그 선단면의 수평면에 대한 경사를 조정할 수 있도록 되어 있다. 칩 평행도 조정 기구(16a)는 본딩 헤드(16)의 선단면의 경사를 조정하여, 당해 선단면에 유지된 칩 부품(110)을 수평으로 조정하는 기구이다. 이 칩 평행도 조정 기구(16a)로서는 볼록 형상 반구면 부재와 오목 형상 반구면 부재를 조합한 구면 베어링 기구 등을 사용할 수 있다.
액조(14) 및 본딩 헤드(16)의 근방에는 칩 부품(110) 및 기판(100)의 위치를 검출하는 위치 검출 기구(24)가 설치되어 있다. 위치 검출 기구(24)는 칩 부품(110) 및 기판(100)의 위치 및 자세를 검출할 수 있는 것이면, 특별히 한정되지 않는다. 위치 검출 기구(24)는 예를 들면 비접촉으로 물체까지의 거리를 검출하는 비접촉 측거 센서나, 물체를 촬상하여 화상 데이터를 취득하는 카메라 등을 단독으로 사용하거나 또는 조합하여 구성된다.
도 1의 도시예에서는 위치 검출 기구(24)는 본딩 헤드(16)에 유지된 칩 부품(110)을 촬상하는 칩용 카메라(42)와, 스테이지(12)에 유지된 기판(100)을 촬상하는 기판용 카메라(44)를 구비하고 있다. 각 카메라(42, 44)로 촬상함으로써 얻어지는 화상 데이터는 제어부(18)에 보내진다. 제어부(18)는 보내진 화상 데이터에 기초하여 칩 부품(110) 및 기판(100)의 위치 및 자세를 산출한다. 위치 및 자세의 산출에는 각종 공지의 화상 처리 기술을 사용할 수 있다. 예를 들면, 패턴 매칭 기술을 사용하여, 칩 부품(110) 및 기판(100)의 화상 데이터로부터 위치 결정 마크(104, 114)를 검출하고, 당해 위치 결정 마크(104, 114)의 뒤틀림이나 회전량, 사이즈 등에 기초하여 칩 부품(110) 및 기판(100)의 위치 및 자세를 검출하도록 해도 된다. 또 다른 방법으로서, 스테레오 계측법, 삼각측량법 등을 사용하여, 칩 부품(110) 및 기판(100)의 위치 및 자세를 검출하도록 해도 된다. 또한 칩용 카메라(42) 및 기판용 카메라(44)는 모두 단일이어도 되고, 복수여도 된다.
여기서, 반복하여 서술하는 바와 같이, 스테이지(12)를 수용하는 액조(14)에는 액체(50)가 주입된다. 액체(50)가 주입된 상태에서는 카메라(42, 44)나 측거 센서로 위치 및 자세를 검출하는 것이 어려워진다. 그래서 위치 검출 기구(24)는 액조(14)에 액체(50)가 주입되기 전의 상태에서, 기판(100)의 위치 및 자세를 검출한다.
액조(14)의 상방에는 추가로 본딩 헤드(16)의 선단부로부터 액체(50)를 제거하는 제액 기구(26)도 설치되어 있다. 즉, 후술하는 바와 같이, 본딩 헤드(16)의 선단부(17)는 본딩의 과정에서 액조(14)에 저류된 액체(50) 내에 진입한다. 액체(50)에 진입한 후, 상방으로 끌어올려진 본딩 헤드(16)의 선단부(17)에는 액적이 부착된다. 제액 기구(26)는 이 선단부(17)에 부착된 액적을 제거한다. 제액 기구(26)는 선단부(17)에 부착된 액체(50)를 제거할 수 있는 것이면, 그 구성은 한정되지 않는다. 도 1의 도시예에서는 제액 기구(26)는 선단부(17)에 기체를 분사하여 액체(50)를 불어날리는 블로어 기구이다. 제조 장치(10)는 추가로 액조(14) 내의 액체(50)에 초음파 진동을 부여함으로써, 기판(100)이나 칩 부품(110)의 전극부(102, 112)로부터 이물을 제거하는 초음파 세정 기구(22)도 가지고 있다.
제어부(18)는 제조 장치(10) 전체의 구동을 제어하는 것으로, 각종 연산을 행하는 CPU와, 각종 파라미터나 프로그램을 기억하는 기억부를 구비하고 있다. 또한 도 1에서는 제어부(18)를 단일의 유닛으로서 도시하고 있지만, 제어부(18)는 복수의 제어 유닛(복수의 CPU, 복수의 기억부)을 조합하여 구성되어도 된다. 이 경우, 복수의 제어 유닛은 유선 또는 무선으로 접속된다. 또 복수의 제어 유닛의 일부는 액조(14) 등으로부터 멀리 떨어진 원격지에 배치되어도 된다.
이상의 설명으로부터 명확한 바와 같이, 본원에서 개시하는 제조 장치(10)는 액체(50) 내에서 칩 부품(110)을 기판(100)에 직접 접합하고 있다. 이와 같이 액 중에서 직접 접합하는 이유에 대해서 종래기술과 비교하여 설명한다.
범프를 통하여 접합하는 종래기술의 경우, 칩 부품(110) 및 기판(100)의 높이의 다소의 불균일은 범프에 의해 흡수되고 있었다. 그 때문에 칩 부품(110) 및 기판(100)의 사이에 미소한 이물이 존재하고 있어도 문제가 되지 않는 경우가 많았다. 그러나 직접 접합의 경우, 칩 부품(110)에는 범프는 형성되어 있지 않고, 칩 부품(110)의 전극부(112)와 기판(100)의 전극부(102)가 직접 접합된다. 이 경우, 칩 부품(110)의 전극부(112) 및 기판(100)의 전극부(102)에 부착되는 이물이 매우 미소한 것이어도 접합 정밀도를 크게 악화시킨다.
특허문헌 1 등에서는 이와 같은 문제를 피하기 위해서, 칩 부품(110) 및 기판(100)의 전극부(112, 102)의 표면을 세정한 다음, 이들 칩 부품(110) 및 기판(100)을 진공 분위기중 또는 불활성 가스 분위기중에 유지하고, 직접 접합하고 있었다. 구체적으로는 진공 분위기 또는 불활성 가스 분위기로 유지할 수 있는 챔버(클린 룸)를 설치하고, 당해 챔버 내에 본딩 헤드(16)나 스테이지(12)를 배치하고 있었다. 그러나 이와 같이 본딩 헤드(16) 및 스테이지(12)를 챔버 내에 수용한 경우, 장치 전체가 대형이며 복잡하게 된다. 또 본딩에 앞서 챔버 내를 진공 또는 불활성 가스로 충전할 필요가 있어, 실장 공정이 번잡하게 되고 있었다. 또한 본딩에 앞서 칩 부품(110) 및 접합 대상물의 전극부의 표면을 충분히 세정해 둘 필요가 있어, 매우 수고스러웠다.
한편, 본원에서 개시하는 제조 장치(10)에서는 액체(50) 내에 기판(100)을 배치하고, 당해 액체(50) 내에서 칩 부품(110)을 기판(100)에 본딩한다. 이 경우, 본딩 헤드(16) 등의 주위를 진공 분위기 또는 불활성 가스 분위기로 유지할 필요가 없기 때문에, 이들을 수용하는 챔버가 불필요하게 된다. 그 결과, 제조 장치(10)를 소형화, 간이화할 수 있다.
또 고순도의 액체(50) 내에서 본딩하는 경우, 기판(100) 및 칩 부품(110)이 당해 고순도의 액체(50)로 세정되어, 기판(100) 및 칩 부품(110)의 전극부(102, 112)에 부착된 이물이 효율적으로 제거된다. 결과적으로 본딩에 앞서 기판(100) 및 칩 부품(110)을 세정할 필요가 없어, 공정을 간이화할 수 있다. 또 액체(50) 중에서 본딩함으로써, 산소 등의 본딩 저해 요인을 배제한 상태를 용이하게 실현할 수 있다. 바꾸어 말하면, 탈산소 환경을 만들기 위해서, 고가의 불활성 가스를 다량으로 사용하거나, 진공 환경을 형성하거나 할 필요가 없기 때문에, 본딩에 적합한 환경을 간이하고 또한 저비용으로 실현할 수 있다. 또한 액체(50)의 성분을 조정함으로써, 전극부(102, 112)의 산화를 억제할 수 있고, 전극부(102, 112)를 보다 적합하게 직접 접합할 수 있다.
이어서 이 제조 장치(10)에 의한 반도체 장치의 제조의 흐름에 대해서 도 4를 참조하여 설명한다. 도 4는 반도체 장치의 제조의 흐름을 나타내는 플로우차트이다. 반도체 장치를 제조하기 위해서 기판(100)에 칩 부품(110)을 본딩하는 경우는 우선 액조(14) 내의 스테이지(12)에 기판(100)을 재치하여 세트한다(S10). 이 때, 액조(14)는 액체(50)가 주입되어 있지 않은 빈 상태이다. 기판(100)의 세트는 사람의 손에 의한 수동이어도 되고, 각종 로딩 기구에 의해 자동적으로 행해져도 된다.
기판(100)이 재치되면, 계속해서 제어부(18)는 위치 검출 기구(24)를 구동하여, 당해 기판(100)의 위치 및 자세를 검출한다(S12). 구체적으로는 기판용 카메라(44)로 기판(100)을 촬상한다. 제어부(18)는 얻어진 화상 데이터를 화상 해석하여, 기판(100)의 위치 및 자세를 산출한다. 또한 기판(100)에 복수의 위치 결정 마크(104) 및 복수의 전극부(102)가 설치되어 있다. 제어부(18)는 이 복수의 위치 결정 마크(104) 및 복수의 전극부(102)의 위치 및 자세를 산출하고, 일시 기억한다. 또한 이 때, 기판(100)이 비수평이라고 판단한 경우에는 기판 평행도 조정 기구(12a)를 구동하여, 기판(100)을 수평하게 조정한다.
기판(100)의 위치 등이 검출되면, 제어부(18)는 액조(14)에 액체(50)를 주입한다(S14). 즉, 제어부(18)는 주입 밸브(38)를 개방함과 아울러, 배출 밸브(40)를 폐쇄한다. 또 제어부(18)는 주입 펌프(36)를 구동하여, 액체 공급원(20)으로부터 액조(14)에 액체(50)를 송출한다. 그리고 제어부(18)는 액체(50)가 규정의 수위에 이르면, 액체(50)의 주입을 정지한다. 또한 액체(50)가 규정의 수위에 이르렀을 때, 주입을 정지하지 않고 주입을 계속함과 아울러, 배출 밸브(40)를 개방하여, 일정 기간 액체(50)의 주입과 배출을 병행하여 행하도록 해도 된다. 이것에 의해 액조(14) 내에 일정한 흐름이 발생하여, 기판(100)에 부착된 이물의 제거가 촉진된다. 또 이 때, 초음파 세정 기구(22)를 구동하여, 기판(100)에 초음파 진동을 부여하도록 해도 된다.
계속해서 본딩 헤드(16)를 구동하여, 도시하지 않는 칩 공급원으로부터 칩 부품(110)을 픽업한다(S16). 칩 부품(110)이 픽업되면, 제어부(18)는 위치 검출 기구(24)를 구동하여, 본딩 헤드(16)로 유지된 칩 부품(110)의 위치 및 자세를 검출한다(S18). 구체적으로는 칩용 카메라(42)로 촬상하여 얻어진 화상 데이터를 화상 해석하여, 칩 부품(110)의 위치 및 자세를 산출한다. 칩 부품(110)의 위치 및 자세가 산출되면, 제어부(18)는 기판(100)에 대한 칩 부품(110)의 위치 및 자세가 적절하게 되도록 본딩 헤드(16)의 위치 결정을 행한다(S20). 구체적으로는 제어부(18)는 칩 부품(110)이 비수평인 경우에는 칩 평행도 조정 기구(16a)를 구동하여 칩 부품(110)을 수평하게 한다. 또 칩 부품(110)의 위치 결정 마크(114)가 기판(100)의 대응하는 위치 결정 마크(104)의 바로 위에 위치하도록 본딩 헤드(16)의 수평 위치 및 연직축(R) 회전의 회전량을 조정한다.
기판(100)에 대한 칩 부품(110)의 위치 결정이 되면, 칩 부품(110)을 기판(100)에 본딩한다(S22). 구체적으로는 제어부(18)는 본딩 헤드(16)를 강하시켜, 칩 부품(110)의 전극부(112)를 기판(100)의 전극부(102)에 적절한 하중으로 누른다. 이것에 의해 칩 부품(110)과 기판(100) 각각의 전극부(112, 102)를 구성하는 원자가 확산되고, 양 전극부(112, 102)가 접합된다.
또한 전극부(112, 102)의 접합에 앞서, 칩 부품(110)이 액체(50) 내에 진입한 시점에서 본딩 헤드(16)의 강하를 일시적으로 정지시키고, 칩 부품(110)을 액체(50) 내에서 일시적으로 정지시켜도 된다. 소정 시간 칩 부품(110)을 액체(50) 내에서 정지시킴으로써, 칩 부품(110)에 부착된 이물도 효과적으로 제거된다. 또 칩 부품(110)을 액체(50) 중에서 정지시킬 때는 액체(50)의 주입과 배출을 병행하여 행하거나, 초음파 세정 기구에 의해 액체(50)에 초음파 진동을 부여하거나 해도 된다. 결국 칩 부품(110)의 이물도 제거해둠으로써, 기판(100) 및 칩 부품(110)을 보다 적절하게 직접 접합할 수 있다.
칩 부품(110)과 기판(100) 각각의 전극부(112, 102)가 접합되면, 제어부(18)는 본딩 헤드(16)에 의한 칩 부품(110)의 유지를 해제한 다음, 당해 본딩 헤드(16)를 상승시킨다(S24). 또 본딩 헤드(16)가 소정의 높이까지 상승하면, 제액 기구(26)를 구동하여, 본딩 헤드(16)의 선단부(17)에 부착된 액체(50)를 제거한다. 구체적으로는 블로어를 동작시켜, 선단부(17)에 부착된 액적을 불어날린다.
하나의 칩 부품(110)의 접합이 완료되면, 제어부(18)는 모든 칩 부품(110)의 접합이 완료되었는지 여부를 확인한다(S26). 기판(100)에 접합해야할 칩 부품(110)이 남아있는 경우에는 스텝 S16으로 되돌아가 마찬가지의 처리를 반복한다. 모든 칩 부품(110)의 접합이 완료되면, 본딩 처리는 종료가 된다. 본딩 처리가 종료가 되면, 액조(14)로부터 액체(50)를 배출하고, 스테이지(12)로부터 기판(100)을 취출한다.
이상의 설명으로부터 명확한 바와 같이, 본원에서 개시하는 반도체 장치의 제조 장치(10) 및 제조 방법에 의하면, 칩 부품(110)과 기판(100)은 직접 접합할 때 고순도의 액체(50) 내에 배치된다. 그 때문에 칩 부품(110) 및 기판(100) 각각의 전극부(112, 102)에 부착된 이물을 효율적으로 제거하는 것이 가능하며, 직접 접합을 적합하게 행할 수 있다. 또 칩 부품(110)과 기판(100)을 고순도의 액체(50) 내에 배치함으로써, 직접 접합을 저해하는 산소 등이 없는 환경을 용이하게 형성할 수 있어, 챔버 등을 설치하는 종래기술에 비해 제조 장치(10)의 소형화, 간이화가 가능해진다.
또한 여기서 설명한 구성은 일례이며, 직접 접합할 때, 칩 부품(110) 및 기판(100)을 고순도의 액체(50) 내에 배치할 수 있는 것이면, 그 밖의 구성은 적절히 변경되어도 된다. 예를 들면, 상기 서술한 예에서는 본딩 헤드(16)를 이동시켜, 칩 부품(110)의 기판(100)에 대한 위치 결정을 행하고 있다. 그러나 본딩 헤드(16) 대신에 또는 추가로 액조(14) 또는 스테이지(12)를 이동시켜, 칩 부품(110)의 기판(100)에 대한 위치 결정을 행해도 된다.
또 상기 서술한 예에서는 칩 부품(110) 및 기판(100) 각각의 전극부(112, 102)를 원자 확산 접합에 의해 접합하는 경우를 설명했지만, 다른 직접 접합법 예를 들면 표면 활성화 접합에 의해 접합해도 된다. 이 경우, 칩 부품(110) 및 기판(100) 각각의 전극부(112, 102)는 접합에 앞서 활성화하도록 표면 처리되어 있어도 된다. 이 경우, 액체(50)는 이 활성화 상태를 유지할 수 있도록 하는 화학적으로 불활성한 액체(50)를 선택하면 된다. 또 다른 형태로서, 액체(50)를 칩 부품(110) 및 기판(100) 각각의 전극부(112, 102)의 접합면을 에칭하여 당해 접합면에 활성층을 생성하는 에칭액으로 해도 된다. 이 경우, 칩 부품 및 기판(100)은 사전에 활성화되어 있을 필요는 없고, 제조의 과정에서 액체(50)에 잠기면 된다. 또 상기 서술한 예에서는 본딩 헤드(16)는 칩 부품(110)을 면으로 압압하여 가압하는 구성으로 하고 있지만, 롤러 부재 등으로 칩 부품(110)을 끝단으로부터 순서대로 압압해가도록 하는 구성으로 해도 된다. 또 칩 부품(110)은 반드시 가압될 필요는 없고, 직접 접합할 수 있는 것이면, 칩 부품(110)과 기판(100)이 가압되지 않고 중첩되기만 해도 된다.
또 상기 서술한 예에서는 칩 부품(110)을 기판(100)에 접합하는 예를 설명했지만, 칩 부품(110)이 접합되는 접합 대상물은 기판(100) 이외여도 된다. 예를 들면, 기판(100)의 접합 완료의 칩 부품(110)을 접합 대상물로 해도 된다. 바꾸어 말하면, 본원에서 개시하는 기술은 칩 부품(110) 상에 칩 부품(110)을 접합하는 경우에 적용되어도 된다. 또 상기 서술한 예에서는 제액 기구(26)나 초음파 세정 기구(22)를 설치했지만, 이들은 적절히 생략되어도 된다.
10…제조 장치
12…스테이지
12a…기판 평행도 조정 기구
14…액조
16…본딩 헤드
16a…칩 평행도 조정 기구
17…선단부
18…제어부
20…액체 공급원
22…초음파 세정 기구
24…위치 검출 기구
26…제액 기구
32…주입 배관
34…배출 배관
36…주입 펌프
38…주입 밸브
40…배출 밸브
42…칩용 카메라
44…기판용 카메라
50…액체
100…기판
102, 112…전극부
104, 114…위치 결정 마크
110…칩 부품

Claims (11)

  1. 칩 부품의 전극부를 접합 대상물에 설치된 피접합부에 직접 접합하는 반도체 장치의 제조 방법으로서,
    상기 접합 대상물을 액조 내에 재치하는 재치 공정과,
    상기 액조 내에 액체를 주입하는 액체 주입 공정과,
    상기 액조에 저류된 액 중에 있어서, 본딩 헤드로 유지한 상기 칩 부품을 상기 접합 대상물에 중첩시킴으로써, 상기 전극부를 상기 피접합부에 접합하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 추가로
    상기 재치 공정 뒤 상기 액체 주입 공정 앞에, 상기 접합 대상물의 위치를 검출하는 위치 검출 공정과,
    상기 위치 검출 공정에서의 위치 검출 결과에 기초하여 상기 접합 대상물과 상기 본딩 헤드와의 상호의 위치 결정을 행하는 위치 결정 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 액체는 상기 전극부의 접합면 또는 상기 피접합부의 접합면을 에칭하여, 상기 전극부의 접합면 또는 상기 피접합부의 접합면에 활성층을 생성하는 에칭액으로서,
    상기 접합하는 공정은 상기 활성층이 생성된 상기 접합면의 어느 하나를 타방의 상기 접합면에 접합하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 전극부 또는 상기 피접합부는 접합면이 되는 금속의 박막을 가지고,
    상기 에칭액은 상기 금속의 박막을 에칭하여 상기 접합면에 활성층을 생성하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 전극부 또는 상기 피접합부는 접합면이 되는 금속의 박막을 가지고,
    상기 접합하는 공정은 상기 전극부와 상기 피접합부를 상기 박막을 통하여 접합하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항, 제 2 항, 제 5 항 중 어느 한 항에 있어서,
    상기 액체는 초순수, 불소계 불활성 액체, 실리콘 오일로 이루어지는 군, 또는 이들의 혼합액으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전극부는 구리의 박막으로 이루어지고,
    상기 액체에는 상기 전극부의 산화를 방지하기 위한 이온 조정제가 첨가되어 있는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 칩 부품의 각 전극부를 접합 대상물에 설치된 피접합부에 직접 접합하는 반도체 장치의 제조 장치로서,
    액체가 저류됨과 아울러, 그 내부에 상기 접합 대상물이 재치되는 액조와,
    상기 액조에 저류된 액 중에 있어서, 상기 칩 부품과 상기 접합 대상물을 상호 중첩시킴으로써, 상기 칩 부품의 상기 전극부를 상기 접합 대상물의 상기 피접합부에 직접 접합하는 본딩 헤드
    를 구비하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  9. 제 8 항에 있어서, 추가로
    상기 액조에 액체를 주입 및 배출하는 주입 배출 기구와,
    상기 액조에 액체가 주입되어 있지 않은 상태에서, 상기 액조에 재치된 상기 접합 대상물의 위치를 검출하는 위치 검출 기구와,
    상기 위치 검출 기구에 의한 위치 검출 결과에 기초하여 상기 액조에 유지된 상기 접합 대상물과 상기 본딩 헤드를 상호 위치 결정하는 위치 결정 기구
    를 구비하고,
    상기 주입 배출 기구는 상기 위치 검출 기구에 의해 위치 검출된 후에 상기 액조에 액체를 주입하는
    것을 특징으로 하는 반도체 장치의 제조 장치.
  10. 제 8 항 또는 제 9 항에 있어서, 추가로
    상기 본딩 헤드를 상기 액조의 액 중으로부터 끌어올렸을 때, 상기 본딩 헤드에 부착된 액체를 제거하는 헤드 제액 기구를 구비하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  11. 제 8 항 또는 제 9 항에 있어서, 추가로
    상기 액조 내의 액체에 초음파 진동을 전파하는 초음파 세정 기구를 구비하는 것을 특징으로 하는 반도체 장치의 제조 장치.
KR1020197023717A 2017-01-31 2018-01-30 반도체 장치의 제조 방법 및 제조 장치 KR102238400B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-015745 2017-01-31
JP2017015745 2017-01-31
PCT/JP2018/002968 WO2018143196A1 (ja) 2017-01-31 2018-01-30 半導体装置の製造方法および製造装置

Publications (2)

Publication Number Publication Date
KR20190100409A true KR20190100409A (ko) 2019-08-28
KR102238400B1 KR102238400B1 (ko) 2021-04-09

Family

ID=63040514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197023717A KR102238400B1 (ko) 2017-01-31 2018-01-30 반도체 장치의 제조 방법 및 제조 장치

Country Status (6)

Country Link
US (1) US10937758B2 (ko)
JP (1) JP6683976B2 (ko)
KR (1) KR102238400B1 (ko)
CN (1) CN110235231B (ko)
TW (1) TWI660440B (ko)
WO (1) WO2018143196A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824470B (zh) * 2022-04-01 2023-12-01 梭特科技股份有限公司 液體中固晶方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
JP2005209939A (ja) * 2004-01-23 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
JP2005260173A (ja) 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd 部品のボンディング方法およびボンディング装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
JPH08125121A (ja) 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0974116A (ja) * 1995-09-07 1997-03-18 Toshiba Corp 半導体装置及び該半導体装置の製造方法
JP3028791B2 (ja) * 1997-08-06 2000-04-04 日本電気株式会社 チップ部品の実装方法
JP2003100805A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP5853214B2 (ja) * 2011-03-28 2016-02-09 パナソニックＩｐマネジメント株式会社 半導体素子の実装方法
CN105826215B (zh) 2015-01-09 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
JP2005209939A (ja) * 2004-01-23 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
JP2005260173A (ja) 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd 部品のボンディング方法およびボンディング装置

Also Published As

Publication number Publication date
US10937758B2 (en) 2021-03-02
CN110235231B (zh) 2023-07-25
JP6683976B2 (ja) 2020-04-22
KR102238400B1 (ko) 2021-04-09
US20200006282A1 (en) 2020-01-02
JPWO2018143196A1 (ja) 2019-11-21
WO2018143196A1 (ja) 2018-08-09
TW201830540A (zh) 2018-08-16
CN110235231A (zh) 2019-09-13
TWI660440B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
KR102390749B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP4108941B2 (ja) 基板の把持装置、処理装置、及び把持方法
US20130153116A1 (en) Joint system, substrate processing system, and joint method
US20130000684A1 (en) Cleaning method and cleaning apparatus
JP2005026608A (ja) 接合方法および接合装置
US10071544B2 (en) Separation apparatus, separation system, and separation method
US7758717B2 (en) Wafer treating apparatus
JP2007019208A (ja) 部品実装装置および部品実装方法
JP2010010242A (ja) 基板処理方法および基板処理装置
TW201344824A (zh) 電糊塗布裝置及電糊塗布方法以及晶粒接合器
US9330898B2 (en) Separation system, separation method, program and computer storage medium
JPH10209208A (ja) 半導体製造方法および装置
KR20190100409A (ko) 반도체 장치의 제조 방법 및 제조 장치
US10008419B2 (en) Separation method, computer storage medium, and separation system
KR102111592B1 (ko) 분사식 웨이퍼의 웨팅 장치
JP2006231185A (ja) 洗浄方法および洗浄システム
US20190348304A1 (en) Cleaning apparatus and method for chip-stacked structure
JP2004273965A (ja) 基板処理装置
JP2003179089A (ja) 導電性ボール搭載装置
KR102221704B1 (ko) 진공 피커 및 이를 포함하는 다이 본딩 장치
KR102583262B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR20220136899A (ko) 기판 액 처리 장치 및 기판 액 처리 방법
JP2004103603A (ja) 半導体装置の製造方法及び製造装置
KR20210003422A (ko) 스테이지 유닛 및 이를 포함하는 다이 본딩 장치
TW202335751A (zh) 基板處理裝置及基板處理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant