TW201830540A - 半導體裝置的製造方法及製造裝置 - Google Patents

半導體裝置的製造方法及製造裝置 Download PDF

Info

Publication number
TW201830540A
TW201830540A TW107103278A TW107103278A TW201830540A TW 201830540 A TW201830540 A TW 201830540A TW 107103278 A TW107103278 A TW 107103278A TW 107103278 A TW107103278 A TW 107103278A TW 201830540 A TW201830540 A TW 201830540A
Authority
TW
Taiwan
Prior art keywords
liquid
bonding
manufacturing
semiconductor device
substrate
Prior art date
Application number
TW107103278A
Other languages
English (en)
Other versions
TWI660440B (zh
Inventor
中村智宣
島津武仁
魚本幸
Original Assignee
日商新川股份有限公司
國立大學法人東北大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新川股份有限公司, 國立大學法人東北大學 filed Critical 日商新川股份有限公司
Publication of TW201830540A publication Critical patent/TW201830540A/zh
Application granted granted Critical
Publication of TWI660440B publication Critical patent/TWI660440B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本發明提供一種能夠利用更簡單的順序及構成來將晶片組件直接接合於接合對象物的接合方法。將晶片組件的電極部直接接合於接合對象物即基板上所設置的被接合部的接合方法包括：將所述基板載置於液槽內的平台的步驟（S10）；將液體注入至所述液槽內的步驟（S14）；以及在所述液槽所積存的液體中，使接合頭所保持的所述晶片組件重合於所述接合對象物而進行加壓，藉此，將所述晶片組件的電極部接合於所述接合對象物的被接合部（電極部）的步驟（S22）。

Description

半導體裝置的製造方法及製造裝置
本申請案揭示一種將晶片（chip）組件的各電極部直接接合於設在接合對象物的被接合部的半導體裝置的製造方法及製造裝置。
近年來，電子機器需要小型化及計量化，從而需要進一步提高半導體裝置的安裝密度。作為將構成半導體裝置的晶片組件安裝於基板等接合對象物的工法，已知有倒裝晶片接合（flip chip bonding）。在倒裝晶片接合中，於晶片組件形成被稱為凸塊（bump）的突起，並經由該凸塊來電性連接晶片組件的電極部與接合對象物的被接合部（例如電極部）。
目前，由於基板的進一步的高密度化，亦需要此種凸塊微細化。然而，凸塊的微細化存在限度，因此，亦已提出有在一部分消除凸塊的無凸塊工法。例如，專利文獻1中揭示有如下接合方法，其使定位於規定的相對位置的晶片組件與接合對象物相互重合而進行加壓，藉此，根據金屬間結合（intermetallic bond）的法則，直接接合晶片組件及接合對象物各自的電極部。根據所述接合方法，無需於晶片組件形成凸塊，能夠高密度地配置電極部。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2005-260173號公報
[發明所欲解決之課題]
然而，在專利文獻1的技術中，為了防止電極部的氧化，將接合頭（bonding head）或載置基板的平台（stage）收容於腔室（chamber）內，且使該腔室內成為真空環境或利用惰性氣體來填充該腔室。在以所述方式將接合頭及平台收容於腔室內的情況下，裝置整體大型且複雜。而且，需要在接合之前，先使腔室內成為真空或利用惰性氣體來填充該腔室，安裝步驟變繁瑣。進而，在進行直接接合的情況下，由於不存在將晶片組件與接合對象物（基板等）之間的平行度的不均予以吸收的凸塊，故而即使粒子極微小，亦會導致接合精度下降。因此，在進行直接接合的情況下，需要在接合之前，預先充分地將晶片組件的電極部及接合對象物的被接合部（電極部）的表面洗淨，非常耗費工夫。
因此，在本申請案中，揭示一種能夠利用更簡單的順序及構成來將晶片組件直接接合於接合對象物的半導體裝置的製造方法及製造裝置。 [解決課題之手段]
本申請案所揭示的半導體裝置的製造方法是將晶片組件的電極部直接接合於設在接合對象物的被接合部的半導體裝置的製造方法，所述半導體裝置的製造方法包括：載置步驟，其將所述接合對象物載置於液槽內；液體注入步驟，其將液體注入至所述液槽內；以及在所述液槽所積存的液體中，使接合頭所保持的所述晶片組件重合於所述接合對象物，藉此，將所述電極部接合於所述被接合部的步驟。
根據所述方法，晶片組件與接合對象物配置於液體中，因此，異物會簡單且有效果地被除去。作為結果，能夠利用更簡單的順序來將晶片組件直接接合於接合對象物。
所述製造方法亦可進而包括：位置檢測步驟，其在所述載置步驟之後，所述液體注入步驟之前，檢測所述接合對象物的位置；以及定位步驟，其基於所述位置檢測步驟中的位置檢測結果，使所述接合對象物與所述接合頭相互定位。
若設為所述方法，則能夠不受液體的影響而對位置進行檢測，因此，能夠更正確地進行定位，從而能夠提高接合精度。
而且，所述液體為蝕刻液，該蝕刻液對所述電極部的接合面或所述被接合部的接合面進行蝕刻（etching），而於所述電極部的接合面或所述被接合部的接合面生成活性層，所述進行接合的步驟亦可將任一個生成有所述活性層的所述接合面接合於另一個所述接合面。在該情況下，所述電極部或所述被接合部亦可包括成為接合面的金屬薄膜，所述蝕刻液對所述金屬薄膜進行蝕刻，於所述接合面生成活性層。
若設為所述方法，則即使不預先對電極部及被接合部進行活性化處理，亦能夠藉由將所述電極部及被接合部配置於液體中來進行活性化，因此，能夠更簡單地實施表面活性化接合。
而且，所述電極部或所述被接合部亦可包括成為接合面的金屬薄膜，所述進行接合的步驟經由所述薄膜來接合所述電極部與所述被接合部。在該情況下，所述液體亦可選自包含超純水、氟系惰性液體（inert fluid）、矽油（silicone oil）的群組、或包含這些液體的混合液的群組。
若設為所述方法，則能夠更簡單地實施原子擴散接合。
而且，所述電極部亦可包含銅薄膜，在所述液體中添加有用以防止所述電極部氧化的離子調節劑。
藉由設為所述構成，能夠有效果地防止電極部及被接合部氧化，從而能夠更佳地直接接合電極部。
本申請案所揭示的半導體裝置的製造裝置是將晶片組件的各電極部直接接合於設在接合對象物的被接合部的半導體裝置的製造裝置，所述半導體裝置的製造裝置包括：液槽，其積存液體，並且在內部載置所述接合對象物；以及接合頭，其在所述液槽所積存的液體中，使所述晶片組件與所述接合對象物相互重合，藉此，將所述晶片組件的所述電極部直接接合於所述接合對象物的所述被接合部。
若設為所述構成，則晶片組件與接合對象物配置於液體中，因此，異物會簡單且有效果地被除去。作為結果，能夠利用更簡單的構成來將晶片組件直接接合於接合對象物。
所述製造裝置亦可進而包括：注入排出機構，其將液體注入至所述液槽及排出；位置檢測機構，其在所述液槽中未注入有液體的狀態下，對所述液槽所載置的所述接合對象物的位置進行檢測；以及定位機構，其基於所述位置檢測機構的位置檢測結果，使所述液槽所保持的所述接合對象物與所述接合頭相互定位，所述注入排出機構在藉由所述位置檢測機構進行位置檢測之後，將液體注入至所述液槽。
若設為所述構成，則能夠不受液體的影響而對位置進行檢測，因此，能夠更正確地進行定位，從而能夠提高接合精度。
而且，所述製造裝置亦可進而包括頭除液機構，該頭除液機構在從所述液槽的液體中提起所述接合頭時，將附著於所述接合頭的液體除去。
藉由設為所述構成，當利用接合頭來拾取（pick up）新的晶片組件時，能夠防止液體附著於該接合頭。
而且，所述製造裝置亦可進而包括在所述液槽內的液體中傳播超音波振動的超音波洗淨機構。
藉由設為所述構成，能夠利用超音波振動，更有效果地將配置於液體內的接合對象物及晶片組件洗淨。 [發明之效果]
根據本申請案所揭示的半導體裝置的製造方法及製造裝置，將晶片組件與接合對象物配置於液體中，因此，異物會簡單且有效果地被除去。結果為能夠利用更簡單的順序及構成來將晶片組件直接接合於接合對象物。
以下，參照圖式來對半導體裝置的製造裝置10進行說明。圖1是表示半導體裝置的製造裝置10的構成的圖。該製造裝置10是特別適合於將晶片組件110直接接合於接合對象物即基板100的裝置。
此處，所謂直接接合，是指不經由凸塊或黏接劑、線（wire）等中繼構件，使形成於晶片組件110的電極部112與形成於接合對象物（基板100等）的電極部102（被接合部）直接接觸而進行接合。作為代表性的直接接合，存在如原子擴散接合、表面活性化接合等。原子擴散接合及表面活性化接合均為如下接合方法，即，在接合構件（電極部102、112）的熔點以下的溫度條件下，以不產生塑性變形的程度而重疊地接合該接合構件。原子擴散接合為如下方法，即，在使金屬薄膜彼此接觸而接合時，利用接合面之間所產生的金屬原子的擴散來進行接合。表面活性化接合為如下方法，即，對接合面進行表面處理，將該接合面的表面的原子設為易於進行化學鍵結的活性狀態之後，進行接合。在以下的說明中，例舉利用原子擴散接合來進行接合的情況而進行說明。然而，本申請案所揭示的技術不限於原子擴散接合，能夠適用於利用了表面活性化接合、或其他直接接合的接合技術。
在對製造裝置10進行說明之前，先參照圖2、圖3對晶片組件110及接合對象物即基板100的構成進行說明。圖2是晶片組件110及基板100的概略立體圖，圖3是表示已將晶片組件110接合於基板100的狀態的概略剖面圖。
晶片組件110是經由劃線（scribe）步驟而從晶圓（wafer）切割出的晶片狀的積體電路（Integrated Circuit，IC）。於晶片組件110的接合面，依照規定的圖案（pattern）而高密度地形成有一個以上（在圖示例中為12個）的電極部112。該電極部112包含導電性金屬，例如金或銅等。在圖式中，為了便於觀察，圖示了較厚的電極部112，但實際上，該電極部112的厚度為能夠進行原子擴散接合的程度，十分地薄。具體而言，電極部112包括厚度為數nm～數百nm的金屬薄膜。此種電極部112例如由濺鍍（sputtering）等形成。於接合面，進而設置有一個以上（在圖示例中為3個）的定位標記114。此處，如至此為止的說明可得知，該晶片組件110為不具有凸塊的無凸塊晶片。
於基板100亦形成有一個以上（在圖示例中為12個）的電極部102。該電極部102是作為與晶片組件110的電極部112接合的被接合部而發揮功能。基板100的電極部102亦與晶片組件110的電極部112同樣為包括導電性金屬，例如金或銅等的金屬薄膜，且由濺鍍等形成。而且，於基板100亦設置有一個以上（在圖示例中為3個）的定位標記104。再者，在圖2、圖3中，電極部102從基板100的上表面突出，但電極部102亦可以上表面露出至外部且與基板100的上表面相連的方式（以電極部102不突出的方式），埋入至基板100內。
當將晶片組件110接合於基板100上時，以使晶片組件110的定位標記114與基板100的定位標記104正確地吻合的方式，相對於基板100而相對地對晶片組件110進行定位之後，使該晶片組件110重合於基板100。接著，利用適度的負荷，將晶片組件110的電極部112推壓至基板100的電極部102之後，藉由構成各電極部112、102的金屬原子的擴散現象，兩個電極部112、102被接合。
接下來，參照圖1對製造裝置10進行說明。製造裝置10包括平台12、液槽14、接合頭16、控制部18等。基板100載置於平台12。平台12設置有保持所述基板100的基板保持機構（未圖示），使得所載置的基板100不會移動。作為基板保持機構，例如能夠使用從底面側吸附保持基板100的吸附機構、或利用爪構件將基板100緊壓至平台12上而加以固定的夾緊機構等。
而且，平台12內置有基板平行度調整機構12a，該基板平行度調整機構12a對該平台12所載置保持的基板100的平行度進行調整。基板平行度調整機構12a為如下機構，其對平台12上表面的傾斜進行調整，從而將該平台12所載置的基板100調整為水平。該基板平行度調整機構12a例如可為組合有凸狀半球面構件與凹狀半球面構件的球面軸承機構，亦可為使平台12內的規定的3個點獨立地升降的升降機構等。
再者，如後所述，在收容平台12的液槽14中，液體50被注入，使平台12的周圍充滿液體50。因此，較佳的是，基板保持機構及基板平行度調整機構12a均為即使與液體50接觸，亦能夠無問題地進行動作的結構、或者是使液體50無法與機構接觸的防止結構。
此種平台12收容於液槽14且受到固定。液槽14是能夠積存液體50的容器。液槽14只要具有能夠將平台12及載置於該平台12的基板100浸漬於液體中的程度的大小，則其形狀、尺寸（size）並無特別限定。液槽14連接著用以將液體50注入至該液槽14的注入配管32、與將液槽14所積存的液體50排出至外部的排出配管34。注入配管32連接液槽14與液體供給源20，在該注入配管32的途中，設置有用以送出液體50的注入泵（pump）36與注入閥（valve）38。注入泵36及注入閥38均受到控制部18驅動控制，在打開注入閥38的狀態下，驅動注入泵36，藉此，將液體50注入至液槽14。注入配管32只要連接於液槽14，則其連接部位並無特別限定，但考慮到防止產生氣泡，注入配管32較佳為連接於液槽14的底面附近。
排出配管34連接液槽14與排水溝（drain），在該排出配管34的途中設置有排出閥40。藉由控制部18來對排出閥40的驅動進行控制，打開排出閥40，藉此來排出液體50。排出配管34較佳為連接於液槽14的底面。再者，排出配管34可不僅是前進至排水溝的排液通路（route），而且具有返回至注入配管32的回流通路，亦能夠將液體50的流出目的地切換為排液通路或回流通路。在設置回流通路的情況下，較佳為設置從循環流動的液體50中除去異物的過濾器（filter）。藉由設置回流通路，能夠使供給至液槽14的液體50循環，從而能夠使液體50產生適度的流動。藉此，能夠防止異物滯留於液槽14內，從而能夠更佳地直接接合晶片組件110。
供給至液槽14的液體50只要不妨礙直接接合，尤其不妨礙原子擴散接合，則並無特別限定。此處，如下所述，在直接接合的情況下，極少的異物（粒子）亦會成為問題，因此，液體50必須為以高水準（level）除去異物的液體。因此，例如能夠使用電阻率為15 MΩ·cm以上的超純水作為液體50。在使用超純水的情況下，能夠使用超純水製造裝置作為液體供給源20。而且，亦可使用化學性不活躍的液體例如氟系惰性液體、矽油等來代替超純水。即，液體只要選自包含超純水、氟系惰性液體、矽油的群組、或包含這些液體的混合液的群組即可。而且，亦可在這些液體50中添加防止電極部102、112的表面氧化的離子調節劑。例如能夠使用硫酸根離子等作為離子調節劑。
而且，在進行表面活性化接合而非原子擴散接合的情況下，液體50亦可為於基板100的電極部102或晶片組件110的電極部112的接合面生成活性層的蝕刻液。亦可在此種蝕刻液中添加防止氧化的離子調節劑。
於液槽14的上側設置有接合頭16。接合頭16保持晶片組件110，並且將該晶片組件110推壓至基板100上而進行接合。於該接合頭16的前端部17設置有保持晶片組件110的晶片保持機構（未圖示）。晶片保持機構可為從背面吸附保持晶片組件110的吸附機構，亦可為利用一對臂部（arm）來夾持晶片組件110的夾持機構。此處，接合頭16的前端部17亦浸漬於液體50，因此，較佳的是這些晶片保持機構亦為即使與液體50接觸，亦能夠無問題地進行動作的結構、或者是使液體50無法與機構接觸的防水結構。
接合頭16能夠進行升降動作、水平移動及圍繞鉛垂軸R的自轉。而且，於接合頭16設置有晶片平行度調整機構16a，能夠對所述接合頭16的前端面相對於水平面的傾斜進行調整。晶片平行度調整機構16a為如下機構，其對接合頭16的前端面的傾斜進行調整，將該前端面所保持的晶片組件110調整為水平。能夠使用組合有凸狀半球面構件與凹狀半球面構件的球面軸承機構等作為該晶片平行度調整機構16a。
於液槽14及接合頭16的附近，設置有對晶片組件110及基板100的位置進行檢測的位置檢測機構24。位置檢測機構24只要能夠檢測晶片組件110及基板100的位置及姿勢，則並無特別限定。位置檢測機構24例如單獨地或者組合地使用非接觸地檢測至物體為止的距離的非接觸測距感測器（sensor）、或對物體進行拍攝而取得圖像資料（data）的相機（camera）等來構成。
在圖1的圖示例中，位置檢測機構24包括：晶片用相機42，其對接合頭16所保持的晶片組件110進行拍攝；以及基板用相機44，其對平台12所保持的基板100進行拍攝。各相機42、44拍攝所得的圖像資料被發送至控制部18。控制部18基於所發送的圖像資料，算出晶片組件110及基板100的位置及姿勢。位置及姿勢的算出能夠使用各種眾所周知的圖像處理技術。例如，亦可使用圖案匹配（matching）技術，從晶片組件110及基板100的圖像資料檢測出定位標記104、114，基於該定位標記104、114的失真或旋轉量、尺寸等，對晶片組件110及基板100的位置及姿勢進行檢測。而且，作為其他方法，亦可使用立體量測法、三角測量法等，對晶片組件110及基板100的位置及姿勢進行檢測。再者，晶片用相機42及基板用相機44均可為單一，亦可為多個。
此處，如上重複所述，在收容平台12的液槽14中，液體50被注入。在注入有液體50的狀態下，相機42、44或測距感測器對位置及姿勢的檢測會變難。因此，位置檢測機構24是在將液體50注入至液槽14之前的狀態下，對基板100的位置及姿勢進行檢測。
於液槽14的上方，進而亦設置有從接合頭16的前端部除去液體50的除液機構26。即，如後所述，接合頭16的前端部17在接合過程中，進入至液槽14所積存的液體50內。進入至液體50之後，液滴會附著於向上方被提起的接合頭16的前端部17。除液機構26將附著於該前端部17的液滴除去。除液機構26只要能夠將附著於前端部17的液體50除去，則其構成並無限定。在圖1的圖示例中，除液機構26是對前端部17噴射氣體而將液體50吹跑的鼓風機（blower）機構。製造裝置10亦進而具有超音波洗淨機構22，該超音波洗淨機構22藉由對液槽14內的液體50賦予超音波振動，從基板100或晶片組件110的電極部102、112除去異物。
控制部18對製造裝置10整體的驅動進行控制，且包括進行各種運算的中央處理單元（Central Processing Unit，CPU）、與儲存各種參數（parameter）或程式（program）的儲存部。再者，在圖1中，將控制部18圖示為單一的單元，但亦可組合多個控制單元（多個CPU、多個儲存部）而構成控制部18。在該情況下，多個控制單元以有線或無線的方式連接。而且，多個控制單元的一部分亦可配置於遠離液槽14等的遠端場所。
根據以上的說明可得知：本申請案所揭示的製造裝置10是在液體50內，將晶片組件110直接接合於基板100。與現有技術相比較，說明以所述方式在液體中進行直接接合的理由。
在經由凸塊進行接合的現有技術的情況下，晶片組件110及基板100的高度的稍許不均由凸塊吸收。因此，即使在晶片組件110及基板100之間存在微小的異物，大多不會成為問題。然而，在直接接合的情況下，未於晶片組件110形成凸塊，晶片組件110的電極部112、與基板100的電極部102直接接合。在該情況下，即使附著於晶片組件110的電極部112及基板100的電極部102的異物極微小，亦會大幅度地使接合精度變差。
在專利文獻1等中，為了避免此種問題，在將晶片組件110及基板100的電極部112、102的表面洗淨之後，將所述晶片組件110及基板100保持於真空環境中或惰性氣體環境中，而進行直接接合。具體而言，是設置能夠保持為真空環境或惰性氣體環境的腔室（無塵室），於該腔室內配置接合頭16或平台12。然而，在以所述方式將接合頭16及平台12收容於腔室內的情況下，裝置整體大型且複雜。而且，在接合之前，需要先使腔室內成為真空或利用惰性氣體來填充該腔室，安裝步驟變繁瑣。進而，在接合之前，需要預先充分地將晶片組件110及接合對象物的電極部的表面洗淨，非常耗費工夫。
另一方面，在本申請案所揭示的製造裝置10中，將基板100配置於液體50內，於該液體50內，將晶片組件110接合於基板100。在該情況下，無需將接合頭16等的周圍保持為真空環境或惰性氣體環境，因此，無需收容這些的腔室。結果為能夠使製造裝置10小型化、簡單化。
而且，於在高純度的液體50內進行接合的情況下，基板100及晶片組件110由該高純度的液體50洗淨，附著於基板100及晶片組件110的電極部102、112的異物被有效率地除去。結果為在接合之前，無需先將基板100及晶片組件110洗淨，能夠使步驟簡單化。而且，藉由在液體50中進行接合，能夠容易地實現將氧等接合阻礙因素排除後的狀態。換言之，無需為了製造脫氧環境而大量使用昂貴的惰性氣體或形成真空環境，因此，能夠容易且低成本地實現適合於接合的環境。進而，藉由對液體50的成分進行調整，能夠抑制電極部102、112的氧化，從而能夠更佳地直接接合電極部102、112。
接下來，參照圖4對該製造裝置10的半導體裝置的製造流程進行說明。圖4是表示半導體裝置的製造流程的流程圖。在為了製造半導體裝置而將晶片組件110接合於基板100的情況下，首先，將基板100載置、設置於液槽14內的平台12（S10）。此時，液槽14處於未注入有液體50的空的狀態。可藉由人的手來手動地設置基板100，亦可藉由各種裝載（loading）機構來自動地設置基板100。
若基板100被載置了，則接著，控制部18驅動位置檢測機構24，對該基板100的位置及姿勢進行檢測（S12）。具體而言，利用基板用相機44來拍攝基板100。控制部18對所獲得的圖像資料進行圖像分析，算出基板100的位置及姿勢。再者，於基板100設置有多個定位標記104及多個電極部102。控制部18算出且暫時儲存這些多個定位標記104及多個電極部102的位置及姿勢。再者，此時，在判斷為基板100非水平的情況下，驅動基板平行度調整機構12a，將基板100調整為水平。
若基板100的位置等檢測完成，則控制部18將液體50注入至液槽14（S14）。即，控制部18打開注入閥38，並且關閉排出閥40。而且，控制部18驅動注入泵36，將液體50從液體供給源20送出至液槽14。接著，若液體50達到規定水位，則控制部18停止注入液體50。另外，在液體50達到規定水位時，亦可不停止注入，而是繼續注入，並且打開排出閥40，於一定期間內，同時進行液體50的注入與排出。藉此，在液槽14內產生恆定的流動，促進將附著於基板100的異物除去。而且，此時，亦可驅動超音波洗淨機構22，對基板100賦予超音波振動。
接著，驅動接合頭16，從未圖示的晶片供給源拾取晶片組件110（S16）。若拾取晶片組件110完成，控制部18驅動位置檢測機構24，對接合頭16所保持的晶片組件110的位置及姿勢進行檢測（S18）。具體而言，是對晶片用相機42拍攝所得的圖像資料進行圖像分析，算出晶片組件110的位置及姿勢。若晶片組件110的位置及姿勢的算出完成，則控制部18以使晶片組件110相對於基板100的位置及姿勢恰當的方式，對接合頭16進行定位（S20）。具體而言，控制部18在晶片組件110非水平的情況下，驅動晶片平行度調整機構16a，使晶片組件110變得水平。而且，以使晶片組件110的定位標記114位於基板100的對應的定位標記104的正上方的方式，對接合頭16的水平位置及圍繞鉛垂軸R的旋轉量進行調整。
若對相對於基板100的晶片組件110進行定位完成，則將晶片組件110接合於基板100（S22）。具體而言，控制部18使接合頭16下降，利用適度的負荷，將晶片組件110的電極部112推壓至基板100的電極部102。藉此，構成晶片組件110與基板100各自的電極部112、102的原子擴散，兩個電極部112、102被接合。
另外，亦可在對電極部112、102進行接合之前，於晶片組件110進入至液體50內的時點，使接合頭16暫時停止下降，而使晶片組件110在液體50內暫時靜止。在預定時間內，藉由使晶片組件110在液體50內靜止，附著於晶片組件110的異物亦會有效果地被除去。而且，當使晶片組件110在液體50中靜止時，亦可同時進行液體50的注入與排出，或藉由超音波洗淨機構來對液體50賦予超音波振動。在任一種情況下，藉由除去晶片組件110的異物，都能夠更恰當地直接接合基板100及晶片組件110。
若將晶片組件110與基板100各自的電極部112、102接合完成，則控制部18藉由接合頭16解除晶片組件110的保持，然後，使該接合頭16上升（S24）。而且，若接合頭16上升至規定的高度，則驅動除液機構26，將附著於接合頭16的前端部17的液體50除去。具體而言，使鼓風機進行動作，將附著於前端部17的液滴吹跑。
若一個晶片組件110的接合已完成，則控制部18確認全部的晶片組件110的接合是否已完成（S26）。在殘留有待接合於基板100的晶片組件110的情況下，返回至步驟S16，重複同樣的處理。若全部的晶片組件110的接合已完成，則接合處理結束。若接合處理結束，則從液槽14排出液體50，從平台12取出基板100。
根據以上的說明可得知：根據本申請案所揭示的半導體裝置的製造裝置10及製造方法，晶片組件110與基板100在進行直接接合時，配置於高純度的液體50內。因此，能夠有效率地將附著於晶片組件110及基板100各自的電極部112、102的異物除去，從而能夠適當地進行直接接合。而且，藉由將晶片組件110與基板100配置於高純度的液體50內，能夠容易地形成沒有阻礙直接接合的氧等的環境，與設置腔室等的現有技術相比較，能夠使製造裝置10小型化、簡單化。
另外，此處說明的構成為一例，當進行直接接合時，只要能夠將晶片組件110及基板100配置於高純度的液體50內，則亦可適當地變更其他構成。例如，在所述例子中，使接合頭16移動而進行晶片組件110相對於基板100的定位。然而，代替接合頭16，或者除此以外，亦可使液槽14或平台12移動而進行晶片組件110相對於基板100的定位。
而且，在所述例子中，說明了藉由原子擴散接合來將晶片組件110及基板100各自的電極部112、102接合的情況，但亦可藉由其他直接接合法，例如表面活性化接合來進行接合。在該情況下，在接合之前，亦可先以使晶片組件110及基板100各自的電極部112、102活性化的方式進行表面處理。在該情況下，液體50只要選擇能夠維持該活性化狀態的化學性不活躍的液體50即可。而且，作為其他形態，亦可將液體50設為蝕刻液，該蝕刻液對晶片組件110及基板100各自的電極部112、102的接合面進行蝕刻，於該接合面生成活性層。在該情況下，晶片組件及基板100無需預先經過活性化，只要在製造過程中浸漬於液體50即可。而且，在所述例子中，接合頭16設為利用面來對晶片組件110進行按壓加壓的構成，但亦可設為如下構成，即，利用輥（roller）構件等，從端部依序逐步對晶片組件110進行按壓。而且，晶片組件110未必需要被加壓，只要能夠直接接合，則亦可不加壓，而僅使晶片組件110與基板100重合。
而且，在所述例子中，說明了將晶片組件110接合於基板100的例子，但接合晶片組件110的接合對象物亦可並非為基板100。例如，亦可將基板100的接合完成的晶片組件110作為接合對象物。換言之，本申請案所揭示的技術亦可適用於將晶片組件110接合於晶片組件110上的情況。而且，在所述例子中，設置有除液機構26或超音波洗淨機構22，但亦可適當地省略這些機構。
10‧‧‧製造裝置
12‧‧‧平台
12a‧‧‧基板平行度調整機構
14‧‧‧液槽
16‧‧‧接合頭
16a‧‧‧晶片平行度調整機構
17‧‧‧前端部
18‧‧‧控制部
20‧‧‧液體供給源
22‧‧‧超音波洗淨機構
24‧‧‧位置檢測機構
26‧‧‧除液機構
32‧‧‧注入配管
34‧‧‧排出配管
36‧‧‧注入泵
38‧‧‧注入閥
40‧‧‧排出閥
42、44‧‧‧相機
50‧‧‧液體
100‧‧‧基板
102、112‧‧‧電極部
104、114‧‧‧定位標記
110‧‧‧晶片組件
R‧‧‧鉛垂軸
S10、S12、S14、S16、S18、S20、S22、S24、S26‧‧‧步驟
圖1是表示半導體裝置的製造裝置的構成的圖。 圖2是晶片組件及基板的概略立體圖。 圖3是被直接接合的晶片組件及基板的概略剖面圖。 圖4是表示半導體裝置的製造流程的流程圖。

Claims (11)

  1. 一種半導體裝置的製造方法，將晶片組件的電極部直接接合於設在接合對象物的被接合部，所述半導體裝置的製造方法的特徵在於包括： 載置步驟，其將所述接合對象物載置於液槽內； 液體注入步驟，其將液體注入至所述液槽內；以及 在所述液槽所積存的液體中，使接合頭所保持的所述晶片組件重合於所述接合對象物，藉此，將所述電極部接合於所述被接合部的步驟。
  2. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中 進而包括： 位置檢測步驟，其在所述載置步驟之後，所述液體注入步驟之前，檢測所述接合對象物的位置；以及 定位步驟，其基於所述位置檢測步驟中的位置檢測結果，使所述接合對象物與所述接合頭相互定位。
  3. 如申請專利範圍第2項所述的半導體裝置的製造方法，其中 所述液體為蝕刻液，所述蝕刻液對所述電極部的接合面或所述被接合部的接合面進行蝕刻，而於所述電極部的接合面或所述被接合部的接合面生成活性層， 所述進行接合的步驟是將任一個生成有所述活性層的所述接合面接合於另一個所述接合面。
  4. 如申請專利範圍第3項所述的半導體裝置的製造方法，其中 所述電極部或所述被接合部包括成為接合面的金屬薄膜， 所述蝕刻液對所述金屬薄膜進行蝕刻，於所述接合面生成活性層。
  5. 如申請專利範圍第2項所述的半導體裝置的製造方法，其中 所述電極部或所述被接合部包括成為接合面的金屬薄膜， 所述進行接合的步驟是經由所述薄膜來接合所述電極部與所述被接合部。
  6. 如申請專利範圍第1項、第2項、第5項中任一項所述的半導體裝置的製造方法，其中 所述液體選自包含超純水、氟系惰性液體、矽油的群組、或包含這些液體的混合液的群組。
  7. 如申請專利範圍第1項至第5項中任一項所述的半導體裝置的製造方法，其中 所述電極部包含銅薄膜， 在所述液體中添加有用以防止所述電極部氧化的離子調節劑。
  8. 一種半導體裝置的製造裝置，將晶片組件的各電極部直接接合於設在接合對象物的被接合部，所述半導體裝置的製造裝置的特徵在於包括： 液槽，其積存液體，並且在內部載置所述接合對象物；以及 接合頭，其在所述液槽所積存的液體中，使所述晶片組件與所述接合對象物相互重合，藉此，將所述晶片組件的所述電極部直接接合於所述接合對象物的所述被接合部。
  9. 如申請專利範圍第8項所述的半導體裝置的製造裝置，其中 進而包括： 注入排出機構，其將液體注入至所述液槽及排出； 位置檢測機構，其在所述液槽中未注入有液體的狀態下，對所述液槽所載置的所述接合對象物的位置進行檢測；以及 定位機構，其基於所述位置檢測機構的位置檢測結果，使所述液槽所保持的所述接合對象物與所述接合頭相互定位， 所述注入排出機構在藉由所述位置檢測機構進行位置檢測之後，將液體注入至所述液槽。
  10. 如申請專利範圍第8項或第9項所述的半導體裝置的製造裝置，其中 進而包括頭除液機構，所述頭除液機構在從所述液槽的液體中提起所述接合頭時，將附著於所述接合頭的液體除去。
  11. 如申請專利範圍第8項或第9項所述的半導體裝置的製造裝置，其中 進而包括在所述液槽內的液體中傳播超音波振動的超音波洗淨機構。
TW107103278A 2017-01-31 2018-01-30 半導體裝置的製造方法及製造裝置 TWI660440B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-015745 2017-01-31
JP2017015745 2017-01-31

Publications (2)

Publication Number Publication Date
TW201830540A true TW201830540A (zh) 2018-08-16
TWI660440B TWI660440B (zh) 2019-05-21

Family

ID=63040514

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103278A TWI660440B (zh) 2017-01-31 2018-01-30 半導體裝置的製造方法及製造裝置

Country Status (6)

Country Link
US (1) US10937758B2 (zh)
JP (1) JP6683976B2 (zh)
KR (1) KR102238400B1 (zh)
CN (1) CN110235231B (zh)
TW (1) TWI660440B (zh)
WO (1) WO2018143196A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824470B (zh) * 2022-04-01 2023-12-01 梭特科技股份有限公司 液體中固晶方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
JPH0974116A (ja) * 1995-09-07 1997-03-18 Toshiba Corp 半導体装置及び該半導体装置の製造方法
JP3028791B2 (ja) * 1997-08-06 2000-04-04 日本電気株式会社 チップ部品の実装方法
JP2003100805A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP3978189B2 (ja) 2004-01-23 2007-09-19 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
JP4339726B2 (ja) * 2004-03-15 2009-10-07 パナソニック株式会社 部品のボンディング方法およびボンディング装置
JP5853214B2 (ja) * 2011-03-28 2016-02-09 パナソニックＩｐマネジメント株式会社 半導体素子の実装方法
CN105826215B (zh) * 2015-01-09 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824470B (zh) * 2022-04-01 2023-12-01 梭特科技股份有限公司 液體中固晶方法

Also Published As

Publication number Publication date
CN110235231A (zh) 2019-09-13
CN110235231B (zh) 2023-07-25
JP6683976B2 (ja) 2020-04-22
KR102238400B1 (ko) 2021-04-09
US20200006282A1 (en) 2020-01-02
TWI660440B (zh) 2019-05-21
WO2018143196A1 (ja) 2018-08-09
US10937758B2 (en) 2021-03-02
JPWO2018143196A1 (ja) 2019-11-21
KR20190100409A (ko) 2019-08-28

Similar Documents

Publication Publication Date Title
JP3803556B2 (ja) ボール転写装置およびボール整列装置
US20130153116A1 (en) Joint system, substrate processing system, and joint method
US9093447B2 (en) Chip on wafer bonder
US20110249113A1 (en) Method and apparatus for fabricating integrated circuit device using self-organizing function
KR100691759B1 (ko) 접합방법 및 접합장치
JP2011138902A (ja) 実装方法及び実装装置
US9956755B2 (en) Separation method, separation apparatus, and separation system
US9418961B2 (en) Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
JP2011192663A (ja) 実装方法及び実装装置
TW201926583A (zh) 用於接合半導體裝置的方法
US20140151437A1 (en) Apparatus for mounting semiconductor chips on a circuit board
TWI556310B (zh) 用於半導體裝置封裝之鈍化層
KR20110068835A (ko) 액처리 장치, 도포 현상 장치, 도포 현상 방법 및 기억매체
TWI660440B (zh) 半導體裝置的製造方法及製造裝置
JPH10209208A (ja) 半導体製造方法および装置
US10008419B2 (en) Separation method, computer storage medium, and separation system
KR20150060126A (ko) 분사식 웨이퍼의 웨팅 장치
KR100806324B1 (ko) 반도체 불량분석을 위한 웨이퍼 에칭 시스템 및 방법
JP2023045346A (ja) ディッピング装置、ダイボンディング装置および半導体装置の製造方法
TWI520254B (zh) 剝離裝置、剝離系統、剝離方法及電腦記憶媒體
JP2004273965A (ja) 基板処理装置
KR20240135291A (ko) 정렬 장치 및 이를 포함하는 웨이퍼 본딩 설비
TW202335751A (zh) 基板處理裝置及基板處理方法
JP2001345354A (ja) フリップチップボンディング装置
JP2012256748A (ja) 導電性ボール搭載装置および導電性ボール搭載方法