JPH0974116A - 半導体装置及び該半導体装置の製造方法 - Google Patents

半導体装置及び該半導体装置の製造方法

Info

Publication number
JPH0974116A
JPH0974116A JP7230321A JP23032195A JPH0974116A JP H0974116 A JPH0974116 A JP H0974116A JP 7230321 A JP7230321 A JP 7230321A JP 23032195 A JP23032195 A JP 23032195A JP H0974116 A JPH0974116 A JP H0974116A
Authority
JP
Japan
Prior art keywords
liquid
wiring board
semiconductor device
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7230321A
Other languages
English (en)
Inventor
Takashi Okada
岡田　　隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7230321A priority Critical patent/JPH0974116A/ja
Publication of JPH0974116A publication Critical patent/JPH0974116A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ベアチップと配線基板とのフリップチップ接続
を確実に行って接続部の信頼性を向上させるために、半
田バンプを液体中に浸漬させた状態で該半田バンプの融
点より高い温度に保持しながらリフローすることを特徴
とする。 【解決手段】ベアチップの電極パッド部に半田バンプを
形成した（ステップＳ１）後、配線基板上にベアチップ
の電極パッドを精度良く位置合わせする（ステップＳ
２、Ｓ３）。次いで、荷重を加えて、チップを配線基板
に仮止めする（ステップＳ４）。そして、この仮止めし
たベアチップを搭載した配線基板全体を、容器内の液体
中に浸漬し（ステップＳ５）、その状態のまま半田バン
プの融点より高い温度まで液体全体を昇温して半田をリ
フローする（ステップＳ６）。リフローが終了すると、
液体の温度を室温まで下げて、ベアチップ及び配線基板
を取出し、液体を洗浄する（ステップＳ７）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路装置を配線
基板に直接接続する、フリップチップ接続型の半導体装
置及び該半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、集積回路装置のＩ／Ｏ数の増
加や集積回路装置の小型化傾向に対応するため、実装方
法として、集積回路チップがベアチップの状態で電極パ
ッドを直接配線基板の対応するパッドに導電的に接続す
るフリップチップ接続が用いられている。
【０００３】図１０は、フリップチップ接続された基板
とチップを示したものである。フリップチップ接続方法
は、ベアチップ１の電極パッド部に半田の突起（バン
プ）２を形成する。そして、ペアチップ１を裏向きにし
た状態で、配線基板３上に電極パッドを精度良く位置合
わせして、荷重を加えることでチップ１を配線基板３に
仮止めする。しかる後に、半田バンプ２の融点より高い
温度雰囲気（例えば２００℃以上）にさらして半田をリ
フローする。これにより、チップ１と配線基板３の電極
パッド同志を直接接続する。
【０００４】この方法によって、電極パッド数を増加し
たりピッチを微細化することができ、また集積回路チッ
プと配線基板間との接続距離が短くなるため、実装状態
に於いて集積回路の高速動作が可能になる。
【０００５】
【発明が解決しようとする課題】ところが、上述したフ
リップチップ接続方法では、全ての電極パッドを確実に
接続することが困難であり、一部のパッドの接続が不良
となることがしばしば発生するという問題を有してい
る。この原因の１つは、チップを配線基板に仮止めして
からリフローによる接続を行うまでの搬送中に、チップ
に外力が加わると仮止めしたチップが容易にはずれてし
まうことが挙げられる。
【０００６】例えば、図１１に示されるように、チップ
１を配線基板３に仮止めした状態で、例えば矢印Ａで示
される方向に振動が加わると、チップ１の重さを半田バ
ンプ２だけでは保持しきれなくなる。その結果、チップ
１が配線基板３から外れてしまう。
【０００７】また、図１２に示されるような両面実装の
配線基板３に於いても、同様にチップの重さを支えきれ
ないことが起こり得る。つまり、配線基板３上に仮止め
されていたチップ１及び１′に対し、それぞれ図示矢印
Ｂ及びＢ′で示される重力が加わる。それ故、半田バン
プ２′がチップ１′を支えきれずに外れてしまう。
【０００８】更に、パッドの接続不良の別の原因とし
て、チップを仮止めした基板をリフローしている間にチ
ップに外力が加わると、リフローしたバンプがチップを
支えきれず、チップが外れてしまうことが挙げられる。
【０００９】図１３は、上記パッドの接続不良の問題が
生じる場合の例を示している。例えば、半田バンプ２
は、配線基板３上のチップ１に加わる重力Ｂによってつ
ぶれ、その結果、他の隣接する電極パッドと接触する虞
れが生じる。また、両面実装基板の場合、チップ１に加
わる重力Ｂ′によって半田バンプ２′が伸び、チップ１
が配線基板３から外れる場合がある。
【００１０】或いは、図１４に示されるように、リフロ
ーの際に半田バンプ２に塗布されたフラックス４が気化
し、その圧力でチップ１が配線基板３から外れることも
ある。
【００１１】更に、一部の電極パッドの接続が不良とな
る他の原因として、リフロー時に全ての半田バンプを確
実に融点より高い温度にまで上昇させることができず
に、一部または全部のパッドに対応する半田バンプが溶
融しない、ということが挙げられる。これは、リフロー
炉等の加熱ヒータ部と、チップ・基板接合体との間に温
度分布が生じてしまうことが、このような不良発生の原
因となる。
【００１２】また、フリップチップ接続に於ける他の問
題として、リフロー時に半田が高温になっている状態で
半田バンプが酸化してしまうのを防止するために、リフ
ロー時にフラックスを使用する必要があることが挙げら
れる。このことは、フラックス洗浄後のフラックス残渣
によって、半田接続部の信頼性を悪化させている。
【００１３】本発明は上記課題に鑑みてなされたもの
で、その目的とするところは、ベアチップと配線基板と
のフリップチップ接続に於いて該チップと配線基板との
接続を確実に行って接続の失敗を防止することのできる
半導体装置及び該半導体装置の製造方法を提供すること
である。
【００１４】
【課題を解決するための手段】すなわち本発明は、半導
体チップに設けられた電極パッドに半田バンプを形成す
る第１の工程と、上記半田バンプを配線基板上に設けら
れた電極に対向させて上記配線基板上に上記半導体チッ
プを仮止めする第２の工程と、少なくとも上記半田バン
プを液体中に浸漬させる第３の工程と、上記半田バンプ
を介して上記半導体チップの電極パッドと上記配線基板
上の電極とを電気的に接続するために、上記液体を上記
半田バンプの融点より高い温度に保持した状態で上記半
田バンプのリフローを行う第４の工程とを具備すること
を特徴とする。
【００１５】また本発明は、半導体チップに設けられた
電極パッドに半田バンプを形成する第１の工程と、上記
半田バンプを配線基板上に設けられた電極に対向させて
上記配線基板上に上記半導体チップを仮止めする第２の
工程と、上記半導体チップを閉塞部材で覆い、且つその
閉塞部材を上記配線基板上に固定する第３の工程と、上
記閉塞部材内に液体を注入する第４の工程と、上記液体
を上記半田バンプの融点より高い温度に保持した状態で
上記半田バンプのリフローを行う第５の工程と、上記閉
塞部材を上記配線基板より取外す第６の工程とを具備す
ることを特徴とする。
【００１６】更に本発明は、半導体チップに設けられた
電極パッドに半田バンプを形成する第１の工程と、上記
半田バンプを液体中に浸漬させる第２の工程と、上記液
体を上記半田バンプの融点より高い温度に保持した状態
で上記半田バンプのリフローを行う第３の工程とを具備
することを特徴とする。
【００１７】また、本発明の半導体装置にあっては、少
なくとも１つの半導体チップと、上記半導体チップの電
極パッドに形成された半田バンプと、上記半田バンプに
対向して配設された電極に、上記半田バンプを介して上
記半導体チップが電気的に接続される配線基板と、上記
半導体チップを内部に有して上記配線基板上に固定され
る閉塞部材と、この閉塞部材内に収容されて上記半導体
チップを浸漬させ、リフロー時に上記半田バンプの融点
より高い温度に保持される液体とを具備することを特徴
とする。
【００１８】本発明によれば、フリップチップ接続する
半導体チップの半田バンプを液体中に浸漬させた状態で
前記半田バンプの融点より高い温度に保持してリフロー
させる。これにより、仮止めしてから液体に浸漬した後
の搬送中及びリフロー中での振動による外力を軽減す
る。また、チップ及び配線基板を液体に浸漬すること
で、チップに作用する浮力を利用してバンプに加わる力
を制御する。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。初めに、図１及び図２を参照し
て、本発明の第１の実施の形態を説明する。図１は本発
明の第１の実施の形態の動作を説明するフローチャー
ト、図２は第１の実施の形態による半導体装置の製造工
程を示した図である。
【００２０】先ず、図２（ａ）に示されるように、ベア
チップ１１の電極パッド部に半田の突起（バンプ）１２
が形成される（ステップＳ１）。そして、ベアチップ１
１が裏向きにされて、配線基板１３上にベアチップ１１
の電極パッドが精度良く位置合わせされる（ステップＳ
２、Ｓ３）。次いで、荷重を加えることで、図２（ｂ）
に示されるように、チップ１１が配線基板１３に仮止め
される（ステップＳ４）。
【００２１】次に、この仮止めされたベアチップ１１が
搭載された配線基板１３全体が、図２（ｃ）に示される
ように、液体１４が収容された容器１５内に浸漬させ
る。すなわち、液体１４中にベアチップ１１が搭載され
た配線基板１３が浸漬される（ステップＳ５）。そし
て、ベアチップ１１及び配線基板１３が浸漬された状態
のまま、半田バンプ１２の融点より高い温度まで液体１
４全体が昇温されて、半田をリフローさせる（ステップ
Ｓ６）。
【００２２】その後、半田バンプ１２が完全に溶融され
て、配線基板１３とベアチップ１１の電極に対して全体
が十分な濡れ性を確保するまで、半田バンプ１２の融点
より高い温度状態が持続される。
【００２３】上記液体１４の種類としては、高温まで安
定で腐食性の無いものが望ましい。例えば、水に近い比
重を有して、且つ空気より大きい比熱を有するシリコン
オイル等が適している。
【００２４】リフローが終了すると、液体１４の温度が
室温まで下げられて、ベアチップ１１及び配線基板１３
が取出され、液体１４が洗浄される（ステップＳ７）。
こうして、フリップチップ接続が完了する。
【００２５】このように、第１の実施の形態では、液体
中でリフローを実施しているため、液体がクッションの
役目を果たし、リフロー中の外部の振動が、直接チップ
と基板の接合体に加わるのを防止している。したがっ
て、チップを基板に仮止めしてから液体に浸漬した後
の、搬送中及びリフロー中での振動による外力が原因の
接続不良を防止することができる。
【００２６】また、従来例に比べて、空気より大きな比
熱を有する液体中でリフローを行っているために、温度
制御性が良く、全ての電極パッド上の半田バンプをリフ
ロー時に均一な温度まで上昇させることも可能になる。
【００２７】上述したように、リフロー時に半田が高温
になっている状態で、半田バンプは外気に触れることを
防止することができる。このことは、特に高温状態に於
いて半田の酸化を防止できるため、リフロー時にフラッ
クスを使用して半田の表面酸化膜を除去する必要が無く
なることを意味する。リフロー時にフラックスを使用す
ることは、洗浄後のフラックス残渣によって半田接続部
の信頼性を悪化させるために好ましくない。しかしなが
ら、第１の実施の形態では、フラックスを使用しなくと
も安定に接続できるので、半田接続部の信頼性の悪化を
防止することができる。
【００２８】次に、本発明の第２の実施の形態を説明す
る。図３は、本発明の第２の実施の形態を説明するもの
で、配線基板とベアチップのフリップチップ接続に於け
るリフロー状態を図示したものである。
【００２９】図２に示された第１の実施の形態と同様
に、図３に於いて、ベアチップ１１が仮止めされた状態
の配線基板１３全体が液体１４中に浸漬されて、半田バ
ンプ１２の融点より高い温度まで液体１４全体が昇温さ
れて半田がリフローされる。このとき、配線基板１３
は、そのエッジを挟んで固定するキャリアによって保持
されて、容器１５に固定される。つまり、配線基板１３
に対してベアチップ１１が図示上方向に向けた状態に固
定される。
【００３０】この状態で、ベアチップ１１には、該チッ
プ１１の重量による図示矢印Ｄ方向の重力と、液体１４
による図示矢印Ｅ方向の浮力が逆方向に加わることにな
る。チップ１１の重力と浮力との和は、半田バンプ１２
全体に加わる垂直方向の力となる。
【００３１】チップ１１に加わる浮力は、浸漬された液
体１４の比重によって決定される。したがって、液体１
４の比重を変化させることで、半田バンプ１２に加わる
力を制御することができる。これは、図１１乃至図１４
に示されたように、チップ１１に加わる重力やその他の
外力によって接続不良が発生することを、浮力によって
外力の大きさを変えることで防止できることを意味す
る。
【００３２】また、第２の実施の形態では、接続不良を
防止すること以外にも、リフローした状態の半田バンプ
１２に加わる力を制御することで、接続後の半田バンプ
１２の形状を制御することもできる。接続後にバンプに
加わる応力は、バンプ形状によって異なってくるため
に、バンプ形状を応力が小さくなるように制御すること
で、半田接続部の信頼性を向上させることができる。
【００３３】図４は、上述した本発明の第２の実施の形
態の変形例を示したものである。図３と同様に、配線基
板１３全体を液体１４中に浸漬させて、半田バンプ１
２′の融点より高い温度まで液体１４全体が昇温されて
半田がリフローされる。このとき、配線基板１１をキャ
リヤ１６で容器１５に固定した状態で、基板１１に対し
てチップ１１′を下方向（図示矢印Ｄ′方向）に向けた
状態にしておく。この場合、半田バンプ１２′に加わる
力は、図３の場合とは逆方向にすることができ、接続後
のバンプ形状の制御可能な範囲を広げることができる。
【００３４】次に、本発明の第３の実施の形態を説明す
る。図５は、本発明の第３の実施の形態を説明した図で
あり、配線基板とチップのフリップチップ接続に於ける
リフロー状態を示したものである。
【００３５】配線基板１１の上下両面に、半田バンプ１
２及び１２′によってベアチップ１１及び１１′が仮止
めされている。そして、チップ１１及び１１′が仮止め
された基板１３全体が、半田バンプ１２及び１２′の融
点より高い温度まで昇温された液体中に、キャリヤ１６
で支持された状態で浸漬されて、半田がリフローされ
る。尚、この場合の液体１４の比重は、チップ（Ｓｉ）
とほぼ同じに調整してある。
【００３６】この状態で、基板１３上下のチップ１１及
び１１′には、型チップの重量による重力（Ｄ及び
Ｄ′）と液体１４による浮力（Ｅ及びＥ′）が逆方向に
加わる。したがって、チップ１１及び１１′の重力と浮
力との和が、半田バンプ１２及び１２′全体に加わる垂
直方向の力となる。この場合、チップ１１及び１１′に
加わる重力（Ｄ及びＤ′）と浮力（Ｅ及びＥ′）は、大
きさがほぼ等しく向きが反対となり、半田バンプ１２及
び１２′へは力が加わらない。
【００３７】よって、基板１３の上下のチップ１１及び
１１′を接続するための半田バンプ１２及び１２′へ
は、何れもリフロー時に荷重が加わらず同じ条件で接続
される。したがって、上下の接続バンプ形状が、バンプ
に加わる荷重の差によって異なる形状になってしまうこ
とを防止することができる。
【００３８】次に、本発明の第４の実施の形態について
説明する。図６は、本発明の第４の実施の形態を示すも
ので、半導体装置の側断面図である。
【００３９】図６に於いて、ベアチップ１１の電極パッ
ド部には、半田バンプ１２が形成されている。そして、
上記ベアチップ１１は、裏向きにされて配線基板１３上
に電極パッドが精度良く位置合わせされて、荷重を加え
ることにより配線基板１３に仮止めされる。
【００４０】この配線基板１３上には、シーリング方法
等によりキャップ１７が固定されている。このキャップ
１７は、ベアチップ１１が液体１４に浸漬された状態を
保つために基板上に固定されるもので、リフロー温度に
耐えられる部材で構成される。また、キャップ１７には
液体注入用の孔１８ａが設けられており、液体１４の注
入後は開閉自在な蓋部材１８ｂにより孔１８ａが塞がれ
て、キャップ１７内に液体１４が密閉されるようになっ
ている。すなわち、配線基板１３上に仮止めされたチッ
プ１１が、液体１４中に浸漬される。
【００４１】尚、液体の種類としては、上述した第１の
実施の形態と同じく高温まで安定で腐蝕性の無いものが
望ましい。その後、半田バンプ１２の融点より高い温度
まで液体１４全体が昇温されて、半田がリフローされ
る。このリフローは、半田バンプ１２が完全に溶融され
て配線基板１３とベアチップ１１の電極に対して十分な
濡れ性を確保するまで、半田バンプ１２の融点より高い
温度状態が維持される。そして、液体１４の温度が室温
まで下がるとキャップ１７が取外され、液体が洗浄され
てフリップチップ接続が完了する。
【００４２】このように、第４の実施の形態は、液体中
でリフローを実施しているため、上述した第１の実施の
形態と同様、チップを保護するという効果がある。ま
た、基板を固定した状態でリフローを実施するため、第
２の実施の形態と同様の効果もある。
【００４３】尚、図６の例では、１つの配線基板１３上
に１つのベアチップ１１を実装しているが、図７に示さ
れるように、同一基板１３上に複数のベアチップ１１
ａ、１１ｂを実装しても良い。この場合、ベアチップ１
つに対してキャップを１つ設けるようにする。
【００４４】更に、図８に示されるように、配線基板１
３の両面にベアチップ１１及び１１′を実装する場合
も、それぞれのベアチップ１１及び１１′に対してキャ
ップ１７及び１７′を設けるようにする。
【００４５】そして、図７及び図８に示されるように、
同一基板１３上に複数のベアチップ１１ａ、１１ｂまた
は１１、１１′を実装する場合、浸漬する液体１４ａ、
１４ｂまたは１４、１４′を、キャップ１７ａ、１７ｂ
または１７、１７′毎に異なるものにすることができ
る。これにより、ベアチップ毎にリフロー時にバンプに
加わる力を別々に制御することができる。
【００４６】尚、上記第４の実施の形態では、半田のリ
フロー後、キャップ１７を取外したが、キャップ１７を
そのまま残しておいても良い。この場合、シリコンオイ
ルにより、キャップの熱がキャップに伝達されて放熱効
果が向上するし、また半田バンプの酸化が防止されて信
頼性が向上する等の効果がある。
【００４７】図９は、本発明の第５の実施の形態を示す
もので、半導体装置のリフロー時の状態を示した図であ
る。図９に於いて、ベアチップ１１の電極パッド部に
は、半田バンプ１２が形成されている。そして、このベ
アチップ１１は、配線基板に実装されず、容器１５内の
液体１４中に浸漬される。
【００４８】すなわち、第５の実施の形態では、チップ
上のバンプをリフローする場合に適用されたものであ
る。この第５の実施の形態によれば、リフロー時の温度
が容易に制御可能となる。
【００４９】
【発明の効果】以上のように本発明によれば、ベアチッ
プと配線基板とのフリップチップ接続に於いて該チップ
と配線基板との接続を確実に行って接続の失敗を防止す
ることのできる半導体装置及び該半導体装置の製造方法
を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の動作を説明するフ
ローチャートである。
【図２】第１の実施の形態による半導体装置の製造工程
を示した図である。
【図３】本発明の第２の実施の形態を説明するもので、
配線基板とベアチップのフリップチップ接続に於けるリ
フロー状態を示した図である。
【図４】本発明の第２の実施の形態の変形例を示したも
ので、配線基板とベアチップのフリップチップ接続に於
けるリフロー状態を示した図である。
【図５】本発明の第３の実施の形態を説明するもので、
配線基板とチップのフリップチップ接続に於けるリフロ
ー状態を示した図である。
【図６】本発明の第４の実施の形態を示すもので、半導
体装置の側断面図である。
【図７】本発明の第４の実施の形態の変形例を示すもの
で、半導体装置の側断面図である。
【図８】本発明の第４の実施の形態の他の変形例を示す
もので、半導体装置の側断面図である。
【図９】本発明の第５の実施の形態を示すもので、半導
体装置のリフロー時の状態を示した図である。
【図１０】従来のフリップチップ接続された基板とチッ
プを示した図である。
【図１１】従来のフリップチップ接続に於ける問題点の
一例を示した図である。
【図１２】従来のフリップチップ接続に於ける問題点の
他の例を示した図である。
【図１３】従来のフリップチップ接続に於けるパッドの
接続不良の問題が生じる場合の例を示した図である。
【図１４】従来のフリップチップ接続に於けるフラック
スの気化による接続不良の例を示した図である。
【符号の説明】
１、１′、１１、１１′、１１ａ、１１ｂ…ベアチップ
（チップ）、２、２′、１２、１２′…半田バンプ、
３、１３…配線基板、１４、１４′、１４ａ、１４ｂ…
液体、１５…容器、１６…キャリヤ、１７、１７′、１
７ａ、１７ｂ…キャップ、１８ａ…孔、１８ｂ…蓋部
材。

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップに設けられた電極パッドに
    半田バンプを形成する第１の工程と、 上記半田バンプを配線基板上に設けられた電極に対向さ
    せて上記配線基板上に上記半導体チップを仮止めする第
    ２の工程と、 少なくとも上記半田バンプを液体中に浸漬させる第３の
    工程と、 上記半田バンプを介して上記半導体チップの電極パッド
    と上記配線基板上の電極とを電気的に接続するために、
    上記液体を上記半田バンプの融点より高い温度に保持し
    た状態で上記半田バンプのリフローを行う第４の工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 上記半導体チップは上記配線基板の同一
    面上に複数設けられることを特徴とする請求項１に記載
    の半導体装置の製造方法。
  3. 【請求項３】 上記半導体チップは、上記配線基板の第
    １の面上及びこの第１の面と反対側の第２の面上に少な
    くとも１つ設けられることを特徴とする請求項１に記載
    の半導体装置の製造方法。
  4. 【請求項４】 上記第３の工程は、上記半導体チップ及
    び上記半田バンプを介して上記半導体チップに接続され
    た上記配線基板とを液体中に浸漬させることを特徴とす
    る請求項１、２、３の何れか１つに記載の半導体装置の
    製造方法。
  5. 【請求項５】 上記第３の工程は、少なくとも上記配線
    基板を上記液体中に固定させる工程を更に含むことを特
    徴とする請求項４に記載の半導体装置の製造方法。
  6. 【請求項６】 上記液体は水に近い比重を有して、且つ
    空気より大きい比熱を有することを特徴とする請求項
    １、２、３の何れか１つに記載の半導体装置の製造方
    法。
  7. 【請求項７】 上記液体はシリコンオイルで構成される
    ことを特徴とする請求項６に記載の半導体装置の製造方
    法。
  8. 【請求項８】 半導体チップに設けられた電極パッドに
    半田バンプを形成する第１の工程と、 上記半田バンプを配線基板上に設けられた電極に対向さ
    せて上記配線基板上に上記半導体チップを仮止めする第
    ２の工程と、 上記半導体チップを閉塞部材で覆い、且つその閉塞部材
    を上記配線基板上に固定する第３の工程と、 上記閉塞部材内に液体を注入する第４の工程と、 上記液体を上記半田バンプの融点より高い温度に保持し
    た状態で上記半田バンプのリフローを行う第５の工程
    と、 上記閉塞部材を上記配線基板より取外す第６の工程とを
    具備することを特徴とする半導体装置の製造方法。
  9. 【請求項９】 上記半導体チップは上記配線基板の同一
    面上に複数設けられ、且つ各半導体チップは各閉塞部材
    で覆われることを特徴とする請求項８に記載の半導体装
    置の製造方法。
  10. 【請求項１０】 上記半導体チップは、上記配線基板の
    第１の面上及びこの第１の面と反対側の第２の面上に少
    なくとも１つ設けられ、且つ半導体チップは各閉塞部材
    で覆われることを特徴とする請求項８に記載の半導体装
    置の製造方法。
  11. 【請求項１１】 上記閉塞部材は上記半田バンプの融点
    より高い温度まで耐熱性を有することを特徴とする請求
    項８、９、１０の何れかに記載の半導体装置の製造方
    法。
  12. 【請求項１２】 上記閉塞部材は、上記液体注入用の注
    入孔を有することを特徴とする請求項８に記載の半導体
    装置の製造方法。
  13. 【請求項１３】 上記液体は水に近い比重を有して、且
    つ空気より大きい比熱を有することを特徴とする請求項
    ８、９、１０の何れかに記載の半導体装置の製造方法。
  14. 【請求項１４】 上記液体はシリコンオイルで構成され
    ることを特徴とする請求項１３に記載の半導体装置の製
    造方法。
  15. 【請求項１５】 半導体チップに設けられた電極パッド
    に半田バンプを形成する第１の工程と、 上記半田バンプを液体中に浸漬させる第２の工程と、 上記液体を上記半田バンプの融点より高い温度に保持し
    た状態で上記半田バンプのリフローを行う第３の工程と
    を具備することを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 上記液体は水に近い比重を有して、且
    つ空気より大きい比熱を有することを特徴とする請求項
    １５に記載の半導体装置の製造方法。
  17. 【請求項１７】 上記液体はシリコンオイルで構成され
    ることを特徴とする請求項１６に記載の半導体装置の製
    造方法。
  18. 【請求項１８】 少なくとも１つの半導体チップと、 上記半導体チップの電極パッドに形成された半田バンプ
    と、 上記半田バンプに対向して配設された電極に、上記半田
    バンプを介して上記半導体チップが電気的に接続される
    配線基板と、 上記半導体チップを内部に有して上記配線基板上に固定
    される閉塞部材と、 この閉塞部材内に収容されて上記半導体チップを浸漬さ
    せ、リフロー時に上記半田バンプの融点より高い温度に
    保持される液体とを具備することを特徴とする半導体装
    置。
  19. 【請求項１９】 上記液体は水に近い比重を有して、且
    つ空気より大きい比熱を有することを特徴とする請求項
    １８に記載の半導体装置。
  20. 【請求項２０】 上記液体はシリコンオイルで構成され
    ることを特徴とする請求項１９に記載の半導体装置。
  21. 【請求項２１】 上記閉塞部材は上記半田バンプの融点
    より高い温度まで耐熱性を有することを特徴とする請求
    項１８に記載の半導体装置。
  22. 【請求項２２】 上記閉塞部材は、上記液体注入用の注
    入孔を有することを特徴とする請求項１８に記載の半導
    体装置。
  23. 【請求項２３】 上記半導体チップは、上記配線基板の
    同一面上に複数設けられることを特徴とする請求項１８
    に記載の半導体装置。
  24. 【請求項２４】 上記半導体チップは、上記配線基板の
    第１の面上及びこの第１の面と反対側の第２の面上にそ
    れぞれ少なくとも１つ設けられることを特徴とする請求
    項１８に記載の半導体装置。
JP7230321A 1995-09-07 1995-09-07 半導体装置及び該半導体装置の製造方法 Pending JPH0974116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7230321A JPH0974116A (ja) 1995-09-07 1995-09-07 半導体装置及び該半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7230321A JPH0974116A (ja) 1995-09-07 1995-09-07 半導体装置及び該半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0974116A true JPH0974116A (ja) 1997-03-18

Family

ID=16906007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7230321A Pending JPH0974116A (ja) 1995-09-07 1995-09-07 半導体装置及び該半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0974116A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143196A1 (ja) * 2017-01-31 2018-08-09 株式会社新川 半導体装置の製造方法および製造装置
CN112670278A (zh) * 2020-12-23 2021-04-16 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143196A1 (ja) * 2017-01-31 2018-08-09 株式会社新川 半導体装置の製造方法および製造装置
CN110235231A (zh) * 2017-01-31 2019-09-13 株式会社新川 半导体装置的制造方法及制造装置
JPWO2018143196A1 (ja) * 2017-01-31 2019-11-21 ヤマハモーターロボティクスホールディングス株式会社 半導体装置の製造方法および製造装置
US10937758B2 (en) 2017-01-31 2021-03-02 Shinkawa Ltd. Semiconductor-device manufacturing method and manufacturing apparatus
CN110235231B (zh) * 2017-01-31 2023-07-25 株式会社新川 半导体装置的制造方法及制造装置
CN112670278A (zh) * 2020-12-23 2021-04-16 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法
CN112670278B (zh) * 2020-12-23 2023-04-18 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法

Similar Documents

Publication Publication Date Title
US6576495B1 (en) Microelectronic assembly with pre-disposed fill material and associated method of manufacture
EP0915505B1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
KR100294958B1 (ko) 반도체소자의장착구조
US5806753A (en) Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier
KR100555354B1 (ko) 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법
KR100239198B1 (ko) 반도체 장치
KR100475324B1 (ko) 용융제를함유하는선택적충전형접착막
EP0732736A2 (en) Semiconductor package for flip-chip mounting process
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
US20020041489A1 (en) Semiconductor package with stress inhibiting intermediate mounting substrate
JPH10308465A (ja) 半導体基板用の鋳造金属シール
KR20030060897A (ko) 솔더 범프를 위한 폴리머 칼라
JP2000100851A (ja) 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
JP2010109032A (ja) 半導体装置の製造方法
US6472305B1 (en) Method of manufacturing bonded structure of film substrate and semiconductor chip
US20010008250A1 (en) Method of forming a solder ball
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH1062482A (ja) Ｉｃチップの試験のための方法および装置
US20040038452A1 (en) Connection between semiconductor unit and device carrier
JPH0974116A (ja) 半導体装置及び該半導体装置の製造方法
JPH09246319A (ja) フリップチップ実装方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JPH06204352A (ja) 半導体セラミックパッケージ用基体及び蓋体
JPH08241900A (ja) フリップチップ実装体の樹脂封止方法