JPH0974116A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0974116A
JPH0974116A JP7230321A JP23032195A JPH0974116A JP H0974116 A JPH0974116 A JP H0974116A JP 7230321 A JP7230321 A JP 7230321A JP 23032195 A JP23032195 A JP 23032195A JP H0974116 A JPH0974116 A JP H0974116A
Authority
JP
Japan
Prior art keywords
liquid
wiring board
semiconductor device
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7230321A
Other languages
Japanese (ja)
Inventor
Takashi Okada
岡田  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7230321A priority Critical patent/JPH0974116A/en
Publication of JPH0974116A publication Critical patent/JPH0974116A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform a reflow while maintaining the higher temperature than the melting point of a solder bump in the state that the solder bump is immersed in a liquid in order to enhance the reliability of a bonding part by surely performing the flip chip bonding of a bare chip and a wiring board. SOLUTION: After a solder bump is formed in the electrode pad part of a bare chip (Step S1), the electrode pad of the bare chip is accurately positioned on a wiring board (Steps S2, S3). Next, the chip is temporarily fixed by applying a load thereto (Step S4). The whole of the wiring board on which the temporarily fixed bare chip is mounted is immersed into a liquid inside a container (Step S5), and the reflow of solder is performed by increasing the temperature of the whole of the liquid up to the higher temperature than the melting point of the solder bump while maintaining that condition (Step S6). When the reflow is finished, the temperature of the liquid is decreased to take out the bare chip and the wiring board and to clean up the liquid (Step S7).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は集積回路装置を配線
基板に直接接続する、フリップチップ接続型の半導体装
置及び該半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip-chip connection type semiconductor device in which an integrated circuit device is directly connected to a wiring board and a method for manufacturing the semiconductor device.

【0002】[0002]

【従来の技術】従来より、集積回路装置のI/O数の増
加や集積回路装置の小型化傾向に対応するため、実装方
法として、集積回路チップがベアチップの状態で電極パ
ッドを直接配線基板の対応するパッドに導電的に接続す
るフリップチップ接続が用いられている。
2. Description of the Related Art Conventionally, in order to cope with an increase in the number of I / Os in an integrated circuit device and a tendency toward miniaturization of the integrated circuit device, as a mounting method, an electrode pad is directly attached to a wiring board while the integrated circuit chip is a bare chip. Flip-chip connections are used that electrically connect to the corresponding pads.

【0003】図10は、フリップチップ接続された基板
とチップを示したものである。フリップチップ接続方法
は、ベアチップ1の電極パッド部に半田の突起(バン
プ)2を形成する。そして、ペアチップ1を裏向きにし
た状態で、配線基板3上に電極パッドを精度良く位置合
わせして、荷重を加えることでチップ1を配線基板3に
仮止めする。しかる後に、半田バンプ2の融点より高い
温度雰囲気(例えば200℃以上)にさらして半田をリ
フローする。これにより、チップ1と配線基板3の電極
パッド同志を直接接続する。
FIG. 10 shows a flip-chip connected substrate and a chip. In the flip chip connection method, solder bumps (bumps) 2 are formed on the electrode pads of the bare chip 1. Then, with the paired chip 1 face down, the electrode pads are accurately aligned on the wiring board 3 and a load is applied to temporarily fix the chip 1 to the wiring board 3. After that, the solder is reflowed by exposing it to an atmosphere having a temperature higher than the melting point of the solder bump 2 (for example, 200 ° C. or higher). As a result, the chip 1 and the electrode pads of the wiring board 3 are directly connected to each other.

【0004】この方法によって、電極パッド数を増加し
たりピッチを微細化することができ、また集積回路チッ
プと配線基板間との接続距離が短くなるため、実装状態
に於いて集積回路の高速動作が可能になる。
According to this method, the number of electrode pads can be increased and the pitch can be made finer, and the connection distance between the integrated circuit chip and the wiring board can be shortened, so that the integrated circuit operates at high speed in the mounted state. Will be possible.

【0005】[0005]

【発明が解決しようとする課題】ところが、上述したフ
リップチップ接続方法では、全ての電極パッドを確実に
接続することが困難であり、一部のパッドの接続が不良
となることがしばしば発生するという問題を有してい
る。この原因の1つは、チップを配線基板に仮止めして
からリフローによる接続を行うまでの搬送中に、チップ
に外力が加わると仮止めしたチップが容易にはずれてし
まうことが挙げられる。
However, according to the above-mentioned flip-chip connection method, it is difficult to reliably connect all the electrode pads, and the connection of some pads often becomes defective. I have a problem. One of the causes for this is that the temporarily fixed chip is easily displaced if an external force is applied to the chip during the transportation from the time when the chip is temporarily fixed to the wiring board until the connection by reflow.

【0006】例えば、図11に示されるように、チップ
1を配線基板3に仮止めした状態で、例えば矢印Aで示
される方向に振動が加わると、チップ1の重さを半田バ
ンプ2だけでは保持しきれなくなる。その結果、チップ
1が配線基板3から外れてしまう。
For example, as shown in FIG. 11, when the chip 1 is temporarily fixed to the wiring board 3 and vibration is applied in the direction indicated by the arrow A, the weight of the chip 1 is not enough to obtain the solder bumps 2. I cannot hold it. As a result, the chip 1 comes off from the wiring board 3.

【0007】また、図12に示されるような両面実装の
配線基板3に於いても、同様にチップの重さを支えきれ
ないことが起こり得る。つまり、配線基板3上に仮止め
されていたチップ1及び1′に対し、それぞれ図示矢印
B及びB′で示される重力が加わる。それ故、半田バン
プ2′がチップ1′を支えきれずに外れてしまう。
Also in the double-sided wiring board 3 as shown in FIG. 12, it is possible that the weight of the chip cannot be supported similarly. That is, the gravity indicated by arrows B and B'in the figure is applied to the chips 1 and 1'temporarily fixed on the wiring board 3. Therefore, the solder bumps 2'cannot support the chip 1'and come off.

【0008】更に、パッドの接続不良の別の原因とし
て、チップを仮止めした基板をリフローしている間にチ
ップに外力が加わると、リフローしたバンプがチップを
支えきれず、チップが外れてしまうことが挙げられる。
Further, as another cause of the pad connection failure, if an external force is applied to the chip while reflowing the substrate on which the chip is temporarily fixed, the reflowed bump cannot support the chip and the chip comes off. It can be mentioned.

【0009】図13は、上記パッドの接続不良の問題が
生じる場合の例を示している。例えば、半田バンプ2
は、配線基板3上のチップ1に加わる重力Bによってつ
ぶれ、その結果、他の隣接する電極パッドと接触する虞
れが生じる。また、両面実装基板の場合、チップ1に加
わる重力B′によって半田バンプ2′が伸び、チップ1
が配線基板3から外れる場合がある。
FIG. 13 shows an example of a case where the problem of poor connection of the pad occurs. For example, solder bump 2
Is crushed by the gravity B applied to the chip 1 on the wiring board 3, and as a result, there is a risk of contact with other adjacent electrode pads. In the case of a double-sided mounting board, the solder bumps 2 ′ are extended by the gravity B ′ applied to the chip 1 and the chip 1
May come off from the wiring board 3.

【0010】或いは、図14に示されるように、リフロ
ーの際に半田バンプ2に塗布されたフラックス4が気化
し、その圧力でチップ1が配線基板3から外れることも
ある。
Alternatively, as shown in FIG. 14, the flux 4 applied to the solder bumps 2 is vaporized during the reflow process, and the pressure may cause the chip 1 to be detached from the wiring substrate 3.

【0011】更に、一部の電極パッドの接続が不良とな
る他の原因として、リフロー時に全ての半田バンプを確
実に融点より高い温度にまで上昇させることができず
に、一部または全部のパッドに対応する半田バンプが溶
融しない、ということが挙げられる。これは、リフロー
炉等の加熱ヒータ部と、チップ・基板接合体との間に温
度分布が生じてしまうことが、このような不良発生の原
因となる。
Another cause of defective connection of some electrode pads is that all solder bumps cannot be reliably heated to a temperature higher than the melting point during reflow, and some or all of the pads cannot be connected. It can be mentioned that the solder bump corresponding to the above does not melt. This causes the occurrence of such a defect because a temperature distribution is generated between the heater unit of the reflow furnace or the like and the chip / substrate bonded body.

【0012】また、フリップチップ接続に於ける他の問
題として、リフロー時に半田が高温になっている状態で
半田バンプが酸化してしまうのを防止するために、リフ
ロー時にフラックスを使用する必要があることが挙げら
れる。このことは、フラックス洗浄後のフラックス残渣
によって、半田接続部の信頼性を悪化させている。
As another problem in flip-chip connection, it is necessary to use flux during reflow in order to prevent the solder bumps from being oxidized while the solder is hot during reflow. It can be mentioned. This deteriorates the reliability of the solder connection portion due to the flux residue after the flux cleaning.

【0013】本発明は上記課題に鑑みてなされたもの
で、その目的とするところは、ベアチップと配線基板と
のフリップチップ接続に於いて該チップと配線基板との
接続を確実に行って接続の失敗を防止することのできる
半導体装置及び該半導体装置の製造方法を提供すること
である。
The present invention has been made in view of the above problems, and an object of the present invention is to perform connection in a flip chip connection between a bare chip and a wiring board by surely connecting the chip and the wiring board. It is an object of the present invention to provide a semiconductor device capable of preventing failure and a method of manufacturing the semiconductor device.

【0014】[0014]

【課題を解決するための手段】すなわち本発明は、半導
体チップに設けられた電極パッドに半田バンプを形成す
る第1の工程と、上記半田バンプを配線基板上に設けら
れた電極に対向させて上記配線基板上に上記半導体チッ
プを仮止めする第2の工程と、少なくとも上記半田バン
プを液体中に浸漬させる第3の工程と、上記半田バンプ
を介して上記半導体チップの電極パッドと上記配線基板
上の電極とを電気的に接続するために、上記液体を上記
半田バンプの融点より高い温度に保持した状態で上記半
田バンプのリフローを行う第4の工程とを具備すること
を特徴とする。
That is, according to the present invention, the first step of forming a solder bump on an electrode pad provided on a semiconductor chip and the solder bump facing the electrode provided on a wiring board are performed. A second step of temporarily fixing the semiconductor chip on the wiring board, a third step of immersing at least the solder bump in a liquid, an electrode pad of the semiconductor chip and the wiring board via the solder bump. In order to electrically connect with the upper electrode, a fourth step of performing reflow of the solder bump while holding the liquid at a temperature higher than the melting point of the solder bump is provided.

【0015】また本発明は、半導体チップに設けられた
電極パッドに半田バンプを形成する第1の工程と、上記
半田バンプを配線基板上に設けられた電極に対向させて
上記配線基板上に上記半導体チップを仮止めする第2の
工程と、上記半導体チップを閉塞部材で覆い、且つその
閉塞部材を上記配線基板上に固定する第3の工程と、上
記閉塞部材内に液体を注入する第4の工程と、上記液体
を上記半田バンプの融点より高い温度に保持した状態で
上記半田バンプのリフローを行う第5の工程と、上記閉
塞部材を上記配線基板より取外す第6の工程とを具備す
ることを特徴とする。
According to the present invention, the first step of forming a solder bump on an electrode pad provided on a semiconductor chip and the above-mentioned wiring bump on the wiring board by facing the solder bump to an electrode provided on the wiring board. A second step of temporarily fixing the semiconductor chip, a third step of covering the semiconductor chip with a closing member and fixing the closing member on the wiring board, and a fourth step of injecting a liquid into the closing member. Step, a fifth step of reflowing the solder bump while holding the liquid at a temperature higher than the melting point of the solder bump, and a sixth step of removing the blocking member from the wiring board. It is characterized by

【0016】更に本発明は、半導体チップに設けられた
電極パッドに半田バンプを形成する第1の工程と、上記
半田バンプを液体中に浸漬させる第2の工程と、上記液
体を上記半田バンプの融点より高い温度に保持した状態
で上記半田バンプのリフローを行う第3の工程とを具備
することを特徴とする。
Further, according to the present invention, a first step of forming a solder bump on an electrode pad provided on a semiconductor chip, a second step of immersing the solder bump in a liquid, and a step of dipping the liquid in the solder bump. And a third step of reflowing the solder bump while maintaining the temperature higher than the melting point.

【0017】また、本発明の半導体装置にあっては、少
なくとも1つの半導体チップと、上記半導体チップの電
極パッドに形成された半田バンプと、上記半田バンプに
対向して配設された電極に、上記半田バンプを介して上
記半導体チップが電気的に接続される配線基板と、上記
半導体チップを内部に有して上記配線基板上に固定され
る閉塞部材と、この閉塞部材内に収容されて上記半導体
チップを浸漬させ、リフロー時に上記半田バンプの融点
より高い温度に保持される液体とを具備することを特徴
とする。
Further, in the semiconductor device of the present invention, at least one semiconductor chip, the solder bumps formed on the electrode pads of the semiconductor chip, and the electrodes arranged to face the solder bumps, A wiring board to which the semiconductor chip is electrically connected via the solder bumps, a closing member having the semiconductor chip therein and fixed on the wiring board, and a wiring board housed in the closing member The semiconductor chip is dipped, and a liquid that is kept at a temperature higher than the melting point of the solder bump during reflow is provided.

【0018】本発明によれば、フリップチップ接続する
半導体チップの半田バンプを液体中に浸漬させた状態で
前記半田バンプの融点より高い温度に保持してリフロー
させる。これにより、仮止めしてから液体に浸漬した後
の搬送中及びリフロー中での振動による外力を軽減す
る。また、チップ及び配線基板を液体に浸漬すること
で、チップに作用する浮力を利用してバンプに加わる力
を制御する。
According to the present invention, the solder bumps of the semiconductor chip to be flip-chip connected are reflowed while being immersed in the liquid at a temperature higher than the melting point of the solder bumps. As a result, the external force due to vibration during transportation and reflow after being temporarily fixed and then immersed in a liquid is reduced. By immersing the chip and the wiring board in a liquid, the buoyancy acting on the chip is used to control the force applied to the bump.

【0019】[0019]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。初めに、図1及び図2を参照し
て、本発明の第1の実施の形態を説明する。図1は本発
明の第1の実施の形態の動作を説明するフローチャー
ト、図2は第1の実施の形態による半導体装置の製造工
程を示した図である。
Embodiments of the present invention will be described below with reference to the drawings. First, a first embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a flow chart for explaining the operation of the first embodiment of the present invention, and FIG. 2 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment.

【0020】先ず、図2(a)に示されるように、ベア
チップ11の電極パッド部に半田の突起(バンプ)12
が形成される(ステップS1)。そして、ベアチップ1
1が裏向きにされて、配線基板13上にベアチップ11
の電極パッドが精度良く位置合わせされる(ステップS
2、S3)。次いで、荷重を加えることで、図2(b)
に示されるように、チップ11が配線基板13に仮止め
される(ステップS4)。
First, as shown in FIG. 2A, solder bumps 12 are formed on the electrode pads of the bare chip 11.
Are formed (step S1). And bare chip 1
1 is face down, and the bare chip 11 is placed on the wiring substrate 13.
The electrode pads of are accurately aligned (step S
2, S3). Then, by applying a load, as shown in FIG.
As shown in, the chip 11 is temporarily fixed to the wiring board 13 (step S4).

【0021】次に、この仮止めされたベアチップ11が
搭載された配線基板13全体が、図2(c)に示される
ように、液体14が収容された容器15内に浸漬させ
る。すなわち、液体14中にベアチップ11が搭載され
た配線基板13が浸漬される(ステップS5)。そし
て、ベアチップ11及び配線基板13が浸漬された状態
のまま、半田バンプ12の融点より高い温度まで液体1
4全体が昇温されて、半田をリフローさせる(ステップ
S6)。
Next, the entire wiring board 13 on which the temporarily fixed bare chip 11 is mounted is immersed in a container 15 containing a liquid 14 as shown in FIG. 2 (c). That is, the wiring board 13 on which the bare chip 11 is mounted is immersed in the liquid 14 (step S5). Then, with the bare chip 11 and the wiring substrate 13 being immersed, the liquid 1 is heated to a temperature higher than the melting point of the solder bump 12.
The entire 4 is heated to reflow the solder (step S6).

【0022】その後、半田バンプ12が完全に溶融され
て、配線基板13とベアチップ11の電極に対して全体
が十分な濡れ性を確保するまで、半田バンプ12の融点
より高い温度状態が持続される。
After that, until the solder bumps 12 are completely melted and the electrodes of the wiring substrate 13 and the bare chip 11 are fully wetted, the temperature higher than the melting point of the solder bumps 12 is maintained. .

【0023】上記液体14の種類としては、高温まで安
定で腐食性の無いものが望ましい。例えば、水に近い比
重を有して、且つ空気より大きい比熱を有するシリコン
オイル等が適している。
As the kind of the liquid 14, a liquid which is stable up to a high temperature and is not corrosive is desirable. For example, silicone oil having a specific gravity close to that of water and a specific heat larger than that of air is suitable.

【0024】リフローが終了すると、液体14の温度が
室温まで下げられて、ベアチップ11及び配線基板13
が取出され、液体14が洗浄される(ステップS7)。
こうして、フリップチップ接続が完了する。
When the reflow is completed, the temperature of the liquid 14 is lowered to room temperature, and the bare chip 11 and the wiring substrate 13 are
Is taken out and the liquid 14 is washed (step S7).
Thus, the flip chip connection is completed.

【0025】このように、第1の実施の形態では、液体
中でリフローを実施しているため、液体がクッションの
役目を果たし、リフロー中の外部の振動が、直接チップ
と基板の接合体に加わるのを防止している。したがっ
て、チップを基板に仮止めしてから液体に浸漬した後
の、搬送中及びリフロー中での振動による外力が原因の
接続不良を防止することができる。
As described above, in the first embodiment, since the reflow is performed in the liquid, the liquid serves as a cushion, and external vibration during the reflow directly affects the bonded body of the chip and the substrate. It prevents you from joining. Therefore, it is possible to prevent a connection failure due to an external force due to vibration during transportation and reflow after the chip is temporarily fixed to the substrate and then immersed in the liquid.

【0026】また、従来例に比べて、空気より大きな比
熱を有する液体中でリフローを行っているために、温度
制御性が良く、全ての電極パッド上の半田バンプをリフ
ロー時に均一な温度まで上昇させることも可能になる。
Further, since the reflow is performed in a liquid having a specific heat larger than that of the air as compared with the conventional example, the temperature controllability is good and the solder bumps on all the electrode pads are heated to a uniform temperature during the reflow. It is also possible to let it.

【0027】上述したように、リフロー時に半田が高温
になっている状態で、半田バンプは外気に触れることを
防止することができる。このことは、特に高温状態に於
いて半田の酸化を防止できるため、リフロー時にフラッ
クスを使用して半田の表面酸化膜を除去する必要が無く
なることを意味する。リフロー時にフラックスを使用す
ることは、洗浄後のフラックス残渣によって半田接続部
の信頼性を悪化させるために好ましくない。しかしなが
ら、第1の実施の形態では、フラックスを使用しなくと
も安定に接続できるので、半田接続部の信頼性の悪化を
防止することができる。
As described above, the solder bumps can be prevented from coming into contact with the outside air when the solder is at a high temperature during reflow. This means that it is not necessary to remove the surface oxide film of the solder by using flux at the time of reflow because the oxidation of the solder can be prevented especially in a high temperature state. It is not preferable to use the flux during the reflow, because the flux residue after cleaning deteriorates the reliability of the solder joint. However, in the first embodiment, the stable connection can be made without using the flux, so that the deterioration of the reliability of the solder connection portion can be prevented.

【0028】次に、本発明の第2の実施の形態を説明す
る。図3は、本発明の第2の実施の形態を説明するもの
で、配線基板とベアチップのフリップチップ接続に於け
るリフロー状態を図示したものである。
Next, a second embodiment of the present invention will be described. FIG. 3 illustrates a second embodiment of the present invention, and illustrates a reflow state in flip-chip connection between a wiring board and a bare chip.

【0029】図2に示された第1の実施の形態と同様
に、図3に於いて、ベアチップ11が仮止めされた状態
の配線基板13全体が液体14中に浸漬されて、半田バ
ンプ12の融点より高い温度まで液体14全体が昇温さ
れて半田がリフローされる。このとき、配線基板13
は、そのエッジを挟んで固定するキャリアによって保持
されて、容器15に固定される。つまり、配線基板13
に対してベアチップ11が図示上方向に向けた状態に固
定される。
Similar to the first embodiment shown in FIG. 2, in FIG. 3, the entire wiring substrate 13 in which the bare chip 11 is temporarily fixed is immersed in the liquid 14 and the solder bumps 12 are formed. The temperature of the entire liquid 14 is raised to a temperature higher than the melting point of, and the solder is reflowed. At this time, the wiring board 13
Is held by a carrier which is fixed by sandwiching its edge, and is fixed to the container 15. That is, the wiring board 13
On the other hand, the bare chip 11 is fixed so as to face upward in the drawing.

【0030】この状態で、ベアチップ11には、該チッ
プ11の重量による図示矢印D方向の重力と、液体14
による図示矢印E方向の浮力が逆方向に加わることにな
る。チップ11の重力と浮力との和は、半田バンプ12
全体に加わる垂直方向の力となる。
In this state, the weight of the bare chip 11 causes the gravity of the bare chip 11 in the direction of the arrow D in FIG.
Therefore, the buoyancy in the direction of arrow E in the figure is applied in the opposite direction. The sum of gravity and buoyancy of the chip 11 is the solder bump 12
It is the vertical force applied to the whole.

【0031】チップ11に加わる浮力は、浸漬された液
体14の比重によって決定される。したがって、液体1
4の比重を変化させることで、半田バンプ12に加わる
力を制御することができる。これは、図11乃至図14
に示されたように、チップ11に加わる重力やその他の
外力によって接続不良が発生することを、浮力によって
外力の大きさを変えることで防止できることを意味す
る。
The buoyancy applied to the tip 11 is determined by the specific gravity of the liquid 14 soaked. Therefore, liquid 1
By changing the specific gravity of No. 4, the force applied to the solder bump 12 can be controlled. This is shown in FIGS.
As shown in (1), it means that the occurrence of connection failure due to gravity or other external force applied to the chip 11 can be prevented by changing the magnitude of the external force by buoyancy.

【0032】また、第2の実施の形態では、接続不良を
防止すること以外にも、リフローした状態の半田バンプ
12に加わる力を制御することで、接続後の半田バンプ
12の形状を制御することもできる。接続後にバンプに
加わる応力は、バンプ形状によって異なってくるため
に、バンプ形状を応力が小さくなるように制御すること
で、半田接続部の信頼性を向上させることができる。
Further, in the second embodiment, in addition to preventing the connection failure, the shape of the solder bump 12 after connection is controlled by controlling the force applied to the reflowed solder bump 12. You can also Since the stress applied to the bump after connection differs depending on the bump shape, the reliability of the solder connection portion can be improved by controlling the bump shape so that the stress becomes small.

【0033】図4は、上述した本発明の第2の実施の形
態の変形例を示したものである。図3と同様に、配線基
板13全体を液体14中に浸漬させて、半田バンプ1
2′の融点より高い温度まで液体14全体が昇温されて
半田がリフローされる。このとき、配線基板11をキャ
リヤ16で容器15に固定した状態で、基板11に対し
てチップ11′を下方向(図示矢印D′方向)に向けた
状態にしておく。この場合、半田バンプ12′に加わる
力は、図3の場合とは逆方向にすることができ、接続後
のバンプ形状の制御可能な範囲を広げることができる。
FIG. 4 shows a modification of the above-described second embodiment of the present invention. Similarly to FIG. 3, the entire wiring substrate 13 is immersed in the liquid 14 to remove the solder bump 1
The entire liquid 14 is heated to a temperature higher than the melting point of 2'and the solder is reflowed. At this time, with the wiring board 11 fixed to the container 15 by the carrier 16, the chip 11 'is directed downward (in the direction of the arrow D'in the drawing) with respect to the board 11. In this case, the force applied to the solder bump 12 'can be set in the direction opposite to that in the case of FIG. 3, and the controllable range of the bump shape after connection can be widened.

【0034】次に、本発明の第3の実施の形態を説明す
る。図5は、本発明の第3の実施の形態を説明した図で
あり、配線基板とチップのフリップチップ接続に於ける
リフロー状態を示したものである。
Next, a third embodiment of the present invention will be described. FIG. 5 is a diagram for explaining the third embodiment of the present invention, showing a reflow state in flip-chip connection between a wiring board and a chip.

【0035】配線基板11の上下両面に、半田バンプ1
2及び12′によってベアチップ11及び11′が仮止
めされている。そして、チップ11及び11′が仮止め
された基板13全体が、半田バンプ12及び12′の融
点より高い温度まで昇温された液体中に、キャリヤ16
で支持された状態で浸漬されて、半田がリフローされ
る。尚、この場合の液体14の比重は、チップ(Si)
とほぼ同じに調整してある。
Solder bumps 1 are formed on both upper and lower surfaces of the wiring board 11.
Bare chips 11 and 11 'are temporarily fixed by 2 and 12'. Then, the entire substrate 13 to which the chips 11 and 11 'are temporarily fixed is placed in a carrier 16 in a liquid heated to a temperature higher than the melting points of the solder bumps 12 and 12'.
The solder is reflowed by being dipped while being supported by. The specific gravity of the liquid 14 in this case is the chip (Si)
It is adjusted to almost the same as.

【0036】この状態で、基板13上下のチップ11及
び11′には、型チップの重量による重力(D及び
D′)と液体14による浮力(E及びE′)が逆方向に
加わる。したがって、チップ11及び11′の重力と浮
力との和が、半田バンプ12及び12′全体に加わる垂
直方向の力となる。この場合、チップ11及び11′に
加わる重力(D及びD′)と浮力(E及びE′)は、大
きさがほぼ等しく向きが反対となり、半田バンプ12及
び12′へは力が加わらない。
In this state, gravity (D and D ') due to the weight of the die chip and buoyancy (E and E') due to the liquid 14 are applied to the chips 11 and 11 'above and below the substrate 13 in opposite directions. Therefore, the sum of the gravity and the buoyancy of the chips 11 and 11 'becomes the vertical force applied to the entire solder bumps 12 and 12'. In this case, the gravity (D and D ') and the buoyancy (E and E') applied to the chips 11 and 11 'are substantially equal in magnitude and opposite in direction, and no force is applied to the solder bumps 12 and 12'.

【0037】よって、基板13の上下のチップ11及び
11′を接続するための半田バンプ12及び12′へ
は、何れもリフロー時に荷重が加わらず同じ条件で接続
される。したがって、上下の接続バンプ形状が、バンプ
に加わる荷重の差によって異なる形状になってしまうこ
とを防止することができる。
Therefore, the solder bumps 12 and 12 'for connecting the upper and lower chips 11 and 11' of the substrate 13 are connected under the same condition without any load applied during reflow. Therefore, it is possible to prevent the upper and lower connection bump shapes from becoming different shapes due to the difference in load applied to the bumps.

【0038】次に、本発明の第4の実施の形態について
説明する。図6は、本発明の第4の実施の形態を示すも
ので、半導体装置の側断面図である。
Next, a fourth embodiment of the present invention will be described. FIG. 6 shows a fourth embodiment of the present invention and is a side sectional view of a semiconductor device.

【0039】図6に於いて、ベアチップ11の電極パッ
ド部には、半田バンプ12が形成されている。そして、
上記ベアチップ11は、裏向きにされて配線基板13上
に電極パッドが精度良く位置合わせされて、荷重を加え
ることにより配線基板13に仮止めされる。
In FIG. 6, solder bumps 12 are formed on the electrode pads of the bare chip 11. And
The bare chip 11 is faced down, the electrode pads are accurately aligned on the wiring board 13, and the bare chip 11 is temporarily fixed to the wiring board 13 by applying a load.

【0040】この配線基板13上には、シーリング方法
等によりキャップ17が固定されている。このキャップ
17は、ベアチップ11が液体14に浸漬された状態を
保つために基板上に固定されるもので、リフロー温度に
耐えられる部材で構成される。また、キャップ17には
液体注入用の孔18aが設けられており、液体14の注
入後は開閉自在な蓋部材18bにより孔18aが塞がれ
て、キャップ17内に液体14が密閉されるようになっ
ている。すなわち、配線基板13上に仮止めされたチッ
プ11が、液体14中に浸漬される。
A cap 17 is fixed on the wiring board 13 by a sealing method or the like. The cap 17 is fixed on the substrate in order to keep the bare chip 11 immersed in the liquid 14, and is composed of a member that can withstand the reflow temperature. Further, the cap 17 is provided with a hole 18a for injecting the liquid, and after the injection of the liquid 14, the hole 18a is closed by the lid member 18b which can be opened and closed so that the liquid 14 is sealed in the cap 17. It has become. That is, the chip 11 temporarily fixed on the wiring board 13 is immersed in the liquid 14.

【0041】尚、液体の種類としては、上述した第1の
実施の形態と同じく高温まで安定で腐蝕性の無いものが
望ましい。その後、半田バンプ12の融点より高い温度
まで液体14全体が昇温されて、半田がリフローされ
る。このリフローは、半田バンプ12が完全に溶融され
て配線基板13とベアチップ11の電極に対して十分な
濡れ性を確保するまで、半田バンプ12の融点より高い
温度状態が維持される。そして、液体14の温度が室温
まで下がるとキャップ17が取外され、液体が洗浄され
てフリップチップ接続が完了する。
As the kind of liquid, it is desirable that the liquid is stable up to a high temperature and is not corrosive as in the first embodiment. Then, the temperature of the entire liquid 14 is raised to a temperature higher than the melting point of the solder bump 12, and the solder is reflowed. This reflow is maintained at a temperature higher than the melting point of the solder bump 12 until the solder bump 12 is completely melted and sufficient wettability is ensured for the wiring board 13 and the electrodes of the bare chip 11. Then, when the temperature of the liquid 14 drops to room temperature, the cap 17 is removed, the liquid is washed, and the flip chip connection is completed.

【0042】このように、第4の実施の形態は、液体中
でリフローを実施しているため、上述した第1の実施の
形態と同様、チップを保護するという効果がある。ま
た、基板を固定した状態でリフローを実施するため、第
2の実施の形態と同様の効果もある。
As described above, in the fourth embodiment, since the reflow is performed in the liquid, there is an effect that the chip is protected as in the first embodiment described above. Further, since the reflow is performed while the substrate is fixed, the same effect as the second embodiment can be obtained.

【0043】尚、図6の例では、1つの配線基板13上
に1つのベアチップ11を実装しているが、図7に示さ
れるように、同一基板13上に複数のベアチップ11
a、11bを実装しても良い。この場合、ベアチップ1
つに対してキャップを1つ設けるようにする。
In the example of FIG. 6, one bare chip 11 is mounted on one wiring board 13, but as shown in FIG. 7, a plurality of bare chips 11 are mounted on the same board 13.
You may mount a, 11b. In this case, bare chip 1
One cap for each.

【0044】更に、図8に示されるように、配線基板1
3の両面にベアチップ11及び11′を実装する場合
も、それぞれのベアチップ11及び11′に対してキャ
ップ17及び17′を設けるようにする。
Further, as shown in FIG. 8, the wiring board 1
When the bare chips 11 and 11 'are mounted on both surfaces of the cap 3, caps 17 and 17' are provided for the bare chips 11 and 11 ', respectively.

【0045】そして、図7及び図8に示されるように、
同一基板13上に複数のベアチップ11a、11bまた
は11、11′を実装する場合、浸漬する液体14a、
14bまたは14、14′を、キャップ17a、17b
または17、17′毎に異なるものにすることができ
る。これにより、ベアチップ毎にリフロー時にバンプに
加わる力を別々に制御することができる。
Then, as shown in FIGS. 7 and 8,
When mounting a plurality of bare chips 11a, 11b or 11, 11 'on the same substrate 13, a liquid 14a to be dipped,
14b or 14, 14 'with caps 17a, 17b
Alternatively, each of 17 and 17 'can be different. As a result, the force applied to the bump during reflow can be controlled separately for each bare chip.

【0046】尚、上記第4の実施の形態では、半田のリ
フロー後、キャップ17を取外したが、キャップ17を
そのまま残しておいても良い。この場合、シリコンオイ
ルにより、キャップの熱がキャップに伝達されて放熱効
果が向上するし、また半田バンプの酸化が防止されて信
頼性が向上する等の効果がある。
Although the cap 17 is removed after the solder reflow in the fourth embodiment, the cap 17 may be left as it is. In this case, the heat of the cap is transferred to the cap by the silicone oil to improve the heat dissipation effect, and the oxidation of the solder bumps is prevented, so that the reliability is improved.

【0047】図9は、本発明の第5の実施の形態を示す
もので、半導体装置のリフロー時の状態を示した図であ
る。図9に於いて、ベアチップ11の電極パッド部に
は、半田バンプ12が形成されている。そして、このベ
アチップ11は、配線基板に実装されず、容器15内の
液体14中に浸漬される。
FIG. 9 shows a fifth embodiment of the present invention and is a view showing a state of the semiconductor device at the time of reflow. In FIG. 9, solder bumps 12 are formed on the electrode pads of the bare chip 11. The bare chip 11 is not mounted on the wiring board, but is immersed in the liquid 14 in the container 15.

【0048】すなわち、第5の実施の形態では、チップ
上のバンプをリフローする場合に適用されたものであ
る。この第5の実施の形態によれば、リフロー時の温度
が容易に制御可能となる。
That is, the fifth embodiment is applied when reflowing the bumps on the chip. According to the fifth embodiment, the temperature during reflow can be easily controlled.

【0049】[0049]

【発明の効果】以上のように本発明によれば、ベアチッ
プと配線基板とのフリップチップ接続に於いて該チップ
と配線基板との接続を確実に行って接続の失敗を防止す
ることのできる半導体装置及び該半導体装置の製造方法
を提供することができる。
As described above, according to the present invention, in the flip chip connection between the bare chip and the wiring board, the chip and the wiring board can be surely connected to each other to prevent the connection failure. A device and a method for manufacturing the semiconductor device can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態の動作を説明するフ
ローチャートである。
FIG. 1 is a flowchart explaining an operation of a first exemplary embodiment of the present invention.

【図2】第1の実施の形態による半導体装置の製造工程
を示した図である。
FIG. 2 is a diagram showing a manufacturing process of the semiconductor device according to the first embodiment.

【図3】本発明の第2の実施の形態を説明するもので、
配線基板とベアチップのフリップチップ接続に於けるリ
フロー状態を示した図である。
FIG. 3 illustrates a second embodiment of the present invention.
It is a figure showing a reflow state in flip-chip connection of a wiring board and a bare chip.

【図4】本発明の第2の実施の形態の変形例を示したも
ので、配線基板とベアチップのフリップチップ接続に於
けるリフロー状態を示した図である。
FIG. 4 is a view showing a modified example of the second embodiment of the present invention and is a diagram showing a reflow state in flip-chip connection between a wiring board and a bare chip.

【図5】本発明の第3の実施の形態を説明するもので、
配線基板とチップのフリップチップ接続に於けるリフロ
ー状態を示した図である。
FIG. 5 illustrates a third embodiment of the present invention.
FIG. 6 is a diagram showing a reflow state in flip-chip connection between a wiring board and a chip.

【図6】本発明の第4の実施の形態を示すもので、半導
体装置の側断面図である。
FIG. 6 shows a fourth embodiment of the present invention and is a side sectional view of a semiconductor device.

【図7】本発明の第4の実施の形態の変形例を示すもの
で、半導体装置の側断面図である。
FIG. 7 shows a modified example of the fourth embodiment of the present invention and is a side sectional view of a semiconductor device.

【図8】本発明の第4の実施の形態の他の変形例を示す
もので、半導体装置の側断面図である。
FIG. 8 is a side sectional view of a semiconductor device, showing another modification of the fourth embodiment of the present invention.

【図9】本発明の第5の実施の形態を示すもので、半導
体装置のリフロー時の状態を示した図である。
FIG. 9 illustrates a fifth embodiment of the present invention and is a diagram showing a state of the semiconductor device during reflow.

【図10】従来のフリップチップ接続された基板とチッ
プを示した図である。
FIG. 10 is a view showing a conventional flip-chip connected substrate and chip.

【図11】従来のフリップチップ接続に於ける問題点の
一例を示した図である。
FIG. 11 is a diagram showing an example of problems in the conventional flip chip connection.

【図12】従来のフリップチップ接続に於ける問題点の
他の例を示した図である。
FIG. 12 is a diagram showing another example of problems in the conventional flip-chip connection.

【図13】従来のフリップチップ接続に於けるパッドの
接続不良の問題が生じる場合の例を示した図である。
FIG. 13 is a diagram showing an example of a case where a pad connection problem occurs in the conventional flip chip connection.

【図14】従来のフリップチップ接続に於けるフラック
スの気化による接続不良の例を示した図である。
FIG. 14 is a diagram showing an example of connection failure due to vaporization of flux in conventional flip-chip connection.

【符号の説明】[Explanation of symbols]

1、1′、11、11′、11a、11b…ベアチップ
(チップ)、2、2′、12、12′…半田バンプ、
3、13…配線基板、14、14′、14a、14b…
液体、15…容器、16…キャリヤ、17、17′、1
7a、17b…キャップ、18a…孔、18b…蓋部
材。
1, 1 ', 11, 11', 11a, 11b ... Bare chips (chips), 2 ', 12, 12' ... Solder bumps,
3, 13 ... Wiring board, 14, 14 ', 14a, 14b ...
Liquid, 15 ... Container, 16 ... Carrier, 17, 17 ', 1
7a, 17b ... Cap, 18a ... Hole, 18b ... Lid member.

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップに設けられた電極パッドに
半田バンプを形成する第1の工程と、 上記半田バンプを配線基板上に設けられた電極に対向さ
せて上記配線基板上に上記半導体チップを仮止めする第
2の工程と、 少なくとも上記半田バンプを液体中に浸漬させる第3の
工程と、 上記半田バンプを介して上記半導体チップの電極パッド
と上記配線基板上の電極とを電気的に接続するために、
上記液体を上記半田バンプの融点より高い温度に保持し
た状態で上記半田バンプのリフローを行う第4の工程と
を具備することを特徴とする半導体装置の製造方法。
1. A first step of forming a solder bump on an electrode pad provided on a semiconductor chip; and a step of placing the semiconductor chip on the wiring board by facing the solder bump to an electrode provided on the wiring board. Second step of temporarily fixing, third step of immersing at least the solder bump in a liquid, and electrically connecting the electrode pad of the semiconductor chip and the electrode on the wiring board via the solder bump In order to
And a fourth step of reflowing the solder bumps while holding the liquid at a temperature higher than the melting point of the solder bumps.
【請求項2】 上記半導体チップは上記配線基板の同一
面上に複数設けられることを特徴とする請求項1に記載
の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein a plurality of the semiconductor chips are provided on the same surface of the wiring board.
【請求項3】 上記半導体チップは、上記配線基板の第
1の面上及びこの第1の面と反対側の第2の面上に少な
くとも1つ設けられることを特徴とする請求項1に記載
の半導体装置の製造方法。
3. The semiconductor chip according to claim 1, wherein at least one semiconductor chip is provided on a first surface of the wiring board and on a second surface opposite to the first surface. Of manufacturing a semiconductor device of.
【請求項4】 上記第3の工程は、上記半導体チップ及
び上記半田バンプを介して上記半導体チップに接続され
た上記配線基板とを液体中に浸漬させることを特徴とす
る請求項1、2、3の何れか1つに記載の半導体装置の
製造方法。
4. The third step is characterized in that the semiconductor chip and the wiring board connected to the semiconductor chip via the solder bumps are dipped in a liquid. 4. The method for manufacturing a semiconductor device according to any one of 3 above.
【請求項5】 上記第3の工程は、少なくとも上記配線
基板を上記液体中に固定させる工程を更に含むことを特
徴とする請求項4に記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 4, wherein the third step further includes a step of fixing at least the wiring board in the liquid.
【請求項6】 上記液体は水に近い比重を有して、且つ
空気より大きい比熱を有することを特徴とする請求項
1、2、3の何れか1つに記載の半導体装置の製造方
法。
6. The method of manufacturing a semiconductor device according to claim 1, wherein the liquid has a specific gravity close to that of water and a specific heat larger than that of air.
【請求項7】 上記液体はシリコンオイルで構成される
ことを特徴とする請求項6に記載の半導体装置の製造方
法。
7. The method of manufacturing a semiconductor device according to claim 6, wherein the liquid is composed of silicon oil.
【請求項8】 半導体チップに設けられた電極パッドに
半田バンプを形成する第1の工程と、 上記半田バンプを配線基板上に設けられた電極に対向さ
せて上記配線基板上に上記半導体チップを仮止めする第
2の工程と、 上記半導体チップを閉塞部材で覆い、且つその閉塞部材
を上記配線基板上に固定する第3の工程と、 上記閉塞部材内に液体を注入する第4の工程と、 上記液体を上記半田バンプの融点より高い温度に保持し
た状態で上記半田バンプのリフローを行う第5の工程
と、 上記閉塞部材を上記配線基板より取外す第6の工程とを
具備することを特徴とする半導体装置の製造方法。
8. A first step of forming a solder bump on an electrode pad provided on a semiconductor chip, and the semiconductor chip on the wiring board with the solder bump facing an electrode provided on the wiring board. A second step of temporarily fixing, a third step of covering the semiconductor chip with a closing member and fixing the closing member on the wiring board, and a fourth step of injecting a liquid into the closing member. A fifth step of reflowing the solder bumps while holding the liquid at a temperature higher than the melting point of the solder bumps, and a sixth step of removing the blocking member from the wiring board. And a method for manufacturing a semiconductor device.
【請求項9】 上記半導体チップは上記配線基板の同一
面上に複数設けられ、且つ各半導体チップは各閉塞部材
で覆われることを特徴とする請求項8に記載の半導体装
置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 8, wherein a plurality of the semiconductor chips are provided on the same surface of the wiring board, and each semiconductor chip is covered with each closing member.
【請求項10】 上記半導体チップは、上記配線基板の
第1の面上及びこの第1の面と反対側の第2の面上に少
なくとも1つ設けられ、且つ半導体チップは各閉塞部材
で覆われることを特徴とする請求項8に記載の半導体装
置の製造方法。
10. At least one semiconductor chip is provided on the first surface of the wiring board and on a second surface opposite to the first surface, and the semiconductor chip is covered with each closing member. 9. The method of manufacturing a semiconductor device according to claim 8, wherein
【請求項11】 上記閉塞部材は上記半田バンプの融点
より高い温度まで耐熱性を有することを特徴とする請求
項8、9、10の何れかに記載の半導体装置の製造方
法。
11. The method of manufacturing a semiconductor device according to claim 8, wherein the closing member has heat resistance up to a temperature higher than a melting point of the solder bump.
【請求項12】 上記閉塞部材は、上記液体注入用の注
入孔を有することを特徴とする請求項8に記載の半導体
装置の製造方法。
12. The method of manufacturing a semiconductor device according to claim 8, wherein the closing member has an injection hole for injecting the liquid.
【請求項13】 上記液体は水に近い比重を有して、且
つ空気より大きい比熱を有することを特徴とする請求項
8、9、10の何れかに記載の半導体装置の製造方法。
13. The method of manufacturing a semiconductor device according to claim 8, wherein the liquid has a specific gravity close to that of water and a specific heat larger than that of air.
【請求項14】 上記液体はシリコンオイルで構成され
ることを特徴とする請求項13に記載の半導体装置の製
造方法。
14. The method of manufacturing a semiconductor device according to claim 13, wherein the liquid is composed of silicon oil.
【請求項15】 半導体チップに設けられた電極パッド
に半田バンプを形成する第1の工程と、 上記半田バンプを液体中に浸漬させる第2の工程と、 上記液体を上記半田バンプの融点より高い温度に保持し
た状態で上記半田バンプのリフローを行う第3の工程と
を具備することを特徴とする半導体装置の製造方法。
15. A first step of forming a solder bump on an electrode pad provided on a semiconductor chip, a second step of immersing the solder bump in a liquid, and the liquid being higher than the melting point of the solder bump. And a third step of reflowing the solder bump while maintaining the temperature.
【請求項16】 上記液体は水に近い比重を有して、且
つ空気より大きい比熱を有することを特徴とする請求項
15に記載の半導体装置の製造方法。
16. The method of manufacturing a semiconductor device according to claim 15, wherein the liquid has a specific gravity close to that of water and a specific heat larger than that of air.
【請求項17】 上記液体はシリコンオイルで構成され
ることを特徴とする請求項16に記載の半導体装置の製
造方法。
17. The method of manufacturing a semiconductor device according to claim 16, wherein the liquid is composed of silicon oil.
【請求項18】 少なくとも1つの半導体チップと、 上記半導体チップの電極パッドに形成された半田バンプ
と、 上記半田バンプに対向して配設された電極に、上記半田
バンプを介して上記半導体チップが電気的に接続される
配線基板と、 上記半導体チップを内部に有して上記配線基板上に固定
される閉塞部材と、 この閉塞部材内に収容されて上記半導体チップを浸漬さ
せ、リフロー時に上記半田バンプの融点より高い温度に
保持される液体とを具備することを特徴とする半導体装
置。
18. At least one semiconductor chip, a solder bump formed on an electrode pad of the semiconductor chip, and an electrode provided so as to face the solder bump, the semiconductor chip being mounted on the electrode via the solder bump. A wiring board that is electrically connected, a closing member that has the semiconductor chip inside and is fixed on the wiring board, and the semiconductor chip is immersed in the closing member to immerse the semiconductor chip, and the solder is used during reflow. A liquid crystal held at a temperature higher than the melting point of the bump, the semiconductor device.
【請求項19】 上記液体は水に近い比重を有して、且
つ空気より大きい比熱を有することを特徴とする請求項
18に記載の半導体装置。
19. The semiconductor device according to claim 18, wherein the liquid has a specific gravity close to that of water and a specific heat larger than that of air.
【請求項20】 上記液体はシリコンオイルで構成され
ることを特徴とする請求項19に記載の半導体装置。
20. The semiconductor device according to claim 19, wherein the liquid is composed of silicon oil.
【請求項21】 上記閉塞部材は上記半田バンプの融点
より高い温度まで耐熱性を有することを特徴とする請求
項18に記載の半導体装置。
21. The semiconductor device according to claim 18, wherein the closing member has heat resistance up to a temperature higher than a melting point of the solder bump.
【請求項22】 上記閉塞部材は、上記液体注入用の注
入孔を有することを特徴とする請求項18に記載の半導
体装置。
22. The semiconductor device according to claim 18, wherein the closing member has an injection hole for injecting the liquid.
【請求項23】 上記半導体チップは、上記配線基板の
同一面上に複数設けられることを特徴とする請求項18
に記載の半導体装置。
23. A plurality of the semiconductor chips are provided on the same surface of the wiring board.
The semiconductor device according to.
【請求項24】 上記半導体チップは、上記配線基板の
第1の面上及びこの第1の面と反対側の第2の面上にそ
れぞれ少なくとも1つ設けられることを特徴とする請求
項18に記載の半導体装置。
24. At least one semiconductor chip is provided on each of a first surface of the wiring board and a second surface opposite to the first surface. The semiconductor device described.
JP7230321A 1995-09-07 1995-09-07 Semiconductor device and manufacture thereof Pending JPH0974116A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7230321A JPH0974116A (en) 1995-09-07 1995-09-07 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7230321A JPH0974116A (en) 1995-09-07 1995-09-07 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0974116A true JPH0974116A (en) 1997-03-18

Family

ID=16906007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7230321A Pending JPH0974116A (en) 1995-09-07 1995-09-07 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0974116A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143196A1 (en) * 2017-01-31 2018-08-09 株式会社新川 Semiconductor-device manufacturing method and manufacturing device
CN112670278A (en) * 2020-12-23 2021-04-16 成都海光集成电路设计有限公司 Chip packaging structure and chip packaging method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143196A1 (en) * 2017-01-31 2018-08-09 株式会社新川 Semiconductor-device manufacturing method and manufacturing device
CN110235231A (en) * 2017-01-31 2019-09-13 株式会社新川 The manufacturing method and manufacturing device of semiconductor device
JPWO2018143196A1 (en) * 2017-01-31 2019-11-21 ヤマハモーターロボティクスホールディングス株式会社 Semiconductor device manufacturing method and manufacturing apparatus
US10937758B2 (en) 2017-01-31 2021-03-02 Shinkawa Ltd. Semiconductor-device manufacturing method and manufacturing apparatus
CN110235231B (en) * 2017-01-31 2023-07-25 株式会社新川 Method and apparatus for manufacturing semiconductor device
CN112670278A (en) * 2020-12-23 2021-04-16 成都海光集成电路设计有限公司 Chip packaging structure and chip packaging method
CN112670278B (en) * 2020-12-23 2023-04-18 成都海光集成电路设计有限公司 Chip packaging structure and chip packaging method

Similar Documents

Publication Publication Date Title
US6576495B1 (en) Microelectronic assembly with pre-disposed fill material and associated method of manufacture
EP0915505B1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
KR100294958B1 (en) Mounting structure for one or more semiconductor devices
US5806753A (en) Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier
KR100555354B1 (en) A method of coupling singulated chip to a substrate package, fluxless flip chip interconnection and a method of forming contact points on chip
KR100239198B1 (en) Semiconductor device
KR100475324B1 (en) Selectively filled adhesive film containing a fluxing agent
EP0732736A2 (en) Semiconductor package for flip-chip mounting process
JPH0945805A (en) Wiring board, semiconductor device, method for removing the semiconductor device from wiring board, and manufacture of semiconductor device
JPH10308465A (en) Cast metal seal for semiconductor substrate
KR20030060897A (en) Polymer collar for solder bumps
JP2000100851A (en) Semiconductor substrate and manufacture thereof and structure and method for mounting semiconductor parts
JP2010109032A (en) Method of manufacturing semiconductor device
US6472305B1 (en) Method of manufacturing bonded structure of film substrate and semiconductor chip
US20010008250A1 (en) Method of forming a solder ball
KR20020044577A (en) Advanced flip-chip join package
JPH1062482A (en) Method and apparatus for testing ic chip
US20040038452A1 (en) Connection between semiconductor unit and device carrier
JPH0974116A (en) Semiconductor device and manufacture thereof
JPH09246319A (en) Flip chip mounting method
JP2009266972A (en) Laminated semiconductor module and method of manufacturing the same
JPH06204352A (en) Semiconductor ceramic package board and lid
JP2940491B2 (en) Flip-chip mounting structure and method in multi-chip module and flip-chip mounting substrate in multi-chip module
JPH08241900A (en) Resin-sealing of flip-chip mounted body
US20230017846A1 (en) Package structure and method for fabricating same