KR20030060897A - 솔더 범프를 위한 폴리머 칼라 - Google Patents

솔더 범프를 위한 폴리머 칼라 Download PDF

Info

Publication number
KR20030060897A
KR20030060897A KR10-2003-7004188A KR20037004188A KR20030060897A KR 20030060897 A KR20030060897 A KR 20030060897A KR 20037004188 A KR20037004188 A KR 20037004188A KR 20030060897 A KR20030060897 A KR 20030060897A
Authority
KR
South Korea
Prior art keywords
solder
polymer material
solder bump
uncured polymer
forming
Prior art date
Application number
KR10-2003-7004188A
Other languages
English (en)
Other versions
KR100552943B1 (ko
Inventor
피터 엘레니우스
덕-훈 김
Original Assignee
플립 칩 테크놀로지스, 엘.엘.씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플립 칩 테크놀로지스, 엘.엘.씨 filed Critical 플립 칩 테크놀로지스, 엘.엘.씨
Publication of KR20030060897A publication Critical patent/KR20030060897A/ko
Application granted granted Critical
Publication of KR100552943B1 publication Critical patent/KR100552943B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

솔더 접합부를 형성하는데 사용되는 솔더 볼(30, 32)의 둘레에 폴리머 지지 링, 즉 칼라를 형성하는 방법은, 도전성 솔더 범프 패드(22, 24) 각각에 대해, 경화되지 않은 폴리머 물질의 패턴이 형성된 영역(26, 27)을 솔더 볼이 부착될 IC 패키지나 다른 기판 위에 형성하는 단계를 포함한다. 경화되지 않은 폴리머 물질은 솔더 범프 패드를 유동시키는 비유동성 언더필 물질인 것이 바람직하다. 이후, 예비 성형된 솔더 볼은 각 솔더 범프 패드 위에서, 경화되지 않은 폴리머 물질 내로 배치된다. 이후의 가열 사이클은 조립체가 솔더 볼의 재유동 온도까지 가열되게 함으로써, 솔더 볼을 하부의 솔더 범프 패드에 부착시키고, 상기 폴리머 물질을 적어도 일부 경화시켜, 부착된 각 솔더 볼의 하부 영역에 지지 칼라를 형성한다.

Description

솔더 범프를 위한 폴리머 칼라{POLYMER COLLAR FOR SOLDER BUMPS}
솔더 범프 어레이 집적회로 패키지(이하 IC 패키지라 한다)를 사용하는 표면 부착(surface mount) 기술은, 집적회로의 상호 연결 및 패키징을 간단하게 하기 위해 반도체 업계에 널리 알려져 있다. 일련의 원형(위에서 볼 때 원형, 또는 3차원으로 반구형) 솔더 범프는, 활성 또는 비활성 소자(active or passive devices)가 위에 형성되거나 배치되어 있어 이들과 전기적으로 접하는 IC 패키지 기판 또는 다른 기판의 표면에 형성되는 것이 보통이다. 그리고 이러한 솔더 범프는, 제 1 기판이 장착될 제 2 기판 위에 대응 패턴으로 형성되는 패드에 대해 정렬된다. 전술한 집적회로 패키지는 반도체 웨이퍼로부터 스크라이빙(scribing)되는 다이에 의해 제조되는 것이 보통이다. 처리가 이루어지는 동안, 이러한 반도체 웨이퍼는 화학적 확산 및/또는 주입(implantation)에 의해 불순물이 도입되는 상부활성화면(upper active surface)을 가져, 개별적인 트랜지스터와 다른 전자 부품을 형성한다. 이러한 반도체 웨이퍼의 상부 또는 활성화 면에는 금속 배선층(metallizaton layers)도 패턴화되어, 반도체 웨이퍼 내에 형성된 다양한 소자의 전극을 서로 연결한다. 플립 칩의 경우, 스크라이빙된 집적회로 다이의 상부 활성면은 역전되어(inverted), 즉 뒤집혀(flipped), 패턴화된 하부의 기판에 솔더로 연결된다. 솔더 범프를 그 "재유동(reflow)" 온도로 가열하면 솔더가 녹고, 이러한 "재유동"은 플립 칩을 패턴이 형성된 하부의 지지층과 전기적 및 기계적으로 연결한다. 솔더 범프를 사용하여 플립 칩 집적회로를 하부의 지지 기판과 서로 연결하는 것은, 예를 들어 Casson 등의 미국 특허 5,261,593호; Blanton의 미국 특허 5,220,200; Higdon 등의 미국 특허 5,547,740호; 및 Degani 등의 미국 특허 5,564,617호 등에 설명되어 있다.
연결되는 IC 패키지와 지지 기판(즉 인쇄회로기판, 세라믹 기판 등)은 CTE(열팽창계수)가 다를 경우가 종종 있다. 열사이클이 이루어지는 동안, CTE가 서로 맞지 않으면 열변형/열응력이 발생되고, 이는 IC 패키지를 지지 기판에 결합시키기 위한 솔더 범프를 파괴시켜, 회로를 고장나게 한다. 솔더 볼(solder balls)을 사용하는 솔더 접합부의 신뢰도를 높이기 위해 두 가지 방법이 사용된다. IC 패키지를 위한 첫 번째 흔한 방법으로는 언더필 인캡슐런트(underfill encapsulant)를 사용하는 방법인데, 언더필 인캡슐런트는, IC 패키지와 지지 기판 사이로 흘러들어 솔더 범프 둘레의 공간을 충전할 뿐만 아니라, IC 패키지 표면을 기판 면에 물리적으로 연결하여 IC 패키지와 기판 사이의 열팽장계수 차이를 제한시킴으로써, 솔더접합부의 피로 수명을 향상시킨다. 이러한 언더필 재료를 사용하면 솔더 접합부의 피로 수명을 개선시키지만, 이 방법은 표준 표면 장착 기술 제조 공정(standard surface mount technology manufacturing process)에 부합되지 않는 비싼 공정으로 알려진 경우가 종종 있다.
기술 문헌들에 기재되어 있는 두 번째 기술은 솔더 볼의 하부를 부분적으로 둘러싸서(encapsulate) 솔더 볼이 받는 응력이 가장 작게 되도록 하는 방법이다. 솔더 볼의 하부는 솔더 피로 크랙이 시작되어 전파되는 곳이다. 솔더 볼의 하부를 안정되게 하는 방법 중 하나는 세라믹 제조업체인 교세라(Kyocera)의 DBGA(딤플이 형성된 볼 그리드 어레이) 공정인데, 여기서는 여분의 세라믹 층(extra layer of ceramic)이 솔더 볼 부착 이전에 다층 세라믹 기판 위에 놓이고; 이 여분의 세라믹 층에는 납땜 가능한 패드 위로 구멍이 형성되어 있다. 솔더 볼의 하부를 안정되게 하는 두 번째 방법은 NEC에 의해 설명되어 있는데, 이 방법에서는 수지 보강재(resin reinforcement) 층을 사용하며, 이 층은 납땜 가능한 패드에 솔더 볼을 부착시킨 뒤 솔더 볼 둘레에 배분된다. NEC의 기술은 Kazutaka Shoji 등이 1997년 저술한 "New Technology for enhancing Solder Reliability of DDBGA(Die Dimension BGA)라는 제목의 기술 문헌에 설명되어 있다. 관련된 주제는 1998년 12월 8일자로 Shoji에게 부여된 미국 특허 5,847,456호, 1999년 2월 9일자로 Shoji에게 부여된 미국 특허 5,869,904에 설명되어 있는데, 이들 특허는 모두 NEC에 양도되었다.
그러나 솔더 볼 조인트를 안정되게 하고, 따라서 그 신뢰도를 높이기 위한과거의 방법들은 일반적으로 복잡하며 제조 비용이 상당히 높아진다. 볼을 위치시키기 전에, 솔더 마스크를 패턴화하여 도포하는 전형적인 기술은, 실시하기는 쉽지만 비용이 많이 들고 패키지의 신뢰도를 떨어뜨릴 수 있으며 습기에 의한 손상에 취약하다. 더욱이 볼 부착 공정 이후 언더필 층이나 강화 수지를 도포하여도 초기 볼 부착 공정이 이루어지는 동안 솔더 볼의 형상을 유지하는 데는 도움이 되지 않는다. 또 볼 부착 이후 언더필 층이나 수지 보강을 도포하는 상술한 기술은 비용을 증가시키고 공정을 복잡하게 한다.
따라서 본 발명의 목적은 플립 칩 집적회로, 칩 스케일 패키지 및 볼 그리드 어레이 구조(ball grid array structures)용 범프를 형성하기 위한 방법을 개선하는 것이며, 본 발명의 방법은 표준 표면 장착 기술 제조 공정에 부합되며, 솔더 볼의 하부에 추가적인 기계적 지지를 제공하여, 열팽창계수 차이에 의해 발생되는 피로에서 솔더 볼을 보호함으로써, 제조 비용을 현저하게 높이거나 처리 공정을 복잡하게 하지 않고 솔더 볼의 신뢰도를 높인다.
본 발명의 다른 목적은 웨이퍼 처리 레벨에서, 또는 볼 그리드 어레이나 칩 스케일 패키지의 경우에는 매트릭스/멀티업 구조(matrix/multi-up configurations) 내에서, 또는 개별 패키지에 대해서 이루어질 수 있는 방법을 제공하는 것이다. 본 발명의 또 다른 목적은, 볼 부착(ball attachment) 이전에, 솔더 볼의 하부를 강화하는 단계를 플럭스를 솔더 볼 패드에 적용시키는 단계와 결합시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 예를 들어 볼 그리드 어레이(BGA), 칩 스케일 패키지(CSP) 및 플립 칩 구조와 같은 다양한 전자 패키징 분야에 적용될 수 있는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 볼 부착 및 이후의 재유동 공정 동안 솔더 볼의 원래 형태를 유지할 수 있는 방법을 제공하는 것이다.
본 발명의 상세한 설명이 진행됨에 따라, 이들 목적 및 다른 목적들은 당업자가 명백하게 이해할 수 있을 것이다.
본 발명은 넓게는, 솔더 범프 어레이 집적회로 패키지(즉 플립 칩 어셈블리, 칩 스케일 패키지 및 볼 그리드 어레이 구조)에 대해 사용되는 솔더 범프와 같은 솔더 접합부(solder joints)를 기판 위 전극에 형성하는 방법에 관한 것이며, 보다 구체적으로는, 온도 사이클링에 기인하는 고장을 줄일 수 있는 방식으로 이러한 솔더 범프를 강화하는 방법에 대한 것이다.
바람직한 실시예에 따라 간단하게 설명하면 본 발명은,
처음에 제 1 도전성 솔더 범프 패드를 기판 표면에 제공함으로써, IC 패키지와 같은 기판 위에 솔더 범프가 있는 구조를 형성하는 방법에 관한 것이다. 이후 경화되지 않은 폴리머 물질(uncured polymer materials)이 솔더 범프 패드 위에 도포된다. 경화되지 않은 폴리머 물질은 비유동성 언더필 물질(no-flow underfill materials)로서, 솔더 범프 패드 또는 솔더 범프 패드에 접합될 솔더 볼의 하부 영역(base region)에 형성될 수 있는 금속 산화물을 감소시킴으로써 플럭싱 작용(fluxing action)을 수행하는 형태인 것이 바람직하다. 이후, 제 1의 예비 성형된(pre-formed) 솔더 볼의 하부 영역이, 경화되지 않은 폴리머 물질 내 및 제 1 솔더 범프 위로 진행된다. 그 결과 형성되는 어셈블리는 제 1 솔더 볼의 특정 재유동 온도(characteristic reflow temperature)까지 가열되어, 제 1 솔더 볼의 하부 영역을 제 1 도전성 솔더 범프 내에 금속 접합부(metallurgical joints) 형태로 접합시킨다. 이러한 가열 사이클은 또 제 1 솔더 볼의 하부 영역을 둘러싸는 폴리머 물질을 적어도 일부 경화시킨다. 따라서 폴리머 물질은 솔더 볼의 하부 둘레에 지지 링(support ring), 즉 칼라를 형성하여 상기 하부 영역을 안정되게 하고, 피로 파괴로부터 보호한다.
본 발명의 바람직한 실시예에서, 기판은 그 표면에 두 개 또는 그보다 많은 도전성 솔더 범프 패드를 포함하며, 경화되지 않은 폴리머 물질이 솔더 범프 패드 위에 도포된다. 예비 성형된 솔더 볼이 각 솔더 범프 패드에 놓이고, 각 솔더 볼의 하부 영역은 경화되지 않은 폴리머 내 및 각 솔더 범프 패드 위로 진입한다. 이후 각 솔더 볼의 하부 영역은 재유동 가열 사이클이 이루어지는 동안 각 솔더 범프 패드에 접합되고, 이 공정이 이루어지는 동안 각 솔더 볼의 하부 영역을 둘러싸는 폴리머 물질은 적어도 일부가 경화된다.
경화되지 않은 폴리머 물질은 기판에 걸쳐 연속 층으로서 도포될 수도 있지만, 각각이 솔더 범프 패드 중 하나를 덮는 패턴화된 영역으로서 도포되는 것이 바람직하다. 이와 같이 패턴화된 도포를 위해서는, 패턴화된 스크린이나 스텐실을 통해 경화되지 않은 폴리머 물질이 기판 위에 프린팅될 수 있다. 최적의 프린팅을 위해, 경화되지 않은 폴리머 물질은 점성이 적어도 30,000센티포와즈(centipoise)이고, 이후의 도포에서 솔더 범프 패드로부터의 현저한 퍼짐(spreading)이 방지되는 것이 바람직하다.
프린팅 방법에 의해 폴리머 물질을 도포하는 대안으로서, 제트 분사 기술(jetting technologies)을 포함하는 분배 기술(dispense techniques)이나 핀 이동 방법(pin transfer method)에 의해 폴리머 물질이 솔더 범프 패드에 도포될수 있다. 본 발명의 다른 실시예에서는, 솔더 볼을 그 배치 이전에 잡는(grasping) 단계, 잡힌 솔더 볼의 하부 영역에 폴리머 물질을 도포하는 단계, 및 잡은 솔더 볼을 관련된 솔더 범프 패드에 배치하는 단계를 포함함으로써, 폴리머 물질을 솔더 범프 패드에 도포하는 단계와 예비 성형된 솔더 볼을 솔더 범프 패드에 배치하는 단계가 동시에 이루어질 수 있다.
재유동 온도에서 솔더 볼을 그 각각의 솔더 범프 패드에 결합시키는데 이용되는 가열 사이클이 폴리머 물질을 완전히 경화시키기에 불충분한 것으로 증명되면, 추가의 가열 사이클이 더해져 폴리머 물질의 경화를 완료시킨다.
본 발명의 방법은 솔더 접합부 하부의 기계적 지지를 개선시킴으로써 솔더 접합부의 수명을 연장시키고, 따라서 열 응력에 의해 유발되는 피로 파괴를 줄인다. 폴리머 칼라를 형성하는 전술한 방법은 솔더 접합부를 둘러싸는 종래의 공지 기술에 비해 훨씬 낮은 비용으로 이루어질 수 있다. 칼라를 형성하는 폴리머 물질은 플럭싱제(fluxing agent)로서 두 배가 되며, 볼 부착 공정 동안 솔더 볼의 형태를 유지하는데 도움이 된다.
도면의 간단한 설명
도 1은 도전성 솔더 범프가 표면에 형성된 IC 패키지와 같은 제 1 기판의 단면도이다.
도 2는 도 1과 유사한 단면도이나, 볼 부착 이전에, 패턴화된 방식으로 솔더 범프 위에 도포된 경화되지 않은 폴리머 물질의 추가를 나타낸다.
도 3은 도 1과 유사한 단면도이나, 경화되지 않은 폴리머 물질 내 및 솔더범프 패드 위에 솔더 볼이 배치되는 것을 나타낸다.
도 4는 도 3과 유사한 단면도이나, 솔더 볼이 특정 재유동 온도까지 가열된 뒤 솔더 범프 패드에 부착되는 것을 나타낸다.
도 5는 도 4와 유사한 단면도이나, 제 1 기판이 연결될 제 2 기판 위에 형성되는 대응 솔더 패드와 결합되는 솔더 볼을 나타낸다.
도 6은 도 5와 유사한 단면도로서, 제2기판 위에 형성된 솔더 패드에 솔더 볼을 부착시키기 위해 솔더 볼의 재유동 온도까지 어셈블리를 가열한 후를 나타낸다.
도 7은 본 발명에 따라 형성된 지지 폴리머를 각각 포함하는 9개의 솔더 범프가 형성된 기판에 대한 현미경 사진이다.
도 8은 본 발명의 폴리머 칼라를 포함하는 솔더 범프 중 하나를 확대한 현미경 사진이다.
도 9는 전술한 폴리머 칼라가 없는 전형적인 솔더 접합부에 대한, 1,000회의 온도 응력 사이클 이후의 확대 단면도로서, 도면의 상부에는 IC 패키지가 나타나 있고, 도면의 하부에는 그에 연결된 인쇄회로기판이 나타나 있다. 도면 상부의 IC 패키지 부근에는 큰 피로 크랙이 관찰되며, 인쇄 회로기판부근에는 솔더 피로의 작은 징후가 나타나 있다.
도 10은 본 발명에 따라 형성되었으며, 역시 1,000회의 온도 응력 사이클을 겪은, 지지 폴리머 칼라를 포함하는 솔더 접합부의 단면도로서, IC 패키지가 도면 상부에 나타나 있고, 이것과 연결되는 인쇄회로기판이 도면 하부에 나타나 있다.도면 상부에서 보다 작은 피로 크랙을 볼 수 있고, 인쇄회로기판 부근에도 피로 크랙이 하나 나타나 있다.
도 1∼6은 본 발명에 따라 솔더 범프를 지지하기 위한 폴리머 칼라를 형성하는 바람직한 방법을 실시하는 일련을 공정 단계를 나타내는 도면들이다. 도 1에서 기판은 예를 들어 일련의 활성 및 비활성 소자가 포함되거나 부착되어 있는 IC 패키지를 나타내며, 소자들을 서로 연결하기 위한 하나 이상의 금속 배선층을 포함한다. 기판(20)은 수백 개의 집적회로가 형성된 반도체 웨이퍼일 수 있는데, 각 집적회로 다이가 반도체 웨이퍼로부터 스크라이빙되기 전의 웨이퍼 레벨에 대해 본 발명의 방법이 적용되는 것이 유리할 수 있기 때문이다. 솔더 범프 패드(22, 24)는 기판(20)의 한 면에 형성되어 솔더 볼을 수용하는데, 솔더 볼은 기판(20)을 인쇄회로기판이나 다른 지지 기판과 전기적으로 서로 연결하는데 사용된다. 이들 솔더 범프 패드는 금속이고 도전성을 가지며, 예를 들어, 전술한 Higdon 등의 미국 특허 5,547,740에 설명된 방식으로 형성될 수 있다. 솔더 범프 패드가 기판(20)의 중앙 영역으로 재분배되어, 솔더 범프가 기판의 주변 에지에 집중되는 것을 방지함이 바람직하다.
도 2에 나타난 본 발명 방법의 다음 단계는, 경화되지 않은 폴리머 물질의 패턴화된 층을 기판(20) 위에 형성하여 솔더 범프 패드(22, 24)를 덮는 단계에 대한 것이다. 도 2에서, 경화되지 않은 폴리머 중 패턴화된 영역에는 솔더 범프 패드(22)를 덮는 영역(26), 및 솔더 범프 패드(24)를 덮는 영역(28)이 포함된다. 경화되지 않은 폴리머 물질은, 보다 최근에 플립 칩 집적회로에서 사용되는 "비유동성(no-flow)" 언더필로 알려진 물질과 같은 형태의 것이 바람직하다. 전형적인 플립 칩 언더필은, 플립 칩이 웨이퍼로부터 스크라이빙된 뒤, 그리고 솔더 범프가 인쇄회로기판과 같은 지지 기판으로 "재유동"된 뒤, 솔더 범프가 형성된 뒤, 칩의 에지로부터 분배된다. 그러나 본 발명에서 비유동성 언더필 물질은 솔더 볼 부착 이전, 즉 솔더 범프가 형성되기 이전, 그리고 바람직하게는 반도체 웨이퍼로부터 각 다이가 스크라이빙되기 전에 도포된다.
폴리머 물질을 패터닝하기 위한 바람직한 방법은, 폴리머 물질을 스크린이나 스텐실에 의해 기판 표면에 프린팅하는 것이다. 스크린이나 스텐실에는 구멍이 형성되어 있고, 이 구멍은 기판 위에 형성된 솔더 범프 패드, 예를 들어 22 및 24의 패턴과 같은 방식으로 패턴화된다. 스크린이나 스텐실 내의 구멍은 솔더 범프 패드보다 약간 커서, 경화되지 않은 폴리머 물질이 솔더 범프 패드와 확실히 겹쳐지도록 한다. 경화되지 않은 폴리머의 높이는, 궁극적으로 솔더 범프 패드에 부착될 솔더 볼의 높이보다 낮은 것이 바람직하다. 바람직한 실시예에서는, 솔더 볼 부착 전에, 경화되지 않은 폴리머 물질의 패턴을 형성하지만, 연속적이고 패턴이 없는 경화되지 않은 폴리머 물질의 층을 기판 표면에 걸쳐 도포하여 본 발명의 방법을 실시할 수도 있다.
기판 위에 폴리머 물질을 프린팅하는 것과는 다른 폴리머 물질 도포 방법도 사용될 수 있다. 예를 들어 이러한 물질은 표준 분산 기술을 사용하거나 이른바 "제트 분사(jetting)" 기술을 사용하여 각 솔더 범프 패드에 분배될 수 있다. 게다가 폴리머 물질은 이른바 "핀 이동(pin transfer)" 방법에 의해 솔더 볼이 놓이기 전에 각 솔더 범프 패드에 도포될 수 있다.
솔더 범프 패드에 폴리머 물질을 도포하는 또 다른 방법은, 플립 칩 솔더 범프에 종래의 플립 칩 플럭스를 도포하는데 사용되는 방법으로부터 이루어진다. 이 방법을 위해서는 각 솔더 볼이 잡히고, 잡힌 각 솔더 볼은 깊이가 제어된 폴리머 물질의 저장조 내로 침지되어 그 하부가 폴리머 물질로 코팅된다. 이후, 잡힌 솔더 볼은 그와 결합하는 솔더 범프 패드 위에 배치되고, 이에 따라 폴리머 물질이 솔더 범프 패드에 도포됨과 동시에 솔더 볼이 솔더 범프 패드 위에 배치된다. 이 기술은 전술한 "핀 이동" 방법과 유사하며, 솔더 볼 자체가 "핀"으로서 작용하는 점에서만 다르다.
본 발명의 바람직한 실시예를 구현하는 데 사용되는 비유동성 언더필 폴리머 물질은 여러 회사에서 구할 수 있는데, 그 중에는 Emerson & Cuming, Kester, Alpha Metals, Loctite, Dexter 등이 있다. 본 발명을 완벽하게 실시하기 위해 미국 메사추세츠주 Billerica에 있는 Emerson & Cuming사에서 판매하는 No-Flow-Fluxing Type E-1330을 사용하여 폴리머 칼라를 형성한다. 이 재료는 저장계수(storage modulus)가 2Gpa이고, CTE는 90ppm/℃이며, 점성은 120,000센티포와즈이다. 최적의 열 사이클 성능을 위한 물질은 저장 계수가 1.5∼12Gpa이고, CTE는 20∼95ppm/℃이어야 한다. 앞서 설명한 바와 같이, 경화되지 않은 폴리머 물질은 스크린이나 스텐실을 사용하여 기판 위에 프린팅되는 것이 바람직하다. 최적의 프린팅을 위해서는, 비유동성 언더필 물질의 점성이 상대적으로 높아서, 패드로부터 현저하게 퍼지는 것을 방지할 수 있어야 한다; 최소 30,000센티포와즈의 점성이면 이러한 조건을 만족시킬 수 있다.
도 3에서, 본 발명 방법의 바람직한 실시예에 따른 다음 단계는 각 솔더 범프 패드(22, 24) 부근의 비유동성 언더필(경화되지 않은 폴리머) 물질 영역(26, 28)을 통해 예비 성형된 솔더 볼(30, 32)을 배치시키는 것에 관련된다. 비유동성 언더필 영역(26, 28)은 솔더 볼(30, 32)의 지름만큼 두껍지 않으므로, 사실 상 솔더 볼(30, 32)의 하부 영역만이 비유동성 언더필 부분으로 들어간다. 도 3에 나타난 위쪽을 향한 화살표는 미리 성형된 솔더 볼(30, 32)이 솔더 범프 패드(22, 24) 내로 들어갔음을 나타낸다. 비유동성 언더필 물질(영역 26, 28)은 솔더 플럭스로서 작용하며, 솔더 범프 패드(22, 24)의 위 및 솔더 볼(30, 32)의 바닥 영역 위에 형성되었을 수 있는 금속 산화물을 감소시킨다.
도 4에서, 기판(20) 및 솔더 볼(30, 32)이 솔더 볼의 특성 재유동 온도까지 가열되어, 솔더 볼(30, 32)의 하부 영역이 각 솔더 범프 패드(22, 24)에 결합된다. 솔더 볼이 표준 63 Sn/Pb형 솔더로 만들어진다고 가정하면, 솔더 볼의 재유동 사이클은 표준 63 Sn/Pb형 솔더 프로필을 사용한다. 또 가열 사이클은 제 1 솔더 볼의 하부 영역을 둘러싸는 폴리머 물질을 적어도 일부 경화시키는 작용을 한다. 기판(20)이 사실상 반도체인 것으로 가정하면, 전체 웨이퍼가 재유동되어, 배치된 솔더 볼을 웨이퍼 전체 표면에 부착시킨다. 재유동 공정 동안, 영역 26 및 28 내의 비유동성 물질은 플럭싱 작용에 의해 산화물을 감소시키고, 이후 재유동 사이클의 마지막 부근에서, 비유동성 언더필 물질이 그 자리에서 굳기 시작한다. 어떤경우에는, 공정을 완료하기 위해 초기 경화에 이은 2차 경화가 필요할 수도 있다. 도 4에 나타난 바와 같이, 결과적인 구조는 솔더 범프 패드(22, 24)에 결합된, 습윤된 솔더 볼(30, 32)을 제공하는데, 폴리머 지지 링(26, 28)은 솔더 볼(30, 32)의 하부 영역을 둘러싸서 지지한다. 재유동 이후에는 어떤 세정 공정도 필요하지 않다고 생각되는데, 이는 제거될 플럭스 잔류물이 없기 때문이다.
도 5는 도 4의 IC 패키지가 인쇄회로기판과 같은 지지 기판(38) 위에 놓인 것을 나타낸다. 인쇄회로기판 솔더 패드(34, 36) 위에 플럭스가 도포된다. 이후 솔더 볼(30, 32)은 인쇄회로기판 솔더 범프 패드(30, 32)에 대해 정렬되고 (도 5에 화살표로 나타난 바와 같이) 눌린다. 도 6에 나타난 바와 같이, 결과적인 플립 칩 구조는 솔더 볼(30, 32)이 인쇄회로기판(38)의 솔더 패드(34, 36)와 결합된 것이다.
필요하다면, 경화되지 않은 폴리머 물질을 IC 패키지의 솔더 범프 패드 위에 패터닝하는 전술한 방법이, IC 패키지를 인쇄회로기판에 부착시킬 때도 사용될 수 있다. 이러한 패키지 응용에서는, 비유동성 언더필 물질을 각 솔더 접합 패드 위 인쇄회로기판에 분배하는데, 이는 언더필 물질을 패턴화된 스텐실이나 스크린에 의해 인쇄회로기판에 프린팅함으로써 이루어진다. 전술한 바와 같이 비유동성 언더필 물질은 추가의 솔더 플럭스로서 작용한다. 이후 IC 패키지는, 도 5에 나타난 것과 비슷한 방법으로 인쇄회로기판에 대해 배치되어 정렬되는데, 이 정렬 방식은 인쇄회로기판 위의 솔더 범프 패드에 놓인 경화되지 않은 비유동성 언더필 물질 내로 솔더 범프 패드가 부분적으로 연장된다는 점에서만 도 5의 방식과 다르다. 이러한 응용에서, 솔더 볼의 "하부 영역(base region)"은, 이미 IC 패키지에 접합된 부분이 아니라 인쇄회로기판 위에서 솔더 범프 패드와 접합될 부분에 해당된다. 그와 유사하게, 이러한 응용에서 인쇄회로기판은 IC 패키지 회로의 표면에 형성된 전술한 솔더 범프 패드와 유사하다. 이후 이 어셈블리는 솔더 범프의 재유동 온도까지 상승되며, 솔더 볼의 "하부 영역"은 인쇄회로기판 위에 형성된 솔더 범프 패드와 접합되고, 따라서 IC 패키지가 인쇄회로기판과 접합되는 한편, 새로 형성된 각 접합부를 둘러싸는 비유동성 언더필 물질은 적어도 일부 경화된다. 만일 이러한 재유동 사이클이 비유동성 언더필 물질을 완전히 경화시키기에는 부족하다면, 이 물질을 완전히 경화시키기 위해 제 2 가열 사이클이 실시된다. 경화된 비유동성 언더필 물질은 각 솔더 접합부의 하부 둘레에 제한 칼라(constraining collar)를 형성하며, 이는 인쇄회로기판 및 접합된 솔더 접합부에 부착된다. 이 제한 칼라를 형성함으로써, 솔더 접합부의 피로 수명은, 전체 솔더 접합부 내 즉 솔더 볼이 IC 패키지에 접합되는 부분 및 솔더 볼이 인쇄회로기판에 연결되는 부분의 변형이 감소됨으로써 줄어든다.
앞선 단락에서 IC 패키지를 인쇄회로기판에 접합시키는 공정은, 비유동성 언더필 물질이 인쇄회로기판의 솔더 접합 패드(solder bond pad) 위에 직접 분배되는 것으로 가정되었다. 다른 방법에서, 폴리머 물질은 인쇄회로기판이 접합될 솔더 볼 영역에 먼저 도포되는데, 이는 IC 패키지의 솔더 볼을 깊이가 제어된 폴리머 물질의 저장조 내에 담금으로써 이루어진다. 이후 침지/코팅된(dipped/coated) 솔더 볼은 그와 접합하는 솔더 접합 패드 위에 배치되고, 따라서 폴리머 물질이 솔더 접합 패드에 도포되는 동시에 솔더 볼이 각 솔더 결합 패드에 배치된다. 또 이 기술은 IC 패키지로부터 연장되는 솔더 볼이 "핀"으로서 작용하는 점을 제외하고는 전술한 "핀 이동" 방법과 유사하다.
도 7은 45배 확대된 현미경 사진으로서, 9개의 솔더 범프를 보여주며, 각 솔더 범프는 전술한 방법에 따라 폴리머 칼라에 의해 지지되고 있다. 도 8은 150배 확대된 현미경 사진으로서, 하부를 둘러싸는 경화된 폴리머 칼라를 포함하는 솔더 범프를 나타낸다. 도 7 및 도 8로부터 볼이 그 아래의 솔더 패드에 양호하게 납땜된 것 및 솔더가 잘 형성되었고 구형임을 알 수 있다. 도 8에서 폴리머 칼라는 양호하게 형성된 것으로 나타나 있고, 폴리머 칼라가 솔더 볼의 하부에 추가적인 기계적 지지를 제공함을 알 수 있다; 이 영역이 전형적인 솔더 피로 파괴가 일어나는 부위이다. 폴리머 칼라 구조는 둘러싸인 솔더 볼의 지지를 도와서, 저항하는 전단 응력(withstanding shear stress)에 대한 신뢰도를 개선할 뿐만 아니라, (기판이 부착되는 동안과 같은) 재유동 공정이 이루어지는 동안 및 그 이후, 그리고 열 사이클이 이루어지는 동안에 솔더 볼이 원하는 형상을 유지할 수 있도록 한다. 솔더 볼의 형상을 유지하는 것은, 결과되는 솔더 접합부의 신뢰도 개선에 매우 중요한 것으로 생각된다.
도 9는 150배 확대된 현미경 사진으로서 -40℃와 +125℃의 극한 온도에서 1000번의 온도 사이클을 겪은 솔더 접합부의 단면을 나타낸다. 도 9에 나타난 솔더 접합부는 본 발명에 따라 형성된 폴리머 칼라를 포함하지 않는다. 도 9에서, 인쇄회로기판은 사진의 바닥을 따라 나타나 있으며, IC 패키지는 사진의 위쪽을 따라 나타나 있다. 도시된 바와 같이, 솔더 볼의 하부와 IC 패키지의 솔더 범프 패드 사이의 계면에는 상당한 피로 크랙이 진행되어 있다.
도 10도 150배 확대한 현미경 사진이며 -40℃와 +125℃의 극한 온도에서 1000번의 온도 사이클을 겪은 솔더 접합부의 단면을 나타낸다. 도 10에 나타난 솔더 접합부는 본 발명에 따라 솔더 볼의 하부에 형성된 폴리머 칼라를 포함하며, 이 하부에서 IC 패키지 솔더 범프 패드에 부착된다. 도 10에서 인쇄회로기판은 사진의 바닥을 따라 나타나 있고, IC 패키지는 사진의 상부를 따라 형성되어 있다. 도시된 바와 같이, IC 패키지 솔더 범프 패드에 인접한 솔더 볼 하부에서의 피로 크랙 발생은, 도 9에 나타난 조인트에 비해 현저히 낮아진다. 실제로, 피로 크랙은 인쇄회로기판의 솔더 패드와 솔더 접합부 사이의 계면에서 대신 전파되어, 피로 응력이 솔더 접합부의 반대편으로 전달되었음을 나타낸다. IC 패키지 부근에서 인쇄회로기판 부근으로 파괴가 옮겨진 것은 폴리머 칼라 보강의 효과에 대한 증거이다.
솔더 범프 조인트를 안정화시키기 위해 사용되는 종래의 방법에 비해 제조비가 감소되고 솔더 접합부의 피로 수명을 개선하는, 솔더 범프가 있는 구조를 형성하는 저렴하고 간단한 방법이 설명되었음을 당업자라면 알 수 있을 것이다. 설명된 방법은 IC 패키지를 기판에 조립하는 공정이 아니라 IC 패키지를 제조하는 공정에서 사용되는 것이다; 이 방법은 종래의 언더필 기술을 사용하는 IC 패키지 공정을 훨씬 간단하게 한다. 전술한 방법은 표준 IC 패키지 제조 공정에 부합된다. 전술한 방법은, 볼 그리드 어레이(BGA), 칩 스케일 패키지(CSP), 웨이퍼 레벨 패키지(WLPs), 및 플립 칩 구조를 포함하는 다양한 패키지 분야에 적용될 수 있으며,이들 공정을 실시하는 데 사용되는 일련의 작업은 폴리머 보강 공정을 완료하기 위해 필요한 작업보다 간단하다. 폴리머 칼라를 형성하는 데 사용되는 비유동성 언더필 물질은 솔더 볼의 하부를 지지하여 안정화시키는 것 뿐만 아니라, 동시에, 재유동 전에 솔더 접합부 영역으로 유동시키기 위해 사용된다. 이상 설명된 폴리머 칼라는 볼이 부착되는 동안 및 그 이후의 재유동 작업 동안 솔더 볼의 원래 형상을 유지하는 데 도움이 된다. 폴리머 칼라는 열팽창계수의 차이에 의해 유도되는 피로로부터 솔더 볼을 보호하여, 솔더 볼의 신뢰도를 높인다.
본 발명을 바람직한 실시예에 대해 설명하였지만, 이는 단지 예시를 위한 것이며, 발명의 범위를 제한하는 것으로 해석되어서는 안될 것이다. 예를 들어, 전술한 비유동성 언더필 물질은 종종 경화되지 않은 폴리머 물질이라 불리지만, 다른 실시예에서는 부분적으로 중합된 시이트(sheet)를 사용할 수 있으며, 이 시이트는 그것이 도포될 솔더 범프 패드와 맞도록 패턴화될 수 있다. 이후 솔더 볼은 재유동 전 솔더 범프 패드 부근의 이와 같이 부분적으로 중합된 시트 위에 배치되며 부분적으로 중합된 시이트를 통과한다. 따라서 여기서 사용되는 "경화되지 않은 폴리머 물질"이란 용어는 완전히 경화되지 않은 비유동성 언더필 물질이나 일부 중화된 시이트를 포함하는 것으로 해석되어야 한다. 당업자라면, 특허 청구의 범위에서 규정되는 발명의 사상과 범위를 벗어나지 않으면서, 전술한 실시예에 대해 다양한 변형 및 수정이 가능함을 알 수 있을 것이다.

Claims (23)

  1. 솔더 범프가 있는 구조의 형성 방법으로서,
    a. 기판 표면(20)에 제 1 도전성 솔더 범프 패드(22)를 제공하는 단계;
    b. 상기 제 1 도전성 솔더 범프 패드 위에, 경화되지 않은 폴리머 물질(22)을 도포하는 단계;
    c. 상기 단계 b 이후, 특정한 재유동 온도를 가지는 제 1의 예비 성형된 솔더 볼(30)의 하부 영역을 상기 경화되지 않은 폴리머 물질 내와 상기 제 1 도전성 솔더 범프 패드 위에 놓는 단계; 및
    d. 상기 기판을 상기 제 1 솔더 볼의 재유동 온도까지 가열하여 상기 솔더 볼의 하부 영역을 상기 도전성 범프 패드에 접합시키고, 상기 제 1 솔더 볼의 하부 영역을 둘러싸는 폴리머 물질을 적어도 일부 경화시키는 단계를 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  2. 제 1 항에 있어서, 상기 기판(20) 표면에 제 2 도전성 솔더 범프 패드(24)를 제공하는 단계를 상기 단계 a가 포함하며, 제 2 도전성 솔더 범프 패드 위에 경화되지 않은 폴리머 물질(28)을 도포하는 단계를 상기 단계 b가 포함하며,
    상기 예비 성형된 솔더 볼(32)의 하부 영역을 상기 경화되지 않은 폴리머 물질 내 및 상기 제 2 도전성 솔더 범프 패드 위에 배치하는 단계를 상기 단계 c가 포함하며, 상기 제 2 솔더 볼의 하부 영역을 상기 제 2 도전성 솔더 범프 패드에접합시켜 상기 제 2 솔더 볼의 하부 영역을 둘러싸는 폴리머 물질의 적어도 일부를 경화시키는 단계를 상기 단계 d가 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  3. 제 2 항에 있어서, 상기 제 1 및 제 2 솔더 범프 패드에 상기 경화되지 않은 폴리머 물질을 도포하는 단계는, 경화되지 않은 폴리머 물질의 패턴화된 영역(26/28)을 형성하는 단계를 포함하며, 상기 제 1 도전성 솔더 범프 패드를 덮는 제 1 영역 및 상기 제 2 도전성 솔더 범프 패드를 덮는 제 2 영역을 상기 패턴화된 영역이 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  4. 제 3 항에 있어서, 상기 경화되지 않은 폴리머 물질의 패턴화된 영역을 형성하는 단계가, 경화되지 않은 폴리머 물질을 스크린을 통해 기판에 도포하는 단계를 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  5. 제 3 항에 있어서, 상기 경화되지 않은 폴리머 물질의 패턴이 형성된 영역을 형성하는 단계가, 스텐실에 의해 기판 위에 경화되지 않은 폴리머 물질을 도포하는 단계를 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  6. 제 3 항에 있어서, 상기 경화되지 않은 폴리머 물질의 패턴이 형성된 영역을 형성하는 단계가, 경화되지 않은 폴리머 물질을 디스펜서로부터 각 솔더 범프 패드 위에 분배하는 단계를 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  7. 제 3 항에 있어서, 상기 경화되지 않은 폴리머 물질의 패턴이 형성된 영역을 형성하는 단계가, 상기 폴리머 물질을 각 솔더 범프 패드 위에 제트 분사함으로써 각 솔더 범프 패드 위에 분배하는 단계를 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  8. 제 3 항에 있어서, 상기 경화되지 않은 폴리머 물질의 패턴이 형성된 영역을 형성하는 단계가, 핀 이동 기술을 이용하여 상기 경화되지 않은 폴리머 물질을 각 솔더 범프 패드에 이동시키는 단계를 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  9. 제 3 항에 있어서, 경화되지 않은 폴리머 물질이 비유동성 언더필 물질인, 솔더 범프가 있는 구조의 형성 방법.
  10. 제 9 항에 있어서, 상기 비유동성 언더필 물질이, 제 1 도전성 솔더 범프 패드 위에 형성되었을 수 있는 금속 산화물을 감소시킴에 의해, 또 상기 제 1 솔더 볼의 하부 영역 위에 형성되었을 수 있는 금속 산화물을 감소시킴에 의해 플럭싱 작용을 실시하는 형태의 물질인, 솔더 범프가 있는 구조의 형성 방법.
  11. 제 9 항에 있어서, 상기 비유동성 언더필물질의 점성이 적어도 30,000센티포와즈인, 솔더 범프가 있는 구조의 형성 방법.
  12. 제 1 항에 있어서, 상기 경화되지 않은 폴리머 물질이, 제 1 도전성 솔더 범프 패드 이에 형성되었을 수 있는 금속 산화물을 감소시킴에 의해, 또 상기 제 1 솔더 볼의 하부 영역 위에 형성되었을 수 있는 금속 산화물을 감소시킴에 의해 플럭싱 작용을 수행하는 형태의 물질인, 솔더 범프가 있는 구조의 형성 방법.
  13. 제 1 항에 있어서, 상기 경화되지 않은 폴리머 물질이 비유동성 언더필 물질인, 솔더 범프가 있는 구조의 형성 방법.
  14. 제 13 항에 있어서, 상기 비유동성 언더필 물질이, 제 1 도전성 솔더 범프 패드 이에 형성되었을 수 있는 금속 산화물을 감소시킴에 의해, 또 상기 제 1 솔더 볼의 하부 영역 위에 형성되었을 수 있는 금속 산화물을 감소시킴에 의해 플럭싱 작용을 수행하는 형태의 물질인, 솔더 범프가 있는 구조의 형성 방법.
  15. 제 13 항에 있어서, 상기 비유동성 언더필물질의 점성이 적어도 30,000센티포와즈인, 솔더 범프가 있는 구조의 형성 방법.
  16. 제 1 항에 있어서, 상기 단계 d 이후에, 상기 폴리머 물질을 더 가열하여 더욱 경화시키는 단계를 더 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  17. 솔더 범프가 있는 구조의 형성 방법으로서,
    a. 기판 표면(20)에 제 1 도전성 솔더 범프 패드(22)를 제공하는 단계;
    b. 특정한 재유동 온도를 가지는 도전성 솔더 볼(30)을 제공하는 단계; 및
    c. 상기 솔더 볼의 하부 영역 위에 경화되지 않은 폴리머 물질(22)을 도포하는 단계;
    d. 상기 도전성 솔더 볼의 하부 영역을 도전성 솔더 범퍼 패드 위에 배치함으로써, 상기 솔더 범프 패드에 대해, 경화되지 않은 폴리머 물질을 기판 표면에 도포하는 단계;
    e. 상기 기판을 상기 제 1 솔더 볼의 재유동 온도까지 가열하여 상기 솔더 볼의 하부 영역을 상기 솔더 범프 패드에 접합시키고, 상기 솔더 볼의 하부 영역을 둘러싸는 폴리머 물질을 적어도 일부 경화시키는 단계를 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  18. 제 17항에 있어서, 상기 예비 성형된 솔더 볼을 제공하는 단계가, 상기 솔더 볼이 임의의 기판에 부착되기 전에 예비 성형된 솔더 볼을 잡는 단계를 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  19. 제 17 항에 있어서, 상기 예비 성형된 솔더 볼을 제공하는 단계가, IC 패키지에 이미 부착된 상기 솔더 볼을 제공하는 단계를 포함하는, 솔더 범프가 있는 구조의 형성 방법.
  20. 제 17 항에 있어서, 상기 경화되지 않은 폴리머 물질이 비유동성 언더필 물질인, 솔더 범프가 있는 구조의 형성 방법.
  21. 제 20 항에 있어서, 상기 비유동성 언더필 물질이, 제 1 도전성 솔더 범프 패드 이에 형성되었을 수 있는 금속 산화물을 감소시킴에 의해, 또 상기 제 1 솔더 볼의 하부 영역 위에 형성되었을 수 있는 금속 산화물을 감소시킴에 의해 플럭싱 작용을 수행하는 형태의 물질인, 솔더 범프가 있는 구조의 형성 방법.
  22. 제 20 항에 있어서, 상기 비유동성 언더필 물질의 점성이 적어도 30,000센티포와즈인, 솔더 범프가 있는 구조의 형성 방법.
  23. 제 17 항에 있어서, 상기 단계 e 이후에, 상기 폴리머 물질을 더 가열하여 더욱 경화시키는 단계를 더 포함하는, 솔더 범프가 있는 구조의 형성 방법.
KR1020037004188A 2000-09-22 2001-09-21 솔더 범프를 위한 폴리머 칼라 KR100552943B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/668,450 2000-09-22
US09/668,450 US6578755B1 (en) 2000-09-22 2000-09-22 Polymer collar for solder bumps
PCT/US2001/029509 WO2002024391A1 (en) 2000-09-22 2001-09-21 Polymer collar for solder bumps

Publications (2)

Publication Number Publication Date
KR20030060897A true KR20030060897A (ko) 2003-07-16
KR100552943B1 KR100552943B1 (ko) 2006-02-22

Family

ID=24682352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004188A KR100552943B1 (ko) 2000-09-22 2001-09-21 솔더 범프를 위한 폴리머 칼라

Country Status (5)

Country Link
US (1) US6578755B1 (ko)
EP (1) EP1324851A4 (ko)
KR (1) KR100552943B1 (ko)
TW (1) TW520561B (ko)
WO (1) WO2002024391A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120035721A (ko) * 2010-10-06 2012-04-16 삼성전자주식회사 반도체 패키지 및 반도체 패키지 모듈
US8575760B2 (en) 2010-11-26 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor devices having electrodes
US10269587B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762502B1 (en) 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US7331502B2 (en) * 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
US6808959B2 (en) * 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
US6551863B2 (en) * 2001-08-30 2003-04-22 Micron Technology, Inc. Flip chip dip coating encapsulant
US6974765B2 (en) * 2001-09-27 2005-12-13 Intel Corporation Encapsulation of pin solder for maintaining accuracy in pin position
US6739497B2 (en) * 2002-05-13 2004-05-25 International Busines Machines Corporation SMT passive device noflow underfill methodology and structure
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
JP2004200394A (ja) 2002-12-18 2004-07-15 Nitto Denko Corp 半導体装置の製造方法
US6978540B2 (en) 2003-05-23 2005-12-27 National Starch And Chemical Investment Holding Corporation Method for pre-applied thermoplastic reinforcement of electronic components
US7004375B2 (en) 2003-05-23 2006-02-28 National Starch And Chemical Investment Holding Corporation Pre-applied fluxing underfill composition having pressure sensitive adhesive properties
US7047633B2 (en) 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
TWI231555B (en) * 2003-06-30 2005-04-21 Advanced Semiconductor Eng Wafer level package and fabrication process thereof
TW592013B (en) * 2003-09-09 2004-06-11 Advanced Semiconductor Eng Solder bump structure and the method for forming the same
US20050082670A1 (en) * 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby
US7118833B2 (en) * 2003-09-26 2006-10-10 Flipchip International, Llc Forming partial-depth features in polymer film
US7126164B2 (en) * 2003-09-26 2006-10-24 Flipchip International Llc Wafer-level moat structures
US7361988B2 (en) * 2003-12-17 2008-04-22 Intel Corporation Apparatuses and methods to route line to line
US20070018322A1 (en) * 2004-06-23 2007-01-25 Amkor Technology, Inc. Wafer level package and its manufacturing method
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US7417305B2 (en) * 2004-08-26 2008-08-26 Micron Technology, Inc. Electronic devices at the wafer level having front side and edge protection material and systems including the devices
US20060192280A1 (en) * 2005-02-28 2006-08-31 General Electric Company Method of forming electronic devices
US20060275608A1 (en) * 2005-06-07 2006-12-07 General Electric Company B-stageable film, electronic device, and associated process
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
US20080036100A1 (en) * 2006-05-17 2008-02-14 Tessera, Inc. Solder elements with columnar structures and methods of making the same
US20070284420A1 (en) * 2006-06-13 2007-12-13 Advanpack Solutions Pte Ltd Integrated circuit chip formed on substrate
US20080054461A1 (en) * 2006-08-30 2008-03-06 Dennis Lang Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
TWI419242B (zh) * 2007-02-05 2013-12-11 Chipmos Technologies Inc 具有加強物的凸塊結構及其製造方法
US20080197493A1 (en) * 2007-02-16 2008-08-21 Stefan Geyer Integrated circuit including conductive bumps
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
TW200903756A (en) * 2007-06-18 2009-01-16 Samsung Electronics Co Ltd Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
US7985672B2 (en) * 2007-11-28 2011-07-26 Freescale Semiconductor, Inc. Solder ball attachment ring and method of use
US8193624B1 (en) 2008-02-25 2012-06-05 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
WO2009117476A2 (en) * 2008-03-19 2009-09-24 Henkel Corporation Method of fabricating a semiconductor package or circuit assembly using a fluxing underfill composition applied to solder contact points in a dip process
US20090310320A1 (en) * 2008-06-16 2009-12-17 Weston Roth Low profile solder grid array technology for printed circuit board surface mount components
US8058163B2 (en) * 2008-08-07 2011-11-15 Flipchip International, Llc Enhanced reliability for semiconductor devices using dielectric encasement
FR2957748B1 (fr) * 2010-03-16 2012-09-07 St Microelectronics Grenoble 2 Composant electronique a montage en surface
KR101680082B1 (ko) 2010-05-07 2016-11-29 삼성전자 주식회사 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
KR101677739B1 (ko) * 2010-09-29 2016-11-21 삼성전자주식회사 반도체 패키지 및 그의 제조방법
DE102011002538A1 (de) 2011-01-11 2012-07-12 Innovent E.V. Schaltungsträger für elektronische Bauelemente und Verfahren zu dessen Herstellung
US8563416B2 (en) 2011-07-29 2013-10-22 International Business Machines Corporation Coaxial solder bump support structure
US8748306B2 (en) 2011-08-05 2014-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Cleaning residual molding compound on solder bumps
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
FR2998710B1 (fr) 2012-11-29 2016-02-05 Commissariat Energie Atomique Procede ameliore de realisation d'une structure pour l'assemblage de dispositifs microelectroniques
DE102013213135B3 (de) * 2013-07-04 2014-08-28 Infineon Technologies Ag Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9343397B2 (en) 2014-02-27 2016-05-17 Infineon Technologies Ag Method of connecting a semiconductor package to a board
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9401339B2 (en) 2014-05-14 2016-07-26 Freescale Semiconductor, Inc. Wafer level packages having non-wettable solder collars and methods for the fabrication thereof
US9711474B2 (en) * 2014-09-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure with polymeric layer and manufacturing method thereof
US10090251B2 (en) 2015-07-24 2018-10-02 Infineon Technologies Ag Semiconductor chip having a dense arrangement of contact terminals
US10224255B2 (en) 2016-06-14 2019-03-05 Nxp Usa, Inc. Shielded and packaged electronic devices, electronic assemblies, and methods
KR102600926B1 (ko) 2016-08-24 2023-11-14 삼성디스플레이 주식회사 반도체 칩, 표시패널 및 전자장치
US10854556B2 (en) 2016-10-12 2020-12-01 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
US9754905B1 (en) 2016-10-13 2017-09-05 International Business Machines Corporation Final passivation for wafer level warpage and ULK stress reduction
US11600498B2 (en) * 2019-12-31 2023-03-07 Texas Instruments Incorporated Semiconductor package with flip chip solder joint capsules

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220200A (en) 1990-12-10 1993-06-15 Delco Electronics Corporation Provision of substrate pillars to maintain chip standoff
US5261593A (en) 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US6077725A (en) 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
JP3458467B2 (ja) 1994-07-28 2003-10-20 大日本インキ化学工業株式会社 エポキシ樹脂の製造方法
JP3528264B2 (ja) * 1994-08-19 2004-05-17 ソニー株式会社 ソルダーボールのマウント装置
JP3079921B2 (ja) * 1994-11-28 2000-08-21 松下電器産業株式会社 半田ボールの搭載装置および搭載方法
US5547740A (en) 1995-03-23 1996-08-20 Delco Electronics Corporation Solderable contacts for flip chip integrated circuit devices
US5747102A (en) * 1995-11-16 1998-05-05 Nordson Corporation Method and apparatus for dispensing small amounts of liquid material
JP2842361B2 (ja) 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
JP3070514B2 (ja) 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US5975408A (en) * 1997-10-23 1999-11-02 Lucent Technologies Inc. Solder bonding of electrical components
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
US5988485A (en) * 1998-03-17 1999-11-23 Advanced Micro Devices, Inc. Flux cleaning for flip chip technology using environmentally friendly solvents
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
JP3076305B2 (ja) * 1998-06-23 2000-08-14 九州日本電気株式会社 半田ボール搭載装置およびその方法
JP3570229B2 (ja) * 1998-07-13 2004-09-29 松下電器産業株式会社 半田接合方法および半田接合用の熱硬化性樹脂
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6373142B1 (en) * 1999-11-15 2002-04-16 Lsi Logic Corporation Method of adding filler into a non-filled underfill system by using a highly filled fillet
US6234379B1 (en) * 2000-02-28 2001-05-22 Nordson Corporation No-flow flux and underfill dispensing methods

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120035721A (ko) * 2010-10-06 2012-04-16 삼성전자주식회사 반도체 패키지 및 반도체 패키지 모듈
US8575760B2 (en) 2010-11-26 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor devices having electrodes
US10269587B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US10784123B2 (en) 2017-06-30 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US11527418B2 (en) 2017-06-30 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same

Also Published As

Publication number Publication date
US6578755B1 (en) 2003-06-17
EP1324851A4 (en) 2007-02-14
EP1324851A1 (en) 2003-07-09
KR100552943B1 (ko) 2006-02-22
WO2002024391A1 (en) 2002-03-28
TW520561B (en) 2003-02-11

Similar Documents

Publication Publication Date Title
KR100552943B1 (ko) 솔더 범프를 위한 폴리머 칼라
KR100294958B1 (ko) 반도체소자의장착구조
US6969636B1 (en) Semiconductor package with stress inhibiting intermediate mounting substrate
US6118179A (en) Semiconductor component with external contact polymer support member and method of fabrication
US6559527B2 (en) Process for forming cone shaped solder for chip interconnection
US6507119B2 (en) Direct-downset flip-chip package assembly and method of fabricating the same
US5956606A (en) Method for bumping and packaging semiconductor die
JP5186550B2 (ja) 電気的相互接続構造体及びその形成方法
JP2861965B2 (ja) 突起電極の形成方法
US20060055032A1 (en) Packaging with metal studs formed on solder pads
KR100475324B1 (ko) 용융제를함유하는선택적충전형접착막
JP2000100851A (ja) 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
JP5645592B2 (ja) 半導体装置の製造方法
US6310403B1 (en) Method of manufacturing components and component thereof
JP4720438B2 (ja) フリップチップ接続方法
US20080211093A1 (en) Semiconductor device having conductive bumps and fabrication method thereof
KR20030080032A (ko) 플립 칩 상호연결을 구비한 칩 스케일 패키지
US6974765B2 (en) Encapsulation of pin solder for maintaining accuracy in pin position
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US6184586B1 (en) Semiconductor device including a ball grid array
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
US6484927B1 (en) Method and apparatus for balling and assembling ball grid array and chip scale array packages
US20040080033A1 (en) Flip chip assembly and method for producing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee