JP5853214B2 - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法 Download PDF

Info

Publication number
JP5853214B2
JP5853214B2 JP2011070318A JP2011070318A JP5853214B2 JP 5853214 B2 JP5853214 B2 JP 5853214B2 JP 2011070318 A JP2011070318 A JP 2011070318A JP 2011070318 A JP2011070318 A JP 2011070318A JP 5853214 B2 JP5853214 B2 JP 5853214B2
Authority
JP
Japan
Prior art keywords
bonding
electrode
substrate
semiconductor element
auxiliary agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011070318A
Other languages
English (en)
Other versions
JP2012204771A (ja
Inventor
哲平 小塩
哲平 小塩
境 忠彦
忠彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2011070318A priority Critical patent/JP5853214B2/ja
Priority to US13/512,955 priority patent/US20120329182A1/en
Priority to PCT/JP2011/005978 priority patent/WO2012131817A1/ja
Priority to CN2011800047360A priority patent/CN102822955A/zh
Publication of JP2012204771A publication Critical patent/JP2012204771A/ja
Application granted granted Critical
Publication of JP5853214B2 publication Critical patent/JP5853214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、基板の第1電極に半導体素子の第2電極を超音波接合することにより半導体素子を実装する方法に関する。
従来、このような超音波接合を用いた半導体素子の実装方法としては種々のものが知られている。このような従来の半導体素子の実装方法では、半導体素子に形成されたAuバンプ(第2電極)を、基板の配線に接続されて形成されたAu電極(第1電極)に押し付けた状態にて接触界面に対して超音波振動を付与し、AuバンプとAu電極とを金属接合(すなわち、Au−Au接合)するというような手順により、半導体素子が基板に実装される(例えば、特許文献1または2参照)。
特開2000−68327号公報 特開2001−237270号公報
近年、このような半導体素子が基板に実装されて製造される素子実装済み基板が内蔵される各種電子機器に対するコスト削減の要求は高く、半導体素子の実装において、コスト削減のための様々な工夫が求められている。
材料コストの観点からは、基板に用いられているAu電極のコストは高く、このAu電極をより安価なCu電極に置き換えることができれば、コスト削減を実現することができる。例えば、半導体素子として発光素子(LEDチップ)のAuバンプを、基板のAu電極に超音波接合するような形態では、基板のAu電極をCu電極に置き換えて、Au−Cu間の金属接合が、Au−Au間の金属接合と同等の信頼性を担保できれば、接合信頼性を保持したままで、大幅なコスト削減が可能となる。
本発明の発明者らは、基板のCu電極の表面に形成されている酸化膜の除去処理を行った後、酸化膜が除去された状態の基板のCu電極と半導体素子のAuバンプとの超音波接合を大気中で行い、接合後のシェア強度を測定した。しかしながら、事前にCu電極の酸化膜を除去したにもかかわらず十分なシェア強度を得ることができなかった。
本発明の目的は、上記問題を解決することにあって、基板の第1電極に、半導体素子の第2電極を超音波接合する半導体素子の実装方法において、第1電極と第2電極との間の金属接合を、求められる接合強度を確保しながら、少なくとも銅を含む金属間の接合として実現する半導体素子の実装方法を提供することにある。
上記目的を達成するために、本発明は以下のように構成する。
本発明の第1態様によれば、基板ステージ上に載置された基板の第1電極に、半導体素子の第2電極を超音波接合する半導体素子の実装方法であって、少なくともいずれか一方が銅にて形成された第1電極または第2電極上に、還元性を有する接合補助剤を供給する接合補助剤供給工程と、第2電極を第1電極に押し付けた状態にて超音波振動を付与することで、第1電極と第2電極との間の接合界面が局所的に加熱され、その熱を利用して接合補助剤が還元反応を起こしながら第1電極と第2電極とを金属接合する超音波接合工程と、を含み、超音波接合工程において、少なくとも第1電極と第2電極とが金属接合するまでの間は、少なくとも第1電極と第2電極との間の接合界面の周囲に接合補助剤が存在する、半導体素子の実装方法を提供する。
本発明の第2態様によれば、基板の第1電極が銅にて形成され、接合補助剤供給工程において、基板の第1電極上に接合補助剤が供給される、第1態様に記載の半導体素子の実装方法を提供する。
本発明の第3態様によれば、基板の第1電極が銅にて形成され、半導体素子の第2電極が金により形成され、超音波接合工程において、銅により形成された第1電極と、金により形成された第2電極との接合界面の周囲に、接合補助剤がある状態にて、第1電極と第2電極との金属接合が行われる、第1態様に記載の半導体素子の実装方法を提供する。
本発明の第4態様によれば、超音波接合工程後に基板と半導体素子との間に残存する接合補助剤を除去する接合補助剤除去工程を含む、第1態様から第3態様のいずれか1つに記載の半導体素子の実装方法を提供する。
本発明の第5態様によれば、接合補助剤除去工程において、基板と半導体素子との間に残存する接合補助剤を加熱して蒸発させることにより、接合補助剤の除去を行う、第4態様に記載の半導体素子の実装方法を提供する。
本発明の第6態様によれば、接合補助剤供給工程前に、銅にて形成された少なくとも第1電極または第2電極のいずれか一方の電極上の酸化膜を除去する酸化膜除去工程を含む、第1態様から第5態様のいずれか1つに記載の半導体素子の実装方法を提供する。
本発明の第7態様によれば、接合補助剤は、OH基を有する、第1態様から第6態様のいずれか1つに記載の半導体素子の実装方法を提供する。
本発明の第8態様によれば、接合補助剤は、沸点が200℃以上である、第1態様から第7態様のいずれか1つに記載の半導体素子の実装方法を提供する。
本発明の第9態様によれば、半導体素子を搭載した基板を製造する方法であって、
第1態様から第8態様のいずれか1つに記載の半導体素子の実装方法と、
接合補助剤除去工程後に基板と半導体素子の隙間ならびに第1電極と第2電極との接合部分を含む領域を樹脂で封止する樹脂封止工程と、を含む、半導体素子搭載基板の製造方法を提供する。
発明者らは、大気中で超音波接合された基板のCu電極と発光素子のAuバンプの接合界面の分析を行ったところ、Cu電極の表面が黒く変色しているのを確認し、さらに黒く変色した部分を詳細に分析したところ銅の酸化物であることが判明した。この事実より、発明者らは、超音波接合による摩擦熱によってCu電極の表面に新たな酸化膜が生じ、これがCu電極への接合を阻害していたとの結論を得て本発明を完成するに至ったものである。
本発明によれば、第1電極と第2電極との間の金属接合を、少なくとも銅を含む金属間の超音波接合として行う際に、第1電極と第2電極との間の接触界面が接合補助剤により覆われている状態で、さらに、超音波接合のときに発生する熱を利用して、接合補助剤による還元反応を発生させながら、超音波接合を行う。したがって、第1電極と第2電極との接合界面(接触界面)に既に形成されている酸化膜を除去するとともに、超音波接合の実施に伴う酸化膜の形成を抑制する。よって、求められる接合強度を確保しながら、第1電極または第2電極を銅を用いた超音波接合を実現することができ、半導体素子の実装におけるコスト削減を図ることができる。
本発明の一の実施形態にかかる半導体素子の実装方法により複数の発光素子が実装された状態の基板の断面図 本発明の実施の形態の実装方法が行われるボンディング装置の構成図 本発明の実施の形態の実装方法の手順を示すフローチャート 本発明の実施の形態の実装方法におけるそれぞれの工程の説明図 本発明の実施の形態の実装方法により製造した基板についてダイシェア強度を測定した図
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
本発明の一の実施の形態にかかる半導体素子の実装方法を用いて、複数の半導体素子が実装された状態の半導体素子を図1に示す。
図1に示すように、基板1の図示上面には複数の配線2が形成されており、配線2の端部が基板電極3(第1電極)として形成されている。半導体素子の一例である発光素子(LEDチップ)4は、それぞれの基板電極3に接続されたバンプ5(第2電極)を備えている。ここで、基板1の配線2は、例えば銅にて形成され、基板電極3は、同様に銅にて形成される。発光素子4のバンプ5は、例えば金、または銅にて形成される。本実施の形態では、配線2および基板電極3は銅(Cu)にて形成され、バンプ5は金(Au)にて形成された場合を例として説明を行う。
次に、本実施の形態の超音波接合による半導体素子の実装方法に用いられるフリップチップボンディング装置の主要な構成について、図2を用いて説明する。
図2に示すように、ボンディング装置10は、複数の発光素子4を供給する素子供給部11と、素子供給部11から供給される発光素子4を吸着保持するとともに、保持した発光素子4を上下方向に反転させる素子反転ユニット12と、素子反転ユニット12により反転された状態の発光素子4を受け取って吸着保持し、基板1上の所定位置に発光素子4を実装するボンディングヘッド13と、基板1のそれぞれの基板電極3上に後述する接合補助剤を塗布して供給するディスペンサユニット14と、基板1を載置して保持する基板ステージ15と、ボンディングヘッド13により保持された状態の発光素子4の画像を撮像して、その保持姿勢を認識するカメラユニット16とを備えている。
素子供給部11の上面には、複数の発光素子4が、そのバンプ5の形成面を上向きとして配列されている。素子供給部11は、基板1の表面沿いの方向(水平方向)であって互いに直交する方向であるX方向およびY方向に移動可能であり、素子供給部11がXY方向へ移動されることにより、1個の発光素子4と素子反転ユニット12との間の位置合わせが可能となっている。
素子反転ユニット12は、発光素子4を解除可能に吸着保持するノズル17を有し、発光素子4を吸着保持した状態のノズル17を上下方向に180度反転させることにより、発光素子4の姿勢を上下方向に反転させる。
ボンディングヘッド13は、発光素子4を解除可能に吸着保持するノズル18と、超音波振動を発生させる振動子19と、振動子19にて発生された超音波振動を増幅してノズル18に伝達する超音波ホーン20とを備えている。また、ボンディングヘッド13はXY方向に移動可能であって、ボンディングヘッド13が所定の位置にXY移動されて位置決めされることにより、素子反転ユニット12からボンディングヘッド13への発光素子4の受け取り動作、およびカメラユニット16による発光素子4の保持姿勢の画像撮像動作などが実施される。
ディスペンサユニット14は、XY方向に移動可能であって、基板1上に形成されたそれぞれの基板電極3上に所定量の接合補助剤の塗布供給を行う。
基板ステージ15は、ヒータ(図示せず)を内蔵しており、載置された基板1を所定の温度に加熱する機能を有している。
次に、このような構成のボンディング装置10を用いて、複数の発光素子4を基板1上に超音波接合により実装して半導体素子搭載基板を製造する手順について具体的に説明する。この説明にあたって、手順のフローチャートを図3に示し、フローチャートに示すそれぞれの工程における説明図を図4(A)〜(F)に示す。
(酸化膜除去工程)
基板1の配線2および基板電極3は銅にて形成されている。そのため、図4(A)に示すように、銅表面である配線2および基板電極3の表面には、酸化膜6が形成された状態となっている。まず、基板1の配線2および基板電極3の表面に形成された酸化膜6の除去を行う(ステップS1)。
具体的には、大気圧プラズマ発生装置(図示せず)を用いて、水素を添加したArガスを供給するとともに、水素を添加したArガスに高周波エネルギを付与してプラズマを発生させる。図4(B)に示すように、発生したプラズマ9を基板1の配線2および基板電極3の表面に供給することにより、プラズマ9による酸化膜6の還元処理が行われ、酸化膜6が除去される。酸化膜6を除去したい部分にのみをプラズマ9に曝すことにより、効果的に酸化膜6の除去を行うことができる。大気圧プラズマ発生装置としては、特開2009−206022や特開2009−259626に記載の装置が適用可能である。なお、このような酸化膜除去工程は、大気圧プラズマを用いた処理の他に、バッチ・プラズマを用いた処理によっても行うことができ、プラズマ以外の除去・還元方法を用いてもよい。
なお、酸化膜除去工程は、接合予定部分に既に形成されている銅の酸化膜を接合前にあらかじめ除去しておくことが目的であるため、後述する接合補助剤の還元反応による除去量も考慮した上で、形成されている銅の酸化膜の量に応じて酸化膜除去工程の実施の必要性を検討し、場合によっては酸化膜除去工程を省略しても良い。
(接合補助剤供給工程)
酸化膜除去工程が終了すると、ボンディング装置10の基板ステージ15上に基板1を載置して保持させる。その後、酸化膜6が除去された状態の配線2および基板電極3の表面に対して、ディスペンサユニット14を用いて接合補助剤の供給を行う(ステップS2)。
ここで接合補助剤とは、還元性を有し、かつ、後述する超音波接合工程の際に基板電極3とバンプ5との間の接合界面(接触界面)を覆うことで、接合界面に形成された酸化膜を除去するとともに接合界面における酸化を抑制する液状またはペースト状の溶剤である。また、超音波接合が行われた後は、後述する接合補助剤除去工程の実施により、接合界面およびその近傍から蒸発して除去されるような溶剤でもある。さらに、接合界面において、銅の表面に対する還元性の作用を担保できるように、接合補助剤としてはOH基を含む溶剤が用いられることが好ましい。このような特徴を有する接合補助剤の一例として、本実施の形態ではグリセリンを用いる。なお、接合補助剤がシリカフィラー、金属粒子、蒸発しない樹脂成分を含むものである場合、接合補助剤除去工程で接合補助剤を除去するのが困難となるのでこのような物質は含まないことが好ましい。
ボンディング装置10において、ディスペンサユニット14をXY方向に移動させることにより、基板1上の所望の基板電極3(あるいは配線2)とディスペンサユニット14との位置合わせが行われ、ディスペンサユニット14よりこの基板電極3上に接合補助剤7(例えば、グリセリン)が塗布供給される。その結果、図4(C)に示すように、基板1への発光素子4の実装位置において、それぞれの基板電極3およびその周囲の配線2の全体を覆うように接合補助剤7が配置される。
(超音波接合工程)
次に、ボンディング装置10では、素子供給部11から1個の発光素子4が、素子反転ユニット12のノズル17により吸着保持して取り出され、素子反転ユニット12にてノズル17が上下方向に反転されることにより、保持されている発光素子4が反転される。その後、ボンディングヘッド13が、反転された状態の素子反転ユニット12の上方に位置決めされて、素子反転ユニット12からボンディングヘッド13のノズル18に発光素子4が受け渡される。ボンディングヘッド13はXY方向に移動されて、先に接合補助剤7の供給が行われた基板1上の実装位置の上方に位置決めされる。その後、ボンディングヘッド13が下降して、ノズル18に保持された状態の発光素子4のそれぞれのバンプ5が、基板1のそれぞれの基板電極3に接触して押し付けられた状態とされる。一方、それぞれの基板電極3およびその近傍の配線2上には、接合補助剤7が供給されているため、発光素子4のバンプ5と基板電極3との間の接合界面8は、接合補助剤7により覆われた状態とされる(図4(D)参照)。
このような状態にて、ボンディングヘッド13において、振動子19により超音波振動を発生させ、発生された超音波振動が超音波ホーン20にて増幅されてノズル18を通して発光素子4に付与される。発光素子4のバンプ5と基板電極3との間の接合界面8に対して、この超音波振動が付与されることにより、バンプ5と基板電極3とが金属接合(すなわち、超音波接合)される(ステップS3)。その後、振動子19にて超音波振動の発生を停止させるとともに、ノズル18による発光素子4の吸着保持を解除して、ノズル18を上昇させ、発光素子4より離脱させる。
上述のように、超音波接合工程では、発光素子4のバンプ5によって基板電極3が押し付けられているため、荷重がバンプ5を介して基板電極3に加えられる。このように、発光素子4のバンプ5から基板電極3に荷重が加えられた状態で、接合界面8に超音波振動が付与されると、接合界面8が摩擦熱によって局所的に高温になる。従来の接合補助剤を用いない超音波接合では、この摩擦熱による高温によって合金接合が促進されると考えられていたが、実際には銅(基板電極3)の表面の酸化(黒い膜)も進行して十分な接合強度を確保できない。
これに対し、本発明では、接合界面8の周囲に還元性を有する接合補助剤7を存在させた状態で超音波接合を行うので、接合界面8を覆うようにして配置された接合補助剤は、その摩擦熱を利用して還元反応を発生させる。したがって、超音波接合によって発生する熱が銅に作用することで銅の酸化膜が新たに形成される可能性があるが、上述した接合補助剤による還元反応により、超音波接合中の銅の酸化を抑制することができる。
また、前述の酸化膜除去工程を省略した場合や、酸化膜除去工程における酸化膜の除去が不十分であった場合には、銅の表面に酸化膜が残っていることも想定されるが、このように接合補助剤が発生させる還元反応により、接合界面8に既に形成されている銅の酸化膜も還元して除去することができる。
さらに、超音波接合が行われている間、すなわち超音波接合が完了するまでは、少なくともバンプ5と基板電極3との間の接合界面8は、接合補助剤7により覆われているため酸素との接触を遮断された状態が保たれる。したがって、超音波接合により接合界面8あるいはその近傍に酸化膜が形成されることを抑制できる。
以上の通り、銅の表面の酸化を接合補助剤によって防止しながら超音波接合を行うため、酸化膜のない銅とバンプ5の合金接合を確実に行うことができる。
なお、この超音波接合工程において、素子供給部11からの発光素子4の取り出し動作から、ボンディングヘッド13への発光素子4の受け渡し動作までの一連の動作は、接合補助剤供給工程と並行して実施しても良い。
(接合補助剤除去工程)
次に、基板1と発光素子4との間に残存している接合補助剤7の除去を行う(ステップS4)。具体的には、基板1を加熱することにより、接合補助剤7の蒸発を促進させて、接合補助剤7の除去を行う。このような基板1の加熱方法としては、例えば、ボンディング装置10の基板ステージ15を用いて基板1を加熱する、あるいはその他の加熱手段を用いて基板1の加熱を行うような方法でも良く、また、熱風を吹き付けるなどの乾燥促進手段を用いても良い。その結果、図4(E)に示すように、基板1と発光素子4との間に残存していた接合補助剤7が除去されて、基板1への発光素子4の実装が完了する。
なお、接合補助剤除去工程は、超音波接合工程後に残存する接合補助剤を、後述する樹脂封止工程に先立って除去することが目的であるため、残存する接合補助剤の量に応じて接合補助剤除去工程の実施の必要性を検討し、場合によっては接合補助剤除去工程を省略しても良い。
(樹脂封止工程)
次に、基板1と発光素子4との接合部分などを樹脂によって封止して、発光素子搭載基板を完成させる(ステップS5)。具体的には、基板電極3とバンプ5との接合界面8を含めて、配線2、基板電極3、およびバンプ5の表面を覆うように樹脂21を塗布することにより、発光素子4と基板1との間を封止する。樹脂21には、発光特性を発揮するために光透過性を有する樹脂を用いても良い。その結果、図4(F)に示すように、基板1と発光素子4との間が樹脂21によって封止されて、発光素子搭載基板22の製造が完了する。
なお、基板1に複数の発光素子4が実装される場合には、上述の酸化膜除去工程〜樹脂封止工程までの手順が順次実施されることで、それぞれの発光素子4が基板1に実装されるとともに、発光素子搭載基板22が製造される。なお、酸化膜除去工程(ステップS1)、接合補助剤供給工程(ステップS2)、および接合補助剤除去工程(ステップS4)は、基板1上における個々の実装位置毎に行われる場合に代えて、基板1の複数の実装位置に対してまとめてそれぞれの工程を行うようにしても良い。
上記実施の形態によれば、バンプ5(Au)から基板電極3(Cu)に荷重が加えられた状態で超音波振動が付与されて、バンプ5と基板電極3との間の接合界面8が局所的に加熱されることにより、その摩擦熱を利用して、接合界面8を覆うようにして配置された接合補助剤7が還元反応を発生させる。その還元反応を利用することで、超音波接合の熱が銅に作用して新たな銅の酸化膜が形成されることを抑制するとともに、接合界面8に既に形成されている銅の酸化膜を除去することができる。また、接合界面8が覆われていることにより、Auに比して酸化し易いCuの表面が酸素に触れることを抑制でき、超音波接合に伴って接合界面8に酸化膜が形成されることを防止できる。このように、銅の表面の酸化を接合補助剤によって防止しながら、超音波接合を行うため、酸化膜のない銅とバンプ5の合金接合を確実に行うことができる。すなわち、Au−Cu接合において好適なダイシェア強度を維持することができ、従来のAu−Au接合に代替可能な金属接合を提供できるとともに、半導体素子の実装およびその半導体素子搭載基板の製造におけるコスト削減を実現できる。また、超音波接合による局所的な高温を利用するため、基板やチップ全体を高温にする必要がなく、大規模な還元用の加熱装置等も不要となるため、さらなるコスト削減を実現することができる。
また、このような接合補助剤7は、超音波接合が完了した後、接合補助剤除去工程の実施により基板1上から除去されるため、発光素子4や基板1の機能が阻害されることもない。
また、基板1の配線2および基板電極3の表面に対して、酸化膜除去工程が行われ、その後、それぞれの表面が接合補助剤により覆われた状態にて超音波接合工程が実施されるため、配線2および基板電極3の表面には酸化膜が再度形成されることはない。そのため、銅(Cu)にて形成された配線2および基板電極3の表面は、Auの表面と同等に高輝度状態の表面として保持される。よって、発光素子4からの光を効率的に反射することができる。したがって、Auに比して安価なCuを基板の配線および基板電極の材料として用いながら、半導体素子からの光を効率的に反射して発光効率を高めることができる。また、樹脂封止工程において、光透過性樹脂を用いて基板1などを封止する場合、配線2および基板電極3の表面の高輝度状態を保持することができる。
次に、本発明に用いられる接合補助剤について、さらに説明する。接合補助剤は、超音波接合が完了するまでの間、バンプと基板電極との間の接合界面を覆って酸素から遮断するとともに、銅の酸化膜を還元する還元反応を発生させる役割を担っている。一方、ボンディング装置10において、基板ステージ15に保持されている基板1は、発光素子4の基板1への超音波接合を効果的に行えるように、通常所定の温度に加熱(加温)されていることが多い。このように加温された状態の基板1の配線2および基板電極3上に供給された接合補助剤7は、極短時間で蒸発してしまうことなく、少なくとも超音波接合が完了するまでは残存して接合界面を覆っている必要がある。例えば、基板1を載置する基板ステージ15の温度よりも50℃以上高い沸点を有する溶剤であれば、供給後、極短時間で蒸発して消失してしまうことは防げる。すなわち、基板ステージ15の温度の上限を150℃に設定する場合、溶剤の沸点は、200℃以上とすることが好ましい。
ここで、各種の接合補助剤を用いて、実装を行った半導体素子についてダイシェア強度の測定実験を行い、その実験結果を図5に示す。図5では、接合補助剤の種類を横軸に、それらの接合補助剤を用いた発行素子のダイシェア強度(gf)を縦軸に示す。ここで、比較例として、接合補助剤にエチレングリコール(沸点198℃)を用いた結果を示し、実施例として、接合補助剤にジエチレングリコール(沸点244−245℃)、トリエチレングリコール(沸点288℃)、グリセリン(沸点290℃)を用いた結果を示す。実験条件は、半導体素子搭載基板のサイズが4mm×4mm、バンプサイズが90μm×30μm、バンプ個数が288pcs、バンプの材質がAuメッキバンプである。さらに、上記条件に加え、基板ステージ15の温度:80℃、荷重:30N、超音波出力:10W、基板ステージ15の温度:120℃、荷重:30N、超音波出力:10W、のそれぞれ2パターン(パターン1、2)で実験を行った。
半導体素子搭載基板のダイシェア強度について、判定基準を2000gfとした。図5に示すように、比較例の半導体素子のダイシェア強度は、パターン1および2のいずれの場合も2000gf以下である。一方、実施例の半導体素子搭載基板のダイシェア強度は、パターン1および2のいずれの場合も2000gf以上である。このことから、本発明の接合補助剤として、比較例で用いたエチレングリコールは適さず、実施例で用いたジエチレングリコール、トリエチレングリコール、グリセリンは適するということが分かる。
また、接合補助剤は、接合界面を覆って酸素を遮断するとともに還元反応を発生させるという役割を果たした後、基板上から簡便な方法を用いて確実に除去される必要がある。そのため、接合補助剤は、例えば、加熱されることにより蒸発して基板上に残存することなく除去されるような溶剤である必要がある。
また、接合補助剤が少なくとも1つのOH基を有していることにより、接合界面などに対する還元性の効果を担保することもできる。
このように接合補助剤に求められる条件を総合すれば、本発明の接合補助剤としては、例えば、上記実施例で用いたグリセリン、トリエチレングリコール、ジエチレングリコールや、その他に、ジエチレングリコールモノnブチルエーテル(沸点230℃)、トリエチレングリコールジメチルエーテル(沸点216℃)、テトラエチレングリコール(沸点327℃)などを用いることができる。
上述の実施の形態の説明では、発光素子4のバンプ5(Au)と基板1の基板電極3(Cu)とが超音波接合される場合を例として説明したが、発光素子4のバンプ5を銅にて形成して、Cu−Cuの超音波接合が行われるような場合であっても良い。また、バンプ5を銅にて形成し、基板電極3を金にて形成して、Cu−Auの超音波接合を行っても良い。
また、上述の説明では、ディスペンサユニット14を用いて、基板1の配線2および基板電極3上に接合補助剤を塗布供給するような場合を例として説明したが、接合補助剤の供給方法としては、塗布による供給の他、転写による供給方法を採用することもできる。また、接合補助剤を基板1側に供給する場合の他、発光素子4側に供給する場合、両者に供給する場合などのいずれの手法を採用しても良い。
また、酸化膜除去工程において、配線2および基板電極3の表面などにおいて、大気圧プラズマに曝された部分は、その後、接合補助剤7が供給された場合に、接合補助剤7が濡れ広がり易い領域となる。したがって、大気圧プラズマに曝す領域を制御することにより、接合補助剤の供給領域を制御することができるとともに、接合補助剤の供給量の管理を適切に行うことができる。
また、接合補助剤の供給位置として、接合補助剤が接合界面8の周囲を覆うような場合について説明したが、代わりに接合補助剤が少なくとも接触界面の周囲に存在するように供給を行っても良い。この場合、超音波接合工程において、超音波振動の作用により、接合界面8の周囲に存在する接合補助剤は接触界面8に浸入するため、上述した還元反応などにより同様に、既に形成されている銅の酸化膜の除去、および新たな銅の酸化膜の形成の抑制を実現することができる。
また、接合補助剤除去工程では、接合補助剤を積極的に加熱するなどして除去するような場合に代えて、例えば放置して自然蒸発させることで除去を行うようにしても良い。
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明は、半導体素子の実装において、Au−Cu接合あるいはCu−Cu接合を、従来のAu−Auと同等のダイシェア強度を保持しながら実現できるため、コスト削減の継続的な要求が高い半導体素子の実装方法に有用である。
1 基板
2 配線
3 基板電極
4 半導体素子
5 バンプ
6 酸化膜
7 接合補助剤
8 接合界面
9 プラズマ
10 ボンディング装置
11 素子供給部
12 素子反転ユニット
13 ボンディングヘッド
14 ディスペンサユニット
15 基板ステージ
16 カメラユニット
17 ノズル
18 ノズル
19 振動子
20 超音波ホーン
21 樹脂
22 半導体素子

Claims (9)

  1. 基板ステージ上に載置された基板の第1電極に、半導体素子の第2電極を超音波接合する半導体素子の実装方法であって、
    少なくともいずれか一方が銅にて形成された第1電極または第2電極上に、還元性を有する接合補助剤を供給する接合補助剤供給工程と、
    第2電極を第1電極に押し付けた状態にて超音波振動を付与することで、第1電極と第2電極との間の接合界面が局所的に加熱され、その熱を利用して接合補助剤が還元反応を起こしながら第1電極と第2電極とを金属接合する超音波接合工程と、を含み、
    超音波接合工程において、少なくとも第1電極と第2電極とが金属接合するまでの間は、少なくとも第1電極と第2電極との間の接合界面の周囲に接合補助剤が存在する、半導体素子の実装方法。
  2. 基板の第1電極が銅にて形成され、
    接合補助剤供給工程において、基板の第1電極上に接合補助剤が供給される、請求項1に記載の半導体素子の実装方法。
  3. 基板の第1電極が銅にて形成され、半導体素子の第2電極が金により形成され、
    超音波接合工程において、銅により形成された第1電極と、金により形成された第2電極との接合界面の周囲に、接合補助剤がある状態にて、第1電極と第2電極との金属接合が行われる、請求項1に記載の半導体素子の実装方法。
  4. 超音波接合工程後に基板と半導体素子との間に残存する接合補助剤を除去する接合補助剤除去工程を含む、請求項1から3のいずれか1つに記載の半導体素子の実装方法。
  5. 接合補助剤除去工程において、基板と半導体素子との間に残存する接合補助剤を加熱して蒸発させることにより、接合補助剤の除去を行う、請求項4に記載の半導体素子の実装方法。
  6. 接合補助剤供給工程前に、銅にて形成された少なくとも第1電極または第2電極のいずれか一方の電極上の酸化膜を除去する酸化膜除去工程を含む、請求項1から5のいずれか1つに記載の半導体素子の実装方法。
  7. 接合補助剤は、OH基を有する、請求項1から6のいずれか1つに記載の半導体素子の実装方法。
  8. 接合補助剤は、沸点が200℃以上である、請求項1から7のいずれか1つに記載の半導体素子の実装方法。
  9. 半導体素子を搭載した基板を製造する方法であって、
    請求項1から8のいずれか1つに記載の半導体素子の実装方法と、
    接合補助剤除去工程後に基板と半導体素子の隙間ならびに第1電極と第2電極との接合部分を含む領域を樹脂で封止する樹脂封止工程と、を含む、半導体素子搭載基板の製造方法。
JP2011070318A 2011-03-28 2011-03-28 半導体素子の実装方法 Active JP5853214B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011070318A JP5853214B2 (ja) 2011-03-28 2011-03-28 半導体素子の実装方法
US13/512,955 US20120329182A1 (en) 2011-03-28 2011-10-26 Semiconductor device mounting method
PCT/JP2011/005978 WO2012131817A1 (ja) 2011-03-28 2011-10-26 半導体素子の実装方法
CN2011800047360A CN102822955A (zh) 2011-03-28 2011-10-26 半导体元件的安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011070318A JP5853214B2 (ja) 2011-03-28 2011-03-28 半導体素子の実装方法

Publications (2)

Publication Number Publication Date
JP2012204771A JP2012204771A (ja) 2012-10-22
JP5853214B2 true JP5853214B2 (ja) 2016-02-09

Family

ID=47185365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011070318A Active JP5853214B2 (ja) 2011-03-28 2011-03-28 半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JP5853214B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6786781B2 (ja) * 2015-09-25 2020-11-18 日亜化学工業株式会社 発光装置の製造方法
JP6683976B2 (ja) * 2017-01-31 2020-04-22 株式会社新川 半導体装置の製造方法および製造装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215008B2 (ja) * 1995-04-21 2001-10-02 株式会社日立製作所 電子回路の製造方法
JP3732639B2 (ja) * 1998-01-08 2006-01-05 株式会社日立製作所 はんだ付け方法および電子装置の製造方法
JP4663165B2 (ja) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法

Also Published As

Publication number Publication date
JP2012204771A (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
JP5807221B2 (ja) 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
JP6788675B2 (ja) 半導体デバイスを処理するための方法、システムおよびコンピュータ・プログラム製品ならびにボンディングされた半導体パッケージ
CN100455394C (zh) 焊接方法
JP6044885B2 (ja) 実装方法
JP5853213B2 (ja) 発光素子搭載基板の製造方法
JP2018129518A (ja) 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品
WO2008038345A1 (fr) Procédé de fabrication d'un dispositif à semi-conducteur
CN106537555A (zh) 薄型基板及其制造方法、以及基板的输送方法
JP5853214B2 (ja) 半導体素子の実装方法
JP2012169623A (ja) 半導体デバイスパッケージング用のパッシベーション層
WO2012131817A1 (ja) 半導体素子の実装方法
JP5967551B2 (ja) フリップチップボンディング装置
US8211501B2 (en) Fluorination pre-treatment of heat spreader attachment indium thermal interface material
JP2011082305A (ja) 半導体装置およびその製造方法
JP2007027346A (ja) 半導体装置の製造方法および製造装置
JP2014033100A (ja) 実装方法
JP2014146638A (ja) 半導体装置の製造方法
JP2009004462A (ja) 半導体装置の実装方法
Dong et al. Fluxless die attach by activated forming gas
JP2013183131A (ja) 実装装置、および半導体素子実装基板の製造方法
JP2004281521A (ja) 半導体装置の接合方法
WO2013046992A1 (ja) チップの三次元実装方法
JP2009010430A (ja) 半導体素子の実装方法
JP2006332151A (ja) 半導体装置の実装方法
JP2003100805A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140218

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141009

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150730

R151 Written notification of patent or utility model registration

Ref document number: 5853214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151