JP5853214B2 - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法 Download PDFInfo
- Publication number
- JP5853214B2 JP5853214B2 JP2011070318A JP2011070318A JP5853214B2 JP 5853214 B2 JP5853214 B2 JP 5853214B2 JP 2011070318 A JP2011070318 A JP 2011070318A JP 2011070318 A JP2011070318 A JP 2011070318A JP 5853214 B2 JP5853214 B2 JP 5853214B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- electrode
- substrate
- semiconductor element
- auxiliary agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
第1態様から第8態様のいずれか1つに記載の半導体素子の実装方法と、
接合補助剤除去工程後に基板と半導体素子の隙間ならびに第1電極と第2電極との接合部分を含む領域を樹脂で封止する樹脂封止工程と、を含む、半導体素子搭載基板の製造方法を提供する。
基板1の配線2および基板電極3は銅にて形成されている。そのため、図4(A)に示すように、銅表面である配線2および基板電極3の表面には、酸化膜6が形成された状態となっている。まず、基板1の配線2および基板電極3の表面に形成された酸化膜6の除去を行う(ステップS1)。
酸化膜除去工程が終了すると、ボンディング装置10の基板ステージ15上に基板1を載置して保持させる。その後、酸化膜6が除去された状態の配線2および基板電極3の表面に対して、ディスペンサユニット14を用いて接合補助剤の供給を行う(ステップS2)。
次に、ボンディング装置10では、素子供給部11から1個の発光素子4が、素子反転ユニット12のノズル17により吸着保持して取り出され、素子反転ユニット12にてノズル17が上下方向に反転されることにより、保持されている発光素子4が反転される。その後、ボンディングヘッド13が、反転された状態の素子反転ユニット12の上方に位置決めされて、素子反転ユニット12からボンディングヘッド13のノズル18に発光素子4が受け渡される。ボンディングヘッド13はXY方向に移動されて、先に接合補助剤7の供給が行われた基板1上の実装位置の上方に位置決めされる。その後、ボンディングヘッド13が下降して、ノズル18に保持された状態の発光素子4のそれぞれのバンプ5が、基板1のそれぞれの基板電極3に接触して押し付けられた状態とされる。一方、それぞれの基板電極3およびその近傍の配線2上には、接合補助剤7が供給されているため、発光素子4のバンプ5と基板電極3との間の接合界面8は、接合補助剤7により覆われた状態とされる(図4(D)参照)。
次に、基板1と発光素子4との間に残存している接合補助剤7の除去を行う(ステップS4)。具体的には、基板1を加熱することにより、接合補助剤7の蒸発を促進させて、接合補助剤7の除去を行う。このような基板1の加熱方法としては、例えば、ボンディング装置10の基板ステージ15を用いて基板1を加熱する、あるいはその他の加熱手段を用いて基板1の加熱を行うような方法でも良く、また、熱風を吹き付けるなどの乾燥促進手段を用いても良い。その結果、図4(E)に示すように、基板1と発光素子4との間に残存していた接合補助剤7が除去されて、基板1への発光素子4の実装が完了する。
次に、基板1と発光素子4との接合部分などを樹脂によって封止して、発光素子搭載基板を完成させる(ステップS5)。具体的には、基板電極3とバンプ5との接合界面8を含めて、配線2、基板電極3、およびバンプ5の表面を覆うように樹脂21を塗布することにより、発光素子4と基板1との間を封止する。樹脂21には、発光特性を発揮するために光透過性を有する樹脂を用いても良い。その結果、図4(F)に示すように、基板1と発光素子4との間が樹脂21によって封止されて、発光素子搭載基板22の製造が完了する。
2 配線
3 基板電極
4 半導体素子
5 バンプ
6 酸化膜
7 接合補助剤
8 接合界面
9 プラズマ
10 ボンディング装置
11 素子供給部
12 素子反転ユニット
13 ボンディングヘッド
14 ディスペンサユニット
15 基板ステージ
16 カメラユニット
17 ノズル
18 ノズル
19 振動子
20 超音波ホーン
21 樹脂
22 半導体素子
Claims (9)
- 基板ステージ上に載置された基板の第1電極に、半導体素子の第2電極を超音波接合する半導体素子の実装方法であって、
少なくともいずれか一方が銅にて形成された第1電極または第2電極上に、還元性を有する接合補助剤を供給する接合補助剤供給工程と、
第2電極を第1電極に押し付けた状態にて超音波振動を付与することで、第1電極と第2電極との間の接合界面が局所的に加熱され、その熱を利用して接合補助剤が還元反応を起こしながら第1電極と第2電極とを金属接合する超音波接合工程と、を含み、
超音波接合工程において、少なくとも第1電極と第2電極とが金属接合するまでの間は、少なくとも第1電極と第2電極との間の接合界面の周囲に接合補助剤が存在する、半導体素子の実装方法。 - 基板の第1電極が銅にて形成され、
接合補助剤供給工程において、基板の第1電極上に接合補助剤が供給される、請求項1に記載の半導体素子の実装方法。 - 基板の第1電極が銅にて形成され、半導体素子の第2電極が金により形成され、
超音波接合工程において、銅により形成された第1電極と、金により形成された第2電極との接合界面の周囲に、接合補助剤がある状態にて、第1電極と第2電極との金属接合が行われる、請求項1に記載の半導体素子の実装方法。 - 超音波接合工程後に基板と半導体素子との間に残存する接合補助剤を除去する接合補助剤除去工程を含む、請求項1から3のいずれか1つに記載の半導体素子の実装方法。
- 接合補助剤除去工程において、基板と半導体素子との間に残存する接合補助剤を加熱して蒸発させることにより、接合補助剤の除去を行う、請求項4に記載の半導体素子の実装方法。
- 接合補助剤供給工程前に、銅にて形成された少なくとも第1電極または第2電極のいずれか一方の電極上の酸化膜を除去する酸化膜除去工程を含む、請求項1から5のいずれか1つに記載の半導体素子の実装方法。
- 接合補助剤は、OH基を有する、請求項1から6のいずれか1つに記載の半導体素子の実装方法。
- 接合補助剤は、沸点が200℃以上である、請求項1から7のいずれか1つに記載の半導体素子の実装方法。
- 半導体素子を搭載した基板を製造する方法であって、
請求項1から8のいずれか1つに記載の半導体素子の実装方法と、
接合補助剤除去工程後に基板と半導体素子の隙間ならびに第1電極と第2電極との接合部分を含む領域を樹脂で封止する樹脂封止工程と、を含む、半導体素子搭載基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011070318A JP5853214B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体素子の実装方法 |
US13/512,955 US20120329182A1 (en) | 2011-03-28 | 2011-10-26 | Semiconductor device mounting method |
CN2011800047360A CN102822955A (zh) | 2011-03-28 | 2011-10-26 | 半导体元件的安装方法 |
PCT/JP2011/005978 WO2012131817A1 (ja) | 2011-03-28 | 2011-10-26 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011070318A JP5853214B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体素子の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204771A JP2012204771A (ja) | 2012-10-22 |
JP5853214B2 true JP5853214B2 (ja) | 2016-02-09 |
Family
ID=47185365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011070318A Active JP5853214B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体素子の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5853214B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6786781B2 (ja) * | 2015-09-25 | 2020-11-18 | 日亜化学工業株式会社 | 発光装置の製造方法 |
WO2018143196A1 (ja) * | 2017-01-31 | 2018-08-09 | 株式会社新川 | 半導体装置の製造方法および製造装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3215008B2 (ja) * | 1995-04-21 | 2001-10-02 | 株式会社日立製作所 | 電子回路の製造方法 |
JP3732639B2 (ja) * | 1998-01-08 | 2006-01-05 | 株式会社日立製作所 | はんだ付け方法および電子装置の製造方法 |
JP4663165B2 (ja) * | 2001-06-27 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP3829325B2 (ja) * | 2002-02-07 | 2006-10-04 | 日本電気株式会社 | 半導体素子およびその製造方法並びに半導体装置の製造方法 |
-
2011
- 2011-03-28 JP JP2011070318A patent/JP5853214B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012204771A (ja) | 2012-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5807221B2 (ja) | 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム | |
JP6788675B2 (ja) | 半導体デバイスを処理するための方法、システムおよびコンピュータ・プログラム製品ならびにボンディングされた半導体パッケージ | |
CN100455394C (zh) | 焊接方法 | |
JP6044885B2 (ja) | 実装方法 | |
JP5853213B2 (ja) | 発光素子搭載基板の製造方法 | |
JP2018129518A (ja) | 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品 | |
WO2008038345A1 (fr) | Procédé de fabrication d'un dispositif à semi-conducteur | |
JP6066569B2 (ja) | 半導体デバイスパッケージング用のパッシベーション層 | |
CN106537555A (zh) | 薄型基板及其制造方法、以及基板的输送方法 | |
JP5853214B2 (ja) | 半導体素子の実装方法 | |
WO2012131817A1 (ja) | 半導体素子の実装方法 | |
JP5967551B2 (ja) | フリップチップボンディング装置 | |
US8211501B2 (en) | Fluorination pre-treatment of heat spreader attachment indium thermal interface material | |
JP2007027346A (ja) | 半導体装置の製造方法および製造装置 | |
JP2014033100A (ja) | 実装方法 | |
JP2014146638A (ja) | 半導体装置の製造方法 | |
JP2009004462A (ja) | 半導体装置の実装方法 | |
Dong et al. | Fluxless die attach by activated forming gas | |
JP2013183131A (ja) | 実装装置、および半導体素子実装基板の製造方法 | |
JP2004281521A (ja) | 半導体装置の接合方法 | |
JP2001156441A (ja) | Csp・bgaのリペア工法 | |
WO2013046992A1 (ja) | チップの三次元実装方法 | |
JP2009010430A (ja) | 半導体素子の実装方法 | |
JP2006332151A (ja) | 半導体装置の実装方法 | |
JP2003100805A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140218 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141009 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141014 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150730 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5853214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |