JP3732639B2 - はんだ付け方法および電子装置の製造方法 - Google Patents
はんだ付け方法および電子装置の製造方法 Download PDFInfo
- Publication number
- JP3732639B2 JP3732639B2 JP00239598A JP239598A JP3732639B2 JP 3732639 B2 JP3732639 B2 JP 3732639B2 JP 00239598 A JP00239598 A JP 00239598A JP 239598 A JP239598 A JP 239598A JP 3732639 B2 JP3732639 B2 JP 3732639B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film removing
- solder
- solder material
- soldering method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、リード部品や面実装部品等を電子配線基板にフラックスを用いずに、高温ではんだ付けすることのできるはんだ付け方法と、該方法を用いた電子装置の製造方法とに関する。
【０００２】
なお、本明細書において「電子装置」とは、例えば樹脂封止型半導体装置などのように、配線基板上に半導体チップまたはトランジスタ素子などの電子部品が搭載されたものをいい、配線基板の備える配線が回路を形成しているか否かを問わない。
【０００３】
【従来の技術】
電子部品の接続においては、接続のための金属薄膜（すなわちメタライズ層）の形成が重要であるとされている。例えば、ＬＳＩ（大規模集積回路）のメタライズ層は、一般に、スパッタまたは蒸着で形成される。このメタライズ層は薄すぎると良好な接続が得られないが、厚すぎると膜応力の発生によりそれ自体が基板から剥がれてしまい、また、形成にコストと時間がかかってしまう。このため、メタライズ層の膜厚は、数μｍ程度とすることが普通である。
【０００４】
この薄膜形成されたメタライズ層を用いた接続に用いられる高融点のはんだには、柔軟性、接続性および融点の高さから、メタライズとＳｎが反応することにより結合を形成するＳｎ−Ｐｂ系はんだが挙げられる。
【０００５】
良好な接続を形成するためには、メタライズと反応するＳｎの含有量が０．１％以上であることが望ましい。しかし、はんだ中のＳｎ含有量が多いと、はんだの硬さが増し、融点が下がる。また、上述のようにメタライズ層は極めて薄いため、はんだ中にＳｎが多量に含まれる場合、このＳｎとの反応にメタライズのほとんどが消費されてしまい、その後の電子部品のリペア接続が不可能になることがある。従って、Ｓｎ含有量は、１０重量％以下とすることが望ましい。
【０００６】
このようなＳｎ−Ｐｂ系はんだを用いてはんだ付けする場合、はんだ表面の酸化膜をフラックスにより除去することが一般的である。電子部品を配線基板上にフラックスを用いてはんだ付けする場合、はんだ付けの後のフラックス残渣による腐食を防止するために、ハロン（フロンまたは塩素系有機溶剤など）等による洗浄を行わなければならない。しかし、ハロンは環境保全の立場から使用しないことが望ましい。また、微細かつ高密度なはんだ接続部では、信頼性を確保するための高い清浄度が要求されるが、一旦付着した残渣を完全に除去することは困難である。そこで、例えば、特開平７−２３５７６３号公報および特開平８−２９３６６５号公報では、フラックスを用いないで配線基板上に電子部品をはんだ付けする技術として、清浄化処理したはんだ表面を有機材料で覆う方法が提案されている。
【０００７】
この方法では、有機材料によって電子部品を配線基板の所定の位置に仮止めすることができるとともに、はんだの加熱溶融時に接続部表面が外気に曝されるのを回避することができる。これらの公報記載のはんだ付け技術における有機材料の役割は、次の３つに分類できる。
【０００８】
（１）仮止め用接着剤としての役割
有機材料を用いる場合、その粘性により、はんだ付けの前工程で電子部品を配線基板上の所定の位置に位置決めして仮止めすることができる。このようにすれば、リフロー接続までの搬送等における衝撃による位置ずれ、移動、落下等を防ぐことができる。
（２）酸化防止被膜としての役割
はんだ溶融時に有機材料が接続部を被覆することにより酸化が防止され、ぬれ性も確保される。
（３）酸化膜除去剤としての役割
有機材料によりはんだ表面の酸化膜が除去され、メタライズに対するぬれ性が改善されるため、セルフアライメント作用が有効に発揮される。
【０００９】
上述の３つの役割のうち、（１）および（２）の役割を果たす材料としては、炭化水素系、ケトン類、エステル系、アルデヒド系等の有機材料を使用することができ、（３）の役割を満足する有機材料としては、少なくとも１個以上の水酸基（−ＯＨ基）を有するアルコール系材料を用いることが好ましい。
【００１０】
【発明が解決しようとする課題】
しかし、この方法では、上述のＳｎ−Ｐｂはんだのように融点の高いはんだ材を用いると、接続時の加熱温度が高いことから、はんだ材が有機材料中に溶け出してしまう。従って、用いる有機材料をごく微量にしない限り、はんだ付け後に残る塩類等の残渣が多くなってしまう。このような残渣は、得られた電子装置が稼働する際に、腐食や短絡（残渣マイグレーションも含む）を起こす原因になる場合がある。しかし、有機材料の量をごく微量にコントロールすることは困難であった。
【００１１】
そこで本発明は、Ｓｎ含有量の多いはんだ材を用いる場合であっても、はんだ付けに際しての残渣の発生を減少／回避することのできる、フラックスを用いないはんだ付け方法と、該方法を用いて電子部品を配線基板に搭載する、電子装置の製造方法とを提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明では、はんだ材表面に酸化膜除去用組成物を供給する酸化膜除去剤供給工程と、酸化膜除去用組成物を介して被接合部材とはんだ材とを仮止めする仮止め工程と、はんだ材を融点以上の温度に加熱して被接合部材と接合させる接合工程とを、この順で備えるはんだ付け方法であって、酸化膜除去用組成物として、酸化膜除去作用を有する有機化合物である酸化膜除去剤と、希釈剤とを含むものを用いるはんだ付け方法が提供される。本発明のはんだ付け方法は、Ｐｂ含有量がＳｎ含有量より多いＰｂ−Ｓｎ系はんだを用いるはんだリフローに、特に適している。
【００１３】
なお、酸化膜除去剤の沸点がはんだ材の融点より高い場合は、接合工程の後に、加熱および減圧の少なくともいずれかを行うことにより酸化膜除去剤を除去する工程を、さらに設けることが望ましい。また、希釈剤の沸点が酸化膜除去剤の沸点より低い場合は、仮付け工程と接合工程との間に、または、接合工程において、加熱および減圧の少なくともいずれかにより、希釈剤を除去することが望ましい。
【００１４】
さらに、本発明では、この本発明のはんだ付け方法を用いて、電子部品と配線基板との接合を行う電子装置の製造方法が提供される。なお、はんだ材は、電子部品と配線基板とのいずれに設けられてもよく、また、被接合部材も、電子部品と配線基板とのいずれであってもよい。
【００１５】
【発明の実施の形態】
本発明では、はんだ付けの際に、はんだの表面酸化膜を除去する作用を持つ有機化合物である酸化膜除去剤と、希釈剤とを含む酸化膜除去用組成物を用いる。酸化膜除去剤を希釈剤により希釈することにより、作業に用いる液体の体積が増加するため、作業性が向上し、均一な塗布を容易に行うことができる。従って、本発明によれば、酸化膜除去剤の量を適正量に制御することができ、さらに、はんだ表面へ一様に供給することができる。ゆえに、本発明により適正量を均一に供給することで、Ｓｎ含有量の多いはんだ材を用いても、ぬれ性よくはんだ付けすることができ、さらに、はんだ付けに際しての残渣の発生を減少または回避することができる。本発明では、酸化膜除去剤および希釈剤として、はんだ材を溶出させないものを用いるため、腐食やマイグレーションの発生などの接続信頼性を低下させる現象の発生を回避することができる。
【００１６】
また、本発明では、フラックスを用いないため、はんだ付け後にフラックス残渣を洗浄する必要もない。さらに、本発明では、この酸化膜除去用組成物の表面張力または粘性により、はんだ付けする対象物を仮止めすることができるため、はんだ付け対象物（電子部品など）をはんだ付け位置に載置した後これをリフロー接続するまでの搬送等における衝撃による位置ずれ、移動、落下等を防ぐことができる。なお、良好な仮接着性を得るためには、酸化膜除去用組成物は常温で液体であることが好ましい。
【００１７】
なお、本発明によれば、残渣を発生させることなく、十分な体積の酸化膜除去用組成物をはんだ表面に供給することができるため、これを用いて仮止めされた被接続物のセルフアライメント（自己整合）により位置精度よくはんだ付けすることができる。ここで、セルフアライメントとは、溶融したはんだの表面張力により被接続物がはんだ中央に移動し、再配置される現象である。従って、配線基板上に電子部品を搭載する際、その載置位置が所定の位置から多少のずれていても、リフロー加熱の際のセルフアライメントにより、所定の位置に接続することができる。これにより、微細接続部における高精度の位置合わせを行うことなく、簡便な工程により高精度の搭載が実現できる。
【００１８】
酸化物除去剤としては、はんだ材の溶融後も、その表面を覆って外気から遮断し、再度酸化膜が形成されるのを回避することができるため、用いるはんだ材の融点よりも沸点の高いものを用いることが望ましい。この酸化物除去剤の除去は、リフロー時間を長くする（すなわち、はんだの接合後も所定時間加熱を続ける）ことにより行ってもよく、また、はんだ接続後に減圧雰囲気にし、必要に応じて加熱することにより行ってもよい。
【００１９】
このような酸化物除去剤としては、例えば、つぎの表１に挙げるようなものを用いることができる。なお、表１には、各化合物の化学式と、１気圧（７６０Ｔｏｒｒ）における沸点とを合わせて示した。
【００２０】
【表１】
【００２１】
酸化膜除去剤のはんだ材表面への供給量は、多過ぎるとはんだ材が溶けだして残渣が発生することがある。この残渣は、接続不良、腐食、短絡（残渣マイグレーションも含む）の原因となる。従って、酸化膜除去剤の供給量は、用いるはんだ材、酸化膜除去剤および希釈剤の種類などに応じて適宜決定することが望ましい。例えば、ペンタエチレングリコールを酸化膜除去剤として用いる場合、その供給量は、縦横各１５ｍｍ（表面積２．２５×１０-4ｍ2）の電子部品表面に対して、通常、０．５ｍｇ〜１．２ｍｇ（はんだ表面積１ｍ2当たり８．４ｇ〜２０．２ｇ）とすることが望ましい。ペンタエチレングリコールの供給量が０．５ｍｇより少ないとぬれ不良が発生することがあり、また、１．２ｍｇより多いとはんだ成分の鉛および錫が溶け出して、接続不良の原因となる程度の残渣が発生することがある。
【００２２】
酸化膜除去用組成物の濃度および希釈剤の添加量は、このような微量の酸化膜除去剤をはんだ材表面に作業性よく供給することができるように、作業性よく供給可能な酸化膜除去用組成物の体積と、供給すべき酸化膜除去剤量とから、適宜決定することが望ましい。なお、酸化膜除去用組成物を、はんだ付けする２つの物体（例えば、電子部品および配線基板）の間のはんだが存在しない空間の体積以上に供給すると、リフローの際に、はんだ付けする２つの物体間の気体の膨張や、酸化膜除去用組成物の蒸発または膨張などにより、電子部品の位置がずれる可能性があり、好ましくない。従って、酸化物除去剤の供給量は、供給装置により安定して供給可能な最小量以上、はんだ付けする２つの物体間のはんだが存在しない空間の体積未満とすることが望ましい。このような観点から、酸化膜除去用組成物における酸化膜除去剤の濃度は、通常、６．５〜１０-2〜４．９モル／ｄｍ3とすることが望ましく、特に、希釈剤としてアルコール類（メタノール、エタノール、イソプロピルアルコールなど）を用いる場合、６．５〜１０-2〜２．０モル／ｄｍ3とすることが望ましい。
【００２３】
希釈剤としては、残渣の発生を防ぐために、はんだ材を溶解させないものを用いる。このようなものとしては、例えば、つぎの表２に挙げるようなものを用いることができる。なお、表２には、各化合物の化学式と、１気圧（７６０Ｔｏｒｒ）における沸点とを合わせて示した。
【００２４】
【表２】
【００２５】
なお、希釈剤は、リフロー処理当初に蒸発してもよく、リフロー中に蒸発してもよく、はんだ接続後に残留した希釈剤を別途蒸発させるようにしてもよい。希釈剤および酸化膜除去剤がはんだ材の融点以下であれば、リフロー処理の当初または処理中に蒸発するため、はんだ接続後にこれらが残留することはない。従って、これらを除去する工程が不要である、希釈剤および酸化膜除去剤の沸点ははんだ材の融点以下であることが好ましい。しかし、希釈剤の沸点がはんだ材の融点より高く、はんだ接続後に希釈剤が残留する場合であっても、希釈剤としてはんだ材が溶け出さないものを用いるため、残渣が発生することはない。従って、このような場合も、希釈剤を真空脱気等により気化させるなどして除去する工程を設ければよく、残渣を洗浄する工程を設ける必要はない。このように、希釈剤の融点の高低は特に問われないため、本発明では、はんだ材の融点やプロセス条件、酸化膜除去剤の種類などに応じて、適宜最適な希釈剤を選択することができる。
【００２６】
【実施例】
以下、融点３２０℃の９８重量％Ｐｂ−２重量％Ｓｎはんだ（以下、Ｐｂ2Ｓｎと記す）を用いた、セラミック配線回路基板（以下、セラミック基板と省略）上への電子部品の搭載に、本発明を適用した場合の実施例について、図面を用いて説明する。なおここで取り上げている実施例は、微細なＰｂ2Ｓｎはんだバンプを用いたＣ４(Controlled Collapse Chip Connection)工程の例である。以下の説明では、はんだが配線基板上のメタライズにぬれ拡がり、さらに、溶融はんだの表面張力によりセルフアライメントが生じた場合に、「良好な接続」とした。
【００２７】
＜実施例１＞
本実施例では、セラミック基板１上に電子部品５を搭載し、はんだリフローにより接続する際に、酸化膜除去剤として、はんだの融点よりも沸点の高いペンタエチレングリコール（沸点３７０℃）を用い、その希釈剤として、はんだの融点よりも沸点の低いエタノール（沸点７８．３℃）を用いて、はんの表面処理を行った。本実施例の各工程を図１に示す。
【００２８】
まず、ペンタエチレングリコール１重量部とエタノール５重量部とを混合し、酸化膜除去用組成物３を調製した。得られた組成物３を、接続パターン２が形成されたセラミック回路基板１表面に、接続パターン２を覆うように塗布した（図１（ａ））。なお、組成物３の塗布量は、塗布面縦横各１５ｍｍあたり、ペンタエチレングリコール量に換算して１．０ｍｇとした。
【００２９】
この酸化膜除去用組成物３に覆われた基板１表面に、あらかじめ接続端子部にはんだボール４が設けられた電子部品５を、はんだボール４を下にして載置し、各接続部を位置決めした（図１（ｂ））。これにより、電子部品５は、酸化膜除去用組成物３の表面張力により基板１上に仮止めされ、リフロー接続までの搬送時の振動により位置ずれが生じるのを回避できた。なお、この位置決めは、通常、はんだ４と接続パターン２との中心を一致させる必要がる。しかし、本実施例では、はんだ接続時のセルフアライメント効果により、仮決め時の中心位置が多少ずれていても、問題なく接続できる。
【００３０】
つぎに、酸化膜除去用組成物３により電子部品５が仮固定されたセラミック基板１を、３４５℃にリフロー加熱した。これにより、まず、組成物３に含まれる低沸点成分であるエタノールが蒸発し、図１（ｃ）に示すように、高沸点成分である微量のペンタエチレングリコール６のみが残留して、はんだ４表面を覆うことになった。このペンタエチレングリコール６の還元作用によりはんだ４の表面酸化物が除去された。また、ペンタエチレングリコール６の沸点がはんだの融点より高いことから、露出したはんだ４の非酸化表面がペンタエチレングリコール６に覆われた状態のまま、はんだ４が溶融し接続パターン２と接合するため、接続パターン２に対するはんだ材４のぬれが良く、電子部品５がはんだ４上でセルフアライメントし、良好な接続を得ることができた。
【００３１】
接続後もさらに１０分間２４０℃、０．０１Ｔｏｒｒ以下に維持してペンタエチレングリコールを完全に蒸発させたところ、このペンタエチレングリコールははんだを溶解させることなく、残渣のない清浄なはんだ接合部を得ることができた（図１（ｄ））。以上の工程により、セラミック基板１上に電子部品５を搭載した、信頼性高い電子装置を容易に製造することができた。
【００３２】
＜実施例２〉
希釈剤として、はんだの融点付近の沸点を有するポリエチレングリコールモノメチルエーテル（沸点３０５〜３７２℃）を用いた他は、実施例１と同様にしてセラミック基板１上に電子部品５を搭載した。本実施例においては、希釈剤の留去とほぼ並行してはんだ４が溶融したが、本実施例においても、実施例１と同様、信頼性高い電子回路を容易に製造することができた。
【００３３】
＜実施例３〉
希釈剤として、はんだの融点より高い沸点を有するポリプロピレングリコールモノブチルエーテル（沸点３５５〜３９５℃）を用いた他は、実施例１と同様にしてセラミック基板１上に電子部品５を搭載した。本実施例においては、希釈剤の留去に先立ってはんだ４が溶融したが、本実施例においても、実施例１と同様、残渣のない清浄なはんだ接合部を得ることができ、信頼性高い電子回路を容易に製造することができた。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、仮止めのための接着剤として機能する程度の量の酸化膜除去用組成物を用いても、それに含まれる酸化膜除去剤の量を微量にコントロールできるため、フラックスを用いることなく、残渣の発生を減少／回避しつつ、Ｓｎ含有量の多いはんだ材を用いたはんだ付けを行うことができる。従って、本発明によれば、はんだ材の溶出、残渣の残留による腐食やマイグレーションなどの発生を回避することができる。さらに、仮止めにより回路基板と電子部品は搬送等の振動、衝撃による位置ずれ、移動、落下等を防止することができる。
【図面の簡単な説明】
【図１】 実施例における電子装置の製造工程を示す説明図である。
【符号の説明】
１…セラミック回路基板、２…接続パターン、３…酸化膜除去用組成物、４…はんだ材、５…電子部品、６…酸化膜除去剤。
【発明の属する技術分野】
本発明は、リード部品や面実装部品等を電子配線基板にフラックスを用いずに、高温ではんだ付けすることのできるはんだ付け方法と、該方法を用いた電子装置の製造方法とに関する。
【０００２】
なお、本明細書において「電子装置」とは、例えば樹脂封止型半導体装置などのように、配線基板上に半導体チップまたはトランジスタ素子などの電子部品が搭載されたものをいい、配線基板の備える配線が回路を形成しているか否かを問わない。
【０００３】
【従来の技術】
電子部品の接続においては、接続のための金属薄膜（すなわちメタライズ層）の形成が重要であるとされている。例えば、ＬＳＩ（大規模集積回路）のメタライズ層は、一般に、スパッタまたは蒸着で形成される。このメタライズ層は薄すぎると良好な接続が得られないが、厚すぎると膜応力の発生によりそれ自体が基板から剥がれてしまい、また、形成にコストと時間がかかってしまう。このため、メタライズ層の膜厚は、数μｍ程度とすることが普通である。
【０００４】
この薄膜形成されたメタライズ層を用いた接続に用いられる高融点のはんだには、柔軟性、接続性および融点の高さから、メタライズとＳｎが反応することにより結合を形成するＳｎ−Ｐｂ系はんだが挙げられる。
【０００５】
良好な接続を形成するためには、メタライズと反応するＳｎの含有量が０．１％以上であることが望ましい。しかし、はんだ中のＳｎ含有量が多いと、はんだの硬さが増し、融点が下がる。また、上述のようにメタライズ層は極めて薄いため、はんだ中にＳｎが多量に含まれる場合、このＳｎとの反応にメタライズのほとんどが消費されてしまい、その後の電子部品のリペア接続が不可能になることがある。従って、Ｓｎ含有量は、１０重量％以下とすることが望ましい。
【０００６】
このようなＳｎ−Ｐｂ系はんだを用いてはんだ付けする場合、はんだ表面の酸化膜をフラックスにより除去することが一般的である。電子部品を配線基板上にフラックスを用いてはんだ付けする場合、はんだ付けの後のフラックス残渣による腐食を防止するために、ハロン（フロンまたは塩素系有機溶剤など）等による洗浄を行わなければならない。しかし、ハロンは環境保全の立場から使用しないことが望ましい。また、微細かつ高密度なはんだ接続部では、信頼性を確保するための高い清浄度が要求されるが、一旦付着した残渣を完全に除去することは困難である。そこで、例えば、特開平７−２３５７６３号公報および特開平８−２９３６６５号公報では、フラックスを用いないで配線基板上に電子部品をはんだ付けする技術として、清浄化処理したはんだ表面を有機材料で覆う方法が提案されている。
【０００７】
この方法では、有機材料によって電子部品を配線基板の所定の位置に仮止めすることができるとともに、はんだの加熱溶融時に接続部表面が外気に曝されるのを回避することができる。これらの公報記載のはんだ付け技術における有機材料の役割は、次の３つに分類できる。
【０００８】
（１）仮止め用接着剤としての役割
有機材料を用いる場合、その粘性により、はんだ付けの前工程で電子部品を配線基板上の所定の位置に位置決めして仮止めすることができる。このようにすれば、リフロー接続までの搬送等における衝撃による位置ずれ、移動、落下等を防ぐことができる。
（２）酸化防止被膜としての役割
はんだ溶融時に有機材料が接続部を被覆することにより酸化が防止され、ぬれ性も確保される。
（３）酸化膜除去剤としての役割
有機材料によりはんだ表面の酸化膜が除去され、メタライズに対するぬれ性が改善されるため、セルフアライメント作用が有効に発揮される。
【０００９】
上述の３つの役割のうち、（１）および（２）の役割を果たす材料としては、炭化水素系、ケトン類、エステル系、アルデヒド系等の有機材料を使用することができ、（３）の役割を満足する有機材料としては、少なくとも１個以上の水酸基（−ＯＨ基）を有するアルコール系材料を用いることが好ましい。
【００１０】
【発明が解決しようとする課題】
しかし、この方法では、上述のＳｎ−Ｐｂはんだのように融点の高いはんだ材を用いると、接続時の加熱温度が高いことから、はんだ材が有機材料中に溶け出してしまう。従って、用いる有機材料をごく微量にしない限り、はんだ付け後に残る塩類等の残渣が多くなってしまう。このような残渣は、得られた電子装置が稼働する際に、腐食や短絡（残渣マイグレーションも含む）を起こす原因になる場合がある。しかし、有機材料の量をごく微量にコントロールすることは困難であった。
【００１１】
そこで本発明は、Ｓｎ含有量の多いはんだ材を用いる場合であっても、はんだ付けに際しての残渣の発生を減少／回避することのできる、フラックスを用いないはんだ付け方法と、該方法を用いて電子部品を配線基板に搭載する、電子装置の製造方法とを提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明では、はんだ材表面に酸化膜除去用組成物を供給する酸化膜除去剤供給工程と、酸化膜除去用組成物を介して被接合部材とはんだ材とを仮止めする仮止め工程と、はんだ材を融点以上の温度に加熱して被接合部材と接合させる接合工程とを、この順で備えるはんだ付け方法であって、酸化膜除去用組成物として、酸化膜除去作用を有する有機化合物である酸化膜除去剤と、希釈剤とを含むものを用いるはんだ付け方法が提供される。本発明のはんだ付け方法は、Ｐｂ含有量がＳｎ含有量より多いＰｂ−Ｓｎ系はんだを用いるはんだリフローに、特に適している。
【００１３】
なお、酸化膜除去剤の沸点がはんだ材の融点より高い場合は、接合工程の後に、加熱および減圧の少なくともいずれかを行うことにより酸化膜除去剤を除去する工程を、さらに設けることが望ましい。また、希釈剤の沸点が酸化膜除去剤の沸点より低い場合は、仮付け工程と接合工程との間に、または、接合工程において、加熱および減圧の少なくともいずれかにより、希釈剤を除去することが望ましい。
【００１４】
さらに、本発明では、この本発明のはんだ付け方法を用いて、電子部品と配線基板との接合を行う電子装置の製造方法が提供される。なお、はんだ材は、電子部品と配線基板とのいずれに設けられてもよく、また、被接合部材も、電子部品と配線基板とのいずれであってもよい。
【００１５】
【発明の実施の形態】
本発明では、はんだ付けの際に、はんだの表面酸化膜を除去する作用を持つ有機化合物である酸化膜除去剤と、希釈剤とを含む酸化膜除去用組成物を用いる。酸化膜除去剤を希釈剤により希釈することにより、作業に用いる液体の体積が増加するため、作業性が向上し、均一な塗布を容易に行うことができる。従って、本発明によれば、酸化膜除去剤の量を適正量に制御することができ、さらに、はんだ表面へ一様に供給することができる。ゆえに、本発明により適正量を均一に供給することで、Ｓｎ含有量の多いはんだ材を用いても、ぬれ性よくはんだ付けすることができ、さらに、はんだ付けに際しての残渣の発生を減少または回避することができる。本発明では、酸化膜除去剤および希釈剤として、はんだ材を溶出させないものを用いるため、腐食やマイグレーションの発生などの接続信頼性を低下させる現象の発生を回避することができる。
【００１６】
また、本発明では、フラックスを用いないため、はんだ付け後にフラックス残渣を洗浄する必要もない。さらに、本発明では、この酸化膜除去用組成物の表面張力または粘性により、はんだ付けする対象物を仮止めすることができるため、はんだ付け対象物（電子部品など）をはんだ付け位置に載置した後これをリフロー接続するまでの搬送等における衝撃による位置ずれ、移動、落下等を防ぐことができる。なお、良好な仮接着性を得るためには、酸化膜除去用組成物は常温で液体であることが好ましい。
【００１７】
なお、本発明によれば、残渣を発生させることなく、十分な体積の酸化膜除去用組成物をはんだ表面に供給することができるため、これを用いて仮止めされた被接続物のセルフアライメント（自己整合）により位置精度よくはんだ付けすることができる。ここで、セルフアライメントとは、溶融したはんだの表面張力により被接続物がはんだ中央に移動し、再配置される現象である。従って、配線基板上に電子部品を搭載する際、その載置位置が所定の位置から多少のずれていても、リフロー加熱の際のセルフアライメントにより、所定の位置に接続することができる。これにより、微細接続部における高精度の位置合わせを行うことなく、簡便な工程により高精度の搭載が実現できる。
【００１８】
酸化物除去剤としては、はんだ材の溶融後も、その表面を覆って外気から遮断し、再度酸化膜が形成されるのを回避することができるため、用いるはんだ材の融点よりも沸点の高いものを用いることが望ましい。この酸化物除去剤の除去は、リフロー時間を長くする（すなわち、はんだの接合後も所定時間加熱を続ける）ことにより行ってもよく、また、はんだ接続後に減圧雰囲気にし、必要に応じて加熱することにより行ってもよい。
【００１９】
このような酸化物除去剤としては、例えば、つぎの表１に挙げるようなものを用いることができる。なお、表１には、各化合物の化学式と、１気圧（７６０Ｔｏｒｒ）における沸点とを合わせて示した。
【００２０】
【表１】
酸化膜除去剤のはんだ材表面への供給量は、多過ぎるとはんだ材が溶けだして残渣が発生することがある。この残渣は、接続不良、腐食、短絡（残渣マイグレーションも含む）の原因となる。従って、酸化膜除去剤の供給量は、用いるはんだ材、酸化膜除去剤および希釈剤の種類などに応じて適宜決定することが望ましい。例えば、ペンタエチレングリコールを酸化膜除去剤として用いる場合、その供給量は、縦横各１５ｍｍ（表面積２．２５×１０-4ｍ2）の電子部品表面に対して、通常、０．５ｍｇ〜１．２ｍｇ（はんだ表面積１ｍ2当たり８．４ｇ〜２０．２ｇ）とすることが望ましい。ペンタエチレングリコールの供給量が０．５ｍｇより少ないとぬれ不良が発生することがあり、また、１．２ｍｇより多いとはんだ成分の鉛および錫が溶け出して、接続不良の原因となる程度の残渣が発生することがある。
【００２２】
酸化膜除去用組成物の濃度および希釈剤の添加量は、このような微量の酸化膜除去剤をはんだ材表面に作業性よく供給することができるように、作業性よく供給可能な酸化膜除去用組成物の体積と、供給すべき酸化膜除去剤量とから、適宜決定することが望ましい。なお、酸化膜除去用組成物を、はんだ付けする２つの物体（例えば、電子部品および配線基板）の間のはんだが存在しない空間の体積以上に供給すると、リフローの際に、はんだ付けする２つの物体間の気体の膨張や、酸化膜除去用組成物の蒸発または膨張などにより、電子部品の位置がずれる可能性があり、好ましくない。従って、酸化物除去剤の供給量は、供給装置により安定して供給可能な最小量以上、はんだ付けする２つの物体間のはんだが存在しない空間の体積未満とすることが望ましい。このような観点から、酸化膜除去用組成物における酸化膜除去剤の濃度は、通常、６．５〜１０-2〜４．９モル／ｄｍ3とすることが望ましく、特に、希釈剤としてアルコール類（メタノール、エタノール、イソプロピルアルコールなど）を用いる場合、６．５〜１０-2〜２．０モル／ｄｍ3とすることが望ましい。
【００２３】
希釈剤としては、残渣の発生を防ぐために、はんだ材を溶解させないものを用いる。このようなものとしては、例えば、つぎの表２に挙げるようなものを用いることができる。なお、表２には、各化合物の化学式と、１気圧（７６０Ｔｏｒｒ）における沸点とを合わせて示した。
【００２４】
【表２】
なお、希釈剤は、リフロー処理当初に蒸発してもよく、リフロー中に蒸発してもよく、はんだ接続後に残留した希釈剤を別途蒸発させるようにしてもよい。希釈剤および酸化膜除去剤がはんだ材の融点以下であれば、リフロー処理の当初または処理中に蒸発するため、はんだ接続後にこれらが残留することはない。従って、これらを除去する工程が不要である、希釈剤および酸化膜除去剤の沸点ははんだ材の融点以下であることが好ましい。しかし、希釈剤の沸点がはんだ材の融点より高く、はんだ接続後に希釈剤が残留する場合であっても、希釈剤としてはんだ材が溶け出さないものを用いるため、残渣が発生することはない。従って、このような場合も、希釈剤を真空脱気等により気化させるなどして除去する工程を設ければよく、残渣を洗浄する工程を設ける必要はない。このように、希釈剤の融点の高低は特に問われないため、本発明では、はんだ材の融点やプロセス条件、酸化膜除去剤の種類などに応じて、適宜最適な希釈剤を選択することができる。
【００２６】
【実施例】
以下、融点３２０℃の９８重量％Ｐｂ−２重量％Ｓｎはんだ（以下、Ｐｂ2Ｓｎと記す）を用いた、セラミック配線回路基板（以下、セラミック基板と省略）上への電子部品の搭載に、本発明を適用した場合の実施例について、図面を用いて説明する。なおここで取り上げている実施例は、微細なＰｂ2Ｓｎはんだバンプを用いたＣ４(Controlled Collapse Chip Connection)工程の例である。以下の説明では、はんだが配線基板上のメタライズにぬれ拡がり、さらに、溶融はんだの表面張力によりセルフアライメントが生じた場合に、「良好な接続」とした。
【００２７】
＜実施例１＞
本実施例では、セラミック基板１上に電子部品５を搭載し、はんだリフローにより接続する際に、酸化膜除去剤として、はんだの融点よりも沸点の高いペンタエチレングリコール（沸点３７０℃）を用い、その希釈剤として、はんだの融点よりも沸点の低いエタノール（沸点７８．３℃）を用いて、はんの表面処理を行った。本実施例の各工程を図１に示す。
【００２８】
まず、ペンタエチレングリコール１重量部とエタノール５重量部とを混合し、酸化膜除去用組成物３を調製した。得られた組成物３を、接続パターン２が形成されたセラミック回路基板１表面に、接続パターン２を覆うように塗布した（図１（ａ））。なお、組成物３の塗布量は、塗布面縦横各１５ｍｍあたり、ペンタエチレングリコール量に換算して１．０ｍｇとした。
【００２９】
この酸化膜除去用組成物３に覆われた基板１表面に、あらかじめ接続端子部にはんだボール４が設けられた電子部品５を、はんだボール４を下にして載置し、各接続部を位置決めした（図１（ｂ））。これにより、電子部品５は、酸化膜除去用組成物３の表面張力により基板１上に仮止めされ、リフロー接続までの搬送時の振動により位置ずれが生じるのを回避できた。なお、この位置決めは、通常、はんだ４と接続パターン２との中心を一致させる必要がる。しかし、本実施例では、はんだ接続時のセルフアライメント効果により、仮決め時の中心位置が多少ずれていても、問題なく接続できる。
【００３０】
つぎに、酸化膜除去用組成物３により電子部品５が仮固定されたセラミック基板１を、３４５℃にリフロー加熱した。これにより、まず、組成物３に含まれる低沸点成分であるエタノールが蒸発し、図１（ｃ）に示すように、高沸点成分である微量のペンタエチレングリコール６のみが残留して、はんだ４表面を覆うことになった。このペンタエチレングリコール６の還元作用によりはんだ４の表面酸化物が除去された。また、ペンタエチレングリコール６の沸点がはんだの融点より高いことから、露出したはんだ４の非酸化表面がペンタエチレングリコール６に覆われた状態のまま、はんだ４が溶融し接続パターン２と接合するため、接続パターン２に対するはんだ材４のぬれが良く、電子部品５がはんだ４上でセルフアライメントし、良好な接続を得ることができた。
【００３１】
接続後もさらに１０分間２４０℃、０．０１Ｔｏｒｒ以下に維持してペンタエチレングリコールを完全に蒸発させたところ、このペンタエチレングリコールははんだを溶解させることなく、残渣のない清浄なはんだ接合部を得ることができた（図１（ｄ））。以上の工程により、セラミック基板１上に電子部品５を搭載した、信頼性高い電子装置を容易に製造することができた。
【００３２】
＜実施例２〉
希釈剤として、はんだの融点付近の沸点を有するポリエチレングリコールモノメチルエーテル（沸点３０５〜３７２℃）を用いた他は、実施例１と同様にしてセラミック基板１上に電子部品５を搭載した。本実施例においては、希釈剤の留去とほぼ並行してはんだ４が溶融したが、本実施例においても、実施例１と同様、信頼性高い電子回路を容易に製造することができた。
【００３３】
＜実施例３〉
希釈剤として、はんだの融点より高い沸点を有するポリプロピレングリコールモノブチルエーテル（沸点３５５〜３９５℃）を用いた他は、実施例１と同様にしてセラミック基板１上に電子部品５を搭載した。本実施例においては、希釈剤の留去に先立ってはんだ４が溶融したが、本実施例においても、実施例１と同様、残渣のない清浄なはんだ接合部を得ることができ、信頼性高い電子回路を容易に製造することができた。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、仮止めのための接着剤として機能する程度の量の酸化膜除去用組成物を用いても、それに含まれる酸化膜除去剤の量を微量にコントロールできるため、フラックスを用いることなく、残渣の発生を減少／回避しつつ、Ｓｎ含有量の多いはんだ材を用いたはんだ付けを行うことができる。従って、本発明によれば、はんだ材の溶出、残渣の残留による腐食やマイグレーションなどの発生を回避することができる。さらに、仮止めにより回路基板と電子部品は搬送等の振動、衝撃による位置ずれ、移動、落下等を防止することができる。
【図面の簡単な説明】
【図１】 実施例における電子装置の製造工程を示す説明図である。
【符号の説明】
１…セラミック回路基板、２…接続パターン、３…酸化膜除去用組成物、４…はんだ材、５…電子部品、６…酸化膜除去剤。
Claims (5)
- はんだ材表面に酸化膜除去用組成物を供給する酸化膜除去剤供給工程と、
上記酸化膜除去用組成物を介して被接合部材と上記はんだ材とを仮止めする仮止め工程と、
上記はんだ材を融点以上の温度に加熱して、上記被接合部材と接合させる接合工程とを、この順で備え、
上記はんだ材は、
９８重量％のＰｂと２重量％のＳｎとからなるはんだＰｂ ２ Ｓｎはんだであり、
上記酸化膜除去用組成物は、
酸化膜除去作用を有する酸化膜除去剤としてペンタエチレングリコールと、希釈剤として該ペンタエチレングリコールより沸点の低いメタノール、エタノール、およびイソプロピルアルコールのいずれかとを含み、且つ該酸化膜除去用組成物における該酸化膜除去剤の濃度が６．５×１０ −２ 〜２．０モル／ｄｍ ３ であることを特徴とするはんだ付け方法。 - 上記酸化膜除去用組成物の供給量は、
上記酸化膜除去剤の重量に換算して、上記はんだ材表面積１ｍ２当たり８．４〜２０．２ｇであることを特徴とする請求項１記載のはんだ付け方法。 - 上記酸化膜除去剤の沸点は、上記はんだ材の融点より高く、
上記はんだ付け方法は、
上記接合工程の後に、加熱および減圧の少なくともいずれかを行うことにより、上記酸化膜除去剤を除去する工程を、さらに備えることを特徴とする請求項１記載のはんだ付け方法。 - 上記希釈剤の沸点は、上記酸化膜除去剤の沸点より低く、
上記はんだ付け方法は、
上記仮付け工程と上記接合工程との間に、または、上記接合工程において、
加熱および減圧の少なくともいずれかにより、上記希釈剤を除去することを特徴とする請求項１記載のはんだ付け方法。 - 請求項１記載のはんだ付け方法を用いて、電子部品と配線基板との接合を行うことを特徴とする電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00239598A JP3732639B2 (ja) | 1998-01-08 | 1998-01-08 | はんだ付け方法および電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00239598A JP3732639B2 (ja) | 1998-01-08 | 1998-01-08 | はんだ付け方法および電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204926A JPH11204926A (ja) | 1999-07-30 |
| JP3732639B2 true JP3732639B2 (ja) | 2006-01-05 |
Family
ID=11528063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00239598A Expired - Fee Related JP3732639B2 (ja) | 1998-01-08 | 1998-01-08 | はんだ付け方法および電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3732639B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086493A1 (ja) * | 2003-03-25 | 2004-10-07 | Fujitsu Limited | 電子部品搭載基板の製造方法 |
| JP5070868B2 (ja) * | 2007-02-07 | 2012-11-14 | 株式会社デンソー | 半導体チップの実装方法 |
| US7944051B2 (en) | 2007-07-23 | 2011-05-17 | Renesas Electronics Corporation | Semiconductor device having external connection terminals and method of manufacturing the same |
| JP5853214B2 (ja) * | 2011-03-28 | 2016-02-09 | パナソニックＩｐマネジメント株式会社 | 半導体素子の実装方法 |
| JP5853213B2 (ja) * | 2011-03-28 | 2016-02-09 | パナソニックＩｐマネジメント株式会社 | 発光素子搭載基板の製造方法 |
| CN102822955A (zh) * | 2011-03-28 | 2012-12-12 | 松下电器产业株式会社 | 半导体元件的安装方法 |
| JP6586957B2 (ja) * | 2014-09-19 | 2019-10-09 | ソニー株式会社 | 実装基板の製造方法 |
| JP6042956B1 (ja) | 2015-09-30 | 2016-12-14 | オリジン電気株式会社 | 半田付け製品の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3214995B2 (ja) * | 1993-12-28 | 2001-10-02 | 株式会社日立製作所 | 電子回路の製造方法 |
| JP2854782B2 (ja) * | 1993-05-12 | 1999-02-03 | 株式会社日立製作所 | 電子部品の固定方法、回路基板の製造方法及び回路基板 |
| JP3215008B2 (ja) * | 1995-04-21 | 2001-10-02 | 株式会社日立製作所 | 電子回路の製造方法 |
| JPH09232742A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | 電子回路装置の製造方法 |
-
1998
- 1998-01-08 JP JP00239598A patent/JP3732639B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204926A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5865365A (en) | Method of fabricating an electronic circuit device | |
| JP5807221B2 (ja) | 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム | |
| TW458839B (en) | Composition for increasing activity of a no-clean flux | |
| JP3215008B2 (ja) | 電子回路の製造方法 | |
| US7166491B2 (en) | Thermoplastic fluxing underfill composition and method | |
| US6740544B2 (en) | Solder compositions for attaching a die to a substrate | |
| US6926190B2 (en) | Integrated circuit assemblies and assembly methods | |
| JP3732639B2 (ja) | はんだ付け方法および電子装置の製造方法 | |
| KR100322823B1 (ko) | 전자회로장치의제조방법 | |
| US6506448B1 (en) | Method of protective coating BGA solder alloy spheres | |
| JP2854782B2 (ja) | 電子部品の固定方法、回路基板の製造方法及び回路基板 | |
| US6170735B1 (en) | Soldering method using a flux containing borneol | |
| JP3214995B2 (ja) | 電子回路の製造方法 | |
| JP2865770B2 (ja) | 電子回路装置の製造方法 | |
| JPH08213746A (ja) | フラツクス | |
| JPH08162753A (ja) | 電子回路のはんだ接合方法 | |
| JPH11238961A (ja) | 電子部品の半田付け方法 | |
| JP2000049450A (ja) | 電子部品の半田付け方法 | |
| JP2002111191A (ja) | はんだ接合方法およびこれを用いた電子回路装置 | |
| JP3525752B2 (ja) | 部品のはんだ付け方法及び回路基板製造方法 | |
| JPH05185284A (ja) | フラックス組成物 | |
| CN112602182A (zh) | 在表面上预先固定半导体芯片的方法、制造半导体器件的方法和半导体器件 | |
| JPH0829430B2 (ja) | はんだ付方法 | |
| Bixenman | Critical Cleaning Requirements for Back End Wafer Bumping Processes | |
| EP1232524A1 (en) | Method of protective coating bga solder alloy spheres |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051013 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |