CN102822955A - 半导体元件的安装方法 - Google Patents

半导体元件的安装方法 Download PDF

Info

Publication number
CN102822955A
CN102822955A CN2011800047360A CN201180004736A CN102822955A CN 102822955 A CN102822955 A CN 102822955A CN 2011800047360 A CN2011800047360 A CN 2011800047360A CN 201180004736 A CN201180004736 A CN 201180004736A CN 102822955 A CN102822955 A CN 102822955A
Authority
CN
China
Prior art keywords
electrode
assistant
substrate
semiconductor element
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800047360A
Other languages
English (en)
Inventor
小盐哲平
松森正史
境忠彦
石川隆稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011070310A external-priority patent/JP5853213B2/ja
Priority claimed from JP2011070318A external-priority patent/JP5853214B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102822955A publication Critical patent/CN102822955A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H01L2224/75842—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81026—Applying a precursor material to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

在作为至少包含铜在内的金属间的超声波接合来进行第一电极和第二电极之间的金属接合时，在由接合辅助剂覆盖第一电极和第二电极之间的接触界面的状态下，进行超声波接合，由此，能够抑制伴随超声波接合的实施而在第一电极和第二电极的接合界面形成氧化膜，所以能够在确保所要求的接合强度的同时，实现对第一电极或第二电极使用了铜的超声波接合，能够实现半导体元件的安装中的成本削减。

Description

半导体元件的安装方法
技术领域
本发明涉及通过将半导体元件的第二电极超声波接合于基板的第一电极来安装半导体元件的方法。
背景技术
在现有技术中，作为使用这样的超声波接合的半导体元件的安装方法，已知各种方法。在这样的现有的半导体元件的安装方法中，在将形成在半导体元件上的Au凸块(第二电极)按压在与基板的布线连接而形成的Au电极(第一电极)的状态下，对接触界面给予超声波振动，对Au凸块和Au电极进行金属接合(即，Au-Au接合)，通过上述这样的步骤，将半导体元件安装在基板上(例如，参照专利文献1或2)。
在先技术文献
专利文献
专利文献1：JP特开2000-68327号公报
专利文献2：JP特开2001-237270号公报
发明要解决的课题
近年来，针对内置有这样的将半导体元件安装在基板上而制造的元件安装完成基板的各种电子设备，成本削减的需求较高，在半导体元件的安装中，需要寻找用于成本削减的各种办法。
从材料成本的观点来看，基板中使用的Au电极的成本较高，如果能将该Au电极置换为价格更低的Cu电极，则能够实现成本削减。例如，在作为半导体元件将发光元件(LED芯片)的Au凸块与基板的Au电极进行超声波接合的方式中，将基板的Au电极置换为Cu电极，Au-Cu间的金属接合，能够保证与Au-Au间的金属接合同等的可靠性，能够保持接合可靠性而大幅削减成本。
本发明的发明者们，在进行在基板的Cu电极的表面形成的氧化膜的去除处理之后，在大气中进行去除了氧化膜后的状态的基板的Cu电极和半导体元件的Au凸块的超声波接合，并测定了接合后的抗切强度(shearstrength)。但是，虽然在事前去除了Cu电极的氧化膜但还是没能得到足够的抗切强度。
发明内容
本发明的目的在于，解决上述问题，在将半导体元件的第二电极超声波接合于基板的第一电极的半导体元件的安装方法中，提供一种确保要求的接合强度，并作为至少包含铜在内的金属间的接合来实现第一电极和第二电极之间的金属接合的半导体元件的安装方法。
用于解决课题的方法
为了达成上述目的，本发明如以下构成。
根据本发明的第一方式，提供一种将半导体元件的第二电极超声波接合于载置在基板台上的基板的第一电极的半导体元件的安装方法，包括：接合辅助剂供给工序，向至少任意一方由铜形成的第一电极或第二电极上供给接合辅助剂；以及超声波接合工序，通过在将第二电极按压于第一电极的状态下给予超声波振动，来对第一电极和第二电极进行金属接合；在超声波接合工序中，至少在第一电极和第二电极进行金属接合为止的期间，至少在第一电极和第二电极之间的接合界面的周围存在接合辅助剂。
根据本发明的第二方式，提供一种第一方式记载的半导体元件的安装方法，其中，接合辅助剂具有还原性，在超声波接合工序中，在第一电极和第二电极进行金属接合时，第一电极和第二电极之间的接合界面局部被加热，利用该热，接合辅助剂引起还原反应。
根据本发明的第三方式，提供一种第二方式记载的半导体元件的安装方法，其中，基板的第一电极由铜形成，在接合辅助剂供给工序中，向基板的第一电极上供给接合辅助剂。
根据本发明的第四方式，提供一种第二方式记载的半导体元件的安装方法，其中，基板的第一电极由铜形成，半导体元件的第二电极由金形成，在超声波接合工序中，在由铜形成的第一电极和由金形成的第二电极之间的接合界面的周围存在接合辅助剂的状态下，进行第一电极和第二电极的金属接合。
根据本发明的第五方式，提供一种第二方式记载的半导体元件的安装方法，其中，还包括接合辅助剂去除工序，该接合辅助剂去除工序，在超声波接合工序后去除残存在基板和半导体元件之间的接合辅助剂。
根据本发明的第六方式，提供一种第五方式记载的半导体元件的安装方法，其中，在接合辅助剂去除工序中，通过对残存在基板和半导体元件之间的接合辅助剂进行加热使其蒸发，来进行接合辅助剂的去除。
根据本发明的第七方式，提供一种第二方式记载的半导体元件的安装方法，其中，还包括氧化膜去除工序，该氧化膜去除工序，在接合辅助剂供给工序前去除由铜形成的至少第一电极或第二电极中的任意一方的电极上的氧化膜。
根据本发明的第八方式，提供一种第二方式记载的半导体元件的安装方法，其中，接合辅助剂具有OH基。
根据本发明的第九方式，提供一种第二方式记载的半导体元件的安装方法，其中，接合辅助剂的沸点为200℃以上。
根据本发明的第十方式，提供一种半导体元件搭载基板的制造方法，该半导体元件搭载基板的制造方法是对搭载了半导体元件的基板进行制造的方法，包括：第二方式至第九方式中的任一个方式记载的半导体元件的安装方法；以及树脂密封工序，在接合辅助剂去除工序后，用树脂对包含基板和半导体元件的间隙以及第一电极和第二电极的接合部分在内的区域进行密封。
根据本发明的第十一方式，提供一种发光元件搭载基板的制造方法，包括：第二电极的半导体元件是发光元件的、第一方式记载的半导体元件的安装方法；接合辅助剂去除工序，去除残存在基板和发光元件之间的接合辅助剂；以及树脂密封工序，用光透过性的树脂对包含基板和发光元件的间隙以及第一电极和第二电极的接合部分在内的区域进行密封；在超声波接合工序中，至少在第一电极和第二电极进行金属接合为止的期间，第一电极和第二电极之间的接触界面被接合辅助剂覆盖。
根据本发明的第十二方式，提供一种第十一方式记载的发光元件搭载基板的制造方法，其中，还包括氧化膜去除工序，该氧化膜去除工序，在接合辅助剂供给工序前，去除由铜形成的至少第一电极或第二电极中的任意一方的电极上的氧化膜。
根据本发明的第十三方式，提供一种第十二方式记载的发光元件搭载基板的制造方法，其中，基板的第一电极由铜形成，在氧化膜去除工序中，去除基板的第一电极上的氧化膜，在接合辅助剂供给工序中，向基板的第一电极上供给接合辅助剂。
根据本发明的第十四方式，提供一种第十二方式记载的发光元件搭载基板的制造方法，其中，基板的第一电极由铜形成，发光元件的第二电极由金形成，在超声波接合工序中，在由铜形成的第一电极和由金形成的第二电极之间的接触界面被接合辅助剂覆盖的状态下，进行第一电极和第二电极的金属接合。
根据本发明的第十五方式，提供一种第十二方式记载的发光元件搭载基板的制造方法，其中，在接合辅助剂去除工序中，通过对残存在基板和发光元件之间的接合辅助剂进行加热使其蒸发，来进行接合辅助剂的去除。
根据本发明的第十六方式，提供一种第十二方式记载的半导体元件搭载基板的制造方法，其中，接合辅助剂具有OH基。
根据本发明的第十七方式，提供一种第十二方式至第十六方式中任一种方式记载的发光元件搭载基板的制造方法，其中，接合辅助剂的沸点为200℃以上。
发明效果
本发明者们对在大气中进行了超声波接合的基板的Cu电极和发光元件的Au凸块的接合界面进行了分析之后，确认Cu电极的表面颜色变黑，进一步对颜色变黑的部分进行详细分析之后判明是铜的氧化物。根据该事实，发明者们得到，由于超声波接合所导致的摩擦热而在Cu电极的表面产生新的氧化膜，这会阻碍对Cu电极的接合这样的结论，从而完成了本发明。
根据本发明，在作为至少包含铜在内的金属间的超声波接合来进行第一电极和第二电极之间的金属接合时，在第一电极和第二电极之间的接触界面的周围存在接合辅助剂的状态下进行超声波接合。因此，能够抑制伴随超声波接合的实施而在第一电极和第二电极的接合界面(接触界面)形成氧化膜。由此，能够在确保所要求的接合强度的同时，实现在第一电极或第二电极中使用了铜的超声波接合，并能够实现半导体元件的安装中的成本削减。
本发明的这些方式和特征根据与针对附图的优选实施方式关联的以下记述能够明确。
附图说明
图1是通过本发明的一实施方式所涉及的半导体元件的安装方法安装了多个发光元件的状态的基板的剖面图。
图2是进行本发明的实施方式的安装方法的结合(bonding)装置的构成图。
图3是表示本发明的实施方式的安装方法的步骤的流程图。
图4是本发明的实施方式的安装方法中的各个工序的说明图。
图5是针对通过本发明的实施方式的安装方法制造的基板测定了晶片抗切强度(die shear strength)的图。
具体实施方式
在继续本发明的记述之前，在附图中针对相同部件附加相同参照符号。以下，基于附图详细说明本发明所涉及的实施方式。
(实施方式1)
图1示出使用本发明的一个实施方式所涉及的半导体元件的安装方法，安装了多个半导体元件的状态的半导体元件。
如图1所示，在基板1的图示上表面形成多个布线2，布线2的端部形成为基板电极3(第一电极)。作为半导体元件的一例的发光元件(LED芯片)4具备与各个基板电极3连接的凸块5(第二电极)。这里，基板1的布线2例如由铜形成，基板电极3同样由铜形成。发光元件4的凸块5例如由金或铜形成。在本实施方式中，以布线2以及基板电极3由铜(Cu)形成，凸块5由金(Au)形成的情况为例进行说明。
接着，使用图2说明本实施方式的基于超声波接合的半导体元件的安装方法中使用的倒装芯片结合(flip chip bonding)装置的主要构成。
如图2所示，结合装置10包括：供给多个发光元件4的元件供给部11；吸附保持由元件供给部11供给的发光元件4，并且使保持的发光元件4在上下方向翻转的元件翻转单元12；接受并吸附保持被元件翻转单元12翻转了的状态下的发光元件4，并将发光元件4安装在基板1上的规定位置的结合头13；在基板1的各个基板电极3上涂敷并供给后述的接合辅助剂的分配器单元14；载置并保持基板1的基板台15；以及对由结合头13保持的状态下的发光元件4的图像进行拍摄，识别其保持姿势的照相机单元16。
在元件供给部11的上表面，多个发光元件4使其凸块5的形成面朝上而排列。元件供给部11能够在X方向以及Y方向上移动，其中，X方向以及Y方向是沿着基板1的表面的方向(水平方向)且是相互正交的方向，通过使元件供给部11向XY方向移动，从而能够实现1个发光元件4和元件翻转单元12之间的位置对准。
元件翻转单元12具有按照能够解除的方式来吸附保持发光元件4的管口(nozzle)17，通过使吸附保持了发光元件4的状态下的管口17在上下方向上进行180度翻转，从而使发光元件4的姿势在上下方向上发生翻转。
结合头13具有：按照能够解除的方式来吸附保持发光元件4的管口18；产生超声波振动的振子19；以及对由振子19产生的超声波振动进行放大并传递至管口18的超声波喇叭(ultrasonic horn)20。此外，结合头13能够在XY方向上移动，结合头13在XY方向移动到规定的位置后被定位，由此实施从元件翻转单元12向结合头13的发光元件4的接受动作、以及基于照相机单元16的发光元件4的保持姿势的图像拍摄动作等。
分配器单元14能够在XY方向上移动，在形成在基板1上的各个基板电极3上进行规定量的接合辅助剂的涂敷供给。
基板台15内置有加热器(未图示)，具有将所载置的基板1加热至规定的温度的功能。
接着，具体说明使用这样构成的结合装置10，通过超声波接合将多个发光元件4安装在基板1上，来制造半导体元件搭载基板的步骤。对于该说明，图3示出步骤的流程图，图4(A)～(F)示出流程图所示的各个工序中的说明图。
(氧化膜去除工序)
基板1的布线2以及基板电极3由铜形成。由此，如图4(A)所示，在作为铜表面的布线2以及基板电极3的表面，成为形成了氧化膜6的状态。首先，进行形成在基板1的布线2以及基板电极3的表面的氧化膜6的去除(步骤S1)。
具体来说，使用大气压等离子体产生装置(未图示)，供给添加了氢的Ar气体，并且向添加了氢的Ar气体给予高频能量，来产生等离子体。如图4(B)所示，将产生的等离子体9供给至基板1的布线2以及基板电极3的表面，由此进行基于等离子体9的氧化膜6的还原处理，去除氧化膜6。通过仅将想要去除氧化膜6的部分暴露在等离子体9中，能够有效地去除氧化膜6。作为大气压等离子体产生装置，能够应用JP特开2009-206022和JP特开2009-259626中记载的装置。另外，这样的氧化膜去除工序除了通过使用大气压等离子体的处理之外，还能够通过使用分批等离子体(batch plasma)的处理来进行，也可以使用等离子体以外的去除/还原方法。
另外，由于氧化膜去除工序的目的在于，在接合前预先去除已经形成于接合预定部分的铜的氧化膜，所以也可以在考虑了后述的接合辅助剂的还原反应所产生的去除量的基础上，按照形成的铜的氧化膜的量来研究氧化膜去除工序的实施必要性，并根据情况来省略氧化膜去除工序。
(接合辅助剂供给工序)
在氧化膜去除工序结束后，在结合装置10的基板台15上载置并保持基板1。之后，对于去除了氧化膜6的状态的布线2以及基板电极3的表面，使用分配器单元14来进行接合辅助剂的供给(步骤S2)。
这里，所谓接合辅助剂，是指具有还原性，并且通过在后述的超声波接合工序时覆盖基板电极3和凸块5之间的接合界面(接触界面)，来去除形成在接合界面的氧化膜并且抑制接合界面的氧化的液状或者膏状的溶剂。此外，也是在进行了超声波接合后，通过实施后述的接合辅助剂去除工序，而从接合界面及其附近蒸发并被去除的溶剂。进一步地，为了在接合界面中能够保证针对铜表面的还原性的作用，作为接合辅助剂，优选使用包含OH基在内的溶剂。作为具有这样的特征的接合辅助剂的一例，在本实施方式中使用甘油(glycerin)。另外，在接合辅助剂包含二氧化硅填料、金属粒子、未蒸发的树脂成分的情况下，在接合辅助剂去除工序中去除接合辅助剂较为困难，因此优选不包含这样的物质。
在结合装置10中，通过使分配器单元14在XY方向上移动，来进行基板1上的所希望的基板电极3(或者布线2)和分配器单元14的位置对准，由分配器单元14来在该基板电极3上涂敷并供给接合辅助剂7(例如，甘油)。其结果，如图4(C)所示，在发光元件4对基板1的安装位置，按照覆盖各个基板电极3以及其周围的布线2的整体的方式来配置接合辅助剂7。
(超声波接合工序)
接着，在结合装置10中，从元件供给部11通过元件翻转单元12的管口17来吸附保持1个发光元件4，并将其取出，由元件翻转单元12使管口17在上下方向上进行翻转，由此将保持的发光元件4翻转。之后，结合头13定位于翻转的状态下的元件翻转单元12的上方，在结合头13的管口18从元件翻转单元12交接发光元件4。使结合头13在XY方向上移动，并定位于在前面进行了接合辅助剂7的供给的基板1上的安装位置的上方。之后，结合头13下降，保持于管口18的状态下的发光元件4的各个凸块5成为与基板1的各个基板电极3相接触并被按压的状态。另一方面，因为在各个基板电极3以及其附近的布线2上，供给了接合辅助剂7，所以发光元件4的凸块5和基板电极3之间的接合界面8成为被接合辅助剂7覆盖的状态(参照图4(D))。
在这样的状态下，在结合头13中，通过振子19来产生超声波振动，产生的超声波振动由超声波喇叭20放大后通过管口18而给予发光元件4。通过对发光元件4的凸块5和基板电极3之间的接合界面8给予该超声波振动，从而凸块5和基板电极3被金属接合(即，超声波接合)(步骤S3)。之后，停止由振子19产生超声波振动，并且解除管口18对发光元件4的吸附保持，使管口18上升并从发光元件4脱离。
如上所述，在超声波接合工序中，由发光元件4的凸块5来按压基板电极3，因此经由凸块5而对基板电极3施加负重。这样，若在从发光元件4的凸块5向基板电极3施加了负重的状态下，对接合界面8给予超声波振动，则由于摩擦热，接合界面8局部成为高温。在现有的不使用接合辅助剂的超声波接合中，认为由于该摩擦热导致的高温会促进合金接合，但是实际上也会导致铜(基板电极3)的表面的氧化(黑的膜)，从而不能确保充分的接合强度。
相对于此，在本发明中，由于在接合界面8的周围存在具有还原性的接合辅助剂7的状态下进行超声波接合，所以覆盖接合界面8而配置的接合辅助剂利用该摩擦热而产生还原反应。因此，虽然存在由超声波接合产生的热作用于铜从而重新形成铜的氧化膜的可能性，但是通过上述接合辅助剂所产生的还原反应，能够抑制超声波接合中的铜的氧化。
此外，在省略了上述氧化膜去除工序的情况、和氧化膜去除工序中的氧化膜的去除不充分的情况下，也估计会在铜的表面残留氧化膜，但是通过这样由接合辅助剂产生的还原反应，也能够使已经形成在接合界面8上的铜的氧化膜还原并被去除。
进一步地，在进行超声波接合的期间，即到超声波接合完成为止，至少凸块5和基板电极3之间的接合界面8由于被接合辅助剂7覆盖而保持为阻断与氧的接触的状态。因此，能够抑制由于超声波接合而在接合界面8或者其附近形成氧化膜。
如以上，由于在通过接合辅助剂来防止铜的表面的氧化的同时进行超声波接合，所以能够可靠地进行没有氧化膜的铜和凸块5的合金接合。
另外，在该超声波接合工序中，从元件供给部11取出发光元件4的动作到向结合头13交接发光元件4的动作为止的一系列的动作也可以与接合辅助剂供给工序并行实施。
(接合辅助剂去除工序)
接着，进行残存在基板1和发光元件4之间的接合辅助剂7的去除(步骤S4)。具体来说，通过对基板1进行加热，来促进接合辅助剂7的蒸发，进行接合辅助剂7的去除。作为这样的基板1的加热方法，例如，可以是使用结合装置10的基板台15来对基板1进行加热、或者使用其他的加热手段来进行基板1的加热的方法，此外，也可以使用吹热风等干燥促进手段。其结果，如图4(E)所示，残存在基板1和发光元件4之间的接合辅助剂7被去除，发光元件4对基板1的安装完成。
另外，接合辅助剂去除工序的目的在于，在后述的树脂密封工序之前去除在超声波接合工序后残存的接合辅助剂，所以按照残存的接合辅助剂的量来研究实施接合辅助剂去除工序的必要性，也可以根据情况省略接合辅助剂去除工序。
(树脂密封工序)
接着，由树脂来密封基板1和发光元件4的接合部分，完成发光元件搭载基板(步骤S5)。具体来说，包含基板电极3和凸块5的接合界面8在内，按照覆盖布线2、基板电极3、以及凸块5的表面的方式来涂敷树脂21，由此对发光元件4和基板1之间进行密封。对于树脂21，为了发挥发光特性，可以使用具有光透过性的树脂。其结果，如图4(F)所示，由树脂21来对基板1和发光元件4之间进行密封，发光元件搭载基板22的制造完成。
另外，在基板1上安装多个发光元件4的情况下，通过依次实施上述氧化膜去除工序～树脂密封工序的步骤，来在基板1上安装各个发光元件4，并且制造发光元件搭载基板22。另外，氧化膜去除工序(步骤S1)、接合辅助剂供给工序(步骤S2)、以及接合辅助剂去除工序(步骤S4)，也可以取代按照基板1上的各个安装位置来进行的情况，而对基板1的多个安装位置集中进行各个工序。
根据上述实施方式，在从凸块5(Au)向基板电极3(Cu)施加负重的状态下，给予超声波振动，凸块5和基板电极3之间的接合界面8局部被加热，从而利用该摩擦热，覆盖接合界面8而配置的接合辅助剂7产生还原反应。通过利用该还原反应，能够抑制超声波接合的热作用于铜而形成新的铜的氧化膜，并且能够去除已经形成于接合界面8的铜的氧化膜。此外，通过覆盖接合界面8，能够抑制比Au更容易氧化的Cu的表面与氧接触，能够防止伴随超声波接合而在接合界面8形成氧化膜。这样，在通过接合辅助剂来防止铜的表面的氧化的同时进行超声波接合，所以能够可靠地进行没有氧化膜的铜和凸块5的合金接合。即，能够在Au-Cu接合中维持适当的晶片抗切强度，并能够提供可以代替现有的Au-Au接合的金属接合，并且能够实现半导体元件的安装以及该半导体元件搭载基板的制造的成本削减。此外，由于利用超声波接合所导致的局部高温，所以没有必要使基板和芯片整体处于高温，也不需要大规模的还原用的加热装置等，所以能够进一步实现成本削减。
此外，这样的接合辅助剂7，在超声波接合完成之后，通过接合辅助剂去除工序的实施来从基板1上去除，所以不会阻碍发光元件4和基板1的功能。
此外，因为对于基板1的布线2以及基板电极3的表面进行氧化膜去除工序，之后，在由接合辅助剂覆盖各个表面的状态下实施超声波接合工序，所以不会在布线2以及基板电极3的表面再次形成氧化膜。由此，由铜(Cu)形成的布线2以及基板电极3的表面与Au的表面同等地被保持为高亮度状态的表面。由此，能够有效反射来自发光元件4的光。因此，在使用比Au价格低的Cu来作为基板的布线以及基板电极的材料的同时，能够有效反射来自半导体元件的光，从而提高发光效率。此外，在树脂密封工序中，在使用光透过性树脂来密封基板1等的情况下，能够保持布线2以及基板电极3的表面的高亮度状态。
接着，进一步说明本发明中使用的接合辅助剂。接合辅助剂在超声波接合完成为止的期间，覆盖凸块和基板电极之间的接合界面来阻断氧，并且承担产生对铜的氧化膜进行还原的还原反应的作用。另一方面，在结合装置10中，保持在基板台15上的基板1为了有效地进行发光元件4对基板1的超声波接合，被加热(加温)到通常规定的温度的情况较多。在这样加温后的状态的基板1的布线2以及基板电极3上被供给的接合辅助剂7需要不会在极短时间内蒸发，至少到超声波接合完成为止残存并覆盖接合界面。例如，如果是具有比载置基板1的基板台15的温度高50℃以上的沸点的溶剂，则会防止在供给后在极短时间内蒸发并消失。即，在将基板台15的温度的上限设定为150℃的情况下，溶剂的沸点优选为200℃以上。
这里，对使用各种接合辅助剂来进行安装后的半导体元件进行晶片抗切强度的测定实验，图5中示出该实验结果。在图5中，横轴表示接合辅助剂的种类，纵轴表示使用了这些接合辅助剂的发光元件的晶片抗切强度(gf)。这里，作为比较例，示出在接合辅助剂中使用了乙二醇(沸点198℃)的结果，作为实施例，示出在接合辅助剂中使用了二甘醇(沸点244-245℃)、三甘醇(沸点288℃)、甘油(沸点290℃)的结果。实验条件是，半导体元件搭载基板的尺寸为4mm×4mm，凸块尺寸为90μm×30μm，凸块个数为288pcs，凸块材质为Au电镀凸块。进一步地，除了上述条件之外，分别在以下2个模式(模式1、2)下进行实验：基板台15的温度：80℃，负重：30N，超声波输出：10W；基板台15的温度：120℃，负重：30N，超声波输出：10W。
对于半导体元件搭载基板的晶片抗切强度，将判定基准设为2000gf。如图5所示，比较例的半导体元件的晶片抗切强度在模式1以及2的任一个情况下都为2000gf以下。另一方面，实施例的半导体元件搭载基板的晶片抗切强度在模式1以及2的任一个情况下都为2000gf以上。由此可知，作为本发明的接合辅助剂，比较例中使用的乙二醇不合适，实施例中使用的二甘醇、三甘醇、甘油是合适的。
此外，接合辅助剂在实现了覆盖接合界面来阻断氧并且产生还原反应的作用之后，需要使用简便的方法从基板上可靠地去除。由此，接合辅助剂例如需要是通过加热而蒸发，在基板上无残存地被去除这样的溶剂。
此外，接合辅助剂至少具有1个OH基，由此能够保证对接合界面等的还原性的效果。
综合这样对接合辅助剂要求的条件，作为本发明的接合辅助剂，例如，能够使用在上述实施例中使用的甘油、三甘醇、二甘醇，此外，还可以使用二甘醇单正丁基醚(沸点230℃)、三甘醇二甲基醚(沸点216℃)、四甘醇(沸点327℃)等。
此外，作为接合辅助剂的供给位置，说明了接合辅助剂覆盖接合界面8的周围这样的情况，但是也可以取而代之，按照接合辅助剂至少存在于接触界面的周围的方式来进行供给。该情况下，在超声波接合工序中，通过超声波振动的作用，存在于接合界面8的周围的接合辅助剂浸入接触界面8，所以通过上述还原反应等，同样地，能够实现已经形成的铜的氧化膜的去除、以及新的铜的氧化膜的形成的抑制。
(实施方式2)
接着，针对实施方式2，仅说明与实施方式1之间的不同点。
在实施方式1中，作为接合辅助剂，使用具有还原性且阻断氧的溶剂。相对于此，在本实施方式2中，不论有无还原性，使用仅仅阻断氧的溶剂。即，在本实施方式2中使用的接合辅助剂是，在超声波接合工序时，通过覆盖基板电极3和凸块5之间的接合界面(接触界面)，来抑制接合界面发生氧化的液状或膏状的溶剂。另外，在实施方式1和本实施方式2中，仅仅接合辅助剂的性质不同，安装的步骤/工序是共同的。
根据本实施方式2，采用由接合辅助剂7来覆盖发光元件4的凸块5(Au)和基板1的基板电极3(Cu)之间的接合界面8的状态，来进行凸块5和基板电极3的超声波接合。因此，能够抑制比Au更容易氧化的Cu的表面与氧接触，能够防止伴随超声波接合而在接合界面8形成氧化膜。这样，能够在Au-Cu接合中维持适当的晶片抗切强度，能够提供可以取代现有的Au-Au接合的金属接合，能够实现发光元件的安装以及搭载了该发光元件的基板的制造的成本削减。
另外，在本实施方式2中，为了防止150℃以上高温所导致的铜的氧化的进行，优选将基板台15的温度调节为50℃～150℃，并将该温度从氧化膜去除工序开始一直保持到接下来的接合辅助剂供给工序以及超声波接合工序为止。
像这样，不论有无还原性都使用具有氧阻断功能的溶剂来作为接合辅助剂，从而能够不限于甘油等而使用范围较广的种类的接合辅助剂。
在上述实施方式的说明中，以对发光元件4的凸块5(Au)和基板1的基板电极3(Cu)进行超声波接合的情况为例进行了说明，但是也可以是由铜来形成发光元件4的凸块5，进行Cu-Cu的超声波接合这样的情况。此外，也可以由铜来形成凸块5，由金来形成基板电极3，进行Cu-Au的超声波接合。
此外，在上述说明中，以使用分配器单元14，在基板1的布线2以及基板电极3上涂敷并供给接合辅助剂的情况为例进行了说明，但是作为接合辅助剂的供给方法，除了基于涂敷的供给以外，也能够采用基于转印的供给方法。此外，除了对基板1侧供给接合辅助剂的情况以外，也可以采用对发光元件4侧供给接合辅助剂的情况、对两者供给接合辅助剂的情况等任一种方法。
此外，在氧化膜去除工序中，在布线2以及基板电极3的表面等上，暴露在大气压等离子体中的部分，在之后被供给了接合辅助剂7的情况下，成为接合辅助剂7易于广泛浸润的区域。因此，通过控制暴露在大气压等离子体中的区域，能够控制接合辅助剂的供给区域，并且能够适当进行接合辅助剂的供给量的管理。
此外，在接合辅助剂去除工序中，也可以取代积极加热接合辅助剂来进行去除这样的情况，而通过例如放置使其自然蒸发来进行去除。
另外，通过适当对上述各种实施方式中任意的实施方式进行组合，能够起到各自所具有的效果。
本发明，在半导体元件的安装中，能够在保持与现有的Au-Au同等的晶片抗切强度的同时，实现Au-Cu接合或者Cu-Cu接合，因此在成本削减持续要求较高的半导体元件的安装方法中是有用的。
本发明参照附图关于优选的实施方式进行了充分记载，对于对该技术熟悉的人员来说，各种变形和修正是明显的。这样的变形和修正只要不脱离基于所附的权利要求书的本发明的范围，就应当理解为包含在其中。
2011年3月28日申请的日本国专利申请No.2011-070310号以及2011年3月28日申请的日本国专利申请No.2011-070318号的说明书、附图、以及权利要求书的公开内容，作为整体被参照而收入本说明书之中。

Claims (17)

1.一种半导体元件的安装方法，是将半导体元件的第二电极超声波接合于载置在基板台上的基板的第一电极的半导体元件的安装方法，包括：
接合辅助剂供给工序，向至少任意一方由铜形成的第一电极或第二电极上供给接合辅助剂；以及
超声波接合工序，通过在将第二电极按压于第一电极的状态下给予超声波振动，来对第一电极和第二电极进行金属接合，
在超声波接合工序中，至少在第一电极和第二电极进行金属接合为止的期间，至少在第一电极和第二电极之间的接合界面的周围存在接合辅助剂。
2.根据权利要求1所述的半导体元件的安装方法，其中，
接合辅助剂具有还原性，
在超声波接合工序中，在第一电极和第二电极进行金属接合时，第一电极和第二电极之间的接合界面局部被加热，利用该热，接合辅助剂引起还原反应。
3.根据权利要求2所述的半导体元件的安装方法，其中，
基板的第一电极由铜形成，
在接合辅助剂供给工序中，向基板的第一电极上供给接合辅助剂。
4.根据权利要求2所述的半导体元件的安装方法，其中，
基板的第一电极由铜形成，半导体元件的第二电极由金形成，
在超声波接合工序中，在由铜形成的第一电极和由金形成的第二电极之间的接合界面的周围存在接合辅助剂的状态下，进行第一电极和第二电极的金属接合。
5.根据权利要求2所述的半导体元件的安装方法，其中，
还包括接合辅助剂去除工序，该接合辅助剂去除工序，在超声波接合工序后去除残存在基板和半导体元件之间的接合辅助剂。
6.根据权利要求5所述的半导体元件的安装方法，其中，
在接合辅助剂去除工序中，通过对残存在基板和半导体元件之间的接合辅助剂进行加热使其蒸发，来进行接合辅助剂的去除。
7.根据权利要求2所述的半导体元件的安装方法，其中，
还包括氧化膜去除工序，该氧化膜去除工序，在接合辅助剂供给工序前去除由铜形成的至少第一电极或第二电极中的任意一方的电极上的氧化膜。
8.根据权利要求2所述的半导体元件的安装方法，其中，
接合辅助剂具有OH基。
9.根据权利要求2所述的半导体元件的安装方法，其中，
接合辅助剂的沸点为200℃以上。
10.一种半导体元件搭载基板的制造方法，是对搭载了半导体元件的基板进行制造的方法，包括：
权利要求2～权利要求9中任一项所述的半导体元件的安装方法；以及
树脂密封工序，在接合辅助剂去除工序后，用树脂对包含基板和半导体元件的间隙以及第一电极和第二电极的接合部分在内的区域进行密封。
11.一种发光元件搭载基板的制造方法，包括：
第二电极的半导体元件是发光元件的、权利要求1所述的半导体元件的安装方法；
接合辅助剂去除工序，去除残存在基板和发光元件之间的接合辅助剂；以及
树脂密封工序，用光透过性的树脂对包含基板和发光元件的间隙以及第一电极和第二电极的接合部分在内的区域进行密封，
在超声波接合工序中，至少在第一电极和第二电极进行金属接合为止的期间，第一电极和第二电极之间的接触界面被接合辅助剂覆盖。
12.根据权利要求11所述的发光元件搭载基板的制造方法，其中，
还包括氧化膜去除工序，该氧化膜去除工序，在接合辅助剂供给工序前，去除由铜形成的至少第一电极或第二电极中的任意一方的电极上的氧化膜。
13.根据权利要求12所述的发光元件搭载基板的制造方法，其中，
基板的第一电极由铜形成，
在氧化膜去除工序中，去除基板的第一电极上的氧化膜，
在接合辅助剂供给工序中，向基板的第一电极上供给接合辅助剂。
14.根据权利要求12所述的发光元件搭载基板的制造方法，其中，
基板的第一电极由铜形成，发光元件的第二电极由金形成，
在超声波接合工序中，在由铜形成的第一电极和由金形成的第二电极之间的接触界面被接合辅助剂覆盖的状态下，进行第一电极和第二电极的金属接合。
15.根据权利要求12所述的发光元件搭载基板的制造方法，其中，
在接合辅助剂去除工序中，通过对残存在基板和发光元件之间的接合辅助剂进行加热使其蒸发，来进行接合辅助剂的去除。
16.根据权利要求12所述的发光元件搭载基板的制造方法，其中，
接合辅助剂具有OH基。
17.根据权利要求12～16中任一项所述的发光元件搭载基板的制造方法，其中，
接合辅助剂的沸点为200℃以上。
CN2011800047360A 2011-03-28 2011-10-26 半导体元件的安装方法 Pending CN102822955A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011-070318 2011-03-28
JP2011070310A JP5853213B2 (ja) 2011-03-28 2011-03-28 発光素子搭載基板の製造方法
JP2011-070310 2011-03-28
JP2011070318A JP5853214B2 (ja) 2011-03-28 2011-03-28 半導体素子の実装方法
PCT/JP2011/005978 WO2012131817A1 (ja) 2011-03-28 2011-10-26 半導体素子の実装方法

Publications (1)

Publication Number Publication Date
CN102822955A true CN102822955A (zh) 2012-12-12

Family

ID=46929660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800047360A Pending CN102822955A (zh) 2011-03-28 2011-10-26 半导体元件的安装方法

Country Status (3)

Country Link
US (1) US20120329182A1 (zh)
CN (1) CN102822955A (zh)
WO (1) WO2012131817A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013175692A1 (ja) * 2012-05-23 2013-11-28 パナソニック株式会社 接合補助剤およびその製造方法
US10026777B2 (en) * 2016-12-19 2018-07-17 Samsung Display Co., Ltd. Light emitting device and manufacturing method of the light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293665A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 電子回路の製造方法
JPH11204926A (ja) * 1998-01-08 1999-07-30 Hitachi Ltd はんだ付け方法および電子装置の製造方法
US20030001253A1 (en) * 2001-06-27 2003-01-02 Yoichiro Kurita Semiconductor device
CN1873939A (zh) * 2002-02-07 2006-12-06 日本电气株式会社 半导体器件的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5865365A (en) * 1991-02-19 1999-02-02 Hitachi, Ltd. Method of fabricating an electronic circuit device
JP2000068327A (ja) * 1998-08-20 2000-03-03 Matsushita Electric Ind Co Ltd 部品の実装方法と装置
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US6927156B2 (en) * 2003-06-18 2005-08-09 Intel Corporation Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
WO2009028156A1 (ja) * 2007-08-29 2009-03-05 Panasonic Corporation 配線部材、樹脂付金属部品及び樹脂封止半導体装置、並びにこれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293665A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 電子回路の製造方法
JPH11204926A (ja) * 1998-01-08 1999-07-30 Hitachi Ltd はんだ付け方法および電子装置の製造方法
US20030001253A1 (en) * 2001-06-27 2003-01-02 Yoichiro Kurita Semiconductor device
CN1873939A (zh) * 2002-02-07 2006-12-06 日本电气株式会社 半导体器件的制造方法

Also Published As

Publication number Publication date
US20120329182A1 (en) 2012-12-27
WO2012131817A1 (ja) 2012-10-04

Similar Documents

Publication Publication Date Title
JP5807221B2 (ja) 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
KR101660787B1 (ko) 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법
KR101233282B1 (ko) 접합 방법 및 접합 장치
CN104540333B (zh) 3D Plus封装器件的装配工艺方法
TW200830442A (en) Non-pull back pad package with an additional solder standoff
US20100309641A1 (en) Interposer substrate, lsi chip and information terminal device using the interposer substrate, manufacturing method of interposer substrate, and manufacturing method of lsi chip
JP2011077193A (ja) 半導体装置の製造方法
CN103477424B (zh) 用于通过利用气态熔剂介质激光焊接对两个衬底的连接面进行电接触的方法和设备
CN101958298A (zh) 半导体器件及其制造方法
JP5885135B2 (ja) 加熱溶融処理方法および加熱溶融処理装置
CN108807322A (zh) 封装结构及其制造方法
CN102822955A (zh) 半导体元件的安装方法
JP5853213B2 (ja) 発光素子搭載基板の製造方法
CN102543893B (zh) 半导体器件的制造方法
US20070228115A1 (en) Method of manufacturing an electronic component
CN103765566B (zh) 倒装片接合装置
JP5853214B2 (ja) 半導体素子の実装方法
JP5853135B2 (ja) 電極接合方法および回路部材接合ライン
JP3275396B2 (ja) Ｉｃチップのボンディング方法およびボンディングヘッド
JP6037300B2 (ja) 回路部材接合構造体
JP2009004462A (ja) 半導体装置の実装方法
Dong et al. Fluxless soldering in activated hydrogen atmosphere
JP3733775B2 (ja) 突起電極の形成装置
JP2001156441A (ja) Ｃｓｐ・ｂｇａのリペア工法
JP3722096B2 (ja) 実装基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121212