JP5801548B2 - テラヘルツ発振器用ｍｅｍｓ素子及びその製造方法 - Google Patents

テラヘルツ発振器用ｍｅｍｓ素子及びその製造方法 Download PDF

Info

Publication number
JP5801548B2
JP5801548B2 JP2010246555A JP2010246555A JP5801548B2 JP 5801548 B2 JP5801548 B2 JP 5801548B2 JP 2010246555 A JP2010246555 A JP 2010246555A JP 2010246555 A JP2010246555 A JP 2010246555A JP 5801548 B2 JP5801548 B2 JP 5801548B2
Authority
JP
Japan
Prior art keywords
substrate
hole pattern
etching
etched
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010246555A
Other languages
English (en)
Other versions
JP2011139433A (ja
Inventor
▲ちゃん▼ 郁 白
▲ちゃん▼ 郁 白
洪　碩　佑
碩 佑 洪
煥 受 徐
煥 受 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011139433A publication Critical patent/JP2011139433A/ja
Application granted granted Critical
Publication of JP5801548B2 publication Critical patent/JP5801548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J25/00—Transit-time tubes, e.g. klystrons, travelling-wave tubes, magnetrons
    • H01J25/34—Travelling-wave tubes; Tubes in which a travelling wave is simulated at spaced gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、基板エッチング及び接合法を利用して製造されたＭＥＭＳ（microelectromechanical system）素子に係り、詳細には、複数のエッチングされた基板を接合して製造されたテラヘルツ発振器用素子に関する。
テラヘルツ帯域は、分子光学、生物学的物理学、医学、分光学、映像及びセキュリティー電化製品の応用において非常に重要である。既存のマイクロ波帯と可視光帯域との間に置かれているテラヘルツ（１０１２Ｈｚ）帯域は、重要であるにもかかわらず、これまでのところ開発されている発振器や増幅器が皆無に近い状態である。さまざまな物理的、工学的限界によって開発が微小であったが、最近になって、さまざまな新概念と微細加工技術の発達とによって、その開発が非常に進んでいる。
既存のマイクロ波帯域のさまざまな発振器の周波数を高めたり、半導体レーザやフェムト（femto）秒レーザのような光学装置を利用して、作動周波数をテラヘルツ帯域に低くしようとするさまざまなアプローチが試みられている。最近では、縮小化されたテラヘルツ発振器を作ろうとするさまざまな試みが見られる。
このように、テラヘルツ発振器を製作するさまざまな試みにおいて、ＭＥＭＳ技術を利用して、基板に三次元微細構造物を生成する方法が開発されている。
特に、１００〜１，０００μｍの段差を有する構造では、ＤＲＩＥ（deep reactive-ion etching）のようなエッチングの特性上、エッチング・プラズマが深い段差内に均一に浸透できないために、所望する精度と均一度が得られない。特に、エッチングした底面は、エッジ側に行くほどに、エッチング速度（etch rate）が変わり、曲率半径が生じる。
また、深さが深くなるほど、エッチング速度が変わり、所望の深さほど正確にエッチングすることが非常に困難になる。さらには、曲率半径を有するエッジが生じるために、エッチングされた底面の深さ偏差が激しくなる。この現象は、エッチング深さが深くなるほどはなはだしく現れる。
なお、テラヘルツ用ＭＥＭＳ素子関連の先行技術文献としては、特許文献１及び特許文献２があり、エッチング関連の先行技術文献としては、特許文献３がある。
韓国公開特許第２００９−００１１２２２号公報 韓国公開特許第２００９−００４８１８６号公報 米国特許第６，５４４，８６３号明細書
本発明は、ＭＥＭＳ素子製作時に、エッチング深さが深くなるほど発生するエッチング底面の深さ偏差、エッジの曲率半径問題などを解決するために、エッチング深さを異ならせた基板を利用して製作したＭＥＭＳ素子、及びこれを利用したテラヘルツ発振器を提供するものである。
本発明はまた、前記ＭＥＭＳ素子の製造方法を提供するものである。
本発明の一類型によれば、第１構造体を含むＭＥＭＳ素子が提供される。ここで、前記第１構造体は、対向する第１面及び第２面を有し、前記第１面及び第２面を貫通するビア・エッチングホール・パターンと、前記第１面に形成された第１非ビア・エッチングホール・パターンとを有する第１基板；前記第１基板に接合されており、対向する第３面及び第４面を有し、前記第１基板のビア・エッチングホール・パターンに対応する位置で、前記第３面に形成された第２非ビア・エッチングホール・パターンを有する第２基板；を含むことができる。
第１基板のビア・エッチングホール・パターンと、第２基板の第２非ビア・エッチングホール・パターンとが結合し、１つの第３非ビア・エッチングホール・パターンが形成されてもよい。
前記ＭＥＭＳ素子は、第２構造体をさらに含むことができる。ここで、前記第２構造体は、対向する第１面及び第２面を有し、前記第１面及び第２面を貫通するビア・エッチングホール・パターンと、前記第１面に形成された第１非ビア・エッチングホール・パターンとを有する第１基板；前記第１基板に接合されており、対向する第３面及び第４面を有し、前記第１基板のビア・エッチングホール・パターンに対応する位置で、前記第３面に形成された第２非ビア・エッチングホール・パターンを有する第２基板を；含むことができる。
前記第２構造体の第１基板のビア・エッチングホール・パターンと、前記第２構造体の第２基板の第２非ビア・エッチングホール・パターンとが結合し、１つの第３非ビア・エッチングホール・パターンが形成され、前記第１構造体の第３非ビア・エッチングホール・パターンと、前記第２構造体の第３非ビア・エッチングホール・パターンとが結合し、１つの結合共振器（coupled cavity）が形成されうる。
前記第１構造体の第１非ビア・エッチングホール・パターンと、前記第２構造体の第１非ビア・エッチングホール・パターンとが結合し、１つの導波管が形成されうる。
前記ＭＥＭＳ素子は、例えば、相互作用回路（interaction circuit）とテラヘルツ発振器（terahertz oscillator）とのうち一つであってよい。
前記第２基板の第２非ビア・エッチングホール・パターンの深さは、例えば、前記第３非ビア・エッチングホール・パターン深さの１／２以下であってもよい。
本発明の他の類型によれば、対向する第１面及び第２面を有した第１基板を準備する段階と、前記第１面及び第２面を貫通してビア・エッチングホール・パターンを形成し、前記第１面に第１非ビア・エッチングホール・パターンを形成する段階と、対向する第３面及び第４面を有する第２基板を準備する段階と、前記第３面で、前記ビア・エッチングホール・パターンに対応する位置に、第２非ビア・エッチングホール・パターンを形成する段階と、前記第１基板の第２面と、前記第２基板の第３面とを接合する段階と、を含む構造体の製造方法が提供される。
ここで、前記第１面及び第２面を貫通してビア・エッチングホール・パターンを形成し、第１面に第１非ビア・エッチングホール・パターンを形成する段階は、前記第１基板の第２面に第１マスクパターンを形成する段階と、前記第１マスクパターンをエッチングマスクとして使用し、前記第１基板の第２面の一部を第１深さまでエッチングし、ビア・エッチングホールの一部を形成する段階と、前記第１基板のエッチングされた部分をエッチング用緩衝材で充填する段階と、前記第１基板の第１面に第２マスクパターンを形成する段階と、前記第２マスクパターンをエッチングマスクとして使用し、前記第１基板の第１面を第２深さまでエッチングし、ビア・エッチングホール・パターンと第１非ビア・エッチングホール・パターンとを形成する段階と、前記ビア・エッチングホール・パターンに充填されたエッチング用緩衝材を除去する段階と、前記第１基板の第１面、第２面及びエッチングされた表面に、金属薄膜を形成する段階とを含んでよい。
また、前記第３面で、ビア・エッチングホール・パターンに対応する位置に、第２非ビア・エッチングホール・パターンを形成する段階は、前記第２基板の第３面に第３マスクパターンを形成する段階と、前記第３マスクパターンをエッチングマスクとして、前記第２基板の第３面を既設定の深さまでエッチングすることによって、前記第１基板のビア・エッチングホール・パターンと対応する位置に、第２非ビア・エッチングホール・パターンを形成する段階と、第３面及び前記第２基板のエッチングされた表面に、金属薄膜を形成する段階とを含んでもよい。
前記エッチング用緩衝剤は、例えば、前記第１基板のエッチング速度に比べて、遅いかあるいは同じエッチング速度でエッチング液によるエッチングが可能な材料であってもよい。
また、前記第１基板の第２面と、前記第２基板の第３面とを接合する段階は、前記第１基板の第２面に形成された金属薄膜と、前記第２基板の第３面に形成された金属薄膜とを熱圧縮によって互いに接合する段階を含んでもよい。
また、前記第１基板の第２面と、前記第２基板の第３面とを接合する段階は、前記第１基板の第２面にソルダライン（solder line）・パターンを形成する段階と、前記第１基板の第２面に形成されたソルダライン・パターンを、前記第２基板の第３面に形成された金属薄膜と共晶接合する段階と、を含んでもよい。
本発明による前記構造体の製造方法は、前記第１基板上の第１アラインキー・パターンと、前記第２基板上の第２アラインキー・パターンとを利用し、前記第１基板と前記第２基板とを互いに整列させる段階と、シリコンダイレクト接合、酸化膜接合、共晶接合または熱圧縮接合のうち一つを利用し、前記第１基板の第２面と、前記第２基板の第３面とを接合させる段階と、をさらに含んでもよい。
一方、本発明のさらに他の類型によれば、前述の構造体の製造方法で第１構造体を形成する段階と、前述の構造体の製造方法で第２構造体を形成する段階と、前記第１構造体の第１基板の第１面と、前記第２構造体の第１基板の第１面とを接合する段階と、を含むＭＥＭＳ素子の製作方法が提供される。
また、本発明のさらに他の類型によれば、第１非ビア・エッチングホール・パターンを有する第１基板；第２非ビア・エッチングホール・パターンと、第１ビア・エッチングホール・パターンとを有し、前記第１基板上にある第２基板；第２ビア・エッチングホール・パターンと、第３非ビア・エッチングホール・パターンとを有し、前記第２基板上にある第３基板；第４非ビア・エッチングホール・パターンを有し、前記第３基板上にある第４基板；を含むＭＥＭＳ素子が提供される。ここで、前記第１非ビア・エッチングホール・パターン、第１ビア・エッチングホール・パターン、第２ビア・エッチングホール・パターン及び第４非ビア・エッチングホール・パターンは、第１共振器を形成するように配置され、前記第２非ビア・エッチングホール・パターンと、第３非ビア・エッチングホール・パターンは、第２共振器を形成するように配置される。
前記ＭＥＭＳ素子は、前記第１基板と第２基板との間、前記第２基板と第３基板との間、及び前記第３基板と第４基板との間にそれぞれ配置された金属薄膜をさらに含むことができて、前記金属薄膜は、前記第１基板及び第２基板、前記第２基板及び第３基板、並びに前記第３基板及び第４基板をそれぞれ接合させるように構成されてよい。
前記第１共振器及び第２共振器の内壁は、金属薄膜で塗布されてよい。
前記ＭＥＭＳ素子は、前記第１基板、第２基板、第３基板及び第４基板上のアラインキー・パターンをさらに含んでもよい。
本発明によれば、前記アラインキー・パターンは互いに関して重なっているように配置されてよい。
本発明による基板分離エッチング及び接合法は、テラヘルツ発振器、テラヘルツ増幅器の製造、または三次元ＭＥＭＳ素子製造などに応用されうる。該基板分離エッチング法を使用することによって、エッチング後に底面を均一に維持でき、底面に曲率半径が生じたり、段差面で、段差上面のエッジが不完全にエッチングされ、オーバーハング（overhang）構造が生成されることを防止する、又は減少させることができる。従って、エッチング品質を改善し、各基板に位置したアラインキーを使用して基板を精巧に接合することができ、多層（multi-layer）工程が可能である。
本発明の一実施形態による第１構造体の断面図を図示する図面である。 本発明の一実施形態によるＭＥＭＳ素子の断面図を図示する図面である。 本発明の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の一実施形態による第１構造体の第２基板製造方法を図示した図面である。 本発明の一実施形態による第１構造体の第２基板製造方法を図示した図面である。 本発明の一実施形態による第１構造体の第２基板製造方法を図示した図面である。 本発明の他の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の他の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の他の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の他の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の他の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の他の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の他の一実施形態による第１構造体の第１基板製造方法を図示した図面である。 本発明の一実施形態による第１構造体の製造方法を図示した図面である。 本発明の一実施形態による第１構造体の製造方法を立体的に示す斜視図を図示した図面である。 本発明の一実施形態による第１構造体の製造方法を立体的に示す斜視図を図示した図面である。 本発明の一実施形態による第１構造体の製造方法を立体的に示す斜視図を図示した図面である。 本発明の一実施形態によるＭＥＭＳ素子の製造方法を図示した図面である。
以下、添付された図面を参照しつつ、本発明の実施形態の構成と作用とについて詳細に説明する。以下の図面で同じ参照符号は、同じ構成要素を指し、図面上で各構成要素のサイズは、説明の明瞭性及び便宜性のために拡張されていることがある。
図１は、例示的な第１構造体１００の概略的な断面図であり、図２は、図１に図示された第１構造体１００と、それと同じさらに１つの第１構造体（以下、「第２構造体」とする）２００とを接合して作ったＭＥＭＳ（microelectromechanical system）素子（または、相互作用回路（interaction circuit））４００の断面図である。
図１の第１構造体１００は、第１基板１１０と第２基板１２０とを有する。前記第１基板１１０は、対向する第１面１１２と第２面１１４とを有する。第１基板１１０はまた、第１面１１２及び第２面１１４を貫通するビア・エッチングホール・パターン１５０と、前記第１面１１２に形成された第１非ビア・エッチングホール・パターン１６０とを有する。図１に図示されているように、第１基板１１０の両側に、ビア・エッチングホール・パターン１５０がそれぞれ形成され、両側ビア・エッチングホール・パターン１５０間に、第１非ビア・エッチングホール・パターン１６０が形成されてよい。
前記第２基板１２０は、対向する第３面１２２と第４面１２４とを有する。前記第３面１２２には、第２非ビア・エッチングホール・パターン１７０が形成されている。前記第２基板１２０の第３面１２２に形成された第２非ビア・エッチングホール・パターン１７０は、前記第１基板１１０のビア・エッチングホール・パターン１５０と同じパターンで対応する位置に形成される。図１のように、第１構造体１００は、前記第１基板１１０の第２面１１４と、前記第２基板１２０の第３面１２２とが互いに接合されて形成される。前記第１基板１１０と第２基板１２０とが接合されれば、第１基板１１０のビア・エッチングホール・パターン１５０と、第２基板１２０の第２非ビア・エッチングホール・パターン１７０とが結合された第３非ビア・エッチングホール・パターン１９０構造が形成される。
一方、前記第１構造体１００を含むＭＥＭＳ素子の製作も可能である。このようなＭＥＭＳ素子の一例が図２に示されている。図２のＭＥＭＳ素子４００は、前記第１構造体１００と同じ構造の第２構造体２００が、一つさらに備わったものであり、前記第１構造体１００の第１面１１２と、前記第２構造体２００の第１面２１２とが互いに接合されて形成されてもよい。
本発明の一実施形態で、前記第１構造体１００と、前記第２構造体２００とが接合されれば、各構造体の第３非ビア・エッチングホール・パターン１９０が結合され、第１導波管（または、結合共振器（coupled cavity））２１０を形成する。また、各構造体の第２非ビア・エッチングホール・パターン１６０が結合し、１つのトンネル、すなわち、第２導波管２２０が形成されうる。前記第２導波管２２０は、相互作用回路であって、電子ビームトンネルの役割もする。
前述のＭＥＭＳ素子４００は、例えば、ミリメートルまたはミリメートル以下の電磁波に係わる相互作用回路、またはテラヘルツ発振器（terahertz oscillator）や増幅器に使われてもよい。
前記第２基板１２０の第２非ビア・エッチングホール・パターン１７０の深さは、例えば、前記第１基板１１０のビア・エッチングホール・パターン１５０深さの１／２以下に形成されうる。他の実施形態で、前記第２基板１２０の第２非ビア・エッチングホール・パターン１７０の深さは、例えば、前記第１基板１１０のビア・エッチングホール・パターン１５０と、前記第２基板１２０の第２非ビア・エッチングホール・パターン１７０とが結合／接合されて形成された第３非ビア・エッチングホール・パターン１９０深さの１／２であるか、それよりも小さくてもよい。
所望の深さの第３非ビア・エッチングホール・パターン１９０を得るために、第１基板１１０のビア・エッチングホール・パターン１５０を、基板厚の深さに形成し、第３非ビア・エッチングホール・パターン１９０の残りの深さは、第２基板１２０の第２非ビア・エッチングホール・パターン１７０に形成する。ここで、第２非ビア・エッチングホール・パターン１７０の深さは、応用しようとするＭＥＭＳ素子で許容されるエッチング底面の深さ偏差の限界までエッチングされてもよい。
前記の通りに、第３非ビア・エッチングホール・パターン１９０の製造時、エッチング深さが異なる少なくとも２枚の基板を利用することによって、エッチング深さが深くなるほど、発生するエッチング底面の深さ偏差、エッジの曲率半径問題などを解決できる。このような本発明によれば、前記第２非ビア・エッチングホール・パターン１７０のエッチング深さが低いほど、エッチング底面の均一度が高く、その結果、動作周波数が正確なテラヘルツ発振器などを製作することができる。
図３Ａないし図３Ｇは、第１基板１１０の例示的な製造方法を図示したものである。
本発明の一実施形態による第１基板１１０の製造方法は、対向する第１面１１２と第２面１１４とを有した第１基板１１０を準備する段階を含むことができる。本発明の例示的な実施形態で、図３Ａに図示されているように、感光液塗布（ＰＲ（photo resist）coating）によって、第１基板１１０の第２面１１４には、フォトレジスト層１１６が形成されうる。そして、図３Ｂのように、フォトレジスト層１１６を利用して、第２面１１４に第１アラインキー・パターン（align key pattern）１３０が形成された後、残ったフォトレジスト層１１６が除去され、図３Ｃのように、第１基板１１０の第２面１１４に、フォトレジスト層を再び塗布することによって、ビア・エッチングホール・パターン１５０のための第１マスクパターン１３２が形成されうる。その後、図３Ｃのように、エッチングマスクとして第１マスクパターン１３２を使用し、第１基板１１０の第２面１１４を第１深さまでエッチングすることによって、ビア・エッチングホール・パターン１５０の一部を形成できる。本発明の例で、第１深さは、既に設定されたものでもあってよい。そして、図３Ｄのように、エッチングされた部分にエッチング用緩衝剤１５２を充填する。その後、図３Ｅのように、前記第１基板１１０の第１面１１２に、ビア・エッチングホール・パターン１５０と第１非ビア・エッチングホール・パターン１６０とのための第２マスクパターン１３４を形成した後、エッチングマスクとして前記第２マスクパターン１３４を使用して、第１基板１１０の第１面１１２を既設定の第２深さまでエッチングし、ビア・エッチングホール・パターン１５０と、第１非ビア・エッチングホール・パターン１６０とを形成できる。そして、図３Ｆのように、第１面１１２にある第２マスクパターン１３４と、前記ビア・エッチングホール・パターン１５０に充填された緩衝剤１５２とを除去し、図３Ｇのように、第１基板１１０の第１面１１２、第２面１１４、及び第１基板１１０のエッチングされた表面に金属薄膜１８０を形成できる。
図３Ｂは、第１アラインキー・パターン１３０が生成された第１基板１１０を図示する。第１アラインキー・パターン１３０は、第１基板１１０を、その後他の基板と接合したり、他の構造物に接合するときに、精巧な接合のために使われる。また、第１アラインキー・パターン１３０は、他の基板または他の面に対するエッチング位置を調節するために使われることができる。例えば、図３Ｅの第２マスクパターン１３４は、第１基板１１０の第２面１１４に位置した第１アラインキー・パターン１３０と整列され、第２面１１４のエッチング位置を調節できる。
前記第１基板１１０で、第１マスクパターン１３２でエッチングされた部分に充填するエッチング用緩衝剤１５２は、エッチング剤でエッチングが可能であり、基板のエッチング速度に比べて、遅いかあるいは同じ速度でエッチングが可能な材料であってよい。例えば、前記エッチング用緩衝剤１５２は、フォトレジストのような物質を使用できる。これは、図３Ｃのように、第１マスクパターン１３２を利用して、第２面１１４にビア・エッチングホール・パターン１５０の一部をエッチングして第１基板１１０を裏返しにし、図３Ｅのように、第１面１１２に第１非ビア・エッチングホール１６０と、ビア・エッチングホール・パターン１５０とをエッチングするとき、ビア・エッチングホール・パターン１５０が貫通されつつ、緩衝剤１５２によるエッチング速度調節を可能にし、またエッチング面に現れうるノッチ（notch）を防止できる機能を行う。図３Ｇのように、金属薄膜１８０のコーティングは、例えば、スパッタリングまたはメッキ法などを利用して実施できる。
図４Ａないし図４Ｃは、第２基板１２０の例示的な製造方法を図示したものである。
本発明の一実施形態による第２基板１２０の製造方法は、対向する第３面１２２と第４面１２４とを有した第２基板１２０を準備する段階を含むことができる。本発明の一実施形態によれば、図３Ａと同様に、第２基板１２０の第４面１２４に感光液塗布によって、フォトレジスト層が形成され、図３Ｂのように、第２アラインキー・パターン１４０（図４Ａ）を生成した後、フォトレジスト層を除去できる。そして、図４Ａのように、第２基板１２０の第３面１２２にフォトレジスト層を塗布し、第１基板１１０のビア・エッチングホール・パターン１５０と対応する位置に、第２非ビア・エッチングホール・パターン１７０のための第３マスクパターン１４２を形成できる。次に、図４Ｂのように、エッチングマスクとして前記第３マスクパターン１４２を使用して、第２基板１２０の第３面１２２を所望の深さまでエッチングすることによって、第２非ビア・エッチングホール・パターン１７０を形成できる。ここで、所望の深さは、あらかじめ決まった所定の値でもあるが、それに限定されるものではない。そして、図４Ｃに図示されているように、第２基板１２０の第３面１２２及びエッチングされた表面に、金属薄膜１８０を形成できる。
本発明の一実施形態では、第２基板１２０で、第２非ビア・エッチングホール・パターン１７０の形成のために、第３マスクパターン１４２と第１マスクパターン１３２とが互いに同一に構成されてもよい。
図４Ｂで、第２非ビア・エッチングホール・パターン１７０の深さは、前記第１基板１１０のビア・エッチングホール・パターン１５０と、前記第２基板１２０の第２非ビア・エッチングホール・パターン１７０とが同じ位置に結合／接合されて形成された第３非ビア・エッチングホール・パターン１９０の深さの１／２以下でありうる。または、前記第２非ビア・エッチングホール・パターン１７０は、均一な底面を有することができる深さまでエッチングされてもよい。
基板にビア・エッチングホール・パターンまたは非ビア・エッチングホール・パターンを形成する場合、図３Ａないし図３Ｇと、図４Ａないし図４Ｃとで示されているように、フォトレジストマスクでエッチングすることもでき、図５Ａないし図５Ｇで示されているように、酸化膜層をマスクとして使用することもできる。図５Ａないし図５Ｇは、本発明の一実施形態による第１基板１１０の製造方法を図示したものであり、第１マスクまたは第２マスクとして、フォトレジスト層と酸化膜とを利用する一実施形態を示している。
本発明の一実施形態による第１基板１１０の製造方法は、対向する第１面１１２と第２面１１４とを有した第１基板１１０を準備する段階を含むことができる。本発明によれば、図５Ａに図示されているように、前記第１面１１２と第２面１１４とに酸化膜層１１７を形成し、第２面１１４の酸化膜層１１７上にフォトレジスト層１１６を形成する。そして、図５Ｂのように、フォトレジスト層１１６と酸化膜層１１７とを利用して、第２面１１４に第１アラインキー・パターン１３０を形成した後、フォトレジスト層１１６を除去できる。次に、本発明による前記製造方法は、図５Ｃのように、第１基板１１０の第２面１１４にフォトレジスト層１１６をさらに塗布し、ビア・エッチングホール・パターン１５０のための第１マスクパターン２４２を形成する段階、エッチングマスクとして、前記第１マスクパターン２４２を使用して第１基板１１０の第２面１１４の一部をエッチングし、ビア・エッチングホール・パターン１５０の一部を形成する段階、図５Ｄのように、前記第１基板１１０のエッチングされた部分に、エッチング用緩衝剤１５２を充填する段階を含む。そして、前記製造方法は、ビア・エッチングホール・パターン１５０と、第１非ビア・エッチングホール・パターン１６０とのための第２マスクパターン２４４を形成する段階をさらに含むことができる。第２マスクパターン２４４は、図５Ｅのように、前記第１基板１１０の第１面１１２にある酸化膜層１１７上に、フォトレジスト層１１６を形成することによって形成でき、前記第２マスクパターン２４４をエッチングマスクとして使用し、所望の深さまで第１基板１１０をエッチングすることによって、ビア・エッチングホール・パターン１５０と、第１非ビア・エッチングホール・パターン１６０とを形成できる。ここで、前記所望の深さは、あらかじめ決まった所定の値でもあるが、それに限定されるものではない。次に、前記製造方法は、図５Ｆのように、フォトレジスト層１１６、酸化膜層１１７、及び前記ビア・エッチングホール・パターン１５０に充填された緩衝剤１５２を除去する段階をさらに含むことができる。そして、前記製造方法は、図５Ｇのように、第１基板１１０の第１面１１２、第２面１１４、及び第１基板１１０のエッチングされた表面に金属薄膜１８０を形成する段階をさらに含んでもよい。本発明の一実施形態で、酸化膜層１１７は、例えばシリコン酸化膜（ＳｉＯ２）から構成されてもよい。前記第１基板１１０の第２面１１４に、ビア・エッチングホール・パターン１５０の一部を形成し、第１基板１１０を裏返し、第１面１１２に残りのビア・エッチングホール・パターン１５０を形成する場合、第２面１１４に形成されている第１アラインキー・パターン１３０で、第１面１１２と第２面１１４とのビア・エッチングホール・パターン１５０が一致するように調節できる。
図６は、第１構造体１００の例示的な製造方法を図示したものである。
本発明の一実施形態による第１構造体１００の製造方法は、図３Ａないし図３Ｇ、または図５Ａないし図５Ｇに図示された方法で、第１基板１１０を製造する段階、図４Ａないし図４Ｃに図示された方法で、第２基板１２０を製造する段階、図６のように、第１基板の第２面１１４と第２基板の第３面１２２とを接合する段階を含んでもよい。
第１基板１１０及び前記第２基板１２０を接合するための本発明による具体的な方法は、図６に図示されている。図６に図示されているように、前記接合法は、第１基板１１０の第１面１１２、ビア・エッチングホール・パターン１５０及び第１非ビア・エッチングホール・パターン１６０に、金属薄膜１８０を形成する段階を含むことができる。そして、前記接合法は、前記第２基板１２０の第３面１２２と、第２非ビア・エッチングホール・パターン１７０に、金属薄膜１８０を形成する段階を含んでもよい。次に、前記接合法は、前記第１基板１１０の第２面１１４に金属薄膜１８０を形成する段階、及び前記第１基板１１０の第２面１１４と前記第２基板１２０の第３面１２２とを、例えば、熱圧縮（thermo-compressive）によって互いに接合する段階を含んでもよい。ここで、第１基板１１０に金属薄膜１８０を形成する段階は、図３Ｇまたは図５Ｇに図示された段階ですでに行われたものであってよく、第２基板１２０に金属薄膜１８０を形成する段階は、図４Ｃですでに行われたものであってもよい。
本発明の一実施形態による前記第１基板１１０と前記第２基板１２０とを接合するさらに他の方法は、前記第１基板１１０の第２面１１４に、ソルダライン・パターン（solder line pattern）（図示せず）を形成する段階と、共晶接合（eutectic bonding）方式で、前記ソルダライン・パターンを、前記第２基板１２０の第３面１２２の金属薄膜に接合させる段階とを含んでもよい。代わりに、第２基板１２０の第３面１２２に、ソルダライン・パターンを形成することもできる。
図７Ａないし図７Ｃは、本発明の他の実施形態による第１構造体３００の構造及び製造方法を図示する斜視図である。図７Ａは、第１基板３１０の第１面３１２方向近くから見た立体斜視図であり、ビア・エッチングホール・パターン３５０と、第１非ビア・エッチングホール・パターン３６０とを見ることができる。図７Ｂは、第２基板３２０の第３面３２２方向近くから見た立体斜視図であり、第２非ビア・エッチングホール・パターン３７０と、前記第２非ビア・エッチングホール・パターン３７０の底面３７１とが見られる。図７Ｃは第１基板３１０の第２面と、第２基板３２０の第３面とを接合した立体斜視図を示している。前記第１基板３１０と前記第２基板３２０は、各基板に形成されたアラインキー（図示せず）を利用して、互いに整列された後で接合できる。図７Ｃには、２枚の基板の接合で形成された接合境界面３８０と、第３非ビア・エッチングホール・パターン３９０とが示されている。２枚の基板の接合は、大きい制約なしに多様な方法で接合が可能である。例えば、シリコンダイレクト接合（Ｓｉ direct bonding）、酸化膜接合、共晶接合または熱圧縮による接合がいずれも可能である。
図８は、本発明の一実施形態によるＭＥＭＳ素子４００の製造方法を図示している。図８に図示されたＭＥＭＳ素子４００は、図６の方法で製造した同じ構造の第１構造体１００と第２構造体２００とを接合することによって製作が可能である。また、図示されていないが、図７Ａないし図７Ｃに図示された構造の２つの構造体３００を接合し、ＭＥＭＳ素子を製作することも可能である。図８に図示されているように、第１構造体１００と第２構造体２００とを接合する場合、各構造体１００，２００の第３非ビア・エッチングホール１９０が接合され、従って第１導波管（または、結合共振器）２１０が形成される。また、各構造体１００，２００の第１非ビア・エッチングホール１６０が接合されると、他の第２導波管２２０が形成される。このように形成されたＭＥＭＳ素子４００は、テラヘルツ発振器または増幅器として使用されうる。例えば、テラヘルツ発振器として使用される場合、第２導波管２２０は、電子ビームトンネルとして使用されうる。
図８に図示されたＭＥＭＳ素子４００を製造する方法は、第１基板１１０と第２基板１２０とを接合し、第１構造体１００を形成する段階を含んでもよい。また、前記方法は、第１基板１１０と第２基板１２０とを接合し、第２構造体２００を形成する段階をさらに含んでもよい。次に、図８に図示されているように、前記第１構造体１００の第１面１０１（すなわち、第１基板１１０の第１面１１２）に金属薄膜１８０が形成され、前記第２構造体２００の第１面２０１（すなわち、第１基板１１０の第１面１１２）にも金属薄膜１８０が形成されうる。その後、本発明の例示的な一実施形態によれば、前記第１構造体１００の金属薄膜１８０と、第２構造体２００の金属薄膜１８０は、例えば、熱圧縮方式で互いに接合されうる。代わりに、第１構造体１００の第１面１０１と、第２構造体２００の第１面２０１とのうち、いずれか１面には、金属薄膜を形成し、他の１面には、ソルダライン・パターン（図示せず）を形成し、金属薄膜とソルダライン・パターンをと共晶接合させることもできる。
２枚の基板を接合したり、２つの構造体を接合するときに使用する金属薄膜１８０は、例えば、ＣｒまたはＴｉそしてＡｕから構成され、ソルダライン・パターン（図示せず）は、Ｃｒ、Ｔｉ、Ｎｉ、Ａｕ、Ｓｎのうち一つ以上の金属から構成されてもよい。
本発明の一実施形態によれば、このような方式で、３つ以上の構造物を接合でき、段の数も、第３基板、第４基板など複数の基板を利用して増加させることができ、多様な三次元構造物を生成することができる。
以上、本発明の一実施形態による基板分離エッチング及び接合法は、テラヘルツ発振器、テラヘルツ増幅器の製造、または三次元ＭＥＭＳ素子製造などに応用されうる。本発明の一実施形態による基板分離エッチング法を使用すれば、エッチング後に底面を均一に維持でき、底面に曲率半径が生じたり、段差面で段差上面のエッジが不完全にエッチングされてオーバーハング（overhang）構造が生成されることを防止したり減少させることができる。従って、エッチング品質を改善でき、各基板に位置したアラインキーを使用して基板を精巧に接合でき、多層（multi-layer)工程が可能であるという利点がある。
以上、本発明の特定実施形態を図示して説明したが、本発明の技術思想は、添付された図面と前記の説明内容とに限定されず、本発明の思想を外れない範囲内で、多様な形態の変形が可能であるということは、この分野の当業者であれば自明の事実であり、このような形態の変形は、本発明の要旨に違背しない範囲内で、本発明の特許請求の範囲に属すると見なされる。
１００，３００ 第１構造体
１０１，１１２，３１２ 第１構造体の第１面
１１０，３１０ 第１基板
１１４ 第１構造体の第２面
１１６ フォトレジスト層
１１７ 酸化膜層
１２０，３２０ 第２基板
１２２，３２２ 第１構造体の第３面
１２４ 第１構造体の第４面
１３０ 第１アラインキー・パターン
１３２，２４２ 第１マスクパターン
１３４，２４４ 第２マスクパターン
１４０ 第２アラインキー・パターン
１４２ 第３マスクパターン
１５０，３５０ ビア・エッチングホール
１５２ エッチング用緩衝材
１６０，３６０ 第１非ビア・エッチングホール
１７０，３７０ 第２非ビア・エッチングホール
１８０ 金属薄膜
１９０，３９０ 第３非ビア・エッチングホール
２００ 第２構造体
２０１，２１２ 第２構造体の第１面
２１０ 第１導波管
２２０ 第２導波管
３７１ 第２非ビア・エッチングホールの底面
３８０ 接合境界面
４００ ＭＥＭＳ素子

Claims (18)

  1. 第１構造体を含むＭＥＭＳ（microelectromechanical system）素子であり、
    該第１構造体は、
    対向する第１面及び第２面を有し、該第１面及び第２面を貫通するビア・エッチングホール・パターンと、該第１面に形成された第１非ビア・エッチングホール・パターンとを有する第１基板と、
    該第１基板に接合されており、対向する第３面及び第４面を有し、該第１基板のビア・エッチングホール・パターンに対応する位置で、前記第３面に形成された第２非ビア・エッチングホール・パターンを有する第２基板と、
    前記第１基板の第１面及び第２面、前記第２基板の第３面、前記ビア・エッチングホール・パターン、前記第１非ビア・エッチングホール・パターン、及び前記第２非ビア・エッチングホール・パターンの表面に形成された金属薄膜と、を含み、
    前記ＭＥＭＳ素子は、相互作用回路とテラヘルツ発振器とのうち一つである、
    ＭＥＭＳ素子。
  2. 前記第１基板のビア・エッチングホール・パターンと、前記第２基板の第２非ビア・エッチングホール・パターンとが結合し、１つの第３非ビア・エッチングホール・パターンが形成される、請求項１に記載のＭＥＭＳ素子。
  3. 第２構造体をさらに含み、
    該第２構造体は、
    対向する第１面及び第２面を有し、該第１面及び第２面を貫通するビア・エッチングホール・パターンと、該第１面に形成された第１非ビア・エッチングホール・パターンとを有する第１基板と、
    該第１基板に接合されており、対向する第３面及び第４面を有し、該第１基板のビア・エッチングホール・パターンに対応する位置で、前記第３面に形成された第２非ビア・エッチングホール・パターンを有する第２基板とを含む、請求項２に記載のＭＥＭＳ素子。
  4. 前記第２構造体の第１基板のビア・エッチングホール・パターンと、前記第２構造体の第２基板の第２非ビア・エッチングホール・パターンとが結合し、前記第２構造体の１つの第３非ビア・エッチングホール・パターンが形成され、前記第１構造体の第３非ビア・エッチングホール・パターンと、前記第２構造体の第３非ビア・エッチングホール・パターンとが結合し、１つの結合共振器が形成される、請求項３に記載のＭＥＭＳ素子。
  5. 前記第１構造体の第１非ビア・エッチングホール・パターンと、前記第２構造体の第１非ビア・エッチングホール・パターンとが結合し、１つの導波管が形成される、請求項３に記載のＭＥＭＳ素子。
  6. 前記第２基板の第２非ビア・エッチングホール・パターンの深さは、前記第３非ビア・エッチングホール・パターン深さの１／２以下である、請求項２に記載のＭＥＭＳ素子。
  7. 対向する第１面及び第２面を有した第１基板を準備する段階と、
    前記第１面及び第２面を貫通してビア・エッチングホール・パターンを形成し、前記第１面に第１非ビア・エッチングホール・パターンを形成する段階と、
    対向する第３面及び第４面を有する第２基板を準備する段階と、
    前記第３面で、前記ビア・エッチングホール・パターンに対応する位置に、第２非ビア・エッチングホール・パターンを形成する段階と、
    前記第１基板の第２面と、前記第２基板の第３面とを接合する段階とを含み、
    前記第１面及び第２面を貫通してビア・エッチングホール・パターンを形成し、前記第１面に第１非ビア・エッチングホール・パターンを形成する段階は、
    前記第１基板の第２面に第１マスクパターンを形成する段階と、
    前記第１マスクパターンをエッチングマスクとして使用し、前記第１基板の第２面の一部を第１深さまでエッチングし、ビア・エッチングホールの一部を形成する段階と、
    前記第１基板のエッチングされた部分をエッチング用緩衝剤で充填する段階と、
    前記第１基板の第１面に第２マスクパターンを形成する段階と、
    前記第２マスクパターンをエッチングマスクとして使用し、前記第１基板の第１面を第２深さまでエッチングしてビア・エッチングホール・パターンと第１非ビア・エッチングホール・パターンとを形成する段階と、
    前記ビア・エッチングホール・パターンに充填されたエッチング用緩衝剤を除去する段階と、
    前記第１基板の第１面、第２面及びエッチングされた表面に、金属薄膜を形成する段階とを含む、
    構造体の製造方法。
  8. 前記第３面で、ビア・エッチングホール・パターンに対応する位置に、第２非ビア・エッチングホール・パターンを形成する段階は、
    前記第２基板の第３面に第３マスクパターンを形成する段階と、
    該第３マスクパターンをエッチングマスクとして、前記第２基板の第３面を既設定の深さまでエッチングすることによって、前記第１基板のビア・エッチングホール・パターンと対応する位置に、前記第２非ビア・エッチングホール・パターンを形成する段階と、
    前記第２基板の第３面及びエッチングされた表面に、金属薄膜を形成する段階とを含む、請求項７に記載の構造体の製造方法。
  9. 前記エッチング用緩衝剤は、前記第１基板のエッチング速度に比べて、遅いかあるいは等しいエッチング速度を有する、請求項７に記載の構造体の製造方法。
  10. 前記第１基板の第２面と、前記第２基板の第３面とを接合する段階は、
    前記第１基板の第２面に形成された金属薄膜と、前記第２基板の第３面に形成された金属薄膜とを熱圧縮によって互いに接合する段階を含む、請求項８に記載の構造体の製造方法。
  11. 前記第１基板の第２面と、前記第２基板の第３面とを接合する段階は、
    前記第１基板の第２面にソルダライン・パターンを形成する段階と、
    前記第１基板の第２面に形成されたソルダライン・パターンを、前記第２基板の第３面に形成された金属薄膜と共晶接合する段階とを含む、請求項８に記載の構造体の製造方法。
  12. 前記第１基板上の第１アラインキー・パターンと、前記第２基板上の第２アラインキー・パターンとを利用し、前記第１基板と前記第２基板とを互いに整列させる段階と、シリコンダイレクト接合、酸化膜接合、共晶接合または熱圧縮接合のうち一つを利用し、前記第１基板の第２面と、前記第２基板の第３面とを接合させる段階とをさらに含む、請求項７に記載の構造体の製造方法。
  13. 請求項７ないし請求項１２のうち、いずれか１項に記載の方法で第１構造体を形成する段階と、
    請求項７ないし請求項１２のうち、いずれか１項に記載の方法で第２構造体を形成する段階と、
    前記第１構造体の第１基板の第１面と、前記第２構造体の第１基板の第１面とを接合する段階を含むＭＥＭＳ素子の製作方法。
  14. 第１非ビア・エッチングホール・パターンを有する第１基板と、
    第２非ビア・エッチングホール・パターンと、第１ビア・エッチングホール・パターンとを有し、前記第１基板上にある第２基板と、
    第２ビア・エッチングホール・パターンと、第３非ビア・エッチングホール・パターンとを有し、前記第２基板上にある第３基板と、
    第４非ビア・エッチングホール・パターンを有し、前記第３基板上にある第４基板と、を含み、
    前記第１非ビア・エッチングホール・パターン、前記第１ビア・エッチングホール・パターン、前記第２ビア・エッチングホール・パターン及び前記第４非ビア・エッチングホール・パターンは、第１共振器を形成するように配されており、前記第２非ビア・エッチングホール・パターンと、前記第３非ビア・エッチングホール・パターンは、第２共振器を形成するように配置されている、ＭＥＭＳ素子。
  15. 前記第１基板と前記第２基板との間、前記第２基板と前記第３基板との間、及び前記第３基板と前記第４基板との間に金属薄膜をさらに含み、該金属薄膜は、前記第１基板及び前記第２基板、前記第２基板及び前記第３基板、並びに前記第３基板及び前記第４基板をそれぞれ接合させるように構成される、請求項１４に記載のＭＥＭＳ素子。
  16. 前記第１共振器と前記第２共振器との内壁が金属薄膜で塗布されている、請求項１４に記載のＭＥＭＳ素子。
  17. 前記第１基板、前記第２基板、前記第３基板及び前記第４基板上のアラインキー・パターンをさらに含む、請求項１４に記載のＭＥＭＳ素子。
  18. 前記アラインキー・パターンが互いに対して重なっているように配置されている、請求項１７に記載のＭＥＭＳ素子。
JP2010246555A 2009-12-31 2010-11-02 テラヘルツ発振器用ｍｅｍｓ素子及びその製造方法 Active JP5801548B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0136216 2009-12-31
KR1020090136216A KR101710714B1 (ko) 2009-12-31 2009-12-31 테라헤르츠 발진기용 멤스 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2011139433A JP2011139433A (ja) 2011-07-14
JP5801548B2 true JP5801548B2 (ja) 2015-10-28

Family

ID=43075686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010246555A Active JP5801548B2 (ja) 2009-12-31 2010-11-02 テラヘルツ発振器用ｍｅｍｓ素子及びその製造方法

Country Status (4)

Country Link
US (1) US8188799B2 (ja)
EP (1) EP2341030B1 (ja)
JP (1) JP5801548B2 (ja)
KR (1) KR101710714B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101919417B1 (ko) 2012-02-07 2018-11-19 삼성전자주식회사 다중 터널을 갖는 전자기파 발진기 및 상기 전자기파 발진기를 포함하는 전자기파 발생 장치
CN105084294A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
KR101539198B1 (ko) * 2015-02-05 2015-07-24 주식회사 스탠딩에그 딥 드라이 에칭을 이용한 마이크로머시닝 방법 및 이를 이용하여 제조된 ｍｅｍｓ 장치
US9617142B1 (en) * 2015-09-30 2017-04-11 Mems Drive, Inc. MEMS grid for manipulating structural parameters of MEMS devices
US9630836B2 (en) 2015-09-30 2017-04-25 Mems Drive, Inc. Simplified MEMS device fabrication process
US9695039B1 (en) * 2016-03-24 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure MEMS package
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409519A (en) * 1981-07-29 1983-10-11 Varian Associates, Inc. TWT Slow-wave structure assembled from three ladder-like slabs
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6544863B1 (en) * 2001-08-21 2003-04-08 Calient Networks, Inc. Method of fabricating semiconductor wafers having multiple height subsurface layers
JP4192450B2 (ja) * 2001-08-23 2008-12-10 東ソー株式会社 微小流路構造体の製造方法
KR100442357B1 (ko) 2001-09-05 2004-07-30 엘지전자 주식회사 휴대폰에서 주소록 코드를 이용한 주소록 전송 방법
KR20040086679A (ko) 2003-04-03 2004-10-12 대한민국(서울대학교 총장) 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법
JP2006122735A (ja) * 2004-10-26 2006-05-18 Dainippon Screen Mfg Co Ltd 流路構造体および流体混合装置
TWI302712B (en) 2004-12-16 2008-11-01 Japan Science & Tech Agency Nd-fe-b base magnet including modified grain boundaries and method for manufacturing the same
JP2007145641A (ja) * 2005-11-28 2007-06-14 Toshiba Ceramics Co Ltd シリカガラス部材の接合方法およびシリカガラス製品
KR100845016B1 (ko) 2006-05-29 2008-07-23 대신자토산업(주) 메모보드가 장착된 책장 및 그 제조방법
JP5152468B2 (ja) * 2007-03-29 2013-02-27 セイコーエプソン株式会社 結晶基板のエッチング方法
KR101310668B1 (ko) 2007-07-25 2013-09-24 삼성전자주식회사 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기
KR101301157B1 (ko) 2007-11-09 2013-09-03 삼성전자주식회사 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기

Also Published As

Publication number Publication date
US20110156830A1 (en) 2011-06-30
KR20110079222A (ko) 2011-07-07
KR101710714B1 (ko) 2017-02-27
EP2341030A2 (en) 2011-07-06
US8188799B2 (en) 2012-05-29
EP2341030A3 (en) 2013-07-17
JP2011139433A (ja) 2011-07-14
EP2341030B1 (en) 2016-07-06

Similar Documents

Publication Publication Date Title
JP5801548B2 (ja) テラヘルツ発振器用ｍｅｍｓ素子及びその製造方法
JP3859637B2 (ja) ガラス基板のビアホールの形成方法
JPWO2009154173A1 (ja) 多段型基板の製造方法
JP2007214942A (ja) 圧電振動片の製造方法、及び圧電振動片並びに圧電デバイス
TW200414251A (en) Method for registering a deposited material with channel plate channels, and switch produced using same
KR101301157B1 (ko) 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기
JP5605453B2 (ja) 振動片の製造方法
JP5278044B2 (ja) パッケージ部材および該パッケージ部材の製造方法および該パッケージ部材を用いた圧電振動デバイス
US20240097641A1 (en) Resonator and Preparation Method Thereof
KR101623541B1 (ko) 후진파 발진기 및 이의 제조방법
WO2019056350A1 (zh) 一种mems同轴滤波器和制作方法
JP2005167529A (ja) 水晶片の製造方法及び水晶振動子の製造方法
KR101310668B1 (ko) 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기
JP2010221573A (ja) 多層基板の製造方法
JP2007142795A (ja) 圧電振動片の製造方法およびアライメントマーカーの形成方法
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
WO2024027734A1 (zh) 电极引出部处于同侧的石英谐振器及其制造方法、电子器件
JP4729924B2 (ja) Ａｔカット水晶片集合体の製造方法
EP3358612A1 (en) Method for selective etching using dry film photoresist
WO2024027735A1 (zh) 封装基底的端面设置外连接部石英谐振器及其制造方法、电子器件
JP2010010955A (ja) 圧電振動子の製造方法及び圧電振動子
US11211258B2 (en) Method of addressing dissimilar etch rates
JP2007166242A (ja) 水晶片の製造方法及びこの水晶片を用いた水晶デバイス
WO2024027737A1 (zh) 双基板和压电层形成三明治结构的石英谐振器及电子器件
Xie et al. Au maskless patterning for vacuum packaging using the electrochemical method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150827

R150 Certificate of patent or registration of utility model

Ref document number: 5801548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250