JP3859637B2 - ガラス基板のビアホールの形成方法 - Google Patents

ガラス基板のビアホールの形成方法 Download PDF

Info

Publication number
JP3859637B2
JP3859637B2 JP2003379637A JP2003379637A JP3859637B2 JP 3859637 B2 JP3859637 B2 JP 3859637B2 JP 2003379637 A JP2003379637 A JP 2003379637A JP 2003379637 A JP2003379637 A JP 2003379637A JP 3859637 B2 JP3859637 B2 JP 3859637B2
Authority
JP
Japan
Prior art keywords
glass substrate
via hole
forming
etching
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003379637A
Other languages
English (en)
Other versions
JP2004160649A (ja
Inventor
文 ▲チュル▼ 李
燦 鳳 全
▲ヒョン▼ 崔
奎 東 丁
美 張
碩 佑 洪
錫 鎭 姜
錫 煥 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004160649A publication Critical patent/JP2004160649A/ja
Application granted granted Critical
Publication of JP3859637B2 publication Critical patent/JP3859637B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087Holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Surface Treatment Of Glass (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

本発明は、ガラス基板のビアホールの形成方法に関し、特に、アンダーカットを発生することのないガラス基板のビアホールの形成方法に関する。
一般に、ガラスを用いたマイクロ電子機械システム(Mrcro Electro Mechanical System;MEMS)パッケージングの基板レベルの形態では、素子の電気的な信号処理のためにビアホールの加工が必須とされている。しかし、基板レベルでの一般のビアホールの加工の際は、ガラス基板の表面にビアホールをパターニングした後、サンドブラストによって形成するため、ガラスの特性によってはアンダーカットの発生やビアホールの表面が粗くなるという不具合があった。特に、小径のビアホールの加工を要する場合には、エッチング深さに比べてホールが小さすぎることからエッチングが困難になるのみならず、アンダーカットの問題が深刻な問題として台頭される。
図1は、一般の工程により形成されたガラス基板のビアホールを示す図であって、ビアホールの下端部10のアンダーカットとビアホールの粗い表面20の状態を示している。図2A及び図2Bは、それぞれ一般の工程により形成された実際のガラス基板のビアホール及びそのビアホールの下端部に発生したアンダーカット部分を拡大して示す写真図である。
同図に示すように、ビアホールの下端部10へのアンダーカットの発生を抑えるために、従来のビアホールの形成工程においては、CMP(Chemical Mechnical Polishing)工程を含んだり、金属膜を厚く蒸着し電気的な接続によりアンダーカット問題を解決していた。
しかし、前記のように金属膜を蒸着する場合には、素子の製造工程数の増加、及び製造コストがアップするという問題点を有する。また、CMP工程を用いる場合には、ガラス表面の一部が全体として除去されるため、微細なガラス表面が重要な因子として働くパッケージング時の素子の特性を損ない得るという多くの危険性を抱えるようになる。また、サンドブラスタを用いたビアホールの加工では、ビアホールの表面が粗くなるのみならず、微細なクラックが発生するという問題点を有する。
本発明は、前記のような問題点を解決するためになされたものであって、その目的は、MEMSパッケージングに際するアンダーカット及び微細なクラックを発生することなく、滑らかな表面のビアホールが形成可能なビアホールの形成方法を提供することである。
上記課題を解決するために、本願請求項1は、ガラス基板の全面にガラスより選択比の高い物質層を蒸着する物質層蒸着ステップと、前記ガラス基板の第1面の前記物質層上に、ビアホールに対応するようにパターニングされたレジストを形成するレジスト形成ステップと、パターンニングされた前記レジストを介して、前記第1面から前記第1面とは反対の第2面に向かって、前記第2面の物質層の近傍まで1次エッチングを行い1次開口を形成する1次エッチングステップと、前記レジストを除去するレジスト除去ステップと、前記1次エッチング後に形成された1次開口を湿式エッチングし、前記ガラス基板を貫通する貫通孔を形成する2次エッチングステップと、前記物質層を除去する物質層除去ステップと、を含むことを特徴とするガラス基板のビアホールの形成方法を提供する。
本願請求項2は、本願請求項1において、前記物質層は、ポリシリコンであることを特徴とするガラス基板のビアホールの形成方法を提供する。
本願請求項3は、本願請求項1において、前記1次エッチングステップは、サンドブラストを用いて行われることを特徴とするガラス基板のビアホールの形成方法を提供する。
本願請求項4は、本願請求項1において、前記1次エッチングステップは、超音波、ドリル、及びレーザービームのいずれかを用いて行われることを特徴とするガラス基板のビアホールの形成方法を提供する。
本願請求項5は、本願請求項1において、前記レジスト形成ステップは、前記ガラス基板の第1面の前記物質層上に、フィルムレジスタをラミネートするステップと、前記ビアホールに対応するように、前記フィルムレジスタを露光及び現像するステップと、を含むことを特徴とするガラス基板のビアホールの形成方法を提供する。
本願請求項6は、本願請求項5において、前記1次エッチングステップは、サンドブラストを用いて行われ、前記フィルムレジスタは、前記ガラス基板のサンドブラストに対する保護膜の役割を果たし、サンドブラストによるエッチングへの抵抗性が非常に大きい物質を含むことを特徴とするガラス基板のビアホールの形成方法を提供する。
本願請求項7は、本願請求項1において、前記湿式エッチングは、弗化水素酸(HF)液を用いることを特徴とするガラス基板のビアホールの形成方法を提供する。
以上のようなガラス基板のビアホールの形成方法は、一次にビアホールを粗くエッチングし、二次にビアホールの表面を湿式エッチングすることによりアンダーカットを取り除くことができ、且つビアホールの微細なクラックが発生することがない。
前記のような本発明に係るガラス基板のビアホールの形成方法では、ビアホールの加工時に発生するアンダーカットにより生じる断線等の問題を解決することができ、歩留まりを高めることができる。
また、湿式エッチングにより微細なクラックが発生しないため、製造されるMEMS素子に対する信頼性を向上することができるようになる。
以下、添付した図面を参照して本発明を詳細に説明する。
図3A乃至図3Eは、それぞれ本発明の実施例に係るガラス基板のビアホールの形成方法を順次に示す断面図である。
同図に示すように、ガラス基板にビアホールを形成するために、まず、ガラス基板200にガラスより選択比の高い物質層であるポリシリコン層110を蒸着する(図3A)。次いで、ガラス基板200に蒸着されたポリシリコン層110の上部にドライフィルムレジスター120をラミネートし、露光及び現像によりビアホールをパターニングする(図3B)。参考として、ドライフィルムレジスターは、サンドブラストエッチングへの抵抗性が非常に大きい材料であって、ガラスのサンドブラストに対する保護膜の役割を果たすようになる。次いで、ビアホールのパターニング部分130に対し下段のポリシリコン層に近接するまで一次エッチングする(図3C)。この時、一次エッチングは、サンドブラストを用いて行う。以後、ドライフィルムレジスター120を取り除き、サンドブラストにより下段のポリシリコン層110に近接して形成されたビアホールを湿式で二次エッチングする(図3D)。この時、湿式エッチングは、弗化水素酸(HF)液を用いる。次いで、ポリシリコン層110を取り除くことでガラス基板のビアホールを完成する(図3E)。
ここで、ポリシリコン層110の上部にビアホールをパターニングする工程を行うに祭し、必ずしもフィルムレジスター120が用いられることではなく、各種の感光手段によりパターニング工程を行うことができる。また、一次にビアホールをエッチングする時、サンドブラストでない各種のエッチング方法が用いられ得る。例えば、超音波またはドリル、またはレーザーを用いてビアホールをエッチングすることができる。更に、ビアホールを湿式エッチングする工程も同じく、必ずしも弗化水素酸(HF)液が用いられることではなく、ガラスと化学的反応を起こし得る各種のエッチング液が用いられ得る。
前記のような工程において、図3Cに示すように、サンドブラストにより一次に下段のポリシリコン層に近接してビアホールを形成した場合、ビアホールは、粗い表面状態のままである。しかし、その時点ではガラス基板の上端部と下端部とが貫通してはいないため、ガラスの特性上、下端部に主に形成されるアンダーカットは発生していない。以後、二次にHF液を用いて湿式エッチングを行うと、サンドブラストにより形成されたビアホールの粗い表面状態は、ガラス表面とHF液とが化学的反応を起こすことで滑らかになり、ビアホールの下端部も同じくアンダーカットを発生することなく貫通口を形成するようになる。
図4A及び図4Bは、それぞれ本発明に係るガラス基板のビアホールの形成工程により形成された実際のガラス基板のビアホール及びそのビアホールの下端部を拡大して示す写真図である。図4Aに示すように、本発明に係るガラス基板のビアホールの表面は、図2Aに示すような従来の技術により形成されたビアホールの表面に比べて遥かに滑らかな表面状態を有する。また、図4Bから、ビアホールの下端部に不要なアンダーカットが発生していないことが分かる。
以上では、本発明の好適な実施例について図示し説明したが、本発明は、上述の特定の実施例に限定されるものではなく、請求の範囲で請求する本発明の要旨を逸脱することなく当該発明の属する技術分野における通常の知識を有する者であれば誰でも各種の変形実施が可能であることはもとより、そのような変更は、請求の範囲記載の範囲内にあることは自明である。
本発明に係るガラス基板のビアホールの形成方法を用いると、ビアホールの加工時に発生するアンダーカットにより生じる断線等の問題を解決することができ、この結果、歩留まりを高めることができる。
一般のビアホールの形成工程により形成されたガラス基板のビアホールを示す図である。 一般の工程により形成された実際のガラス基板のビアホールを示す写真図である。 図2Aのビアホールの下端部に発生したアンダーカット部分を拡大して示す写真図である。 本発明の実施例に係るガラス基板のビアホールの形成方法を順次に示す断面図である(1)。 本発明の実施例に係るガラス基板のビアホールの形成方法を順次に示す断面図である(2)。 本発明の実施例に係るガラス基板のビアホールの形成方法を順次に示す断面図である(3)。 本発明の実施例に係るガラス基板のビアホールの形成方法を順次に示す断面図である(4)。 本発明の実施例に係るガラス基板のビアホールの形成方法を順次に示す断面図である(5)。 本発明に係るガラス基板のビアホールの形成工程により形成された実際のガラス基板のビアホール及びそのビアホールの下端部を拡大して示す写真図である(1)。 本発明に係るガラス基板のビアホールの形成工程により形成された実際のガラス基板のビアホール及びそのビアホールの下端部を拡大して示す写真図である(2)。
符号の説明
10 ビアホールの下端部
20 ビアホールの表面
100、200 ガラス基板
110 ポリシリコン
120 ドライフィルムレジスター
130 ビアホール

Claims (7)

  1. ガラス基板の全面にガラスより選択比の高い物質層を蒸着する物質層蒸着ステップと、
    前記ガラス基板の第1面の前記物質層上に、ビアホールに対応するようにパターニングされたレジストを形成するレジスト形成ステップと、
    パターンニングされた前記レジストを介して、前記第1面から前記第1面とは反対の第2面に向かって、前記第2面の物質層の近傍まで1次エッチングを行い1次開口を形成する1次エッチングステップと、
    前記レジストを除去するレジスト除去ステップと、
    前記1次エッチング後に形成された1次開口を湿式エッチングし、前記ガラス基板を貫通する貫通孔を形成する2次エッチングステップと、
    前記物質層を除去する物質層除去ステップと、
    を含むことを特徴とするガラス基板のビアホールの形成方法。
  2. 前記物質層は、ポリシリコンであることを特徴とする請求項1に記載のガラス基板のビアホールの形成方法。
  3. 前記次エッチングステップは、サンドブラストを用いて行われることを特徴とする請求項1に記載のガラス基板のビアホールの形成方法。
  4. 前記次エッチングステップは、超音波、ドリル、及びレーザービームのいずれかを用いて行われることを特徴とする請求項1に記載のガラス基板のビアホールの形成方法。
  5. 前記レジスト形成ステップは、
    前記ガラス基板の第1面の前記物質層上に、フィルムレジスタをラミネートするステップと、
    前記ビアホールに対応するように、前記フィルムレジスタを露光及び現像するステップと、
    を含むことを特徴とする請求項1に記載のガラス基板のビアホールの形成方法。
  6. 前記1次エッチングステップは、サンドブラストを用いて行われ、
    前記フィルムレジスタは、前記ガラス基板のサンドブラストに対する保護膜の役割を果たし、サンドブラストによるエッチングへの抵抗性が非常に大きい物質を含むことを特徴とする請求項に記載のガラス基板のビアホールの形成方法。
  7. 前記湿式エッチングは、弗化水素酸(HF)液を用いることを特徴とする請求項に記載のガラス基板のビアホールの形成方法。
JP2003379637A 2002-11-12 2003-11-10 ガラス基板のビアホールの形成方法 Expired - Fee Related JP3859637B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0070121A KR100444588B1 (ko) 2002-11-12 2002-11-12 글래스 웨이퍼의 비아홀 형성방법

Publications (2)

Publication Number Publication Date
JP2004160649A JP2004160649A (ja) 2004-06-10
JP3859637B2 true JP3859637B2 (ja) 2006-12-20

Family

ID=32171626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003379637A Expired - Fee Related JP3859637B2 (ja) 2002-11-12 2003-11-10 ガラス基板のビアホールの形成方法

Country Status (4)

Country Link
US (1) US7084073B2 (ja)
EP (1) EP1419990B1 (ja)
JP (1) JP3859637B2 (ja)
KR (1) KR100444588B1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002277736A (ja) * 2001-03-21 2002-09-25 Olympus Optical Co Ltd 撮像装置
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR101259535B1 (ko) * 2006-09-27 2013-05-06 타이코에이엠피(유) 커넥터
US8653356B2 (en) 2007-03-26 2014-02-18 The Boeing Company Thermoelectric devices and methods of manufacture
US20090017576A1 (en) 2007-07-09 2009-01-15 Swarnal Borthakur Semiconductor Processing Methods
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
KR100870840B1 (ko) * 2007-10-04 2008-11-27 주식회사 고려반도체시스템 범프 패턴에 따른 홈이 형성된 범프 전사용 소자의 제조 방법.
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US8253230B2 (en) 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US20090321861A1 (en) * 2008-06-26 2009-12-31 Micron Technology, Inc. Microelectronic imagers with stacked lens assemblies and processes for wafer-level packaging of microelectronic imagers
US8707734B2 (en) * 2009-10-19 2014-04-29 The Regents Of The University Of Michigan Method of embedding material in a glass substrate
CN102741012B (zh) * 2010-02-05 2014-12-24 株式会社藤仓 微细构造的形成方法以及具有微细构造的基体
TWI547454B (zh) * 2011-05-31 2016-09-01 康寧公司 於玻璃中高速製造微孔洞的方法
US20120305526A1 (en) * 2011-06-03 2012-12-06 Himax Technologies Limited Method of wet etching substrates for forming through holes to embed wafer level optical lens modules
CN102866438B (zh) * 2011-07-06 2015-06-03 奇景光电股份有限公司 湿蚀刻基板的方法
US8824706B2 (en) 2011-08-30 2014-09-02 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8724832B2 (en) 2011-08-30 2014-05-13 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8894868B2 (en) * 2011-10-06 2014-11-25 Electro Scientific Industries, Inc. Substrate containing aperture and methods of forming the same
US8811636B2 (en) 2011-11-29 2014-08-19 Qualcomm Mems Technologies, Inc. Microspeaker with piezoelectric, metal and dielectric membrane
US9296646B2 (en) 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
US9691634B2 (en) 2015-04-02 2017-06-27 Abexl Inc. Method for creating through-connected vias and conductors on a substrate
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
TW201704177A (zh) 2015-06-10 2017-02-01 康寧公司 蝕刻玻璃基板的方法及玻璃基板
US10427188B2 (en) 2015-07-30 2019-10-01 North Carolina State University Anodically bonded vacuum-sealed capacitive micromachined ultrasonic transducer (CMUT)
US10292275B2 (en) * 2016-04-06 2019-05-14 AGC Inc. Method of manufacturing glass substrate that has through hole, method of forming through hole in glass substrate and system for manufacturing glass substrate that has through hole
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
EP3542396A4 (en) 2016-11-18 2020-06-17 Samtec Inc. FILLING MATERIALS AND METHOD FOR FILLING THROUGH HOLES OF A SUBSTRATE
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
TWI785052B (zh) 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US12009225B2 (en) 2018-03-30 2024-06-11 Samtec, Inc. Electrically conductive vias and methods for producing same
TW202129882A (zh) 2019-09-30 2021-08-01 美商山姆科技公司 導電通孔和其製造方法
CN111799169B (zh) * 2020-07-17 2024-05-28 绍兴同芯成集成电路有限公司 一种飞秒激光结合hf湿蚀刻加工tgv的工艺

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295966A (ja) * 1993-04-09 1994-10-21 Hitachi Constr Mach Co Ltd 金属板の加工方法及びリードフレームの加工方法並びにリードフレーム
JP3543470B2 (ja) * 1996-02-08 2004-07-14 日産自動車株式会社 マイクロマシンの梁構造及びその製造方法
CN1251565A (zh) * 1997-03-26 2000-04-26 西门子公司 具有至少一个凹穴的玻璃体制造方法
WO1999067817A1 (en) * 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
KR20000037777A (ko) * 1998-12-02 2000-07-05 정선종 고밀도 양자세선 및 양자세선 레이저 제조 방법
GB9828478D0 (en) * 1998-12-24 1999-02-17 British Aerospace Method of manufacturing a vibrating structure gyroscope
US6338284B1 (en) * 1999-02-12 2002-01-15 Integrated Sensing Systems (Issys) Inc. Electrical feedthrough structures for micromachined devices and methods of fabricating the same
JP2001105398A (ja) * 1999-03-04 2001-04-17 Seiko Epson Corp 加工方法
KR100445820B1 (ko) * 1999-07-22 2004-08-30 세이코 엡슨 가부시키가이샤 전기 광학 장치와 그 제조 방법 및 전자기기
JP2001039737A (ja) * 1999-07-26 2001-02-13 Seiko Epson Corp 凹部付きガラス基板の製造方法、マイクロレンズ基板、液晶パネル用対向基板、液晶パネルおよび投射型表示装置
JP3826720B2 (ja) * 2000-04-25 2006-09-27 セイコーエプソン株式会社 マイクロレンズ基板の製造方法およびマイクロレンズ基板
JP4001311B2 (ja) 2000-06-01 2007-10-31 株式会社リコー 液滴吐出ヘッド、インクジェット記録装置、マイクロアクチュエータ
JP2001341214A (ja) 2000-06-05 2001-12-11 Sumitomo Bakelite Co Ltd 積層フィルム及び表示基板
JP3412613B2 (ja) * 2000-11-07 2003-06-03 松下電器産業株式会社 プラズマディスプレイ表示装置の製造装置および製造方法およびプラズマディスプレイ表示装置
US6750076B2 (en) * 2001-09-17 2004-06-15 Advion Biosciences, Inc. Fabrication of a microchip-based electrospray device
KR100466807B1 (ko) * 2001-10-12 2005-01-24 학교법인 포항공과대학교 기판 미세가공을 이용한 삼각 산맥 구조물 및 그 성형틀제조방법
US6821901B2 (en) * 2002-02-28 2004-11-23 Seung-Jin Song Method of through-etching substrate
US7098117B2 (en) * 2002-10-18 2006-08-29 The Regents Of The University Of Michigan Method of fabricating a package with substantially vertical feedthroughs for micromachined or MEMS devices

Also Published As

Publication number Publication date
EP1419990A3 (en) 2005-11-30
EP1419990B1 (en) 2011-05-11
US7084073B2 (en) 2006-08-01
KR100444588B1 (ko) 2004-08-16
EP1419990A2 (en) 2004-05-19
KR20040042003A (ko) 2004-05-20
JP2004160649A (ja) 2004-06-10
US20040092105A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
JP3859637B2 (ja) ガラス基板のビアホールの形成方法
JP6604740B2 (ja) 半導体基板および液体吐出ヘッド用基板の作製方法
JP5449300B2 (ja) 微小機械デバイス及びその製造方法
JPWO2009154173A1 (ja) 多段型基板の製造方法
JP6456131B2 (ja) 基板の加工方法及び液体吐出ヘッドの製造方法
JP2005335059A (ja) 垂直段差構造物の製作方法
TWI300593B (en) Method of segmenting wafer
JP2016117174A (ja) シリコン基板の加工方法、及び液体吐出ヘッド
US6723250B1 (en) Method of producing structured wafers
KR101873834B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
KR101868596B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
JP2008085238A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
JP2016018838A (ja) シリコン基板の加工方法
US11211258B2 (en) Method of addressing dissimilar etch rates
JPH10290135A (ja) 水晶基板のエッチング方法
JP2010183208A (ja) ウエットエッチング方法及び音叉型圧電素子片の加工方法
JP2001274061A (ja) 半導体装置の製造方法
KR101868457B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
JP6934726B2 (ja) スパッタエッチング用マスク、スパッタエッチング方法及びスパッタエッチング装置
KR100408273B1 (ko) 일체형 잉크젯 헤드의 제조 방법
JP2006023536A (ja) 光スイッチの製造方法及び光スイッチ
JP2011191198A (ja) 半導体装置の製造方法
JP2009088753A (ja) 圧電振動子の製造方法
JP2006049458A (ja) 半導体装置の製造方法及びmems装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060919

R150 Certificate of patent or registration of utility model

Ref document number: 3859637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees