KR20000037777A - 고밀도 양자세선 및 양자세선 레이저 제조 방법 - Google Patents

고밀도 양자세선 및 양자세선 레이저 제조 방법 Download PDF

Info

Publication number
KR20000037777A
KR20000037777A KR1019980052526A KR19980052526A KR20000037777A KR 20000037777 A KR20000037777 A KR 20000037777A KR 1019980052526 A KR1019980052526 A KR 1019980052526A KR 19980052526 A KR19980052526 A KR 19980052526A KR 20000037777 A KR20000037777 A KR 20000037777A
Authority
KR
South Korea
Prior art keywords
semiconductor material
layer
type semiconductor
shaped groove
quantum
Prior art date
Application number
KR1019980052526A
Other languages
English (en)
Inventor
김성복
노정래
박경완
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019980052526A priority Critical patent/KR20000037777A/ko
Publication of KR20000037777A publication Critical patent/KR20000037777A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3408—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by specially shaped wells, e.g. triangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 고밀도 양자세선 및 양자세선 레이저 제조 방법에 관한 것이며, n형 반도체 물질 상에 감광막을 도포하고 전자빔 묘화법을 이용하여 감광막을 패터닝하므로써 방향의 띠 모양의 감광막 패턴을 형성한 후, 감광막 패턴을 마스크로 이용한 식각 공정으로 상기 n형 반도체 물질을 식각하여 (111)A면인 측면, 날카로운 V자 바닥면 및 (100)면인 윗면으로 구성된 홈을 갖는 V자 홈 형태의 기판을 형성한 다음, 상기 감광막 패턴을 제거하고 V자 홈 형태의 기판을 증착장비에 로딩하여, V자 홈의 바닥면 및 윗면에 우물층을 형성하고, 전체 구조 상부에 p형 반도체 물질층을 형성하므로써 양자세선을 제조하여, 이와 같이 제조된 양자세선에 전극을 연결하여 양자세선 레이저를 제조하므로써 낮은 문턱전류밀도를 갖고 효율이 높은 양자 소자 제조가 가능한 고밀도 양자세선 및 양자세선 레이저 제조 방법이 제시된다.

Description

고밀도 양자세선 및 양자세선 레이저 제조 방법
본 발명은 고밀도 양자세선 및 양자세선 레이저 제조 방법에 관한 것으로, V자 홈의 기판과 산마루 형태의 기판을 결합한 기판을 제작하여 하나의 패턴에 2개의 양자세선을 제작하므로써, 양자세선의 효율을 향상시킬 수 있는 고밀도 양자세선 및 양자세선 레이저 제조 방법에 관한 것이다.
양자우물(quantum well), 양자세선(quantum wire) 및 양자점(quantum box)과 같은 저차원 반도체 구조는 벌크 구조에 비해 특이한 상태밀도(density of states)를 가지고 있는데, 이에 따라 물리적 특성이 매우 우수하여 이들에 대한 많은 연구가 진행되고 있다.
도 1 내지 도 5은 각 차원에서 벌크, 양자우물, 양자세선 및 양자점의 구조와 상태밀도를 설명하기 위한 도면으로, Henini의 review article인 III-Vs Review, Vol.10, No.3, pp25-30(1997) 및 Asada 등의 논문 IEEE Journal of Quantum Electronics, Vol QE-22, No.9, pp1915-1921(1986)에 상세히 기술되어 있다.
도 1 내지 도 4에 나타낸 그래프에서, CB는 도전성 밴드(Conduction Bnad), VB는 균형 밴드(Valance Band)를 나타낸다.
도 1(a) 및 1(b)는 3차원 구조인 벌크(이중 이종접합구조 : Double Heterostructure) 및 상태 밀도를 나타낸 도면이다.
도 1(a)에서, 벌크층(11)은 n형 및 p형 클래딩(12, 13) 사이에 형성된다. 이러한 3차원 벌크 구조를 이루기 위해서 벌크층(11)의 두께(D1)는 30nm 이상이 되어야 하고, 클래딩층(12, 13)의 에너지 띠 간격은 벌크층보다 넓어야 한다. 도 1(b)에 도시된 바와 같이, 3차원 벌크 구조에서는 포물선형의 상태밀도를 갖는다.
도 2(a) 및 2(b)는 2차원 구조의 양자우물 및 상태밀도를 나타낸다.
우물층(21)은 n형과 p형 장벽층(22, 23)사이에 형성된다. 우물층(21)은 이웃한 장벽층(22, 23)보다 에너지 띠 간격이 좁은 반도체 물질로 정의되고, 반대로 장벽층(22, 23)은 우물층(21)에 비해 에너지 띠 간격이 넓은 반도체 물질로 정의된다. 양자우물 구조가 되기 위해서는 우물층(21)에 전하운반자가 구속되어야 한다. 따라서 우물층의 두께(D2)는 20nm 이하의 두께를 가져야 한다. 도 2(b)에 도시된 바와 같이, 2차원의 양자우물 구조에서는 계단형의 상태밀도를 갖는다.
도 3(a) 및 3(b)는 1차원 구조인 양자세선 및 상태밀도를 나타낸다.
우물층(양자세선; 31)은 n형 및 p형 장벽층(32, 33)에 의해 2차원으로 구속된다. 양자우물 구조와 마찬가지로, 양자세선이 되기 위해서는 전하운반자가 우물층(31)에 구속되어야 하므로 우물층(31)의 측면의 길이 및 두께는 각각 20nm 이내가 되어야 한다. 도 3(b)에 도시된 바와 같이, 2차원의 양자세선 구조에서는 스파이크와 유사한 구조의 상태밀도를 갖는다.
도 4(a) 및 4(b)는 0차원구조인 양자점 및 상태밀도를 나타낸다.
우물층(양자점; 41)은 n형 및 p형 장벽층(42, 43)에 의해 3차원으로 구속된다. 양자세선이 되기 위해서는 전하 운반자가 우물층(41)에 구속되어야 한다. 따라서, 우물층(41)이 갖는 세 방향의 크기가 모두 20nm 이내가 되어야 한다. 도 4(b)에 도시된 바와 같이, 양자점에서 상태밀도는 델타함수와 같은 형태를 갖는다.
도 5는 반도체 레이저의 전류밀도에 따른 최대 이득 특성을 설명하기 위해 도시한 그래프이다.
이때 우물층은 GaAs를 이용하여 형성하였고, 장벽층은 Ga0.8Al0.2As를 이용하여 형성하였다. 양자점(A)을 이용한 경우 양자점의 크기는 100×100×100Å, 양자세선(B)을 이용한 경우 양자세선의 크기는 100×100Å, 양자우물(C)을 이용한 경우 양자우물의 크기는 100Å, 벌크(D)를 이용한 경우 벌크의 크기는 0.15㎛이다. 도시된 바와 같이, 저차원 구조로 갈 수록 문턱 전류 밀도(Jth)는 낮아지고 최대 이득은 증가하는 특성을 보인다. 따라서 저차원 구조일수록 특성이 우수한 레이저를 제조할 수 있게 된다.
이와 같은 저차원 반도체 구조에서는 상태 밀도의 변화로 매우 우수한 특성을 가지는 소자 개발이 가능하다. 그러나 반도체 성장 기술 및 제작 기술에 있어서 양자세선 및 양자점 제작에 필수적인 측면의 크기를 20nm 이하로 줄이는 것은 기술상 매우 어려운 문제가 있다. 지금까지 일반적으로 알려진 가장 우수한 박막성장 기술로는 분자선 에피택시(molecular beam epitaxy: MBE), 유기금속 화학기상 증착법(metalorganic chemical vapor deposition: MOCVD), 원자층 에피택시(atomic layer epitaxy: ALE), 화학빔 에피택시(chemical beam epitaxy: CBE) 등이 있고, 이러한 성장기술에서 성장축 방향으로 두께 조절은 1원자층까지 정교하게 조절할 수 있다. 따라서, 양자우물 구조의 제작은 매우 용이하고 양자우물을 이용한 반도체 레이저, 공명투과 다이오드등 상용화된 제품이 제조되고 있다. 그러나 이들 성장기술로는 측면의 크기(lateral dimension)을 조절할 수 없으므로 양자세선 및 양자점 제작에 난점이 있다. 따라서 결점이 없으면서 소자로 사용될 정도의 고품질, 고밀도를 가지는 양자세선 및 양자세선 레이저를 제작하기 위한 연구가 요구되고 있다.
도 6 내지 도 11은 일반적인 양자세선의 여러 가지 제조 방법을 설명하기 위해 도시한 소자의 단면도이다.
도 6(a) 내지 6(e)는 V자 홈 형태의 기판위에 양자세선을 제조하는 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도로서, Usami등의 Solid-State Electronics, Vol.37, Nos.4-6, pp539-541(1994)에 게재된 "Fabrication of SiGe/Si quantum wire structures on a V-groove patterned Si substrate by gas-source Si molecualr beam epitaxy" 논문에서 제시된 예이다.
도 6(a)에 도시된 바와 같이, Si(100) 기판(61) 상에 유전체 마스크(62)를 형성한다. 유전체 마스크(62)는 예를 들어, SiO2를 이용한 열산화법(thermal oxidation)으로 1350Å의 두께로 형성한다.
도 6(b)는 전자빔 묘화법을 이용하여 [011] 방향에 평행한 유전체 마스크 패턴(62A)을 형성한 상태의 단면도이다. 이때, 유전체 마스크 패턴(62A)은 폭이 0.3μm이고, 패턴간의 간격은 0.3μm로 한다.
도 6(c)에 도시된 바와 같이, 유전체 마스크 패턴(62A)을 마스크로 사용한 식각 공정으로 (111)면을 갖는 V자 홈 형태(63)의 Si 기판을 형성한다. 이 식각 공정시에는 N2H4계열의 식각 용액을 사용한다.
도 6(d)에 도시된 바와 같이, 유전체 마스크 패턴(62A)을 제거한 후, 전체 구조 상부에 제 1 실리콘(Si)층(64), 실리콘 게르마늄(SiGe)층(65) 및 제 2 실리콘(Si)층(66)을 순차적으로 형성하여 Si/SiGe/Si 구조의 양자세선을 형성한다.
유전체 마스크 패턴(62A)은 도 6(c)에 도시된 상태의 기판(61)을 HF용액에 디핑하므로써 제거한다. 또한, Si/SiGe/Si 구조의 양자세선은 Si의 원료가스로 Si2H6를 사용하고, Ge의 원료가스로 GeH4을 사용한 가스-소오스(gas-source) MBE법을 사용하여 형성한다. 여기에서, 양자세선 제작에 핵심되는 기술은 V자 홈의 측면에 우물층(65)인 SiGe이 성장되지 않는 선택 성장 조건을 확립하는 것이다. 이러한 결정면에 따른 선택도를 높이기 위하여, 원자층 에피택시를 이용하여 완벽한 선택성을 갖는 조건에서 우물층(65)을 성장하는 방법, 우물층(65) 성장시 수소를 공급하는 방법 등의 다양한 방법이 이용된다.
그러나, V자 홈의 측면에 우물층(65)이 성장되지 않도록 성장 조건을 조절하여 우물층(65)을 형성하더라도 V자 홈의 측면에 어느 정도의 우물층(65)이 성장되게 된다. 즉, 이와 같은 방법의 경우 V자 홈의 측면에 우물층이 전혀 성장되지 않는 성장 조건을 찾는 것이 어려운 문제점이 있다.
도 7(a) 내지 7(c)는 레이저 광을 이용하여 V자 홈의 측면에 성장된 우물층을 제거한 양자세선 제조 방법을 설명하기 위한 것으로, 미국특허 5,114,877 호에 제시된 양자세선 제조 방법의 예이다.
이 방법은 V자 홈의 측면에 성장된 우물층을 레이저 광을 이용하여 제거하는 기술이다.
도 7(a)는 V자 홈 형태의 기판(71) 상에 제 1 클래딩층(72) 및 우물층(활성층; 73)을 형성한 상태의 단면도이다.
도 7(b)에 도시된 바와 같이, 레이저 광 조사에 의해 V자 홈의 측면에 형성된 우물층을 탈착한다. 이때 사용되는 레이저 광은 광 화학 반응을 위한 레이저 광이며, 레이저 광에 의한 탈착시 V자 홈 형태의 기판(71) 자체가 레이저 광에 대한 마스크가 되어, V자 홈의 측면에 있는 우물층만 선택적으로 탈착된다. 따라서 제 1 클래딩층(72)의 상부 및 V자 홈의 바닥에만 우물층(73A)이 잔류하게 된다.
도 7(c)에 도시된 바와 같이, 제 1 클래딩층(72)의 상부 및 V자 홈의 바닥에만 우물층(73A)이 잔류된 전체 구조 상부에 제 2 클래딩층(74)을 형성한다. 이와 같이 하여, V자 홈의 측면에 있는 우물층을 인-시투(in situ)한 방법으로 제거 할 수 있다.
도 8(a) 내지 8(c)는 산마루(ridge) 형태의 기판을 사용한 양자세선 제조 방법을 설명하기 위해 도시한 소자의 단면도로서, Fujikura등의 논문 Journal of Crystal Growth, Vol.150, pp327-331(1995)에 제시된 예이다.
도 8(a)에 도시된 바와 같이, 광묘화법 및 화학식각법을 통하여 산마루의 폭이 1μm인 InP 기판(81)을 제작 한후, 전체 구조 상부에 완충층(82) 및 제 1 장벽층(83)을 순차적으로 형성한다. 여기에서, 완충층(82)은 InGaAs를 이용하여 형성하고, 제 1 장벽층(83)은 InAlAs를 이용하여 형성한다. 이때, 산마루의 폭은 양자화 될수 있는 크기인 300Å 정도로 조절한다.
도 8(b)에 도시된 바와 같이, 300Å 정도로 측면의 크기가 조절된 산마루위에 우물층(84)을 형성한 후, 제 2 장벽층(85)을 형성한다. 여기에서, 우물층(84)은 InGaAs를 이용하여 형성하고, 제 2 장벽층(85)은 InAlAs를 이용하여 형성한다.
도 8(c)는 도 8(b)의 산마루 부분을 확대한 도면으로, 우물층(84)으로 형성한 InGaAs가 산마루 상부 뿐만 아니라 산마루의 측면에서 형성된 것을 알 수 있다(84A, 84B).
도 9(a) 내지 9(e)는 선택 성장법에 의한 V자 형태의 기판을 이용한 양자세선 제조 방법을 설명하기 위해 도시한 소자의 단면도로서, Tsukamoto 등에 의해 J. Appl. Phys. Vol.71, No.1, pp533-535(1992)에 제시된 예이다.
도 9(a)에 도시된 바와 같이, GaAs(100) 기판(91) 상에 방향으로 유전체 마스크 패턴(92)을 형성한다. 이때, 유전체 마스크 패턴(92)은 전자빔 묘화법과 화학 식각을 이용하여 형성하며, 패턴간의 간격은 1000Å으로 하고 유전체 마스크 패턴(92)의 폭은 수백 Å으로 한다.
도 9(b)에 도시된 바와 같이, GaAs 기판(91)을 선택적으로 성장시킨다. 선택성장법을 수행하면 결정면에 따른 성장법에 의하여 측면이 (111)면인 삼각형 프리즘 형태의 GaAs층(91A)이 형성된다.
도 9(c)에 도시된 바와 같이, GaAs층(91A)을 보다 두껍게 성장하면, 측면의 방향이 (111)면을 유지하면서 유전체 마스크 패턴(92) 상부까지 과도 성장(over-growth)된 GaAs층(91B)이 형성된다.
도 9(d)는 프리즘 형태의 GaAs층(91B) 상에 장벽층(93) 및 우물층(94)을 순차적으로 형성한 상태의 단면도이다. 여기에서 장벽층(93)으로는 AlGaAs층을 사용하고, 우물층(94)으로는 GaAs층을 사용한다. 도시된 바와 같이, 장벽층(93)을 형성한 후, 표면의 모양은 매우 매끄러운 (111)면을 갖는 V자 홈 형태를 갖는다. 이와 같이 제작된 장벽층(93) 상에 우물층(94)을 형성한다.
도 9(e)는 장벽층(93)과 우물층(94)을 교대로 형성하여 다층 양자세선(93A/94A/93B/94B/93C/94C/93D)을 구현한 상태의 단면도이다.
도 10(a) 및 10(b)는 성장면에 따른 선택 성장을 이용한 이종접합 반도체 구조 형성 방법을 설명하기 위해 도시한 소자의 단면도로서, Scott 등에 의해 연구된 예이다.
도 10(a)에 도시된 바와 같이, 광묘화법 및 습식 식각법을 이용하여 사다리꼴 모양의 InP 기판(101)을 형성한 후, (111)면과 (100) 면에서 InP층이 선택성 없이 동일한 두께로 성장하는 성장조건 하에서 제 1 InP층(102)을 형성한다.
도 10(b)에 도시된 바와 같이, (111)면에서는 성장이 일어나지 않고 (100)면에서만 성장이 일어나는 성장조건 하에서 InGaAs층(103)을 형성한 후, 다시 제 15(b) 도에서 언급한 성장 조건으로 제 2 InP층(104)을 형성한다. 이와 같이 하면, 공간적으로 분리된 이종접합 반도체 구조를 형성할 수 있다.
도 11(a) 내지 11(c)는 하나의 패턴에 두 개의 양자세선을 제조하는 방법을 설명하기 위해 도시한 소자의 단면도로서, Goto 등에 의해 연구된 예이다.
도 11(a)에 도시된 바와 같이, n형 InP기판(111) 상에 [011] 방향으로 유전체 마스크 패턴(112)을 형성한다. 유전체 마스크 패턴(112)의 폭은 20nm로 하고 유전체 마스크 패턴(112) 간의 간격은 30nm로 한다. 이후, 선택 성장법에 의하여 n형 InP층(113)을 형성한다. n형 InP층(113)은 7nm 두께로 형성하며, n형 InP층(113) 윗면의 폭은 약 20nm가 된다.
도 11(b)에 도시된 바와 같이, 유전체 마스크 패턴(112)을 제거한 후, InGaAs 우물층(114A, 114B)을 형성한다. 도시된 바와 같이 InGaAs 우물층(114A, 114B)은 윗면과 아래면에 20nm의 동일한 폭을 갖게 된다.
도 11(c)에 도시된 바와 같이, 전체 구조 상부에 p형 InP층(115)을 형성하므로써 동일한 크기의 InGaAs 양자세선이 제조된다.
양자세선은 현재 양자소자로 쓰이는 양자우물 소자에 비하여 물리적 특성 및 잠재성이 우수하지만, 전하 운반자가 측면 방향으로 양자화 할 수 있을 정도인 20nm이하의 크기로 측면을 조절할 성장법이 아직까지 완벽하게 확립되지 않았다. 이상에서 설명한 것과 같이 전자빔 묘화법, 이온빔 묘화법 등을 이용하여 양자세선을 구현하고자 하는 연구는 계속되고 있지만, 묘화법을 수행하는 과정에서 발생하는 결함으로 인하여 소자 제작에 적합한 고밀도/고품질의 양자세선을 얻을 수 없는 문제가 있다.
따라서, 본 발명은 V자 홈과 산마루 형태를 동시에 갖는 기판을 인-시투로 제조하므로써 하나의 패턴에 두 개의 양자세선을 제작할 수 있어 양자세선의 효율을 향상시킬 수 있는 고밀도 양자세선 및 양자세선 레이저 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 고밀도 양자세선 제조 방법은 n형 반도체 물질 상에 감광막을 도포하고 전자빔 묘화법을 이용하여 감광막을 패터닝하므로써 방향의 띠 모양의 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 이용한 식각 공정으로 상기 n형 반도체 물질을 식각하여 (111)A면인 측면, 날카로운 V자 바닥면 및 (100)면인 윗면으로 구성된 홈을 갖는 V자 홈 형태의 기판을 형성하는 단계와, 상기 감광막 패턴을 제거하고 상기 V자 홈 형태의 기판을 증착장비에 로딩하여, 상기 V자 홈의 바닥면 및 윗면에 우물층을 형성하는 단계와, 전체 구조 상부에 p형 반도체 물질층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 양자세선 레이저 제조 방법은 n형 반도체 물질 상에 감광막을 도포하고 전자빔 묘화법을 이용하여 감광막을 패터닝하므로써 방향의 띠 모양의 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 이용한 식각 공정으로 상기 n형 반도체 물질을 식각하여 (111)A면인 측면, 날카로운 V자 바닥면 및 (100)면인 윗면으로 구성된 홈을 갖는 V자 홈 형태의 기판을 형성하는 단계와, 상기 감광막 패턴을 제거하고 상기 V자 홈 형태의 기판을 증착장비에 로딩하여, 상기 V자 홈의 바닥면 및 윗면에 우물층을 형성하는 단계와, 전체 구조 상부에 p형 반도체 물질층을 형성하는 단계와, 상기 n형 반도체 물질층에 제 1 전극을 형성하고 상기 p형 반도체 물질층에 제 2 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1 내지 도 4은 각 차원에서 벌크, 양자우물, 양자세선 및 양자점의 구조와 상태밀도를 설명하기 위한 도면.
도 5는 반도체 레이저의 전류밀도에 따른 최대 이득 특성을 설명하기 위해 도시한 그래프.
도 6 내지 도 11은 일반적인 양자세선의 여러 가지 제조 방법을 설명하기 위해 도시한 소자의 단면도.
도 12(a) 내지 12(f)는 본 발명의 제 1 실시 예에 따른 양자세선 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 13은 고밀도 양자세선 제조를 위한 패턴 형성에 필요한 각 부분의 크기 관계를 설명하기 위해 도시한 소자의 단면도.
도 14는 동일한 크기의 양자세선 제조에 필요한 각 부분의 크기 관계를 설명하기 위해 도시한 소자의 단면도.
도 15(a) 및 15(b)는 본 발명의 제 2 실시 예에 따른 양자세선 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 16은 본 발명에 따른 양자세선 레이저 제조 방법을 설명하기 위해 도시한 소자의 단면도.
〈도면의 주요 부분에 대한 부호 설명〉
121, 151 : n형 반도체 물질(반도체 기판)
122 : 감광막 123A, 123B, 153 : 우물층
124, 154 : p형 반도체 물질(장벽층) 152 : 완충층
165, 166 : 전극
이하, 첨부된 도면을 참조하여 본 발명을 상세하 설명하기로 한다.
도 12(a) 내지 12(f)는 본 발명의 제 1 실시 예에 따른 양자세선 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 12(a)에 도시된 바와 같이, n형 반도체 물질인 n형 GaAs(100) 기판(121) 상에 전자빔 묘화법을 사용하기 위한 감광막(일렉트론 레지스트; 122)를 도포한다. 이때, n형 GaAs(100) 기판(121)의 두께는 350 ∼ 500㎛로 하고 운반자 농도는 1018cm-3이상이 되도록 한다. 또한, 감광막(122)으로는 PMMA, SAL 및 ZEP 중 어느 하나를 사용한다.
도 12(b)에 도시된 바와 같이, 전자빔 묘화 방법을 이용하여 감광막(122)을 패터닝하여 방향의 띠 모양 패턴(122A)을 만든다. 이때, 띠 모양 패턴(122A)의 크기와 간격은 도 2에서 설명되는 방법에 의하여 결정한다. 예를들어, 띠 형태의 패턴의 폭을 50nm로 할 경우 패턴의 간격은 20nm 정도로 한다.
도 12(c)에 도시된 바와 같이, 화학 식각 용액을 이용한 식각 공정에 의하여 V자 홈 형태의 기판(121)을 형성한다. 이때, V자 홈 형태의 기판은 (111)A면(121A)인 측면, 날카로운 V자 형태의 바닥면(121B) 및 V자 홈의 윗면(121C)로 구성된다. 화학 식각 공정시 결정면에 따른 비등방성에 의해 (111)A면(121A)이 노출되도록 식각되며, V자 홈의 윗면(121C)은 전하 운반자가 측면 방향으로 양자화할 수 있을 정도의 크기(20nm이하)를 갖도록 제어하면서 식각한다. 예를들어, 패턴의 폭이 50nm, 패턴의 간격이 20nm 인 패턴을 이용하고, 화학 식각 용액으로 황산 : 과산화수소수 : 탈이온 수의 체적 비율이 2 : 1 : 1인 식각 용액을 상온에서 사용하여 식각하는 경우, 패턴 밑 부분의 언더컷(undercut)에 의해 V자 홈 윗면(121C)의 폭이 20nm인 (111)A면(121A)을 갖는 V자 홈 형태의 기판을 제작 할 수 있다. 이때 사용한 식각 용액의 언더컷 비율(r)은 0.47이다. 여기에서 언더컷 비율은 [패턴 밑 부분으로 언더컷된 깊이 : 식각된 깊이]의 비율로 정의된다(도 2 참고).
도 12(d)에 도시된 바와 같이, V자 홈의 기판을 제작하기 위해 도포 했던 감광막(122A)을 완전히 제거한다. 예를들어, 일렉트론 레지스터인 감광막(122A)으로 PMMA를 사용한 경우 아세톤을 이용하여 제거하고, SAL이나 ZEP를 사용한 경우에는 이들에 적당한 유기용매를 이용하여 완전히 제거한다.
도 12(e)에 도시된 바와 같이, V자 형태로 식각된 n형 GaAs 기판(121)을 유기금속화학 기상 증착장비(MetalOrganic Chemical Vapor Deposition : MOCVD) 또는 화학빔 에피택시(Chemical Beam Epitaxy : CBE) 장비에 로딩하고, 우물층(활성층)으로써 InGaAs층(123A, 123B)을 선택적으로 형성한다. 결정면에 따른 선택 성장중 결정면에 따라 선택도가 뛰어난 성장 조건에서 도핑을 하지 않은 InGaAs 박막을 성장하면, InGaAs 박막은 V자 홈의 측면인 (111)A면(121A)에는 성장이 이루어지지 않으며, 단지 V자 홈의 바닥면(121B)과 V자 홈의 윗면(121C)에서만 성장이 이루어진다. 특히, V자 홈의 윗면(121C)에서는 선택 성장 특성상 (111)A의 결정면을 형성하며 성장한다. 따라서, V자 홈의 바닥면(121B)에는 (111)A면과 (100)면으로 구성된 역삼각형의 단면을 갖는 InGaAs층(123A)이 형성되고, V자 홈의 윗면(121C)에서 역시 (111)A면과 (100)면으로 구성된 삼각형 형태의 단면을 갖는 InGaAs층(123B)이 형성된다. 예를 들어, 윗면(121C)의 폭이 20nm 인 V자 형태의 기판(121)의 경우 InGaAs층을 7.1 nm 정도 성장하면, V자 홈의 바닥면(121B)과 V자 홈의 윗면(121C)에 형성된 InGaAs층(123A, 123B)은 동일한 크기를 갖게 된다. 이에 따라 에너지 구조를 동일하게 할 수 있다.
도 12(f)에 도시된 바와 같이, InGaAs층(123A, 123B), (111)A면(121A)를 포함하는 전체 구조 상부에 장벽층으로써 p형 반도체 물질이 p형 GaAs층(124)을 형성하여, InGaAs층(123A, 123B)이 묻히도록 한다. 이때, p형 GaAs층(124)의 성장 조건은 결정면에 따른 선택성이 없는 조건을 사용하여 InGaAs층(123A, 123B)이 완전히 묻히도록 충분히 두껍게 성장한다. 또한, p형 GaAs층(124)의 운반자 농도는 약 1018cm-3가 되도록 한다. 결과적으로, 고밀도의 InGaAs 양자세선(123A, 123B)이 n형 GaAs 기판(121)과 p형 GaAs층(124)의 pn 접합사이에 선택적으로 형성되게 된다.
도 13은 고밀도 양자세선 제조를 위한 패턴 형성에 필요한 각 부분의 크기 관계를 설명하기 위해 도시한 소자의 단면도이다.
감광막 패턴의 폭을 w1, 감광막 패턴의 간격을 w2, 언터컷 부분을 w3, 식각후 남겨진 윗면의 폭을 w4라 하면, 다음의 [수학식 1]과 같은 식을 얻을 수 있다.
w1 = 2×w3 + w4
예를 들어, 황산계열 화학 식각 용액(황산 : 과산화수소수 : 탈이온 수 = 2 : 1 : 1, 체적비)을 이용하여 감광막 패턴을 형성하는 경우, 결정면에 따른 비등방성 식각 특성에 의해 GaAs 기판은 (111)A면이 노출되도록 식각된다. 측면과 윗면 또는 측면과 바닥면과의 각도를 Θ라 하면, 식각을 통해 노출된 (111)A면과 패턴에 의해 가려진 V자 홈의 윗면인 (100)면과의 각도는 대략 54.7o이다. 식각된 깊이를 d라 하고 패턴의 간격(w2) 및 언더컷(w3)를 고려하면, [수학식 2]와 같은 결과를 얻을 수 있다.
그리고, 도 12(c)에서 언급한 바와 같이, 언더컷 비율(r)의 정의에 따르면, r = w3/d 이고 실시 예에 따른 식각용액의 언더컷 비율(r)은 0.47이다(수학식 3 참고).
[수학식 1] 내지 [수학식 3]을 이용하면, 패턴의 폭(w1)과 패턴의 간격(w2)의 관계식을 [수학식 4]와 같이 얻을 수 있다.
V자 홈의 윗면에 삼각형 모양의 단면을 갖는 양자세선을 얻기 위해서는 윗면의 폭(w4) 값이 20nm 이하의 값을 가져야 한다.
예를들어, 윗면의 폭(w4)이 10nm인 경우 [수학식 4]에 의하여 패턴의 폭(w1)과 패턴의 간격(w2)에 관한 관계식은 [w1 = 1.98×w2 + 10(nm)]가 된다. 즉, 패턴의 폭(w1)이 50nm 이면, 패턴의 간격(w2)은 20.2nm의 값을 갖도록 전자빔 묘화법을 사용하여 패턴을 제작하면 된다.
도 14는 동일한 크기의 양자세선 제조에 필요한 각 부분의 크기 관계를 설명하기 위해 도시한 소자의 단면도이다.
V자 형태로 식각된 기판의 바닥면과 윗면에 동일한 크기의 InGaAs층(123A, 123B)을 성장하기 위해서는 V자 홈의 바닥면에 성장되는 InGaAs층(123A)의 윗면의 폭(즉, 역삼각형 단면모양의 윗변)을 V자 홈의 윗면의 폭(w4)과 동일하게 하여야 한다. 따라서, V자 홈의 바닥면에 성장된 InGaAs층(123A)의 두께를 t1라 하면, V자 홈의 윗면의 폭(w4)과의 관계식을 [수학식 5]와 같이 얻을 수 있다.
또한, V자 홈의 윗면에 성장되는 InGaAs층(123B)의 경우, (111)A면을 가지고 성장하므로, 단면모양이 삼각형이 되는 두께를 t2라 하면, 윗면의 폭(w4)과 t2와의 관계는 [수학식 6]과 같다.
[수학식 5]와 [수학식 6]을 비교하면 [수학식 7]과 같은 결과를 얻을 수 있다.
t = t1 = t2 = 0.707·w4
예를 들어, 윗면의 폭을 10nm로 식각한 기판의 경우, InGaAs 박막의 두께 t = 0.707 x 10nm = 7.1nm로 성장하면 동일한 크기의 양자세선을 얻을 수 있다.
이것은 동일한 두께 t(=t1=t2)로 InGaAs층(123A, 123B)을 성장하게 되면 V자 홈의 바닥면에 형성된 InGaAs층(123A)과 V자 홈의 윗면에 형성된 InGaAs층(123B)이 동일한 크기를 갖게 된다는 것을 말한다. 따라서, InGaAs 박막의 두께 조절은 동일한 크기의 양자세선을 제작하는데 매우 중요한 요소가 된다. 반도체 성장 기술의 발달로 MOCVD 법이나 CBE법을 사용하는 경우, 성장축 방향으로 박막의 두께 조절이 매우 정교하여 원자단일층(monolayer)까지 조절이 가능하다.
이와같은 방법로 제작된 양자세선은 에너지 띠 구조가 동일하여 이를 이용한 소자 제작에 매우 유용하다. 또한 이러한 양자세선 제조 방법은 일반적인 방법에서 갖는 밀도의 한계를 두배로 향성시킬 수 있어 고밀도의 양자세선의 제조를 가능하게 한다. 뿐만 아니라, 일괄공정인 인-시투(in-situ)한 방법으로 계면 및 표면 손상이 없는 고품질의 양자세선을 제조할 수 있다.
도 15(a) 및 15(b)는 본 발명의 제 2 실시 예에 따른 양자세선 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 15(a)는 도 12(a) 내지 12(d)에서 설명한 것과 같은 방법으로 V자 홈 형태의 기판(151)을 형성한 후 n형 GaAs(100) 기판(151) 상에 n형 GaAs 완충층(152)을 형성한 상태의 단면도이다.
완충층(152)을 형성하는 이유는 화학적 식각 공정을 통해 형성한 V자 홈 형태의 기판(151) 표면이 활성층인 InGaAs층의 성장에 사용될 때 InGaAs층(153)의 품질이 저하되는 것을 방지하기 위한 것이다.
이후, 도 12(e) 및 12(f)에서 설명한 것과 같은 방법으로 활성층(우물층)으로 사용되는 InGaAs층(153) 및 장벽층으로 사용되는 p형 GaAs층(154)을 형성하면 고품질의 양자세선을 재현성 있게 성장 할 수 있다.
도 16은 본 발명에 따른 양자세선 레이저 제조 방법을 설명하기 위해 도시한 소자의 단면도이다.
도 12 또는 도 15에서 설명한 것과 같은 방법으로 양자세선을 제조한 후, n형 기판(121 또는 151, 161) 및 p형 장벽층(124 또는 154, 164)에 전극을 연결하여 양자세선 레이저로 사용한다. 이때, n형 기판에 사용되는 전극(165)은 Au/Au-Ge/Ni을 사용하고, p형 장벽층에 사용되는 전극(166)은 Au/Zn를 사용한다.
이와 같이 형성한 양자세선 레이저 다이오드는 고밀도, 무결함의 고품질 양자세선을 이용하기 때문에 광학적 특성이 우수하고, 문턱 전류밀도가 낮으며 효율이 높고, 온도 의존성이 낮은 특징을 갖는다.
이상의 실시 예에서는 기판 물질로 GaAs를 사용하고 우물층(활성층) 물질로 InGaAs를 사용하는 것을 예로 들어 설명하였으나, 본 발명의 경우 이들 두 가지 반도체 물질계에서만 실현 할 수 있는 것은 아니다. 예를들어, 기판 및 최상층(장벽층)인 GaAs층을 InP로 사용할 수 있다. 또한, 도 15의 실시 예에서는 완충층으로 n형 AlGaAs를 사용하고 우물층(활성층)으로 InGaAs 또는 GaAs를 사용할 수 있으며, 이때 장벽층으로 사용되는 p형 GaAs층 대신 p형 AlGaAs층을 사용할 수 있다. 만약 최상층으로 p형 AlGaAs층을 사용하는 경우 알루미늄(Al)의 산화를 방지하기 위하여 p형 GaAs박막을 뚜껑층(cap layer)으로 성장한다. 이 외에도 적합한 반도체 물질계를 사용하여 본 발명이 제시한 방법을 이용하면 고밀도, 고품질의 양자세선을 제작 할 수 있다.
이와 같은 방법으로 제조되는 본 발명에 따른 양자세선 및 양자세선 레이저의 특징은 다음과 같다.
첫째, 양자세선 제작시 제 1 반도체 물질(기판) 표면 위에 방향으로 감광막 패턴을 형성한 후, 화학식각 용액을 이용하여 V자 홈을 제작하고, 제 1 반도체 물질 기판 보다 에너지 띠 간격이 좁은 제 2 반도체 물질을 V자 홈의 측면을 제외한 바닥면과 윗면에 선택적으로 성장한다. 이에 의해, V자 홈의 바닥면에는 단면이 역삼각형이고 윗면에는 단면이 삼각형인 제 2 반도체 물질이 형성된다. 이후, 제 2 반도체 물질의 에너지 띠 간격보다 넓은 에너지 띠 간격을 갖는 제 3 반도체 물질을 제 2 반도체 물질층과 제 1 반도체 물질층을 포함한 전체 구조 상부에 형성하여, 제 2 반도체 물질층이 제 3 반도체 물질층에 의해 묻히게 한다. 결과적으로, 하나의 패턴에 두개의 양자세선이 제작되므로 고밀도의 양자세선을 구현할 수 있으며, 일괄공정으로 양자세선을 제작하므로 공정시 발생되는 계면 결함을 없앨 수 있어 고 품질의 양자세선을 얻을 수 있다.
둘째, 제 1 반도체 물질로 GaAs를 사용하고, 에너지 띠 간격이 작은 제 2 반도체 물질로 InGaAs를 사용하며, 제 3 반도체 물질로 GaAs를 사용한다. 이에 따라, 제 2 반도체 물질층을 형성할 때, 높은 선택도를 가지고 선택성장을 할 수 있다.
세째, 에너지 띠 간격이 작은 제 2 반도체 물질층이 V자 홈으로 패터닝된 기판 상에 성장될 때, V자 홈의 바닥면에서는 역삼각형의 단면 모양을 갖는 제 2 반도체 물질층이 형성되고, V자 홈의 기판의 윗면에는 선택성장에 의하여 (111)A면이 나타나도록 형성된다. 이에 따라 삼각형 모양의 단면을 갖는 제 2 도체 물질층이 형성된다. 이때, V자 홈의 (111)A면의 측면에는 높은 선택도에 의하여 제 2 반도체 물질층이 성장되지 않는다.
넷째, 앞서 성장한 제 2 반도체 물질층이 크기 및 형태가 동일하기 때문에 양자세선의 우물층으로 사용될 경우 동일한 에너지 구조를 갖는다. 즉, 단면 모양이 역삼각형인 것과 삼각형인 제 2 반도체 물질층은 (111)A면과 (100)면으로 이루어진 합동인 삼각형이다. 따라서 동일한 양자세선을 고밀도로 집적할 수 있다.
다섯째, 제 3 반도체 물질로는 제 2 반도체 물질의 에너지 띠 간격 보다 큰 물질을 사용하여 성장하므로, 제 1 반도체 물질(기판)층과 제 2 반도체 물질층이 제 3 반도체 물질층에 묻히게 된다.
여섯째, 모든 양자세선 제작과정이 V자 홈으로 기판이 제작된 후 성장 장비 내에서 일괄 공정으로 이루어지므로, 공정상 발생 할 수 있는 계면의 결함을 줄일 수 있어 고품질의 양자세선을 제작 할 수 있다.
일곱째, 상술한 방법으로 제조한 양자세선을 이용하여 양자세선 레이저를 제작하게 되면, 주변에 비하여 에너지 띠 간격이 낮은 두번째 반도체 층이 활성층으로 사용되어, 두번째 반도체 층에 전류가 구속되는 구조을 갖게 되고, 전극으로부터 인가되는 전류가 이 활성층으로 흐르게 된다. 따라서 이러한 결함이 없는 고밀도 고품질의 양자세선은 낮은 문턱 전류밀도 및 고효율을 가지며, 레이저의 온도의존성을 낮추는 등 레이저의 특성을 향상시키는 역할을 한다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니다.
양자세선은 양자우물 소자에 비하여 물리적 특성 및 잠재성이 우수한 특성을 갖는다. 본 발명에서는 이러한 양자세선의 제조에 있어서, V자 홈 형태의 반도체 기판을 사용하고, V자 홈의 측면을 제외한 바닥 부분과 윗면 부분에 우물층으로 사용되는 물질을 형성한 후, 기판과 우물층 상부에 장벽층을 형성하여 우물층이 기판과 장벽층 사이에 묻히도록 한다. 이와 같이 형성된 양자세선은 V자 홈의 바닥 부분과 윗면 부분에 형성된 삼각형의 단면을 갖는 우물층이 동일한 에너지 구조를 갖기 때문에 동일한 특성의 양자세선을 고밀도로 제작할 수 있고, 모든 제조 과정이 일괄공정으로 이루어지기 때문에 공정상 발생할 수 있는 계면의 결함을 줄일 수 있어 고품질의 양자세선을 제조할 수 있게 된다. 또한, 이와 같은 방법으로 제조된 양자세선을 이용하여 양자세선 레이저를 제조하는 경우 낮은 문턱전류를 갖고 효율이 높으며 낮은 온도 의존성을 갖는 양자세선 레이저를 제조할 수 있는 등, 다양한 반도체 물질계에서 고효율 및 신기능 양자소자를 제조할 수 있다.

Claims (20)

  1. n형 반도체 물질 상에 감광막을 도포하고 전자빔 묘화법을 이용하여 감광막을 패터닝하므로써 방향이고, 감광막 패턴 간의 간격이 w2, 형성하고자 하는 V자 홈의 윗면의 크기가 w4, 언더컷 비율을 r이라 할 때, 의 폭을 갖는 띠 모양의 감광막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 마스크로 이용한 식각 공정으로 상기 n형 반도체 물질을 식각하여 (111)A면인 측면, 날카로운 V자 바닥면 및 (100)면인 윗면으로 구성된 홈을 갖는 V자 홈 형태의 기판을 형성하는 단계와,
    상기 감광막 패턴을 제거하고 상기 V자 홈 형태의 기판을 증착장비에 로딩하여, 상기 V자 홈의 바닥면 및 윗면에 0.707×(V자 홈의 윗면의 폭)만큼의 두께를 갖는 우물층을 형성하는 단계와,
    전체 구조 상부에 p형 반도체 물질층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  2. 제 1 항에 있어서,
    상기 n형 반도체 물질은 n형 GaAs 및 InP 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  3. 제 1 항에 있어서,
    상기 n형 반도체 물질은 350 ∼ 500㎛의 두께로 형성하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  4. 제 1 항에 있어서,
    상기 n형 반도체 물질의 운반자 농도는 1018cm-3이상인 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  5. 제 1 항에 있어서,
    상기 감광막은 PMMA, SAL 및 ZEP 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  6. 제 1 항에 있어서,
    상기 n형 반도체 물질의 식각 공정은 황산 : 과산화수소수 : 탈이온수의 체적 비율이 2 : 1 : 1인 화학 식각 용액을 이용하여 실시하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  7. 제 1 항에 있어서,
    상기 감광막은 감광막으로 PMMA를 사용한 경우 아세톤을 이용하여 제거하고, SAL 또는 ZEP를 사용한 경우에는 이들에 적당한 유기용매를 이용하여 제거하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  8. 제 1 항에 있어서,
    상기 증착장비는 유기금속화학 기상 증착장비(MOCVD) 및 화학빔 에피택시(CBE) 장비 중 어느 하나를 이용하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  9. 제 1 항에 있어서,
    상기 우물층은 상기 n형 반도체 물질보다 에너지 띠 간격이 좁은 물질을 사용하여 선택적으로 형성하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  10. 제 1 항에 있어서,
    상기 우물층은 InGaAs 및 GaAs 중 어느 하나를 이용하여 선택적으로 형성하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  11. 제 1 항에 있어서,
    상기 우물층은 V자 홈의 바닥면과 V자 홈의 윗면에만 형성하며, 상기 V자 홈의 바닥면에는 (111)A면과 (100)면으로 구성된 역삼각형의 단면을 갖는 우물층을 형성하고, V자 홈의 윗면에는 (111)A면과 (100)면으로 구성된 삼각형 형태의 단면을 갖는 우물층을 형성하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  12. 제 1 항에 있어서,
    상기 p형 반도체 물질층은 상기 우물층보다 에너지 띠 간격이 넓은 물질을 이용하여 형성하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  13. 제 1 항에 있어서,
    상기 p형 반도체 물질층은 p형 GaAs, AlGaAs 및 InP 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  14. 제 13 항에 있어서,
    상기 p형 반도체 물질층으로 p형 AlGaAs층을 사용하는 경우 두껑층으로 p형 GaAs박막을 상기 p형 반도체 물징층 상에 형성하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  15. 제 1 항에 있어서,
    상기 p형 반도체 물질층의 운반자 농도는 1018cm-3정도로 하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  16. 제 1 항에 있어서,
    상기 우물층을 형성하기 전 V자 홈 형태의 기판 상에 완충층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  17. 제 15 항에 있어서,
    상기 완충층은 n형 GaAs 및 n형 AlGaAs 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 고밀도 양자세선 제조 방법.
  18. n형 반도체 물질 상에 감광막을 도포하고 전자빔 묘화법을 이용하여 감광막을 패터닝하므로써 방향의 띠 모양의 감광막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 마스크로 이용한 식각 공정으로 상기 n형 반도체 물질을 식각하여 (111)A면인 측면, 날카로운 V자 바닥면 및 (100)면인 윗면으로 구성된 홈을 갖는 V자 홈 형태의 기판을 형성하는 단계와,
    상기 감광막 패턴을 제거하고 상기 V자 홈 형태의 기판을 증착장비에 로딩하여, 상기 V자 홈의 바닥면 및 윗면에 우물층을 형성하는 단계와,
    전체 구조 상부에 p형 반도체 물질층을 형성하는 단계와,
    상기 n형 반도체 물질층에 제 1 전극을 형성하고 상기 p형 반도체 물질층에 제 2 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고밀도 양자세선 레이저 제조 방법.
  19. 제 18 항에 있어서,
    상기 제 1 전극은 Au/Au-Ge/Ni을 사용하여 형성하는 것을 특징으로 하는 고밀도 양자세선 레이저 제조 방법.
  20. 제 18 항에 있어서,
    상기 제 2 전극은 Au/Zn를 사용하여 형성하는 것을 특징으로 하는 고밀도 양자세선 레이저 제조 방법.
KR1019980052526A 1998-12-02 1998-12-02 고밀도 양자세선 및 양자세선 레이저 제조 방법 KR20000037777A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980052526A KR20000037777A (ko) 1998-12-02 1998-12-02 고밀도 양자세선 및 양자세선 레이저 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980052526A KR20000037777A (ko) 1998-12-02 1998-12-02 고밀도 양자세선 및 양자세선 레이저 제조 방법

Publications (1)

Publication Number Publication Date
KR20000037777A true KR20000037777A (ko) 2000-07-05

Family

ID=19560979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052526A KR20000037777A (ko) 1998-12-02 1998-12-02 고밀도 양자세선 및 양자세선 레이저 제조 방법

Country Status (1)

Country Link
KR (1) KR20000037777A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444588B1 (ko) * 2002-11-12 2004-08-16 삼성전자주식회사 글래스 웨이퍼의 비아홀 형성방법
KR100466807B1 (ko) * 2001-10-12 2005-01-24 학교법인 포항공과대학교 기판 미세가공을 이용한 삼각 산맥 구조물 및 그 성형틀제조방법
KR20230169830A (ko) 2022-06-09 2023-12-18 가부시키가이샤 쇼난 고세이쥬시 세이사쿠쇼 지관 라이닝재 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466807B1 (ko) * 2001-10-12 2005-01-24 학교법인 포항공과대학교 기판 미세가공을 이용한 삼각 산맥 구조물 및 그 성형틀제조방법
KR100444588B1 (ko) * 2002-11-12 2004-08-16 삼성전자주식회사 글래스 웨이퍼의 비아홀 형성방법
KR20230169830A (ko) 2022-06-09 2023-12-18 가부시키가이샤 쇼난 고세이쥬시 세이사쿠쇼 지관 라이닝재 및 그 제조방법

Similar Documents

Publication Publication Date Title
US7941024B2 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD
US8785226B2 (en) Epitaxial growth of in-plane nanowires and nanowire devices
EP0665578B1 (en) Semiconductor structure and method of fabricating the same
EP0477013B1 (en) Method of producing a semiconductor laser
JPH07263747A (ja) 半導体デバイスの作製方法
JPH07221392A (ja) 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ
EP1719003B1 (en) Buried heterostructure device fabricated by single step mocvd
JPH0918079A (ja) 半導体装置の製造方法，及び半導体装置
US5037776A (en) Method for the epitaxial growth of a semiconductor structure
JP3188728B2 (ja) 原位置におけるエピタキシャル成長中の光誘導蒸発増進による量子細線の製造方法
JPS63316484A (ja) 量子効果半導体装置
KR20000037777A (ko) 고밀도 양자세선 및 양자세선 레이저 제조 방법
US5833870A (en) Method for forming a high density quantum wire
KR100343311B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
Kapon et al. Lateral patterning of semiconductor superlattice heterostructures by epitaxial growth on nonplanar substrates
KR0161064B1 (ko) 매립형 반도체 레이저의 제조방법
JP2000124441A (ja) 半導体量子ドット素子の作製方法
JP3314794B2 (ja) 半導体レーザおよびその製造方法
JP2000183327A (ja) 量子ドットの作製方法並びに該方法により作製された量子ドット構造及び半導体量子ドットレーザ
KR100281287B1 (ko) 화합물반도체소자의제조방법
JPH0697571A (ja) 半導体レーザ
JP2002237456A (ja) 半導体素子及びその製造方法
JPH05152686A (ja) 半導体量子細線構造の製造方法
JPH09283838A (ja) 半導体レーザ装置およびその製造方法
JPH053757B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application