TWI758653B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI758653B
TWI758653B TW108140388A TW108140388A TWI758653B TW I758653 B TWI758653 B TW I758653B TW 108140388 A TW108140388 A TW 108140388A TW 108140388 A TW108140388 A TW 108140388A TW I758653 B TWI758653 B TW I758653B
Authority
TW
Taiwan
Prior art keywords
layer
etch
protective layer
semiconductor device
semiconductor structure
Prior art date
Application number
TW108140388A
Other languages
English (en)
Other versions
TW202038334A (zh
Inventor
陳緯倫
黃昭憲
林立德
斌彥 林
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/589,353 external-priority patent/US11195759B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202038334A publication Critical patent/TW202038334A/zh
Application granted granted Critical
Publication of TWI758653B publication Critical patent/TWI758653B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種半導體裝置的製造方法包含對半導體結構進行第一蝕刻以暴露出與半導體結構相鄰的第一層的側壁的第一部分。第一蝕刻在第一層的側壁的第一部分上形成第一保護層，並且第一保護層係由第一副產物材料的累積形成，此第一副產物材料的累積係由第一蝕刻的蝕刻劑與半導體結構相互作用而形成。此方法包含進行第一閃光以移除至少一些第一保護層。

Description

半導體裝置的製造方法
本發明實施例是關於半導體製造技術，特別是有關於半導體裝置的製造方法。
在半導體製造期間，使用不同的技術來移除在半導體裝置的製造中使用的膜層或膜層的一部分。移除膜層或膜層的一部分的一種技術是蝕刻。蝕刻是將例如化學物質的蝕刻劑施加到要移除的膜層或膜層的一部分的製程。通常移除膜層或膜層的一部分以暴露出下方的膜層或部件（features），或在膜層中定義特定圖案。相對於蝕刻劑，施加了蝕刻劑的膜層或膜層的一部分具有特定的蝕刻選擇性，使得膜層或膜層的一部分被蝕刻劑移除或蝕刻掉。通常由光阻或硬遮罩覆蓋膜層的其他未被移除的部分，光阻或硬遮罩對蝕刻劑不敏感或對蝕刻劑較低程度地敏感。因此，光阻或硬遮罩保護膜層未被移除的部分不受蝕刻劑的影響。一旦蝕刻掉膜層或膜層的一部分，就移除光阻或硬遮罩以暴露出未被蝕刻劑蝕刻掉的圖案化的膜層或膜層的剩餘部分。
根據本發明實施例中的一些實施例，提供半導體裝置的製造方法。此方法包含：進行半導體結構的第一蝕刻以暴露出與半導體結構相鄰之第一層的側壁的第一部分，其中：第一蝕刻在第一層的側壁的第一部分上形成第一保護層，以及第一保護層係由第一副產物材料的累積形成，第一副產物材料的累積係由第一蝕刻的蝕刻劑與半導體結構相互作用而形成；以及進行第一閃光以移除第一保護層中的至少一些。
根據本發明實施例中的另一些實施例，提供半導體裝置的製造方法。此方法包含：進行半導體結構的第一蝕刻以暴露出與半導體結構相鄰之第一層的側壁的第一部分，其中第一蝕刻的進行包含：將半導體結構暴露於第一蝕刻劑以移除包含矽鍺層、矽層、氧化物層、氮碳化矽層或氮化矽層中的至少一個的材料的堆疊；以及在第一層的側壁的第一部分上形成第一保護層。
根據本發明實施例中的又另一些實施例，提供半導體裝置的製造方法。此方法包含在第一層中形成第一凹槽以暴露出在第一層下方的第一半導體結構；以及藉由移除第一半導體結構中的至少一些以在第一層中形成第二凹槽，其中界定第二凹槽的第一層的上表面高於與第一半導體結構相鄰的第二半導體結構的最上表面。
以下內容提供許多不同實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用於限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件上或上方，可能包含形成第一部件和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。另外，本發明實施例在不同範例中可重複使用參考數字及/或字母。此重複是為了簡化和清楚之目的，並非代表所討論的不同實施例及/或組態之間有特定的關係。
此外，本文可能使用空間相對用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」及類似的用詞，這些空間相對用語係為了便於描述如圖所示之一個（些）元件或部件與另一個（些）元件或部件之間的關係。這些空間相對用語包含使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），則在此所使用的空間相對形容詞也將依轉向後的方位來解釋。
根據一些實施例，蝕刻具有相對高的長寬比的半導體結構，例如鰭片，同時由於在蝕刻製程期間在介電層的一或多個表面上形成的保護層，相鄰的介電層很少被蝕刻或不被蝕刻。蝕刻製程與閃光（flashing）製程一起循環進行以移除保護層。由介電層的側壁和半導體結構的頂表面界定之凹槽或溝槽在循環蝕刻製程期間加深。藉由蝕刻製程移除半導體結構的第一部分，並且在介電層的側壁上同時形成保護層。保護層抑制來自蝕刻製程的副產物在溝槽中堆積。然後藉由閃光操作移除保護層。再次進行蝕刻操作以移除半導體結構的第二部分以進一步加深溝槽，並再次在介電層的表面上同時形成保護層以抑制蝕刻製程的副產物在溝槽中堆積。進行另一閃光操作以移除保護層。根據需要重複循環此製程以移除所需量的半導體結構。保護層還在蝕刻操作期間抑制介電層的移除，使介電層的上表面維持在想要的高度，例如不低於相鄰的半導體結構（例如相鄰的鰭片）的最上表面。
第1圖根據一些實施例繪示半導體裝置100，其包含在基底102上形成或由基底102形成的第一混合鰭片106a和第二混合鰭片106b。雖然在一些實施例中繪示兩個鰭片106a、106b，但可以預期更多或更少鰭片。根據一些實施例，基底102包含磊晶層、絕緣體上覆矽（silicon-on-insulator，SOI）結構、晶圓或由晶圓形成的晶粒（die）中的至少一個。在一些實施例中，蝕刻基底102以形成至少一些第一混合鰭片106a或至少一些第二混合鰭片106b中的至少一個。在一些實施例中，在蝕刻基底102之前，摻雜基底102。在一些實施例中，在蝕刻基底102之後，摻雜基底102。在一些實施例中，從基底102成長至少一些第一混合鰭片106a或至少一些第二混合鰭片106b中的至少一個。在一些實施例中，晶種層用於成長至少一些第一混合鰭片106a或至少一些第二混合鰭片106b中的至少一個。
在一些實施例中，在基底102上形成一或多個膜層，並且例如經由蝕刻來將膜層圖案化，以形成至少一些第一混合鰭片106a或至少一些第二混合鰭片106b中的至少一個。在一些實施例中，第一混合鰭片106a或第二混合鰭片106b中的至少一個包含多層結構。在一些實施例中，第一混合鰭片106a或第二混合鰭片106b中的至少一個包含第一矽（Si）層108、矽鍺（SiGe）層110、第二矽層112、墊氧化物（pad oxide）層114、氮碳化矽（SiCN）層116、墊矽層118、氮化矽（SiN）層120或其他合適的材料。考慮到其他實施例，並且本發明實施例不限於前述膜層。在一些實施例中，第一混合鰭片106a和第二混合鰭片106b具有相同組成。在一些實施例中，第一混合鰭片106a和第二混合鰭片106b不具有相同組成。
在一些實施例中，在第一混合鰭片106a的最上表面和側壁或第二混合鰭片106b的最上表面和側壁中的至少一個上方形成介電層104。在一些實施例中，第一混合鰭片106a相鄰於第二混合鰭片106b。在一些實施例中，在第一混合鰭片106a和第二混合鰭片106b之間不存在中間結構。在一些實施例中，僅介電層104位於第一混合鰭片106a和第二混合鰭片106b之間。在一些實施例中，介電層104包含聚合物、聚苯並雙㗁唑（polybenzobisoxazole，PBO）、聚醯亞胺（polyimide，PI）、氧化物、氮化物、矽、鍺、碳化物、鎵、砷化物、砷、銦、氧化矽、藍寶石或其他合適的材料中的至少一個。在一些實施例中，介電層104的形成藉由物理氣相沉積（physical vapor deposition，PVD）、旋塗濺鍍（spin coating sputtering）、化學氣相沉積（chemical vapor deposition，CVD）、低壓化學氣相沉積（low pressure CVD，LPCVD）、原子層化學氣相沉積（atomic layer chemical vapor deposition，ALCVD）、超高真空化學氣相沉積（ultrahigh vacuum CVD，UHVCVD）、減壓化學氣相沉積（reduced pressure CVD，RPCVD）、分子束磊晶（molecular beam epitaxy，MBE）、液相磊晶（liquid phase epitaxy，LPE）或其他合適的技術中的至少一個。
第2圖根據一些實施例繪示具有在介電層104上方形成之硬遮罩層202和光阻層204的半導體裝置100。在一些實施例中，光阻層204包含光敏材料，使得光阻層204的性質（例如溶解度）受到光的影響。光阻層204是負光阻或正光阻。關於負光阻，當被光源照射時，負光阻的區域變得不溶，使得在隨後的顯影階段期間將溶劑施加到負光阻上以移除負光阻的未照射區。因此，在負光阻中形成的圖案是由光源和負光阻之間的模板的不透明區域所定義的圖案的負片。在正光阻中，正光阻的被照射區變得可溶，並且在顯影期間經由施加溶劑或蝕刻劑被移除。因此，在正光阻中形成的圖案是光源和正光阻之間的模板的不透明區域的正像。
在一些實施例中，光阻層204包含多層結構（未繪示）。根據一些實施例，光阻層204包含三層：頂層、在頂層下方的中間層以及在中間層下方的底層。在一些實施例中，頂層包含如上所述的光敏材料。在一些實施例中，中間層包含抗反射材料，有助於進行光敏材料的曝光或聚焦中的至少一個。在一些實施例中，底層包含硬遮罩材料，例如氮化物或其他合適材料中的至少一個。在一些實施例中，光阻層204的形成藉由物理氣相沉積（PVD）、旋塗濺鍍、化學氣相沉積（CVD）、低壓化學氣相沉積（LPCVD）、原子層化學氣相沉積（ALCVD）、超高真空化學氣相沉積（UHVCVD）、減壓化學氣相沉積（RPCVD）、分子束磊晶（MBE）、液相磊晶（LPE）或其他合適的技術中的至少一個。
在一些實施例中，硬遮罩層202包含氧化物、氮化物、矽或其他合適的材料中的至少一個。在一些實施例中，硬遮罩層202的形成藉由物理氣相沉積（PVD）、旋塗濺鍍、化學氣相沉積（CVD）、低壓化學氣相沉積（LPCVD）、原子層化學氣相沉積（ALCVD）、超高真空化學氣相沉積（UHVCVD）、減壓化學氣相沉積（RPCVD）、分子束磊晶（MBE）、液相磊晶（LPE）或其他合適的技術中的至少一個。
在一些實施例中，光阻層204直接接觸硬遮罩層202。在一些實施例中，光阻層204和硬遮罩層202具有不同的蝕刻選擇性，使得施加到光阻層204和硬遮罩層202的蝕刻劑蝕刻或移除硬遮罩層202，但不蝕刻或較小程度地蝕刻光阻層204。因此，根據一些實施例，在光阻層204中形成的圖案經由蝕刻轉移至硬遮罩層202。在一些實施例中，光阻層204和介電層104具有不同的蝕刻選擇性，使得施加至光阻層204和介電層104的蝕刻劑蝕刻或移除介電層104，但不蝕刻或較小程度地蝕刻光阻層204。因此，根據一些實施例，在光阻層204中形成的圖案經由蝕刻轉移至介電層104以形成第一凹槽206。在一些實施例中，硬遮罩層202和介電層104具有不同的蝕刻選擇性，使得施加到硬遮罩層202和介電層104的蝕刻劑蝕刻或移除介電層104，但不蝕刻或較小程度地蝕刻硬遮罩層202。因此，根據一些實施例，在硬遮罩層202中形成的圖案經由蝕刻轉移至介電層104以形成第一凹槽206。在一些實施例中，將在光阻層204中形成的圖案轉移至硬遮罩層202，移除光阻層204，然後將在硬遮罩層202中的圖案轉移至介電層104以形成第一凹槽206。在一些實施例中，經由第一凹槽206暴露出第二混合鰭片106b。在一些實施例中，實施以氯化氫（HCl2 ）蝕刻、以硫化氫（H2 S）蝕刻、乾式蝕刻、濕式蝕刻、電漿蝕刻或其他合適的技術中的至少一個以形成第一凹槽206。在一些實施例中，用於形成第一凹槽206的蝕刻劑是氣體。
第3圖根據一些實施例繪示藉由移除至少一些第二混合鰭片106b而在介電層104中形成第二凹槽208。在一些實施例中，在形成第二凹槽208之前，移除光阻層204或硬遮罩層202中的至少一個。在一些實施例中，在形成第二凹槽208之前，不移除光阻層204或硬遮罩層202中的至少一個。
在一些實施例中，實施以四氟化矽（silicon tetrafluoride，SiF4 ）蝕刻、以氯化氫（HCl2 ）蝕刻、以硫化氫（H2 S）蝕刻、以四氯化矽（silicon tetrachloride，SiCl4 ）蝕刻、以氧（O2 ）蝕刻、以氮蝕刻（N2 ）、以氯（Cl2 ）蝕刻、乾式蝕刻、濕式蝕刻、電漿蝕刻或其他合適的技術中的至少一個以形成第二凹槽208。在一些實施例中，用於形成第二凹槽208的蝕刻劑是氣體。在一些實施例中，當形成第二凹槽208時，移除更多的介電層104，藉此加深第一凹槽206。在一些實施例中，當形成第二凹槽208時，保護界定第一凹槽206的介電層104的最上表面122，例如藉由光阻層204或硬遮罩層202中的至少一個。在一些實施例中，當保護介電層104的最上表面122時，即使隨著第二凹槽208的形成而加深第一凹槽206，介電層104的總高度幾乎不降低或沒有降低。
在一些實施例中，使用初始蝕刻形成第一凹槽206。在一些實施例中，使用第一蝕刻形成第二凹槽208。在一些實施例中，初始蝕刻與第一蝕刻的不同在於蝕刻時間、蝕刻壓力、蝕刻溫度、蝕刻偏壓/電壓、蝕刻劑組成、蝕刻劑濃度、蝕刻劑狀態（例如固體、液體、電漿或氣體）或任何其他蝕刻條件、參數等中的至少一個。在一些實施例中，當藉由第一蝕刻移除一些第二混合鰭片106b時，暴露出介電層104的側壁126的第一部分124。在一些實施例中，初始蝕刻或第一蝕刻中的至少一個是動態的，因為在初始蝕刻或第一蝕刻中的至少一個期間改變蝕刻壓力、蝕刻溫度、蝕刻偏壓/電壓、蝕刻劑組成、蝕刻劑濃度、蝕刻劑狀態（例如固體、液體、電漿或氣體）或任何其他蝕刻條件、參數等中的至少一個。在一些實施例中，在一或多個階段中進行初始蝕刻或第一蝕刻中的至少一個，在所述一或多個階段中，停止或幾乎停止蝕刻，然後在後續階段中恢復。在一些實施例中，在初始蝕刻、第一蝕刻或其他蝕刻中的至少一個的一或多個階段期間或之間改變蝕刻時間、蝕刻壓力、蝕刻溫度、蝕刻偏壓/電壓、蝕刻劑組成、蝕刻劑濃度、蝕刻劑狀態（例如固體、液體、電漿或氣體）或任何其他蝕刻條件、參數等中的至少一個。
第4圖根據一些實施例繪示具有第一保護層406的半導體裝置100，第一保護層406形成於界定第一凹槽206之介電層104的最上表面122、界定第一凹槽206之介電層104的側壁128、界定第二凹槽208之介電層104的上表面130以及界定第二凹槽208之介電層104的側壁126的第一部分124上方。在一些實施例中，在第一蝕刻期間形成第一保護層406。在一些實施例中，第一保護層406係由第一副產物材料的累積形成，此第一副產物材料的累積係由第一蝕刻的蝕刻劑與第二混合鰭片106b相互作用而形成。在一些實施例中，第一保護層406包含SiO2 、Cl2 、SiOx Fy （其中x和y是整數）、富氧配方或SiOx Cly （其中x和y是整數）中的至少一個。在一些實施例中，SiO2 是固體。在一些實施例中，SiO2 係由SiCl4 和O2 形成。在一些實施例中，形成SiO2 的SiCl4 是氣體。在一些實施例中，形成SiO2 的O2 是氣體。在一些實施例中，Cl2 是氣體。在一些實施例中，Cl2 係由SiCl4 和O2 形成。在一些實施例中，形成Cl2 的SiCl4 是氣體。在一些實施例中，形成Cl2 的O2 是氣體。在一些實施例中，SiOx Fy 係由F自由基和氧形成。在一些實施例中，形成SiOx Fy 的F自由基是氣體。在一些實施例中，形成SiOx Fy 的氧是氣體。在一些實施例中，富氧配方係由SiF4 和O2 形成。在一些實施例中，形成富氧配方的SiF4 是氣體。在一些實施例中，形成富氧配方的O2 是氣體。在一些實施例中，SiOx Cly 係由SiCl4 和O2 形成。在一些實施例中，形成SiOx Cly 的SiCl4 是氣體。在一些實施例中，形成SiOx Cly 的O2 是氣體。
在一些實施例中，當藉由第一蝕刻形成第二凹槽208時，第一保護層406的形成抑制了不想要的被第一蝕刻的一或多種蝕刻劑所移除之至少一些介電層104。抑制這種不想要的移除也抑制了不想要的（例如來自介電層104的）顆粒、碎屑等隨著第一蝕刻的發生而掉入、堵塞第二凹槽208等。在一些實施例中，第二凹槽208中的此類顆粒、碎屑等延遲了第一蝕刻對於移除第二混合鰭片106b以形成或加深第二凹槽208的進展。在一些實施例中，在第二凹槽208中的此類顆粒、碎屑等延遲了第一蝕刻的進展是因為此類顆粒、碎屑等具有與第二混合鰭片106b的材料不同的蝕刻選擇性。在一些實施例中，當此類顆粒、碎屑等在第二凹槽208中時，第一蝕刻的一或多種蝕刻劑的橫向蝕刻超過所需。在一些實施例中，抑制這種不想要的移除進一步抑制了對第一混合鰭片106a的不利影響。在一些實施例中，在第一混合鰭片106a周圍沒有保留足夠的介電層104的情況下，例如發生過多橫向蝕刻，會對第一混合鰭片106a產生不利影響。在一些實施例中，在第一混合鰭片106a周圍沒有保留足夠的介電層104的情況下，第一混合鰭片106a本身受到第一蝕刻的一或多種蝕刻劑的影響，例如第一凹槽206或第二凹槽208中的至少一個被製成太大或太寬，可能使第一混合鰭片106a暴露於第一蝕刻的一或多種蝕刻劑中。在一些實施例中，第一混合鰭片106a作為垂直電晶體。在一些實施例中，當垂直電晶體具有高長寬比時，改善垂直電晶體的操作。在一些實施例中，第一混合鰭片106a具有相對高的長寬比，使得第一混合鰭片106a在作為垂直電晶體時如所期望的那樣起作用。在一些實施例中，在初始蝕刻或第一蝕刻中的至少一個之前，第二混合鰭片106b具有相對高的長寬比。在一些實施例中，第二凹槽208被形成為具有高深寬比，反映了第二混合鰭片106b的高長寬比，以增加第一混合鰭片106a不會受到第一蝕刻的不利影響的可能性，例如其中第一蝕刻橫向蝕刻太多，並使第一混合鰭片106a暴露於第一蝕刻的一或多種蝕刻劑，所述蝕刻劑改變（例如降低）第一混合鰭片106a的長寬比。
第5圖根據一些實施例繪示在進行第一閃光以移除至少一些第一保護層406之後的半導體裝置100。在一些實施例中，第一閃光從界定第一凹槽206之介電層104的至少一些最上表面122、界定第一凹槽206之介電層104的至少一些側壁128、界定第二凹槽208之介電層104的至少一些上表面130、或界定第二凹槽208之介電層104的側壁126的至少一些第一部分124移除至少一些第一保護層406。在一些實施例中，第一閃光包含使用氧、氮、二氧化硫或其他合適的材料中的至少一個。在一些實施例中，第一閃光包含使用電漿。在一些實施例中，第一閃光移除第二凹槽208中的至少一些顆粒、碎屑等。在一些實施例中，在第一閃光之後，進行化學機械研磨（chemical mechanical polishing，CMP）以移除第一保護層406的殘留量，例如從介電層104的最上表面122。在一些實施例中，實施一或多個額外的蝕刻和閃光循環以將第二凹槽208形成至想要的深度。在一些實施例中，實施一或多個額外的蝕刻和閃光循環以將第二凹槽208形成為具有想要的深寬比。
第6圖根據一些實施例繪示在使用第二蝕刻來加深第二凹槽208之後的半導體裝置100。在一些實施例中，在第二蝕刻中實施以四氟化矽（SiF4 ）蝕刻、以氯化氫（HCl2 ）蝕刻、以硫化氫（H2 S）蝕刻、以四氯化矽（SiCl4 ）蝕刻、以氧（O2 ）蝕刻、以氮（N2 ）蝕刻、以氯（Cl2 ）蝕刻、乾式蝕刻、濕式蝕刻、電漿蝕刻或其他合適的技術中的至少一個。在一些實施例中，用於第二蝕刻的蝕刻劑是氣體。在一些實施例中，在第二蝕刻期間移除更多的介電層104，藉此加深第一凹槽206。在一些實施例中，當進行第二蝕刻時，保護界定第一凹槽206的介電層104的最上表面122，例如藉由光阻層或硬遮罩層中的至少一個。在一些實施例中，當保護介電層104的最上表面122時，即使隨著第二蝕刻的進行而加深第一凹槽206，介電層104的總高度幾乎不降低或沒有降低。
在一些實施例中，第二蝕刻與初始蝕刻或第一蝕刻中的至少一個的不同在於蝕刻時間、蝕刻壓力、蝕刻溫度、蝕刻偏壓/電壓、蝕刻劑組成、蝕刻劑濃度、蝕刻劑狀態（例如固體、液體、電漿或氣體）或任何其他蝕刻條件、參數等中的至少一個。在一些實施例中，當藉由第二蝕刻移除更多的第二混合鰭片106b時，暴露出介電層104的側壁126的第二部分132。在一些實施例中，第二蝕刻是動態的，因為在第二蝕刻期間改變蝕刻壓力、蝕刻溫度、蝕刻偏壓/電壓、蝕刻劑組成、蝕刻劑濃度、蝕刻劑狀態（例如固體、液體、電漿或氣體）或任何其他蝕刻條件、參數等中的至少一個。在一些實施例中，在一或多個階段中進行第二蝕刻，在所述一或多個階段中，停止或幾乎停止蝕刻，然後在後續階段中恢復。在一些實施例中，在第二蝕刻的一或多個階段期間或之間改變蝕刻時間、蝕刻壓力、蝕刻溫度、蝕刻偏壓/電壓、蝕刻劑組成、蝕刻劑濃度、蝕刻劑狀態（例如固體、液體、電漿或氣體）或任何其他蝕刻條件、參數等中的至少一個。
第7圖根據一些實施例繪示具有第二保護層606的半導體裝置100，第二保護層606形成於界定第一凹槽206之介電層104的最上表面122、界定第一凹槽206之介電層104的側壁128、界定第二凹槽208之介電層104的上表面130、界定第二凹槽208之介電層104的側壁126的第一部分124以及界定第二凹槽208之介電層104的側壁126的第二部分132上方。在一些實施例中，在第二蝕刻期間形成第二保護層606。在一些實施例中，第二保護層606係由第二副產物材料的累積形成，此第二副產物材料的累積係由第二蝕刻的蝕刻劑與第二混合鰭片106b相互作用而形成。在一些實施例中，第二保護層606包含SiO2 、Cl2 、SiOx Fy （其中x和y是整數）、富氧配方或SiOx Cly （其中x和y是整數）中的至少一個。在一些實施例中，SiO2 是固體。在一些實施例中，SiO2 係由SiCl4 和O2 形成。在一些實施例中，形成SiO2 的SiCl4 是氣體。在一些實施例中，形成SiO2 的O2 是氣體。在一些實施例中，Cl2 是氣體。在一些實施例中，Cl2 係由SiCl4 和O2 形成。在一些實施例中，形成Cl2 的SiCl4 是氣體。在一些實施例中，形成Cl2 的O2 是氣體。在一些實施例中，SiOx Fy 係由F自由基和氧形成。在一些實施例中，形成SiOx Fy 的F自由基是氣體。在一些實施例中，形成SiOx Fy 的氧是氣體。在一些實施例中，富氧配方係由SiF4 和O2 形成。在一些實施例中，形成富氧配方的SiF4 是氣體。在一些實施例中，形成富氧配方的O2 是氣體。在一些實施例中，SiOx Cly 係由SiCl4 和O2 形成。在一些實施例中，形成SiOx Cly 的SiCl4 是氣體。在一些實施例中，形成SiOx Cly 的O2 是氣體。在一些實施例中，第二保護層606與第一保護層406具有相同組成。在一些實施例中，第二保護層606與第一保護層406不具有相同組成。
在一些實施例中，當藉由第二蝕刻加深第二凹槽208時，第二保護層606的形成抑制了不想要的被第二蝕刻的一或多種蝕刻劑所移除之至少一些介電層104。抑制這種不想要的移除也抑制了不想要的（例如來自介電層104的）顆粒、碎屑等隨著第二蝕刻的發生而掉入、堵塞第二凹槽208等。在一些實施例中，第二凹槽208中的此類顆粒、碎屑等延遲了第二蝕刻對於移除第二混合鰭片106b以加深第二凹槽208的進展。在一些實施例中，在第二凹槽208中的此類顆粒、碎屑等延遲了第二蝕刻的進展是因為此類顆粒、碎屑等具有與第二混合鰭片106b的材料不同的蝕刻選擇性。在一些實施例中，當此類顆粒、碎屑等在第二凹槽208中時，第二蝕刻的一或多種蝕刻劑的橫向蝕刻超過所需。在一些實施例中，抑制這種不想要的移除進一步抑制了對第一混合鰭片106a的不利影響。在一些實施例中，在第一混合鰭片106a周圍沒有保留足夠的介電層104的情況下，例如發生過多橫向蝕刻，會對第一混合鰭片106a產生不利影響。在一些實施例中，在第一混合鰭片106a周圍沒有保留足夠的介電層104的情況下，第一混合鰭片106a本身受到第二蝕刻的一或多種蝕刻劑的影響，例如第一凹槽206或第二凹槽208中的至少一個被製成太大或太寬，可能使第一混合鰭片106a暴露於第二蝕刻的一或多種蝕刻劑中。在一些實施例中，第二凹槽208被形成為具有高深寬比，反映了第二混合鰭片106b的高長寬比，以增加第一混合鰭片106a不會受到第二蝕刻的不利影響的可能性，例如其中第二蝕刻橫向蝕刻太多，並使第一混合鰭片106a暴露於第二蝕刻的一或多種蝕刻劑，所述蝕刻劑改變（例如降低）第一混合鰭片106a的長寬比。
第8圖根據一些實施例繪示在進行第二閃光以移除至少一些第二保護層606之後的半導體裝置100。在一些實施例中，第二閃光從界定第一凹槽206之介電層104的至少一些最上表面122、界定第一凹槽206之介電層104的至少一些側壁128、界定第二凹槽208之介電層104的至少一些上表面130、界定第二凹槽208之介電層104的側壁126的至少一些第一部分124、或界定第二凹槽208之介電層104的側壁126的至少一些第二部分132移除至少一些第二保護層606。在一些實施例中，第二閃光包含使用氧、氮、二氧化硫或其他合適的材料中的至少一個。在一些實施例中，第二閃光包含使用電漿。在一些實施例中，第二閃光移除第二凹槽208中的至少一些顆粒、碎屑等。在一些實施例中，在第二閃光之後，進行化學機械研磨以移除第二保護層606的殘留量，例如從介電層104的最上表面122。在一些實施例中，以與第一閃光相同的方式實施第二閃光。在一些實施例中，以與第一閃光不同的方式實施第二閃光，例如使用一或多種不同的化學物質。在一些實施例中，實施一或多個額外的蝕刻和閃光循環以將第二凹槽208形成為想要的深度。在一些實施例中，實施一或多個額外的蝕刻和閃光循環以將第二凹槽208形成為具有想要的深寬比。在一些實施例中，以與一或多個其他閃光相同或不同的方式來實施一或多個閃光。根據一些實施例，循環蝕刻/閃光適用於寬範圍的高長寬比應用，例如奈米線，並且不限於本文所述之特定結構、材料等。
在一些實施例中，界定第二凹槽208之介電層104的上表面130的最小期望高度係在高於相鄰混合鰭片（例如第一混合鰭片106a）的最上表面的高度。在一些實施例中，第一混合鰭片106a的最上表面不包含第二矽層112、墊氧化物層114、氮碳化矽（SiCN）層116、墊矽層118或氮化矽（SiN）層120中的至少一個。在一些實施例中，第一混合鰭片106a的最上表面對應於矽鍺（SiGe）層110，但本發明實施例不限於此。在一些實施例中，第一混合鰭片106a作為電晶體或其他合適的裝置，並且將界定第二凹槽208之介電層104的上表面130的最小期望高度保持在高於第一混合鰭片106a的最上表面的高度促進了第一混合鰭片106a的期望操作。
第9圖根據一些實施例繪示半導體裝置100的放大示意圖，以顯示一或多個臨界尺寸（critical dimensions，CD）。在一些實施例中，第一凹槽206具有約50 nm的第一寬度804。在一些實施例中，第二凹槽208具有約10 nm的第二寬度806。在一些實施例中，第二寬度806與第二混合鰭片106b的寬度相同或近似。在一些實施例中，第一寬度804大於第二寬度806。在一些實施例中，第二凹槽208具有約100 nm的深度808。在一些實施例中，第二凹槽208具有相對高的深寬比，深寬比為100 nm/10 nm或10。根據一些實施例，考慮到其他深寬比。在一些實施例中，增加深度808或降低第二寬度806中的至少一個，以達到更大的深寬比。
第10圖根據一些實施例繪示施加到半導體裝置100的電偏壓，例如在關於第3和4圖所述之第一蝕刻期間。根據一些實施例，將電偏壓施加到本文所述之任何一或多個操作的任何階段，例如蝕刻或閃光中的至少一個。在一些實施例中，蝕刻是具有反應速率的化學製程，並且電偏壓904作為改變（例如增加）反應速率的催化劑。根據一些實施例，將產生DC或AC電偏壓904的電壓源902施加到半導體裝置100。在一些實施例中，將電偏壓904施加到蝕刻劑和半導體裝置100的一或多層（例如基底102），以在蝕刻劑和所述一或多層之間建立電位差。在一些實施例中，藉由將電偏壓施加到陰極或陽極（例如設置在引入、存在蝕刻劑等的腔室中），將電偏壓施加到蝕刻劑。在一些實施例中，將電偏壓904施加到半導體裝置100的一或多層，例如以建立第一層和第二層之間的電位差，其中第一層或第二層可以是或可以不是基底102，並且第一層和第二層可以是或可以不互相接觸。根據一些實施例，可以考慮到其他配置。在一些實施例中，電偏壓用於產生電漿，例如用於閃光。在一些實施例中，電漿的產生藉由將電偏壓施加到陰極或陽極（例如設置在引入、存在等一或多種化學物質、試劑等的腔室中）以及施加到半導體裝置100的一或多層（例如基底102）以在陰極或陽極與所述一或多層之間建立電位差。根據一些實施例，在蝕刻期間施加電偏壓904有助於形成保護層。根據一些實施例，在蝕刻期間施加電偏壓904提升蝕刻效率並且降低形成第一凹槽206或第二凹槽208中的至少一個的所需時間。在一些實施例中，在蝕刻期間施加電偏壓904改善蝕刻深度的均勻性，並且形成第一凹槽206的更垂直的第一輪廓或第二凹槽208的更垂直的第二輪廓中的至少一個。在一些實施例中，電偏壓904具有1000伏特或更高的量，這取決於第一凹槽206的期望深度、第二凹槽208的期望深度、期望的蝕刻時間、要產生的期望的電漿、要被蝕刻的一或多種材料、要被閃光的一或多種材料或其他合適的因素、考量等中的至少一個。
根據一些實施例，半導體裝置的製造方法包含進行半導體結構的第一蝕刻以暴露出與半導體結構相鄰之第一層的側壁的第一部分。在一些實施例中，第一蝕刻在第一層的側壁的第一部分上形成第一保護層。在一些實施例中，第一保護層係由第一副產物材料的累積形成，此第一副產物材料的累積係由第一蝕刻的蝕刻劑與半導體結構相互作用而形成。在一些實施例中，此方法包含進行第一閃光以移除第一保護層中的至少一些。
在一些實施例中，此方法包含在第一次閃光之後，進行半導體結構的第二蝕刻以暴露出第一層的側壁的第二部分。在一些實施例中，第二蝕刻在第一層的側壁的第一部分上以及第一層的側壁的第二部分上形成第二保護層。在一些實施例中，第二保護層係由第二副產物材料的累積形成，此第二副產物材料的累積係由第二蝕刻的第二蝕刻劑與半導體結構相互作用而形成。
在一些實施例中，此方法包含進行第二閃光以移除第二保護層中的至少一些。
在一些實施例中，第一閃光的進行包含使用電漿。
在一些實施例中，第一閃光的進行包含使用氧、氮或二氧化硫中的至少一個。
在一些實施例中，第一蝕刻的進行包含對半導體裝置施加電偏壓。
在一些實施例中，電偏壓大於或等於1000伏特。
在一些實施例中，第一保護層包含SiOx Fy 或SiOx Cly 中的至少一個，其中x是正整數且y是正整數。
在一些實施例中，此方法包含在第一閃光之後，進行化學機械研磨（CMP）以移除第一保護層的殘留量。
根據一些實施例，半導體裝置的製造方法包含進行半導體結構的第一蝕刻以暴露出與半導體結構相鄰之第一層的側壁的第一部分。在一些實施例中，第一蝕刻的進行包含將半導體結構暴露於第一蝕刻劑以移除包含矽鍺層、矽層、氧化物層、氮碳化矽層或氮化矽層中的至少一個的材料的堆疊，以及在第一層的側壁的第一部分上形成第一保護層。
在一些實施例中，第一保護層係由第一副產物材料的累積形成，此第一副產物材料的累積係由第一蝕刻劑與半導體結構相互作用而形成。
在一些實施例中，此方法包含進行第一閃光以移除第一保護層中的至少一些。
在一些實施例中，此方法包含在第一閃光之後，進行半導體結構的第二蝕刻以暴露出第一層的側壁的第二部分，其中第二蝕刻在第一層的側壁的第一部分上以及第一層的側壁的第二部分上形成第二保護層。
在一些實施例中，第一蝕刻劑包含SiCl4 或O2 中的至少一個。
在一些實施例中，第一蝕刻的進行包含施加電偏壓以形成第一保護層。
在一些實施例中，第一保護層包含SiOx Fy 或SiOx Cly 中的至少一個，其中x是正整數且y是正整數。
根據一些實施例，半導體裝置的製造方法包含在第一層中形成第一凹槽以暴露出在第一層下方的第一半導體結構。在一些實施例中，此方法包含藉由移除第一半導體結構中的至少一些以在第一層中形成第二凹槽，其中界定第二凹槽之第一層的上表面高於與第一半導體結構相鄰之第二半導體結構的最上表面。
在一些實施例中，第二凹槽的形成包含對第一半導體結構進行第一蝕刻以暴露出與第一半導體結構相鄰之第一層的側壁的第一部分，其中第一蝕刻在第一層的側壁的第一部分上形成第一保護層，以及第一保護層係由第一副產物材料的累積形成，此第一副產物材料的累積係由第一蝕刻的蝕刻劑與第一半導體結構相互作用而形成。
在一些實施例中，第二凹槽的形成包含進行第一閃光以移除第一保護層中的至少一些。
在一些實施例中，此方法包含在第一閃光之後，進行第一半導體結構的第二蝕刻以暴露出第一層的側壁的第二部分，其中第二蝕刻在第一層的側壁的第一部分上和第一層的側壁的第二部分上形成第二保護層，以及第二保護層係由第二副產物材料的累積形成，此第二副產物材料的累積係由第二蝕刻的蝕刻劑與第一半導體結構相互作用而形成。
以上概述數個實施例之部件，使得發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的面向。發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優點。發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並未悖離本發明實施例的精神與範圍，且他們能在不違背本發明實施例的精神和範圍下，做各式各樣的改變、取代和調整。
雖然已經以特定結構部件或方法動作的語言描述本發明實施例，但應理解的是，所附申請專利範圍的標的不必限於上述特定部件或動作。相反地，上述特定部件和動作被揭示作為實施至少一些申請專利範圍的範例形式。
在此提供實施例的各種操作。描述一些或所有操作的順序不應解釋為暗示這些操作必定與順序有關。此描述有助於想到替代的順序。此外，將理解的是，並非所有操作都必須存在於本文提供的每個實施例中。另外，將理解的是，並非所有操作在一些實施例中都是必需的。
應理解的是，例如為了簡化和易於理解的目的，以具有相對於彼此的特定尺寸（例如結構尺寸或方向）繪示本文所描繪之膜層、部件、元件等，並且在一些實施例中，這些膜層、部件、元件等的實際尺寸與在此繪示的尺寸不同。此外，存在用於形成本文提及之膜層、區域、部件、元件等的多種技術，例如蝕刻技術、平坦化技術、佈植技術、摻雜技術、旋塗技術、濺鍍技術、成長技術、或沉積技術（例如化學氣相沉積（CVD））中的至少一個。
此外，「例示性」在本文中用於表示作為範例、實例、說明等，並且不一定是有利的。如本案所使用的，「或」用於表示包含性的「或」而非排他性的「或」。另外，在本案和所附之申請專利範圍中使用的「一」和「一個」通常被解釋為表示「一或多個」，除非另有說明或從上下文中清楚地指向單數形式。同樣地，A和B及/或類似物中的至少一個通常指A或B或A和B兩者。此外，在使用「包含」、「具有」、「有」、「帶有」或其變化的範圍上，此類用語用於以類似於用語「包含」的方式包含在內。另外，除非特別說明，否則「第一」、「第二」或類似的用語並非用於暗示時間方面、空間方面、順序等。相反地，此類用語僅作為部件、元件、項目等的識別、名稱等。舉例來說，第一元件和第二元件通常對應於元件A和元件B或兩個不同或兩個相同的元件或同一元件。
此外，雖然已經相對於一或多個實施方式繪示和描述本發明實施例，但是基於對本說明書和所附圖式的閱讀和理解，發明所屬技術領域中具有通常知識者會想到等效的變更和修改。本發明實施例包含所有這樣的修改和變更，並且僅受到所附之申請專利範圍的範圍限制。特別是關於由上述組件所進行的各種功能，除非另有說明，否則用於描述此類組件的用語用於對應進行所述組件之特定功能的任何組件（例如在功能上等效的用語），即使在結構上不等同於所揭示之結構。另外，雖然可能已經僅針對幾種實施方式中的一種實施方式揭示本發明實施例的特定部件，但是此類部件可以與其他實施方式的一或多個其他部件結合，因為這樣的結合對於任何特定或特別的應用可能是需要並有利的。
100:半導體裝置 102:基底 104:介電層 106a:第一混合鰭片 106b:第二混合鰭片 108:第一矽層 110:矽鍺層 112:第二矽層 114:墊氧化物層 116:氮碳化矽層 118:墊矽層 120:氮化矽層 122:最上表面 124:第一部分 126,128:側壁 130:上表面 132:第二部分 202:硬遮罩層 204:光阻層 206:第一凹槽 208:第二凹槽 406:第一保護層 606:第二保護層 804:第一寬度 806:第二寬度 808:深度 902:電壓源 904:電偏壓
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。 第1～10圖根據一些實施例繪示在製造過程的不同階段的半導體裝置。
100:半導體裝置
102:基底
104:介電層
106a:第一混合鰭片
106b:第二混合鰭片
108:第一矽層
110:矽鍺層
112:第二矽層
114:墊氧化物層
116:氮碳化矽層
118:墊矽層
120:氮化矽層
122:最上表面
124:第一部分
126:側壁
206:第一凹槽
208:第二凹槽
902:電壓源
904:電偏壓

Claims (14)

  1. 一種半導體裝置的製造方法，包括：進行一半導體結構的一第一蝕刻以暴露出與該半導體結構相鄰的一第一層的一側壁的一第一部分，其中：該第一層的材料組成與該半導體結構的材料組成不同，該第一蝕刻在該第一層的該側壁的該第一部分上形成一第一保護層，以及該第一保護層係由一第一副產物材料的累積形成，該第一副產物材料的累積係由該第一蝕刻的一蝕刻劑與該半導體結構相互作用而形成；以及進行一第一閃光以移除該第一保護層中的至少一些。
  2. 如請求項1之半導體裝置的製造方法，包括：在該第一次閃光之後，進行該半導體結構的一第二蝕刻以暴露出該第一層的該側壁的一第二部分，其中：該第二蝕刻在該第一層的該側壁的該第一部分上以及該第一層的該側壁的該第二部分上形成一第二保護層，以及該第二保護層係由一第二副產物材料的累積形成，該第二副產物材料的累積係由該第二蝕刻的一第二蝕刻劑與該半導體結構相互作用而形成。
  3. 如請求項2之半導體裝置的製造方法，包括：進行一第二閃光以移除該第二保護層中的至少一些。
  4. 如請求項1至3中任一項之半導體裝置的製造方法，其中該第一閃光的進行包括使用電漿。
  5. 如請求項1至3中任一項之半導體裝置的製造方法，其中該第一 閃光的進行包括使用氧、氮或二氧化硫中的至少一個。
  6. 如請求項1至3中任一項之半導體裝置的製造方法，其中該第一蝕刻的進行包括對該半導體裝置施加一電偏壓。
  7. 如請求項6之半導體裝置的製造方法，其中該電偏壓大於或等於1000伏特。
  8. 如請求項1至3中任一項之半導體裝置的製造方法，其中該第一保護層包括SiOxFy或SiOxCly中的至少一個，其中x是正整數且y是正整數。
  9. 如請求項1至3中任一項之半導體裝置的製造方法，包括：在該第一閃光之後，進行一化學機械研磨以移除該第一保護層的殘留量。
  10. 一種半導體裝置的製造方法，包括：進行一半導體結構的一第一蝕刻以暴露出與該半導體結構相鄰的一第一層的一側壁的一第一部分，其中該第一蝕刻的進行包括：將該半導體結構暴露於一第一蝕刻劑以移除包括矽鍺層、矽層、氧化物層、氮碳化矽層或氮化矽層中的至少一個的材料的堆疊；以及在該第一層的該側壁的該第一部分上形成一第一保護層，其中該第一保護層係由一第一副產物材料的累積形成，該第一副產物材料的累積係由該第一蝕刻的一蝕刻劑與該半導體結構相互作用而形成。
  11. 如請求項10之半導體裝置的製造方法，其中該第一蝕刻劑包括SiCl4或O2中的至少一個。
  12. 一種半導體裝置的製造方法，包括：在一第一層中形成一第一凹槽以暴露出在該第一層下方的一第一半導體結構；以及 藉由移除該第一半導體結構中的至少一些以在該第一層中形成一第二凹槽，其中界定該第二凹槽的該第一層的一上表面高於與該第一半導體結構相鄰的一第二半導體結構的一最上表面，其中該第二凹槽的形成包括在該第一層的一側壁的一第一部分上形成一第一保護層。
  13. 如請求項12之半導體裝置的製造方法，其中該第二凹槽的形成包括：對該第一半導體結構進行一第一蝕刻以暴露出與該第一半導體結構相鄰的該第一層的該側壁的該第一部分，其中：該第一蝕刻在該第一層的該側壁的該第一部分上形成該第一保護層，以及該第一保護層係由一第一副產物材料的累積形成，該第一副產物材料的累積係由該第一蝕刻的一蝕刻劑與該第一半導體結構相互作用而形成。
  14. 如請求項13之半導體裝置的製造方法，其中該第二凹槽的形成包括進行一第一閃光以移除該第一保護層中的至少一些。
TW108140388A 2018-11-30 2019-11-07 半導體裝置的製造方法 TWI758653B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773342P 2018-11-30 2018-11-30
US62/773,342 2018-11-30
US16/589,353 2019-10-01
US16/589,353 US11195759B2 (en) 2018-11-30 2019-10-01 Semiconductor arrangement and method for making

Publications (2)

Publication Number Publication Date
TW202038334A TW202038334A (zh) 2020-10-16
TWI758653B true TWI758653B (zh) 2022-03-21

Family

ID=70681443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140388A TWI758653B (zh) 2018-11-30 2019-11-07 半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US20220093469A1 (zh)
KR (1) KR102448769B1 (zh)
DE (1) DE102019126809A1 (zh)
TW (1) TWI758653B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200723354A (en) * 2005-11-14 2007-06-16 Fujitsu Ltd Material for forming adhesion reinforcing layer, adhesion reinforcing layer, semiconductor device, and manufacturing method thereof
TW201401441A (zh) * 2012-06-14 2014-01-01 Canon Kk 微結構及其製造方法
US20160293445A1 (en) * 2015-04-02 2016-10-06 Samsung Electronics Co., Ltd. Method of forming fine pattern of semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US9704974B2 (en) * 2015-04-16 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Process of manufacturing Fin-FET device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200723354A (en) * 2005-11-14 2007-06-16 Fujitsu Ltd Material for forming adhesion reinforcing layer, adhesion reinforcing layer, semiconductor device, and manufacturing method thereof
TW201401441A (zh) * 2012-06-14 2014-01-01 Canon Kk 微結構及其製造方法
US20160293445A1 (en) * 2015-04-02 2016-10-06 Samsung Electronics Co., Ltd. Method of forming fine pattern of semiconductor device

Also Published As

Publication number Publication date
DE102019126809A1 (de) 2020-06-04
KR20210148969A (ko) 2021-12-08
TW202038334A (zh) 2020-10-16
US20220093469A1 (en) 2022-03-24
KR102448769B1 (ko) 2022-09-28

Similar Documents

Publication Publication Date Title
US9583345B2 (en) Method for overcoming broken line and photoresist scum issues in tri-layer photoresist patterning
US10825690B2 (en) Semiconductor structures
US9373535B2 (en) T-shaped fin isolation region and methods of fabrication
US9589800B2 (en) Method for integrated circuit patterning
CN107731666B (zh) 双重图形化的方法
JP2007110005A (ja) 半導体装置の製造方法
US10957550B2 (en) Semiconductor structure and formation method thereof
US10741393B2 (en) Methods for bottom up fin structure formation
US11195759B2 (en) Semiconductor arrangement and method for making
TWI758653B (zh) 半導體裝置的製造方法
US11652003B2 (en) Gate formation process
CN117976607B (zh) 半导体器件的沟槽隔离制备方法以及半导体器件
KR102135769B1 (ko) 에칭 마스크 및 핀 구조 형성을 위한 방법들
TWI854433B (zh) 半導體裝置與其形成方法
US20240266180A1 (en) Enhanced etch selectivity using halides
CN112185811A (zh) 半导体结构及其形成方法
KR20050007885A (ko) 소자분리막을 위한 트렌치 형성 방법