KR100579490B1 - 실리콘 절연체 실리콘 구조물 및 그 제조방법 - Google Patents

실리콘 절연체 실리콘 구조물 및 그 제조방법 Download PDF

Info

Publication number
KR100579490B1
KR100579490B1 KR1020040075246A KR20040075246A KR100579490B1 KR 100579490 B1 KR100579490 B1 KR 100579490B1 KR 1020040075246 A KR1020040075246 A KR 1020040075246A KR 20040075246 A KR20040075246 A KR 20040075246A KR 100579490 B1 KR100579490 B1 KR 100579490B1
Authority
KR
South Korea
Prior art keywords
insulator
silicon
silicon layer
region
etched
Prior art date
Application number
KR1020040075246A
Other languages
English (en)
Other versions
KR20060026361A (ko
Inventor
심동식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040075246A priority Critical patent/KR100579490B1/ko
Priority to US11/228,225 priority patent/US20060060847A1/en
Publication of KR20060026361A publication Critical patent/KR20060026361A/ko
Application granted granted Critical
Publication of KR100579490B1 publication Critical patent/KR100579490B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

절연체에 다수의 개방구가 형성된 실리콘 절연체 실리콘 구조물 및 그 제조방법이 개시된다. 본 실리콘 절연체 실리콘 구조물은 하부 실리콘층, 하부 실리콘층 위에 형성되며 다수의 개방구가 형성되는 절연체, 및 절연체 위에 형성되며 일정영역이 식각되는 상부 실리콘층을 포함하며, 절연체에 형성된 개방구는 상부 실리콘층의 일정영역의 식각시 사용되는 물질을 하부 실리콘층으로 이동시킨다. 이에 의해, 실리콘 절연체 실리콘 구조물에서 절연체에 개방구를 형성함으로써 상부 실리콘층 식각시 발생하는 노치를 방지할 수 있을 뿐만 아니라, 구조물의 스트레스(stress)를 완화시킬 수 있다.
절연체, 실리콘, 홀, 노치, 식각, 개방구

Description

실리콘 절연체 실리콘 구조물 및 그 제조방법{Silicon insulator silicon structure and method for fabricating the same}
도 1a 및 도 1b는 종래의 실리콘 절연체 실리콘 구조물을 나타낸 단면도,
도 2는 본 발명의 일실시예에 따른 실리콘 절연체 실리콘 구조물을 나타낸 단면도,
도 3a 및 도 3b는 각각 본 발명의 일실시예에 따른 실리콘 절연체 실리콘 구조물의 절연체를 나타낸 평면도,
도 4는 본 발명의 일실시예에 따른 하부 실리콘층이 식각된 실리콘 절연체 실리콘 구조물을 나타낸 도면, 그리고
도 5는 본 발명의 일실시예에 따른 실리콘 절연체 실리콘 구조물의 제조방법을 설명하기 위한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 상부 실리콘층 20: 절연체
25: 홀 30: 하부 실리콘층
본 발명은 실리콘 절연체 실리콘 구조물에 관한 것으로, 더욱 상세하게는 절연체에 개방구가 형성된 실리콘 절연체 실리콘 구조물에 관한 것이다.
도 1a 및 도 1b는 종래의 실리콘 절연체 실리콘 구조물을 나타낸 단면도이다. 도 1a는 종래의 실리콘 절연체 실리콘 구조물이며, 도 1b는 도 1a의 구조물에서 제2 실리콘이 식각된 실리콘 절연체 실리콘 구조물이다. 이때, A영역은 노치(notch)가 발생한 영역이다.
도 1a 및 도 1b를 참조하면, 종래의 실리콘 절연체 실리콘 구조물은 제1 실리콘(1), 제1 실리콘 위에 형성되는 절연체(3), 및 절연체(3) 위에 형성되는 제2 실리콘(5)으로 이루어진다.
이때, 제2 실리콘(5)의 일정영역을 식각할 경우에 식각속도는 식각영역의 크기에 따라 상이하다. 식각영역이 큰 경우에는 식각에 사용되는 플라즈마, 이온 등의 유입이 상대적으로 많기 때문에 식각영역이 작은 영역에 비해 빨리 제2 실리콘(5)이 식각된다.
이로 인해 식각영역이 큰 영역은 제2 실리콘(5)이 식각된 후에도 유입되는 플라즈마, 이온 등에 의해 A영역과 같이 식각영역 하부 양측이 식각되는 노치가 발생한다. 노치가 발생한 식각영역은 상부 실리콘의 식각이 완료되지 않은 식각영역을 식각하기 위해 유입되는 여분의 플라즈마, 이온 등에 의해 발생한다.
이러한 노치가 발생한 재료에 외력이 가해지면 노치 영역에 변형력(응력)집중현상이 일어나서 노치 부위가 다른 부분보다 먼저 변형되거나 파괴되는 노치효과(notch effect)가 발생할 수 있는 문제점이 있다.
따라서, 본 발명의 목적은 실리콘 절연체 실리콘 구조물에서 절연체의 소정영역이 개방되도록 하여 상부 실리콘층의 식각속도 차이에 따라 발생하는 노치 현상을 방지할 수 있는 실리콘 절연체 실리콘 구조물을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 실리콘 절연체 실리콘 구조물은 하부 실리콘층, 하부 실리콘층 위에 형성되며 다수의 개방구가 형성되는 절연체, 및 절연체 위에 형성되며 일정영역이 식각되는 상부 실리콘층을 포함하며, 절연체에 형성된 개방구는 상부 실리콘층의 일정영역의 식각시 사용되는 물질을 하부 실리콘층으로 이동시킨다.
이때, 절연체의 개방구는 홀(hole) 및 라인(line)의 형태 중 중 적어도 어느 하나이다.
그리고, 상부 실리콘층의 일정영역은 건식식각에 의해 식각된다.
한편, 본 발명의 실리콘 절연체 실리콘 구조물 제조방법은 하부 실리콘층을 형성하는 단계, 하부 실리콘층 위에 다수의 개방구를 갖는 절연체을 형성하는 단계, 및 절연체 상부에 일정영역이 식각되는 상부 실리콘층을 형성하는 단계를 포함한다.
이때, 절연체의 개방구는 홀(hole) 및 라인(line)의 형태 중 중 적어도 어느 하나이다. 그리고, 절연체의 개방구는 상부 실리콘의 일정영역의 하부에 형성되어 상부 실리콘층의 일정영역의 식각시 사용되는 물질이 하부 실리콘층으로 이동될 수 있도록 한다.
그리고, 상부 실리콘층의 일정영역은 건식식각에 의해 식각된다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명의 일실시예에 따른 실리콘 절연체 실리콘 구조물을 나타낸 단면도이다.
도 2를 참조하면, 하부 실리콘층(10) 위에 다수의 개방구들을 갖는 절연체(insulator)(20)가 형성되어 있다. 그리고, 절연체(20) 상부에 상부 실리콘층(20)이 형성되어 있다. 이때, 절연체(20)에 형성된 개방구들은 상부 실리콘층(30)을 건식식각(dry etching)에 의해 식각할 경우에 식각영역의 크기에 따른 식각속도 차이에 의해 발생하는 노치(notch)를 방지하기 위해 형성된다. 즉, 상부 실리콘층(30)을 건식식각할 때 식각영역 중 특정영역이 먼저 식각되었을 경우, 먼저 식각이 완료된 특정영역 하부에 형성된 절연체(20)의 개방구가 식각시 사용되는 플라즈마(plasma), 이온(ion) 등을 하부 실리콘층(10)으로 통과시키며, 이로 인해 식각이 완료된 특정영역의 하부 양측이 여분의 플라즈마 등에 의해 식각되는 것을 방지한다.
도 3a 및 도 3b는 각각 본 발명의 일실시예에 따른 실리콘 절연체 실리콘 구조물의 절연체(20)를 나타낸 평면도이다. 도 3a는 절연체(20)에 다수의 홀(25)형태의 개방구가 형성된 경우를 나타낸 도면이며, 도 3b는 절연체(20)에 다수의 홀(25)과 라인(line) 형태의 개방구가 형성된 경우를 나타낸 도면이다.
도 3a 및 도 3b를 참조하면, 절연체(20)에 형성된 홀(25) 형태 및 라인 형태 의 개방구는 상부 실리콘층(30) 건식식각시 사용되는 플라즈마, 이온 등을 통과시킨다. 따라서, 상부 실리콘층(30)에서 식각되는 영역들 중 식각이 먼저 완료된 영역에 위치하는 절연체(20)의 홀(25)형태 및 라인 형태의 개방구는 식각시 사용되는 플라즈마 등을 통과시켜 하부 실리콘층(10)으로 보낸다.
그리고, 절연체(20)의 개방구는 상부 실리콘층(30) 식각시 사용되는 플라즈마 등이 하부 실리콘층(10)으로 통과될 수 있도록 하는 다양한 형태가 될 수 있다. 즉, 절연체(20)의 개방구의 형태는 홀(25) 형태, 라인 형태, 홀과 라인이 같이 형성된 형태 등 식각시 사용되는 플라즈마 등이 하부 실리콘층(10)으로 이동될 수 있도록 하는 모든 형태가 될 수 있다. 그러나, 절연체(20)에 형성된 개방구의 크기는 실리콘 절연체 실리콘 구조물의 크기에 따라 적절하게 조절되어야 한다.
도 4는 본 발명의 일실시예에 따른 식각된 실리콘 절연체 실리콘 구조물을 나타낸 도면이다. 여기서, B영역은 절연체(20)의 홀(25)을 통과한 플라즈마에 의해 하부 실리콘층(10)이 식각되는 영역을 나타낸다. 그리고, 제1 영역과 제2 영역은 상부 실리콘층(30) 중 식각되는 영역이다.
도 4를 참조하면, 제1 영역은 제2 영역보다 더 크므로 상부 실리콘층(30)을 반응식각(reactive etching)할 때, 제1 영역에는 제2 영역보다 많은 양의 플라즈마가 주입된다. 따라서, 제1 영역의 식각속도는 제2 영역의 식각속도 보다 빠르기 때문에 제1 영역에 있는 절연체(20)가 제2 영역에 있는 절연체(20)보다 빨리 외부에 노출된다. 제1 영역에 있는 절연체(20)가 외부에 노출된 후에 제2 영역의 상부 실리콘층(30)의 식각은 완료되지 않았기 때문에 제 2영역의 상부 실리콘층(30)을 식 각하기 위해 플라즈마는 제1 영역 및 제2 영역에 계속하여 주입된다.
이러한 제1 영역의 상부 실리콘층(30)이 모두 식각된 후에 제1 영역으로 주입되는 플라즈마는 절연체(20)의 홀(25) 형태의 개방구를 통과하여 하부 실리콘층(10)으로 이동하게 된다. 따라서, 제1 영역에 위치하는 하부 실리콘층(10), 즉 B영역의 실리콘은 주입되는 플라즈마에 의해 식각된다. 절연체(20)에 형성된 홀로 인해 주입되는 플라즈마가 하부 실리콘층(10)으로 이동함으로써 플라즈마가 제1 영역에서 상부 실리콘층(30) 하부 양측이 식각되는 것을 방지할 수 있다.
그리고, 반응식각의 경우뿐만 아니라 이온빔 식각 등 건식식각에 의해 상부 실리콘층(30)을 식각하는 경우에도 식각속도에 차이에 의해 발생하는 문제점을 방지하기 위해 절연체(20)에 개방구를 형성한다.
도 5는 본 발명의 일실시예에 따른 실리콘 절연체 실리콘 구조물 제조방법을 설명하기 위한 흐름도이다.
도 5를 참조하면, 하부 실리콘층(10) 위에 절연체(20)를 형성한다(S501).
이어, 절연체(20)에 개방구를 형성한다(S503). 이 개방구는 절연체(20) 상부에 형성되는 상부 실리콘층(30)을 건식식각할 때 발생하는 노치를 방지하고, 하부 실리콘층(10) 상부에 형성되는 물질에 의한 스트레스를 완화시키기 위함이다.
그리고, 이 개방구는 홀(25) 형태, 라인 형태 등이 될 수 있으며, 상부 실리콘층(30)의 식각영역에 위치하는 절연체(20)에 개방구가 형성되도록 한다. 개방구의 형태는 상부 실리콘층(30) 식각시 사용되는 플라즈마, 이온 등의 물질이 개방구를 통과될 수 있는 형태이며, 상부 실리콘층(30)의 식각영역 외의 영역의 하부에 위치하는 절연체(20)에도 개방구를 형성하여 하부 실리큰층(10) 상부에 형성되는 물질에 의한 스트레스를 완화시킬 수 있다.
그리고, 개방구가 형성된 절연체(20) 위에 상부 실리콘층(30)을 형성한다(S505).
이때, 개방구가 형성된 절연체(20) 위에 상부 실리콘층(30)이 형성됨에 따라 개방구는 상부 실리콘층(30)으로 채워지나, 개방구에 채워지는 상부 실리콘층(30) 중 제1 영역의 개방구에 채워지는 상부 실리콘층은 여분의 플라즈마 등에 의해 식각됨은 당업자에게 자명한 사항이다.
이상 설명한 바와 같이, 본 발명에 따르면 실리콘 절연체 실리콘 구조물에서 절연체에 개방구를 형성함으로써 상부 실리콘층 식각시 발생하는 노치를 방지할 수 있을 뿐만 아니라, 구조물의 스트레스(stress)를 완화시킬 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (7)

  1. 하부 실리콘층;
    상기 하부 실리콘층 위에 형성되며, 다수의 개방구가 형성되는 절연체; 및
    상기 절연체 위에 형성되며, 일정영역이 식각되는 상부 실리콘층;을 포함하며,
    상기 절연체에 형성된 개방구는 상기 상부 실리콘층의 일정영역의 식각시 사 용되는 물질을 상기 하부 실리콘층으로 이동시키는 것을 특징으로 하는 실리콘 절연체 실리콘 구조물.
  2. 제1항에 있어서,
    상기 절연체의 개방구는 홀(hole) 및 라인(line)의 형태 중 중 적어도 어느 하나인 것을 특징으로 하는 실리콘 절연체 실리콘 구조물.
  3. 제1항에 있어서,
    상기 상부 실리콘층의 일정영역은 건식식각에 의해 식각되는 것을 특징으로 하는 실리콘 절연체 실리콘 구조물.
  4. 하부 실리콘층을 형성하는 단계;
    상기 하부 실리콘층 위에 다수의 개방구를 갖는 절연체을 형성하는 단계; 및
    상기 절연체 상부에 일정영역이 식각되는 상부 실리콘층을 형성하는 단계;를 포함하는 것을 특징으로 하는 실리콘 절연체 실리콘 구조물 제조방법.
  5. 제4항에 있어서,
    상기 절연체의 개방구는 홀(hole) 및 라인(line)의 형태 중 중 적어도 어느 하나인 것을 특징으로 하는 실리콘 절연체 실리콘 구조물 제조방법.
  6. 제4항에 있어서,
    상기 절연체의 개방구는 상기 상부 실리콘의 일정영역의 하부에 형성되어 상기 상부 실리콘층의 일정영역의 식각시 사용되는 물질이 상기 하부 실리콘층으로 이동될 수 있도록 하는 것을 특징으로 하는 실리콘 절연체 실리콘 구조물 제조방법.
  7. 제4항에 있어서,
    상기 상부 실리콘층의 일정영역은 건식식각에 의해 식각되는 것을 특징으로 하는 실리콘 절연체 실리콘 구조물 제조방법.
KR1020040075246A 2004-09-20 2004-09-20 실리콘 절연체 실리콘 구조물 및 그 제조방법 KR100579490B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040075246A KR100579490B1 (ko) 2004-09-20 2004-09-20 실리콘 절연체 실리콘 구조물 및 그 제조방법
US11/228,225 US20060060847A1 (en) 2004-09-20 2005-09-19 Silicon-insulator-silicon structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075246A KR100579490B1 (ko) 2004-09-20 2004-09-20 실리콘 절연체 실리콘 구조물 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060026361A KR20060026361A (ko) 2006-03-23
KR100579490B1 true KR100579490B1 (ko) 2006-05-15

Family

ID=36072992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075246A KR100579490B1 (ko) 2004-09-20 2004-09-20 실리콘 절연체 실리콘 구조물 및 그 제조방법

Country Status (2)

Country Link
US (1) US20060060847A1 (ko)
KR (1) KR100579490B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9101734B2 (en) * 2008-09-09 2015-08-11 Biosense Webster, Inc. Force-sensing catheter with bonded center strut

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840923A (en) 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
KR20010036815A (ko) * 1999-10-12 2001-05-07 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
KR20040037218A (ko) * 2001-10-01 2004-05-04 팔티언 테크닐리넨 투트키무스케스쿠스 Ｓｏｉ 기판상에 공동구조를 형성하는 방법 및 ｓｏｉ기판상에 형성된 공동구조

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500770B1 (en) * 2002-04-22 2002-12-31 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming a multi-layer protective coating over porous low-k material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840923A (en) 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
KR20010036815A (ko) * 1999-10-12 2001-05-07 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
KR20040037218A (ko) * 2001-10-01 2004-05-04 팔티언 테크닐리넨 투트키무스케스쿠스 Ｓｏｉ 기판상에 공동구조를 형성하는 방법 및 ｓｏｉ기판상에 형성된 공동구조

Also Published As

Publication number Publication date
US20060060847A1 (en) 2006-03-23
KR20060026361A (ko) 2006-03-23

Similar Documents

Publication Publication Date Title
US5278105A (en) Semiconductor device with dummy features in active layers
KR101626661B1 (ko) 패시베이션 무결성을 향상시키기 위한 시스템 및 방법
KR100875655B1 (ko) 반도체 소자의 제조방법
CN110911476B (zh) 一种埋入式栅极结构及其制造方法
US20070190743A1 (en) Process for digging a deep trench in a semiconductor body and semiconductor body so obtained
KR100579490B1 (ko) 실리콘 절연체 실리콘 구조물 및 그 제조방법
KR100675962B1 (ko) 열적 산화물이 채워진 얕은 소자 분리용 트렌치
KR100924006B1 (ko) 반도체소자의 콘택홀 형성 방법
JP2007517398A (ja) 半導体デバイスの、矩形形状のスペーサを形成する方法
CN110828466B (zh) 字线制作方法
KR100197657B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100506871B1 (ko) 글래스층을 이용한 스토리지 노드 형성 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR0147196B1 (ko) 반도체 장치의 금속배선 콘택부 형성방법
KR101057698B1 (ko) 반도체소자의 실리사이드막 형성방법
US9245855B2 (en) Methods and apparatus to reduce semiconductor wafer warpage in the presence of deep cavities
KR100550642B1 (ko) 반도체 소자의 도전패턴 형성 방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR100694984B1 (ko) 반도체 소자의 제조방법
KR20090113678A (ko) 반도체 소자 및 그의 제조방법
KR20090017114A (ko) 반도체 소자의 콘택 형성 방법
CN102760654A (zh) 形成栅极图案的方法以及半导体装置
KR20030049025A (ko) 반도체 소자의 트렌치 형성 방법
KR20070003138A (ko) 리세스게이트공정을 이용한 반도체소자의 제조 방법
KR20050035359A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150422

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee