KR100924006B1 - 반도체소자의 콘택홀 형성 방법 - Google Patents
반도체소자의 콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR100924006B1 KR100924006B1 KR1020070031992A KR20070031992A KR100924006B1 KR 100924006 B1 KR100924006 B1 KR 100924006B1 KR 1020070031992 A KR1020070031992 A KR 1020070031992A KR 20070031992 A KR20070031992 A KR 20070031992A KR 100924006 B1 KR100924006 B1 KR 100924006B1
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- forming
- etching
- hard mask
- primary
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 125000006850 spacer group Chemical group 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000001039 wet etching Methods 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 239000000126 substance Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 2
- 238000003860 storage Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 바닥선폭은 증가시키면서 상부선폭의 증가를 방지할 수 있는 콘택홀 형성 방법을 제공하기 위한 것으로, 본 발명의 콘택홀 형성 방법은 기판 상에 양측벽에 스페이서가 구비된 복수의 게이트패턴을 형성하는 단계; 상기 게이트패턴 사이의 기판 상에 랜딩플러그를 형성하는 단계; 상기 랜딩플러그를 포함한 전면에 절연막을 형성하는 단계; 상기 절연막 상에 하드마스크막을 형성하는 단계; 비트라인콘택마스크로 상기 하드마스크막을 식각하는 단계; 상기 하드마스크막 식각후 노출된 절연막의 일부를 건식 식각하여 1차 홀을 형성하는 단계; 상기 1차 홀의 측벽에 스페이서를 형성하는 단계; 상기 1차 홀 아래에 남아있는 절연막을 건식식각하여 상기 랜딩플러그 표면을 오픈시키는 2차 홀을 형성하는 단계; 상기 2차 홀이 형성된 절연막을 선택적으로 습식식각하여 상기 1차 홀보다 선폭이 큰 3차 홀을 형성하는 단계; 및 상기 하드마스크막과 스페이서를 제거하여 상기 1차홀과 3차홀로 이루어진 비트라인콘택홀을 형성하는 단계를 포함하고, 상술한 본 발명은 비트라인콘택홀의 상부선폭은 유지되면서 바닥선폭을 증가시킴으로써 콘택저항을 낮출 수 있는 효과가 있다.
콘택홀, 비트라인콘택홀, 선폭, 상부선폭, 습식식각
Description
도 1은 종래기술에 따른 하부 콘택과 상부 콘택간 브릿지 발생을 나타낸 도면.
도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 콘택홀 형성 방법을 도시한 공정 단면도.
도 3a 내지 도 3f는 본 발명의 제2실시예에 따른 콘택홀 형성 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 절연막
22A : 1차 홀 22B : 2차 홀
23 : 하드마스크막 24 : 콘택마스크
25 : 스페이서
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 반도체소자의 콘택홀 형성 방법에 관한 것이다.
통상적으로 콘택홀은 하부층과 상부층을 연결하기 위한 콘택 또는 플러그가 매립되는 것으로서, 랜딩플러그, 비트라인콘택, 스토리지노드콘택 등이 매립된다.
DRAM 공정 중 콘택홀은 셀지역과 주변회로지역에서 필요한 위치에 각각 형성되는데, 셀지역에 형성되는 콘택홀은 저항을 낮추기 위해 하부층과의 접촉면적을 확보해야 하므로, 바닥선폭(Bottom Critical Dimension)의 확보가 매우 중요하다.
그러나, 바닥선폭을 확보하기 위해 DICD(Develop Inspection Critical Dimension)를 증가시키면 콘택홀의 상부선폭(Top CD)까지 함께 증가되어, 후속 공정에서 또다른 콘택홀을 형성할 때 약간의 오정렬(Misalign)만 발생해도 하부 콘택(또는 플러그)과 상부 콘택(또는 플러그) 사이에 브릿지(Bridge)가 발생하는 문제가 있다.
도 1은 종래기술에 따른 하부 콘택과 상부 콘택간 브릿지 발생을 나타낸 도면으로서, 하부콘택은 비트라인콘택이고 상부콘택은 스토리지노드콘택이다.
도 1에 따르면, 바닥선폭을 확보하기 위해 비트라인콘택홀 형성시 DICD를 증가시킴에 따라 비트라인콘택홀의 상부선폭(Top CD)까지 함께 증가되어, 후속 공정에서 스토리지노드콘택홀(Storage Node Contact Hole)을 형성할 때 약간의 오정렬(Misalign)만 발생해도 비트라인콘택과 스토리지노드콘택 사이에 브릿지(Bridge)가 발생한다.
또한, 종래기술은 비트라인콘택홀 형성 후 후속공정인 비트라인배리어메탈(Bitline Barrier Metal) 증착전의 전세정(Pre Cleaning)에서 BOE(Buffered Oxide Etchant) 용액을 적용하는데, 이 BOE 용액에 의해 비트라인콘택홀의 상부선폭은 더욱 증가되어 스토리지노드콘택홀과의 브릿지 위험성은 더욱 증가하게 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 바닥선폭은 증가시키면서 상부선폭의 증가를 방지할 수 있는 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 후속 세정공정에 의해 상부 선폭이 증가되는 것을 방지할 수 있는 콘택홀 형성 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 콘택홀 형성 방법은 기판 상에 양측벽에 스페이서가 구비된 복수의 게이트패턴을 형성하는 단계; 상기 게이트패턴 사이의 기판 상에 랜딩플러그를 형성하는 단계; 상기 랜딩플러그를 포함한 전면에 절연막을 형성하는 단계; 상기 절연막 상에 하드마스크막을 형성하는 단계; 비트라인콘택마스크로 상기 하드마스크막을 식각하는 단계; 상기 하드마스크막 식각후 노출된 절연막의 일부를 건식 식각하여 1차 홀을 형성하는 단계; 상기 1차 홀의 측벽에 스페이서를 형성하는 단계; 상기 1차 홀 아래에 남아있는 절연막을 건식식각하여 상기 랜딩플러그 표면을 오픈시키는 2차 홀을 형성하는 단계; 상기 2차 홀이 형성된 절연막을 선택적으로 습식식각하여 상기 1차 홀보다 선폭이 큰 3차 홀을 형성하는 단계; 및 상기 하드마스크막과 스페이서를 제거하여 상기 1차홀과 3차홀로 이루어진 비트라인콘택홀을 형성하는 단계를 포함하고, 상기 2차홀 형성시 하부의 게이트패턴과의 오버랩을 방지하도록 상기 1차 홀 형성을 위한 비트라인콘택마스크의 DICD를 작게 형성하는 것을 특징으로 하며, 상기 절연막은 산화막이고, 상기 하드마스크패턴과 스페이서는 질화막인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 콘택홀 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(21)을 준비한다. 여기서, 기판(21)은 실리콘기판, 소스/드레인 접합, 랜딩플러그가 될 수 있다.
이어서, 기판(21) 상에 절연막(22)을 형성한 후, 절연막(22) 상에 하드마스크막(23)을 형성한다. 이때, 절연막(22)은 산화막(Oxide)이고, 하드마스크막(23)은 질화막(Nitride)이다. 이와 같은 하드마스크막(23)은 후속 공정인 절연막(22) 식각시 감광막 대신 절연막(22)을 식각하여 콘택홀을 패터닝할 수 있는 하드마스크 역할을 한다.
이어서, 하드마스크막(23) 상에 감광막(Photoresist)을 도포하고 노광 및 현상으로 패터닝하여 콘택마스크(Contact Mask, 24)를 형성한다. 이때, 콘택마스크(24)은 일정 선폭의 개구(24A)을 갖는데, 이 개구는 콘택홀을 정의하기 위한 것이다. 그리고, 개구(24A)의 DICD는 후술하겠지만, 습식케미컬을 이용한 바텀선폭 확장 과정이 진행되므로, 작은 DICD를 가져도 된다.
도 2b에 도시된 바와 같이, 콘택마스크(24)를 식각장벽으로 하여 하드마스크막(23)을 식각하고, 연속해서 하드마스크막(23) 식각후 노출된 절연막(22)을 일정 깊이 식각한다.
이어서, 콘택마스크(24)를 스트립한다.
위와 같은 식각공정에 의해 하드마스크패턴(23A)이 형성되고, 절연막(22)에는 일정 깊이를 갖는 1차 홀(22A)이 형성된다.
특히, 1차 홀(22A) 형성을 식각시, 하드마스크패턴(23A) 아래의 절연막(22)을 한번에 모두 식각하지 않고, 일정 깊이(적어도 중간깊이까지)만 식각되도록 타겟을 조절하여 식각한다.
도 2c에 도시된 바와 같이, 1차 홀(22A)의 측벽에 스페이서(25)를 형성한다. 이때, 스페이서(25)는 1차 홀(22A)을 포함한 전면에 질화막을 증착한 후, 질화막을 식각하여 형성한 것이다. 여기서, 질화막 식각을 스페이서식각(Spacer etch)이라고 하며, 스페이서식각은 건식에치백(Dry etchback)을 적용한다. 건식에치백을 적용하면 비등방성 식각특성에 의해 1차 홀(22A)의 측벽에 있는 질화막은 식각되지않고, 1차 홀(22A)의 바닥면과 하드마스크패턴(23A)의 상부에 있는 질화막만 식각되면서 스페이서(25)가 형성된다.
위와 같은 스페이서(25)는 콘택홀의 상부를 습식케미컬(Wet Chemical)로부터 보호해 주는 역할을 한다. 바람직하게, 절연막(22)이 산화막이므로, 스페이서(25)는 질화막을 이용한다.
도 2d에 도시된 바와 같이, 1차 홀(22A) 아래의 남아있는 절연막(22)을 모두 식각하여 기판(21) 표면을 노출시키는 2차 홀(22B)을 개방시킨다.
이때, 2차 홀(22B) 형성을 위한 식각공정시 상부의 하드마스크패턴(23A)이 식각배리어 역할을 한다. 한편, 1차 홀(22A) 및 2차 홀(22B) 형성을 위한 절연막(22)의 식각은 모두 건식식각이다.
도 2e에 도시된 바와 같이, 습식식각을 진행한다. 이때, 습식식각을 절연막(22)이 식각될 수 있는 습식케미컬을 이용하여 진행한다. 따라서, 질화막 물질인 스페이서(25)와 하드마스크패턴(23A)은 식각하지 않으면서 산화막 물질인 절연막(22)만을 선택적으로 식각한다.
바람직하게, 습식식각시 사용되는 습식케미컬은 HF 또는 BOE(Buffered Oxide Etchant) 용액이다.
상술한 습식식각에 의해 2차 홀(22B)을 제공하던 절연막(22)이 식각되어 선폭이 큰 3차 홀(22C)이 형성된다. 즉, 3차 홀(22C)은 2차 홀(22B)의 측벽이 식각되어 선폭이 커진 형태로서, 3차 홀(22C)과 2차 홀(22B)은 깊이는 동일하지만 선폭에 있어서는 3차 홀(22C)의 선폭이 2차 홀(22B)보다 더 크다. 그리고, 3차 홀(22C)의 선폭은 1차 홀(22A)보다 선폭이 더 크고, 깊이는 동일하거나 1차 홀(22A)이 더 깊을 수 있다.
한편, 1차 홀(22A)의 상부는 하드마스크패턴에 의해 캡핑(Capping)되어 있고, 1차 홀(22A)의 측벽은 스페이서(25)에 의해 캡핑되어 있으므로 습식케미컬에 의한 1차 홀(22A)의 선폭 증가가 발생하지 않는다.
도 2f에 도시된 바와 같이, 하드마스크패턴(23A)과 스페이서(25)를 제거한 다. 이때, 하드마스크패턴(23A)과 스페이서(25)가 질화막이므로, 절연막(22)의 손실없이 선택적으로 제거할 수 있다. 일예로, 인산 용액을 이용한 습식식각 또는 CF계 가스(예, CF4)를 이용한 건식식각을 진행할 수 있다.
하드마스크패턴(23A)과 스페이서(25)가 제거된 후의 결과를 살펴보면, 절연막(22)에는 1차 홀(22A)과 3차 홀(22C)로 이루어진 콘택홀(100)이 최종적으로 형성된다. 그리고, 3차 홀(22C)의 선폭(CD3)이 1차 홀(22A)의 선폭(CD1)보다 더 크므로, 콘택홀(100)의 바닥선폭은 상부 선폭보다 더 크다. 이처럼, 바닥선폭이 크므로 콘택저항을 감소시킬 수 있다.
또한, 1차 홀의 선폭으로 미루어 볼 때, 콘택홀(100)의 상부에서는 어택이나 선폭증가가 없음을 알 수 있다.
도 3a 내지 도 3f는 본 발명의 제2실시예에 따른 콘택홀 형성 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 기판(31) 상에 복수의 게이트패턴(32)을 형성한다. 이때, 게이트패턴(32)은 게이트절연막, 게이트전극 및 게이트하드마스크막을 포함하고, 게이트패턴(32)의 양측벽에는 게이트스페이서(33)가 구비된다. 그리고, 기판(31)은 실리콘기판이며, 셀영역과 주변회로영역을 포함하는 기판이다. 제2실시예에서는 기판(31)은 셀영역의 기판이라 가정한다.
이어서, 게이트패턴(32) 사이의 기판(31) 상에 랜딩플러그(34)를 형성한다. 이때, 랜딩플러그(34)은 폴리실리콘막이다.
이어서, 기판(31) 상에 절연막(35)을 형성한 후, 절연막(35) 상에 하드마스크막(36)을 형성한다. 이때, 절연막(35)은 산화막(Oxide)이고, 하드마스크막(36)은 질화막(Nitride)이다. 이와 같은 하드마스크막(36)은 후속 공정인 절연막(35) 식각시 감광막 대신 절연막(35)을 식각하여 콘택홀을 패터닝할 수 있는 하드마스크 역할을 한다.
이어서, 하드마스크막(36) 상에 감광막(Photoresist)을 도포하고 노광 및 현상으로 패터닝하여 비트라인콘택마스크(Bitline Contact Mask, 37)를 형성한다. 이때, 비트라인콘택마스크(37)은 일정 선폭의 개구(37A)을 갖는데, 이 개구는 콘택홀을 정의하기 위한 것이다. 그리고, 개구(37A)의 DICD는 후술하겠지만, 습식케미컬을 이용한 바텀선폭 확장 과정이 진행되므로, 작은 DICD를 가져도 된다.
도 3b에 도시된 바와 같이, 비트라인콘택마스크(37)를 식각장벽으로 하여 하드마스크막(36)을 식각하고, 연속해서 하드마스크막(36) 식각후 노출된 절연막(35)을 일정 깊이 식각한다.
이어서, 비트라인콘택마스크(37)를 스트립한다.
위와 같은 식각공정에 의해 하드마스크패턴(36A)이 형성되고, 절연막(35)에는 일정 깊이를 갖는 1차 홀(35A)이 형성된다.
특히, 1차 홀(35A) 형성을 식각시, 하드마스크패턴(36A) 아래의 절연막(35)을 한번에 모두 식각하지 않고, 일정 깊이(적어도 중간깊이까지)만 식각되도록 타겟을 조절하여 식각한다.
도 3c에 도시된 바와 같이, 1차 홀(35A)의 측벽에 스페이서(38)를 형성한다. 이때, 스페이서(38)는 1차 홀(35A)을 포함한 전면에 질화막을 증착한 후, 질화막을 식각하여 형성한 것이다. 여기서, 질화막 식각을 스페이서식각(Spacer etch)이라고 하며, 스페이서식각은 건식에치백(Dry etchback)을 적용한다. 건식에치백을 적용하면 비등방성 식각특성에 의해 1차 홀(35A)의 측벽에 있는 질화막은 식각되지않고, 1차 홀(35A)의 바닥면과 하드마스크패턴(36A)의 상부에 있는 질화막만 식각되면서 스페이서(38)가 형성된다.
위와 같은 스페이서(38)는 비트라인콘택홀의 상부를 습식케미컬(Wet Chemical)로부터 보호해 주는 역할을 한다. 바람직하게, 절연막(35)이 산화막이므로, 스페이서(38)는 질화막을 이용한다.
도 3d에 도시된 바와 같이, 1차 홀(35A) 아래의 남아있는 절연막(35)을 모두 식각하여 랜딩플러그(34) 표면을 노출시키는 2차 홀(35B)을 개방시킨다.
이때, 2차 홀(35B) 형성을 위한 식각공정시 상부의 하드마스크패턴(36A)이 식각배리어 역할을 한다. 한편, 1차 홀(35A) 및 2차 홀(35B) 형성을 위한 절연막(35)의 식각은 모두 건식식각이다.
그리고, 2차 홀(35B) 형성시, 2차 홀(35B) 하부에 드러나는 게이트패턴의 게이트하드마스크막이 일부 어택을 받으면서 SAC 페일이 유발될 수 있으나, 제2실시예에서는 1차 홀(35A) 형성을 위한 비트라인콘택마스크의 DICD를 작게 형성했기 때문에 게이트하드마스크막과의 오버랩(Overlap) 자체를 방지할 수 있다.
도 3e에 도시된 바와 같이, 습식식각을 진행한다. 이때, 습식식각을 절연막(35)이 식각될 수 있는 습식케미컬을 이용하여 진행한다. 따라서, 질화막 물질인 스페이서(38)와 하드마스크패턴(36A)은 식각하지 않으면서 산화막 물질인 절연막(35)만을 선택적으로 식각한다.
바람직하게, 습식식각시 사용되는 습식케미컬은 HF 또는 BOE(Buffered Oxide Etchant) 용액이다.
상술한 습식식각에 의해 2차 홀(35B)을 제공하던 절연막(35)이 습식식각되어 선폭이 큰 3차 홀(35C)이 형성된다. 즉, 3차 홀(35C)은 2차 홀(35B)의 측벽이 식각되어 선폭이 커진 형태로서, 3차 홀(35C)과 2차 홀(35B)은 깊이는 동일하지만 선폭에 있어서는 3차 홀(35C)이 2차 홀(35B)보다 더 크다. 그리고, 3차 홀(35C)은 1차 홀(35A)보다 선폭이 더 크고, 깊이는 동일하거나 1차 홀(35A)이 더 깊을 수 있다.
한편, 1차 홀(35A)의 상부는 하드마스크패턴(36A)에 의해 캡핑(Capping)되어 있고, 1차 홀(35A)의 측벽은 스페이서(38)에 의해 캡핑되어 있으므로 습식케미컬에 의한 1차 홀(35A)의 선폭 증가가 발생하지 않는다.
도 3f에 도시된 바와 같이, 하드마스크패턴(36A)과 스페이서(38)를 제거한다. 이때, 하드마스크패턴(36A)과 스페이서(38)가 질화막이므로, 절연막(35)의 손실없이 선택적으로 제거할 수 있다. 일예로, 인산 용액을 이용한 습식식각 또는 CF계 가스(예, CF4)를 이용한 건식식각을 진행할 수 있다.
하드마스크패턴(36A)과 스페이서(38)가 제거된 후의 결과를 살펴보면, 절연막(35)에는 1차 홀(35A)과 3차 홀(35C)로 이루어진 비트라인콘택홀(200)이 최종적으로 형성된다. 그리고, 3차 홀(35C)의 선폭이 1차 홀(35A)보다 더 크므로, 비트라 인콘택홀(200)의 바닥선폭은 상부 선폭보다 더 크다. 이처럼, 바닥선폭이 크므로 콘택저항을 감소시킬 수 있다.
또한, 1차 홀(35A)의 선폭으로 미루어 볼 때, 비트라인콘택홀(200)의 상부에서는 어택이나 선폭증가가 없음을 알 수 있다.
상술한 제2실시예에 따르면, 비트라인콘택홀(200)의 상부선폭의 증가 없이 바닥선폭을 증가시켜 콘택저항을 감소시키면서도 후속 스토리지노드콘택홀과의 브릿지를 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 콘택홀의 상부선폭은 유지되면서 바닥선폭을 증가시킴으로써 콘택저항을 낮출 수 있는 효과가 있다.
또한, 본 발명은 스토리지노드콘택홀과의 오정렬마진(Misalign Margin)을 확보하여 SAC 수율(Yield) 향상에 기여할 수 있다.
Claims (12)
- 기판 상에 양측벽에 스페이서가 구비된 복수의 게이트패턴을 형성하는 단계;상기 게이트패턴 사이의 기판 상에 랜딩플러그를 형성하는 단계;상기 랜딩플러그를 포함한 전면에 절연막을 형성하는 단계;상기 절연막 상에 하드마스크막을 형성하는 단계;비트라인콘택마스크로 상기 하드마스크막을 식각하는 단계;상기 하드마스크막 식각후 노출된 절연막의 일부를 건식 식각하여 1차 홀을 형성하는 단계;상기 1차 홀의 측벽에 스페이서를 형성하는 단계;상기 1차 홀 아래에 남아있는 절연막을 건식식각하여 상기 랜딩플러그 표면을 오픈시키는 2차 홀을 형성하는 단계;상기 2차 홀이 형성된 절연막을 선택적으로 습식식각하여 상기 1차 홀보다 선폭이 큰 3차 홀을 형성하는 단계; 및상기 하드마스크막과 스페이서를 제거하여 상기 1차홀과 3차홀로 이루어진 비트라인콘택홀을 형성하는 단계를 포함하고,상기 2차홀 형성시 하부의 게이트패턴과의 오버랩을 방지하도록 상기 1차 홀 형성을 위한 비트라인콘택마스크의 DICD를 작게 형성하는반도체소자의 콘택홀 형성 방법.
- 제1항에 있어서,상기 하드마스크막과 스페이서는 상기 절연막의 건식식각 및 습식식각에 대해 선택비를 갖는 물질로 형성하는 반도체소자의 콘택홀 형성 방법.
- 제1항에 있어서,상기 절연막은 산화막이고, 상기 하드마스크막과 스페이서는 질화막인 반도체소자의 콘택홀 형성 방법.
- 제1항에 있어서,상기 절연막은,BPSG, SOD 또는 TEOS 중에서 선택된 어느 하나인 반도체소자의 콘택홀 형성 방법.
- 제1항에 있어서,상기 스페이서는,질화막 증착후 건식에치백하여 형성하는 반도체소자의 콘택홀 형성 방법.
- 삭제
- 삭제
- 제1항에 있어서,상기 절연막은 산화막을 포함하고, 상기 습식식각은 산화막에 대한 습식식각률이 빠른 습식케미컬을 사용하는 반도체소자의 콘택홀 형성 방법.
- 제8항에 있어서,상기 습식케미컬은 HF 또는 BOE 용액을 사용하는 반도체소자의 콘택홀 형성 방법.
- 삭제
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070031992A KR100924006B1 (ko) | 2007-03-30 | 2007-03-30 | 반도체소자의 콘택홀 형성 방법 |
| US12/001,129 US7910485B2 (en) | 2007-03-30 | 2007-12-10 | Method for forming contact hole using dry and wet etching processes in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070031992A KR100924006B1 (ko) | 2007-03-30 | 2007-03-30 | 반도체소자의 콘택홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080089029A KR20080089029A (ko) | 2008-10-06 |
| KR100924006B1 true KR100924006B1 (ko) | 2009-10-28 |
Family
ID=39795197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070031992A KR100924006B1 (ko) | 2007-03-30 | 2007-03-30 | 반도체소자의 콘택홀 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7910485B2 (ko) |
| KR (1) | KR100924006B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8197029B2 (en) * | 2008-12-30 | 2012-06-12 | Fujifilm Corporation | Forming nozzles |
| CN103474527A (zh) * | 2013-09-09 | 2013-12-25 | 昆山奥德鲁自动化技术有限公司 | 一种led芯片的无损切割方法 |
| KR102401486B1 (ko) | 2015-04-22 | 2022-05-24 | 삼성전자주식회사 | 콘택 구조물을 포함하는 반도체 소자 및 그 제조 방법. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060064273A (ko) * | 2004-12-08 | 2006-06-13 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280449A (ja) * | 1990-03-28 | 1991-12-11 | Nec Corp | 半導体装置の製造方法 |
| US6190988B1 (en) * | 1998-05-28 | 2001-02-20 | International Business Machines Corporation | Method for a controlled bottle trench for a dram storage node |
| US6403412B1 (en) * | 1999-05-03 | 2002-06-11 | International Business Machines Corp. | Method for in-situ formation of bottle shaped trench by gas phase etching |
| US6602794B1 (en) * | 2001-03-09 | 2003-08-05 | Advanced Micro Devices, Inc. | Silylation process for forming contacts |
-
2007
- 2007-03-30 KR KR1020070031992A patent/KR100924006B1/ko not_active IP Right Cessation
- 2007-12-10 US US12/001,129 patent/US7910485B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060064273A (ko) * | 2004-12-08 | 2006-06-13 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080242099A1 (en) | 2008-10-02 |
| KR20080089029A (ko) | 2008-10-06 |
| US7910485B2 (en) | 2011-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010157673A (ja) | 半導体素子およびその製造方法 | |
| KR100924006B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
| JP5064687B2 (ja) | 半導体素子の製造方法 | |
| KR100831975B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| US7160816B2 (en) | Method for fabricating semiconductor device | |
| JP5019890B2 (ja) | 半導体素子の製造方法 | |
| KR100945229B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20100004705A (ko) | 반도체 장치 제조 방법 | |
| KR20050106865A (ko) | 반도체소자의 스토리지노드콘택 형성 방법 | |
| KR20090074470A (ko) | 반도체 소자의 제조방법 | |
| KR100853477B1 (ko) | 반도체 소자 제조방법 | |
| KR100832019B1 (ko) | 반도체 소자의 스토리지노드 콘택 제조 방법 | |
| KR100935197B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100997435B1 (ko) | 새들형 트랜지스터를 구비하는 반도체 소자의 제조 방법 | |
| KR20070003138A (ko) | 리세스게이트공정을 이용한 반도체소자의 제조 방법 | |
| KR100942981B1 (ko) | 반도체소자 제조 방법 | |
| KR100744659B1 (ko) | 반도체 소자의 비트라인패턴 제조방법 | |
| KR100324934B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100603590B1 (ko) | 반도체 소자의 전하저장전극용 콘택 플러그 형성방법 | |
| KR100548562B1 (ko) | 스토리지노드 플러그 형성 방법 | |
| KR100632071B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20060113268A (ko) | 리세스게이트를 구비한 반도체장치의 제조 방법 | |
| KR100841051B1 (ko) | 케미컬어택을 방지한 반도체 소자 및 그의 제조 방법 | |
| KR20080062011A (ko) | 반도체 소자의 제조방법 | |
| KR20060055792A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |