KR101335163B1 - 마이크로 전자-기계 시스템의 패키징 및 그 제조 방법 - Google Patents

마이크로 전자-기계 시스템의 패키징 및 그 제조 방법 Download PDF

Info

Publication number
KR101335163B1
KR101335163B1 KR1020067021362A KR20067021362A KR101335163B1 KR 101335163 B1 KR101335163 B1 KR 101335163B1 KR 1020067021362 A KR1020067021362 A KR 1020067021362A KR 20067021362 A KR20067021362 A KR 20067021362A KR 101335163 B1 KR101335163 B1 KR 101335163B1
Authority
KR
South Korea
Prior art keywords
delete delete
layer
sacrificial
overcoat layer
microelectro
Prior art date
Application number
KR1020067021362A
Other languages
English (en)
Other versions
KR20070005674A (ko
Inventor
폴 에이. 코흘
파로크 아야지
폴 자얀찬드란 조셉
Original Assignee
조지아 테크 리서치 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조지아 테크 리서치 코오포레이션 filed Critical 조지아 테크 리서치 코오포레이션
Publication of KR20070005674A publication Critical patent/KR20070005674A/ko
Application granted granted Critical
Publication of KR101335163B1 publication Critical patent/KR101335163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0108—Sacrificial polymer, ashing of organics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

본 발명 개시의 구체예는 마이크로 전자-기계 디바이스 패키지를 제조하기 위한 시스템 및 방법을 제공한다. 개략적으로 기술된 구조물에서, 시스템의 한 구체예는 기판층 상에 형성된 마이크로 전자-기계 디바이스와, 마이크로 전자-기계 디바이스의 적어도 일부를 보호하는 열 분해가능한 희생 구조물을 포함하며, 희생 구조물은 기판층 상에 형성되고, 마이크로 전자-기계 디바이스의 활성 표면(active surface)을 둘러싸고 있는 가스 캐비티(gas cavity)를 에워싸고 있다. 또한, 다른 시스템 및 방법도 제공된다.
마이크로 전자-기계 디바이스 패키지, 보호 구조물, 오버코트층, 희생층

Description

마이크로 전자-기계 시스템의 패키징 및 그 제조 방법{PACKAGING FOR MICRO ELECTRO-MECHANICAL SYSTEMS AND METHODS OF FABRICATING THEREOF}
관련 출원에 관한 상호 참조
본 출원은 2004년 월 15일자로 출원되어 연속 번호 60/553,178를 부여받은 것으로 발명의 명칭이 "MEMS를 위한 기밀한 패키징"인 동시 계류 중인 미국 가명세 특허 출원을 우선권 주장한 것이며, 상기 우선권 주장 기초 출원은 그 전체 내용이 본 명세서에 참고 인용되어 있다.
기술 분야
본 발명은 일반적으로 마이크로 전자-기계 디바이스에 관한 것이며, 더욱 상세하게는 마이크로 전자-기계 디바이스의 패키징에 관한 것이다.
마이크로 전자 패키지를 마이크로 전자-기계 시스템(MEMS: micro electro-mechanical system) 디바이스에 채택하는 것은 몇몇 패키징 요건을 포함한다. 여러 MEMS 디바이스의 통상적인 3차원의 이동 부재는 MEMS 디바이스의 활성 표면 위에 자유 공간을 제공하기 위해서 일반적으로 일부 종류의 캐비티 패키지를 필요로 한다. 캐비티의 내부는 일반적으로 재료의 과도한 가스방출을 포함한 오염물이 없어야 한다. MEMS 디바이스는 패키지 내의 열적 고립과, 디바이스상의 기계적 응력을 최소화는 탑재 방법을 또한 필요로 한다. 캐비티는 배기되거나, 게터(getter)와 같은 대기 제어제로 충전될 수 있다.
그러한 요건에 추가하여, MEMS 디바이스는 통상적인 마이크로 패키징 절차 동안에 손상되기 쉽다. 이동할 수 있는 3차원 기계 구조물은 패키징되지 않은 MEMS 디바이스에 취성을 부가한다. 예컨대, 가동 MEMS 구조물은 거칠게 취급되는 경우 서로 접촉하거나 영구적으로 서로 부착된다(부착 효과).
또한, MEMS 패키징의 비용은 여러 적용에서 중요한 문제가 된다. 예컨대, 대부분의 MEMS 디바이스의 제조 비용의 50-90%가 MEMS 디바이스의 패키징에서 소모된다. 예컨대, MEMS 디바이스의 표면 특징 및 캐비티 요건은 통상적으로 대부분의 집적 회로에 사용되는 저비용 트랜스퍼 성형 플라스틱 패키징의 응용을 방해한다. 또한, 사출 성형과 같은 통상적인 캡슐화 기술은, 종종 마이크로 구조물을 쉽게 손상시킬 수 있는 높은 압력을 요구한다.
그리하여, 지금까지 제기되지 않았던 전술한 결함 및 불비점을 산업분야에서 해소할 필요성이 존재한다.
발명의 개요
본 발명 개시의 구체예는 마이크로 전자-기계 디바이스 패키지를 제조하기 위한 시스템 및 방법을 제공한다. 개략적으로 기술된 구성에서, 시스템의 한 구체예는, 기판층 상에 형성된 마이크로 전자-기계 디바이스, 및 마이크로 전자-기계 디바이스의 적어도 일부를 보호하는 열 분해가능한 희생 구조물을 포함하며, 여기서 희생 구조물은 기판층 상에 형성되고, 마이크로 전자-기계 디바이스의 활성 표면(active surface)을 둘러싸고 있는 가스 캐비티(gas cavity)를 에워싸고 있다.
본 발명의 구체예는 마이크로 전자-기계 디바이스 패키지를 제조하는 방법을 제공하기 위한 것으로서 또한 검토된다. 이와 관련하여, 그러한 방법의 한 구체예는, 이하의 단계들로서 폭넓게 요약될 수 있다: 마이크로 전자-기계 디바이스 상에 열 분해가능한 희생층을 형성하는 단계로서, 희생층은 마이크로 전자-기계 디바이스의 일부를 캡슐화하는 가스 캐비티를 둘러싸는 것인 단계, 희생층 둘레에 보호층을 형성하는 단계, 및 희생층을 열분해하는 단계를 포함하며, 희생층의 분해된 분자는 보호층을 투과하며, 열 분해가능한 희생 재료가 형성되는 경우에는 가스 캐비티가 형성된다.
본 발명의 다른 시스템, 방법, 특징 및 장점은 후술하는 도면 및 상세한 설명을 검토할 경우 당업자에게는 충분히 자명해질 것이다. 그러한 추가적인 시스템, 방법, 특징 및 장점은 본 명세서 내에 포함되며, 본 발명 개시내용의 범주 내에 있도록 의도된다.
도면의 간단한 설명
본 발명의 개시내용의 많은 양태는 하기 도면을 참조하면 보다 잘 이해할 수 있을 것이다. 도면내 성분들은 본 발명의 개시내용의 원리를 명확하게 예시하고자 할 때 배치하여 강조하고 있지만 반드시 척도상 확대할 필요는 없다. 더구나, 도면에서는 유사 참조 번호는 여러 도면 전반에 걸쳐 상응하는 부분들을 나타낸다.
도 1은 본 개시의 한 구체예에 따른 MEMS 패키지의 다이어그램이다.
도 2는 도 1의 MEMS 패키지를 제조하기 위한 예시적인 프로세스를 설명하는 플로차트 다이어그램이다.
도 3은 도 2의 프로세스에서의 제조 단계를 나타내는 다이어그램이다.
도 4는 도 2에서 수행된 바와 같은 희생층(sacrificial layer)을 도포하는 단계를 수행하는 프로세스의 한 구체예를 기술하는 다이어그램이다.
도 5는 도 4의 프로세스에 적합한 MEMS 디바이스의 구체예를 도시하는 다이어그램이다.
도 6은 도 2에서 수행되는 바와 같은 희생층을 도포하는 단계를 수행하는 프로세스의 한 구체예를 기술하는 다이어그램이다.
도 7은 도 6의 프로세스에 적합한 MEMS 디바이스의 구체예를 도시하는 다이어그램이다.
도 8은 도 2에서 수행된 바와 같은 희생층을 도포하는 프로세스를 수행하기 위한 에칭 프로세스에 적합한 MEMS 디바이스의 구체예를 도시하는 다이어그램이다.
도 9a 내지 도 9d는 SOI 빔 공진기(beam resonator)를 위한 도 4의 패키징 프로세스를 도시하는 도면이다.
도 10a 내지 도 10f는 HARPSS 폴리실리콘 링 자이로스코프(gyroscope)를 위한 도 6의 패키징 프로세스를 도시하는 도면이다.
도 11a 내지 도 11b는 패키징 전후의 도 9a 내지 도 9d의 SOI 빔 공진기의 주파수 응답을 도시하는 도면이다.
도 12 내지 도 15는 도 2의 프로세스의 일부를 사용하여 수행될 수 있는 MEMS 패키지의 다른 구체예를 도시하는 다이어그램이다.
도 16은 본 발명의 개시내용에 따라, MEMS 디바이스를 리드프레임 패키지에 부착시키기 위한 제조 프로세스를 설명하는 다이어그램이다.
도 17은 본 발명의 개시내용의 MEMS 패키지에 채택될 수 있는 각종 패키징 기술을 도시하는 다이어그램이다.
발명의 상세한 설명
도 1은 본 개시의 한 구체예에 따른 MEMS 디바이스 패키지(100)를 도시한다. 따라서, MEMS 디바이스 패키지(100)는 자립(自立) MEMS 구조물(110)을 패키징하는데 사용되며, 일반적으로 기판층(105)과, 그 기판층(105)에 형성된 1 이상의 MEMS 구조물(110)과, 자립 MEMS 구조물(110)을 둘러싸는 캐비티(cavity)나 에어갭이나 가스 캐비티(108)와, MEMS 디바이스의 기계적, 전기적, 화학적, 및/또는 환경적 보호를 제공하기 위한 캐비티(108) 둘레의 배리어층(barrier layer)(120)과, 캐비티의 내부로부터 외부로 연장하는 (배리어층(120)을 관통하거나 그 저부에서, 전기적 신호를 캐비티의 내부로부터 외부로 안내하는) 복수의 피드쓰루(feedthrough)와, 패키지(100)를 외부 지점 또는 단자에 접속하기 위하여 기판(105) 상에 형성되는 콘택트(130)를 포함한다. 자립 또는 릴리스된(released) MEMS 구조물(110)을 MEMS 패키지(100) 내에 패키징한 후, 패키지(100)는 후술하는 바와 같은 특이하거나 상이한 각종 방식으로 회로 기판 또는 시스템에 부착될 수 있다.
기판층(105)은 특정 MEMS 시스템이나 디바이스에 적합한 재료로 이루어질 수 있다. 예시적인 재료로는 유리, 다이아몬드, 석영, 사파이어, 실리콘, 실리콘 화합물, 게르마늄, 게르마늄 화합물, 갈륨, 갈륨 화합물, 인듐, 인듐 화합물, 또는 다른 반도체 재료 및/또는 화합물을 포함하나 그것에 한정되는 것은 아니다. 또한, 기판층(105)은 예컨대, 인쇄 배선 기판에서 발견되는 임의의 유전 재료, 금속(예컨대, 구리 및 알루미늄), 또는 세라믹이나 유기 재료를 포함하는 비(非)-반도체 기판 재료를 포함한다. 콘택트(130)는 접착 특성과 열 특성과 같은 적절한 고려가 이루어지는 금속 및/또는 금속 합금과 같은 도체로 형성된다.
전술한 바와 같이, 캐비티(108) 주위의 배리어층(120)은 MEMS 디바이스에 기계적, 전기적, 화학적, 및/또는 환경적 보호를 제공한다. 특정 MEMS 디바이스 또는 특정 적용에 따라서, 상이한 수준의 보호가 희망된다. 일반적으로, 에어갭이나 캐비티는 필요하지 않은 호흡 공기인 가스를 포함하는 폐쇄 영역이며, 일부 구체예에서, 에어갭은 진공 상태에 있다. 에어갭이나 캐비티는 일반적으로 상위 구조물에 의해서 포위된다.
일반적으로, MEMS 구조물(110)은 작업 환경으로부터의 디바이스의 보호 및 디바이스 재료 및 구동으로부터의 환경의 보호를 보장하도록 패킹화된다. 예컨대, 한 수준의 보호는 MEMS 구조물(110)의 구조적 무결성을 보장하기 위해 다른 기계 구조물이나 물체로부터의 간섭의 보호를 제공한다. 이러한 유형의 인클로저(enclosure)에서, 배리어층(120)은 MEMS 디바이스의 특정 구동 환경의 일반적인 혹독함을 견딜 수 있는 재료로 제조되어야 한다. 다른 부가적인 보호 수준은 산소 또는 물에의 노출로부터의 보호(예컨대, 기밀(氣密)한 인클로저)를 더 제공할 수 있다. 따라서, 이러한 유형의 보호에서는, 배리어층(120)은 에어 캐비티(108) 주위에 기밀한 밀봉을 제공하는 금속 재료로 일반적으로 이루어진다. 또한, 일부 배리어 레벨(120)은 임의의 외부 공기에의 노출로부터의 보호를 더 제공하는 부가적인 보호 수준을 제공할 수 있다. 이와 같은 마지막 수준의 보호의 경우, 에어 캐비티(108) 내부에 진공이 형성되고, 배리어층(120)은 에어 캐비티(108) 내부에 진공을 유지하는 금속 재료로 일반적으로 이루어진다.
본 개시의 한 구체예에 따라, 도 2 및 도 3과 관련하여 MEMS 디바이스 패키지(100)를 제조하는 프로세스(200)를 기술한다. 그러한 프로세스(200)는 여기에 기술한 바와 같은 희생 재료의 열 분해에 기초한다. 명료성을 위해, 제조 프로세스의 일부 부분이 도 2에 포함되지 않았음을 유념해야 한다. 그와 같이, 후술한 제조 프로세스는 MEMS 디바이스 패키지(100)를 제조하는데 필요한 모든 단계를 포함하는 모든 것을 망라한 리스트가 되도록 의도되지 않는다. 또한, 프로세스 단계가 도 2에 도시된 순서와 상이한 순서로 수행될 수도 있고, 일부 단계가 동시에 수행될 수도 있기 때문에 제조 프로세스는 유연적이다.
이하, 도 2 및 도 3을 참조하면, 열 분해가능한 희생 폴리머(예컨대, Unity 200, Promerus, LLC, Brecksville, OH)가 릴리스된 MEMS 디바이스(310)의 표면에 도포되어(단계 210), 희생층(325)을 갖는 MEMS 디바이스 패키지(320)를 제조한다. 희생 폴리머 재료는 MEMS 디바이스(310)의 표면이나 그 표면의 일부를 캡슐화하도록 패턴화되어 희생층(325)을 형성한다. 예컨대, 감광성 또는 광-한정가능한(photo-definable) 희생층 재료가 희생층(325)을 형성하는데 사용될 수 있다. 따라서, 광-한정가능한 폴리머는, 예컨대, 스핀-코팅, 닥터 블레이딩, 스퍼터링, 적층, 스크린 또는 스텐실(stencil)-인쇄, 용융 분배(dispensing), 화학 증착(CVD), 및 플라즈마계 침착 시스템과 같은 기술을 이용하여 기판(328) 상에 침착될 수 있다.
희생 재료(325)를 패턴화한 후, MEMS 디바이스는 희생층(325) 및 MEMS 구조물 위의 임의의 다른 소정 영역의 위에서 유전 재료(예컨대, Avatrel, Polymide, SU8)(335)로 코팅된다. 그와 같이, MEMS 구조물(320)에 오버코트층을 도포하여(단계 220), 희생층(325) 및 오버코트층(overcoat layer)(335)을 갖는 MEMS 디바이스 패키지(330)를 제조한다. 오버코트층(335)은 예컨대, 스핀 코팅, 광-한정 방법, 닥터-블레이딩, 스퍼터링, 적층, 스크린 또는 스텐실-인쇄, 화학 증착(CVD), 및 플라즈마계 침착 시스템과 같은 기술을 사용하여 기판(328) 상에 침착될 수 있다. 오버코트 재료는 접합 패드나 콘택트과 같은 특징부를 노출하도록 패턴화될 수 있다.
오버코트(335)가 제조된 후, 희생층(325)은 폴리머를 분해하는데 충분한 온도(예컨대, 200-250℃)까지 그 희생층(325)의 희생 폴리머 재료를 가열함으로써 분해된다. 예컨대, 희생층(325)은 오븐 내에서 그 희생층(325)의 열분해 온도를 초과시킴으로써 분해되어(단계 230), 오버코트층(335)에 의해서 둘러싸이고, 실질적으로 잔류물이 없는 저-잔류물 에어갭이나, 잔류물이 없는 캐비티(348)를 갖는 MEMS 디바이스 패키지(340)가 제조될 수 있다. "실질적인" 값 이하의 잔류물은 최종 제품에 영향을 적게 미치거나 영향을 미치지 않으며, "잔류물 없음"으로 간주될 수 있다. 예컨대, MEMS 디바이스에서, 10 nm 미만의 잔류물은 통상적으로 최종 제품에 영향을 미치지 않으며, 잔류물 없음으로 간주된다.
이 프로세스 동안에, 희생층(325)의 분해 제품은 오버코트층(335)을 통하여 확산하거나 침투한다. 부가적인 단계에서, 부가적인 금속 재료(355)가 오버코트층(335)의 위에서 MEMS 구조물에 부가되어(단계 240), MEMS 디바이스의 활성 표면(358)을 보호하는 금속 캡 또는 배리어(355)를 구비한 MEMS 디바이스 패키지(350)를 제조한다. 금속 배리어(355)는 외력의 힘 또는 부재로부터 MEMS 디바이스(310)의 한 유형의 보호를 제공한다. 특히, 금속은 기밀한 배리어를 제공하는 것으로 알려진다. 따라서, 금속 기밀 배리어(355)는 MEMS 디바이스가 주위 환경에 처해지는 것을 허용한다.
일부 구체예에서, MEMS 디바이스의 진공 패키징이 바람직하다. MEMS 디바이스의 진공 패키징을 구현하기 위한 한 구체예는 전술한 프로세스(200)를 채용한다. 하지만, 단계 335에서 추가 금속 재료를 추가하기 위하여, MEMS 디바이스(340)는 증발기와 같은 진공 챔버 내에 위치되고, 에어 캐비티 영역(348) 내의 에어가 배기된다. 진공하에 있는 동안에, 단계 255에서 기술한 바와 같이 금속은 오버코트 재료 위에 침착된다. 금속 배리어(355)는 에어가 금속에 의해 둘러싸인 영역에 들어가는 것을 방지하고, 그리하여 MEMS 디바이스를 위한 진공 패키지를 제공한다. 일부 구체예에서는, 희생층을 제거하는 단계 또한 진공 챔버 내에서 수행될 수 있어서, 복수의 단계가 동시에 수행될 수 있다는 것을 유념해야 한다.
일부 구체예에서는, MEMS 패키지가 도 2의 전술한 각 단계에 처해지지 않고 제조되며, 후술하는 바와 같이 외부 지점이나 단자에의 전기 접속을 제공하기 위한 추가의 처리에 여전히 적합하다는 것을 또한 유념해야 한다.
희생층(325)을 제조하는데 사용된 희생 폴리머는 천천히 분해하는 폴리머일 수 있고, 둘레 재료 내에 에어 캐비티(348)를 형성하는 동안의 부적절한 압력 형성을 생성하지 않는다. 또한, 희생 폴리머의 분해는 오버코트층(335)을 침투하는데 충분히 작은 가스 분자를 생성한다. 또한, 희생 폴리머는 MEMS 구조 및 오버코트 재료의 분해 또는 열화 온도보다 낮은 분해 온도를 갖는다. 또한, 희생 재료는 오버코트 재료의 증착 또는 경화 온도보다는 높고 희생 폴리머가 사용되고 있는 구조물 내의 구성 요소의 열화 온도보다는 낮은 분해 온도를 가져야 한다.
희생 폴리머는 폴리노르보르넨(polynorbornene), 폴리카보네이트, 폴리에테르, 폴리에스테르, 각각의 작용화된 화합물, 및 이들의 조합물을 포함할 수 있지만, 그것에 한정되지는 않는다. 폴리노르보르넨은 알케닐-치환 노르보르넨(예컨대, 시클로-아킬레이트 노르보르넨)을 포함할 수 있지만 그것에 한정되지는 않는다. 폴리카보네이트는 노르보르넨 카보네이트, 폴리프로필렌 카보네이트, 폴리에틸렌 카보네이트, 폴리시클로헥센 카보네이트, 및 그 조합물을 포함할 수 있지만 그것에 한정되지는 않는다.
또한, 희생 폴리머는 희생 폴리머의 가공성을 변경하는(예컨대, 열 및/또는 광 조사에 대한 희생 폴리머의 안정도를 증가 또는 감소하는) 부가적인 성분을 포함할 수 있다. 이와 관련하여, 그 성분은 광 개시제(photoinitiator) 및 광산 개시제(photoacidinitiator)를 포함할 수 있지만 그것에 한정되지는 않는다.
개시된 희생 조성의 구체예는 희생 폴리머와 1 이상의 포지티브 또는 네거티브 톤(tone) 성분을 포함할 수 있지만, 그것에 한정되지만 않는다. 포지티브 톤 성분은 광산 개시제를 포함할 수 있다.
예컨대, 희생 성분은 네거티브 톤 성분 및/또는 포지티브 톤 성분을 포함할 수 있다. 네거티브 톤 성분은 희생 폴리머 내에서 가교(crosslinking)를 야기하는 반응물을 생성하는 성분을 포함할 수 있다. 네거티브 톤 성분은 감광성 자유 라디칼 발생제(free radical generator)를 포함할 수 있지만 그것에 한정되지는 않는다. 광산 발생제와 같은 대안적인 네거티브 톤 화합물이 사용될 수 있다(예컨대, 에폭시드-작용화된 계 내에서).
네거티브 톤 감광성 자유 라디칼 발생제는 노광시 2 이상의 성분으로 분해하고, 그 성분의 적어도 하나는 자유 라디칼인 화합물이다. 특히, 네거티브 톤 광 개시제는 비스(2,4,6-트리메틸벤조일)-페닐포스핀옥시드(Irgacure 819, Ciba Speciality Chemicals Inc.); 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부타논-1(Iracure 369, Ciba); 2,2-디메톡시-1,2-디페닐에탄-1-온((Iracure 651, Ciba); 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1-온(Iracure 907, Ciba); 벤조인 에틸 에테르(BEE, Aldrich); 2-메틸-4'-(메틸티오)-2-모르폴리노-프로피오페논; 2,2'-디메톡시-2-페닐-아세토페논(Iracure 1300, Ciba); 2,6-비스(4-아지도벤질리덴)-4-에틸시클로헥사논(BAC-E), 및 그 조합물을 포함할 수 있지만, 그것에 한정되는 것은 아니다.
포지티브 톤 화합물은 광산 발생제를 포함할 수 있지만, 그것에 한정되는 것은 아니다. 더욱 상세하게는, 포지티브 톤 광산 발생제는 친핵성 활로겐화물(예컨대, 디페닐요도늄염, 디페닐플루오로늄염) 및 착물 금속 할로겐화물 음이온(anion)(예컨대, 트리페닐술포늄염)을 포함할 수 있지만, 그것에 한정되는 것은 아니다. 특히, 광산 발생제는 테트라키스(펜타플루오로페닐)보레이트-4-메틸페닐[4-(1-메틸에틸)페닐]요도늄(DPI-TPFPB); 트리스(4-t-부틸페닐)술포늄 테트라키스-(펜타플루오로페닐)보레이트(TTBPS-TPFPB); 트리스(4-t-부틸페닐)술포늄 헥사플루오로포스페이트(TTBPS-HFP); 트리페닐술포늄 트리플레이트(TPS-Tf); 비스(4-tert-부틸페닐)요도늄 트리플레이트(DTBPI-Tf); 트리아진(TAZ-101); 트리페닐술포늄 헥사플루오로안티모네이트(TPS-103); RhodosilTM 광개시제 2074(FABA); 트리페닐술포늄 비스(퍼플루오로메탄술포닐)이미드(TPS-Nl); 디-(p-t-부틸) 페닐요도늄 비스(퍼플루오로메탄술포닐)이미드 (DTBPI-Nl); 트리페닐술포늄; 트리스(퍼플루오로메탄술포닐)메티드(TPS-Cl); 디-(p-t-부틸페닐)요도늄 트리스(퍼플루오로메탄술포닐)메티드(DTBPI-Cl); 및 그 조합물을 포함하지만, 그것에 한정되지는 않는다.
광산 발생제는 희생 조성물의 약 0.5 내지 5 중량%일 수 있다. 특히, 광산 발생제는 희생 조성물의 약 1 내지 3 중량%일 수 있다.
희생 조성물의 나머지 비율은 광산 발생제에 의해 차지되지 않으며, 희생 폴리머(예컨대, 약 50% 내지 약 99%)가 메시티렌, N-메틸-2-피롤리디논, 프로필렌 카보네이트, 아니솔, 시클로헥사논, 프로필렌글리콜 모노메틸 에테르 아세테이트, N-부틸 아세테이트, 디글림(diglyme), 에틸-3-에톡시프로피오네이트, 및 그 조합물과 같은 용매로 이루어질 수 있으나, 용매는 그러한 예에 한정되는 것은 아니다.
희생 폴리머의 열분해는 희생 폴리머의 분해 온도로 MEMS 디바이스를 가열하고, 그 온도에서 특정 기간(예컨대, 1-2 시간) 동안 유지함으로써 수행될 수 있다. 그 후, 분해물은 오버코트 폴리머층을 통화여 확산 또는 투과하여, 실질적으로 잔류물이 없는 중공 구조를 만든다(에어 캐비티).
오버코트층(335)은 에어 갭 또는 캐비티를 형성하면서 희생 폴리머의 분해에 의해 생성된 분해 가스가 투과성이거나 반(semi)-투과성인 특성을 갖는 임의 모듈의 폴리머 또는 침착된 막(예컨대, 실리콘 이산화물, 실리콘 질화물 등)일 수 있다. 또한, 오버코트 폴리머층은 제조 및 사용 환경 하에서 파괴 또는 붕괴되지 않도록 탄성 특성을 갖는다. 또한, 오버코트층(335)은 희생 폴리머가 분해하는 온도 범위 내에서 안정적이다. 오버코트층(335)의 예는 예컨대, 폴리이미드, 폴리노르보르넨, 에폭시드, 폴리아릴렌 에테르, 및 파릴렌과 같은 화합물을 포함한다. 더욱 구체적으로는, 오버코트층(335)은 Amoco UltradeTM 7501, BF Goodrich AvatrelTM Dieelectric Ploymer, DuPont 2611, DuPont 2734, DuPont 2771, 및 DuPont 2555를 포함한다. 오버코트층(335)은 예컨대, 스핀 코팅, 닥터-블레이딩, 스퍼터링, 적층, 스크린 또는 스텐실-인쇄, 화학적 증착(CVD), 플라즈마계 증착 시스템 등과 같은 기술을 사용하여 기판 상에 침착될 수 있다.
화학적으로 분해 가능한 희생층 및 오버코트층을 MEMS 디바이스에 도포하는데 각종 접근법이 사용될 수 있다. 도 4는, 도 5에 도시된 바와 같은, SOI(silicon on insulator) 공진기 또는 작은 홀을 갖는 MEMS 디바이스(예컨대, H>>g 이고 t<<50㎛, 여기서 H는 에어 캐비티의 높이이고, g는 홀의 폭이며, t는 희생층의 두께임)와 같은 표면 마이크로 기계가공된 MEMS 디바이스를 패키징하는데 적합한 하나의 프로세스를 기술하는 도면이다.
그러한 패키징 비아 패턴화(PVP; packaging via patterning) 접근법에서, 광-한정가능한 희생 폴리머 Unity 200(Promerus, LLC, Brecksville, OH)이 먼저 MEMS 디바이스(410)의 표면 상에 스핀 코팅되어 얇은 희생층(412)을 형성하고, MEMS 디바이스는 연성-소성 처리된다(단계 420). 그 후, 얇은 희생층(412)을 패턴화하기 위해 딥 UV 노광(λ=248㎚)을 수행한다(단계 420). 희생층(412)은 노출 영역을 분해하기 위해서 약 110℃에서 소성-현상되고(단계 430), 광-한정가능한 폴리머 오버코트 Avatrel(Promerus, LLC)(414)를 사용하여 희생 재료의 캡슐화가 수행된다(단계 440).
캡슐화(단계 440) 후에, 접합 패트(416)가 오버코트 재료(414)의 광 패턴화를 통하여 개구된다. 그 후, 에어-캐비티(418)를 형성하기 위해서, MEMS 구조물을 커버하고 있는 오버코트 하부의 희생 재료를 약 200 내지 300℃에서 열분해한다(단계 460). 이는 본 프로세스에서 가장 높은 온도 단계이다. 열 분해 부산물은 오버코트(414)를 통하여 캐비티(418)로부터 용이하게 확산해 나간다. 패키징된 MEMS 디바이스를 기밀하게 밀봉하기 위해 알루미늄 층(417)이 스퍼터링될 수 있다(단계 470).
희생 재료의 분해 후에, 캐비티(418)의 내부에는 희생 재료가 없게 되고, 디바이스 구조물(419)은 손상되지 않고 디바이스 상에의 임의의 잔류물 없이 이동이 자유롭다. 예컨대, 일 실험적 시도에서, 1㎛의 갭을 갖는 25㎛ 두께의 SOI 빔 공진기(2.6MHz 주파수)가 Unity 희생 재료에 의해 PVP를 통해 패킹화된다. Unity 희생 재료는 실리콘, 산화물 및 금속에의 접착성이 양호하고 저온에서 열 분해가능한 광-한정가능한 폴리카보네이트이다. 또한, Unity 희생 재료는 좁은 온도 범위에서 깨끗한 분해 특징이 있다. 그러한 시도에서, Q-팩터(Q=8000)는 패키징 및 희생 재료의 제거 후에 그러한 디바이스에서 변하지 않았다.
대안으로, 도 6은 열 분해가능한 희생층을 도포하기 위한 패키징 비아 디스펜싱(PVD; packaging via dispensing) 접근법을 기술한다. 이러한 접근법은 도 7에 도시된 바와 같은, 취성 소자 및 넓고 깊은 캐비티(예컨대, L>>g, 여기서 L은 에어 캐비티(710)의 길이를 나타내고, g는 홀(720)의 폭을 나타냄)를 갖는 벌크(bulk) 마이크로 기계가공된 구조물(예컨대, HARPSS 자이로/가속도계)에 더욱 적합하다.
그러한 접근법에서, 열 분해가능한 희생 재료(610)(광-한정가능할 필요는 없다)를 주사기(syringe) 분배 도구에 의해 (예컨대, 수동적으로 또는 자동적으로) 적절한 액적 사이즈(예컨대, 1mm 내지 1cm)로 도포하여 에어 캐비티(612)를 커버한다(단계 620). 그 후, Avatrel 오버코트 재료를 사용하여 희생 재료(610)를 오버코팅하며, 프로세스 순서는 희생층(610)을 분해하는 열방출 단계(640)와 금속 배리어층(617)을 에어 캐비티(612) 위에 부가하기 위한 금속화 단계(650)를 포함하여, PVP 프로세스와 유사하게 계속된다. 마지막 금속화 단계(650)는 패키지(618)를 기밀하게 밀봉한다.
전술한 프로세스는 희생 재료(325) 및/또는 배리어 재료(120)(예컨대, 오버코트 재료, 금속층, 다른 보호 배리어 등)를 MEMS 디바이스에 인가하기 위한 기술의 예이다. 하지만, 본 발명의 개시내용은 도 4 내지 도 7과 관련하여 기술한 프로세스에 한정되지 않는다. 예컨대, 반도체 제조 프로세스에 사용되는 다른 리쏘그래피 및 에칭 기술이 사용될 수 있다. 이와 같이, MEMS 디바이스는 도 8에 도시된 바와 같은, 취성 소자 또는 넓고 깊은 홀(예컨대, t>L>50㎛, 여기서 t는 희생층(810)의 두께를 나타내고, L은 에어 공동(820)의 길이 측정치임)을 갖는 소형 MEMS 디바이스(예컨대, HARPSS 공진기, RF 스위치)를 패키징하는데 적합한 두꺼운 희생 재료에 마스크 에칭 프로세스를 사용하여 패킹될 수도 있다. 이와 같이, 소망하지 않는 영역으로부터 산소 플라즈마에 의해 희생층을 제거하는데 산소 마스크가 사용될 수도 있다.
MEMS 디바이스를 패키징하는데 있어서의 전술한 방법의 적용 가능성은 충분히 입증되었다. 예컨대, 도 9a에 도시된 바와 같은, 1㎛ 갭 스페이스를 갖는 15㎛ 두께의 2.6MHz SOI 빔 공진기(릴리스된)(SCS 빔 및 고립 트렌치가 도시됨)는 PVP를 통하여 패키징된다. 좁은 트렌치를 매립 산화물까지 에칭하여 공진기 및 감지/구동 패드의 형상을 규정하며, HF 용액에 의한 매립 산화물의 제거가 후속된다. 도 9b는 PVP 이후의 공진기의 사진을 도시한다. 도시된 바와 같이, 공진기는 15㎛의 높은 캐비티와 20㎛ 두께의 오버코트층의 특징이 있다.
도 9c는 디바이스를 기밀하게 밀봉하기 위하여 금을 DC 스퍼터링한 후의, 패키징된 공진기를 도시한다. 그러한 디바이스에서, Avatrel 오버코트층은 고립 트렌치 상에서 연장된다. 도 9d는 20㎛ 두께의 Avatrel 캡 하부의 15㎛ 높이 및 80㎛ 너비의 캐비티를 나타내는 파단한 패키징된 공진기(SCS 빔이 도시)의 단면도이다.
PVD 방법을 평가하기 위해서, 도 10a에 도시된 바와 같이, 1㎛의 갭과 200㎛ 깊이의 캐비티를 갖는 50㎛ 두께의 폴리실리콘 HARPSS 링 자이로스코프를 제조한다. HARPSS 순서는 질화물 앵커(anchor)를 패턴화하고 트렌치를 한정하는 것으로 시작한다. 희생 산화물의 얇은 층이 침착되어 트렌치 측벽을 균일하게 커버하고 SCS와 폴리실리콘 전극 사이에 용량성 갭(capacitive gap)을 한정한다. 트렌치에 도핑 처리된(dpoed) 폴리실리콘을 충전하여 링, 스프링 및 전극을 형성한다. 마지막으로, 센서는 DRIE 도구 내로 릴리스되고, HF 용액에 의한 희생층 제거가 후속된다. 도 10b는 희생층의 수동 분해 후의 동일한 디바이스를 도시한다. 도 10c는 두꺼운 (120㎛) 오버코트 캡을 형성하고 그 캐비티 내부로부터 희생 재료를 분해한 후의 디바이스의 도면이다. 도 10d는 2mm 너비의 Avatrel 캡슐을 파단시키고, 매우 청결한 캐비티 및 손상되지 않은 디바이스 구조(디바이스는 진동이 자유롭다)를 확인한 후의 디바이스를 도시한다.
전극, 1㎛ 용량성 갭, 4㎛ 너비의 폴리실리콘 링 및 지지 스프링의 근접 모습이 도 10e 및 10f에 도시된다. 이는 희생 재료가 매우 두꺼운 오버코트를 통하여 분해되어 가파른 캡을 형성할 수 있다는 것을 명료하게 나타낸다. 공기 분자가 Avatrel 캡을 통하여 빠져나가는데 실온에서 적은 시간이 소요되며, 구조물은 높은 Q 팩터로 공진을 개시할 수 있다.
도 9a 내지 9d의 패키징된 공진기를 진공 프로브 스테이션(probe station) 내에서 웨이퍼-레벨로 테스트한다. 전극이 네트워크 분석기에 직접 접속된 동안에 70-80V 범위의 DC 분극 전압을 인가한다. 도 11a는 패키징 이전에 진공에 있는 공진기의 주파수 응답을 도시하며, 도 11b는 패키징 후 진공 내의 공진기의 주파수 응답을 도시한다. 약 5000의 높은 Q 팩터는 그러한 디바이스에 대하여 변하지 않았고, 패키징 후의 Unity 희생 재료의 열분해가 디바이스의 성능에 영향을 끼치지 않는다는 것을 입증하였다.
전술한 바와 같이, 각종 MEMS 디바이스 패키지를 환경 소자에 대한 가변하는 보호 수준으로 제조될 수 있다. 따라서, MEMS 패키지의 구체예의 예들은 이하의 것을 포함하지만, 그것에 한정되지 않는다.
도 12에는 MEMS 디바이스 패키지(1200)의 한 구체예가 도시된다. 그러한 구체예에서, MEMS 디바이스 패키지(1200)는 기판층(1210), MEMS 디바이스(1220)의 활성 영역, 진공 패키징된 에어 캐비티 영역(1225), 콘택트(1230), 오버코트층(1240), 및 배리어층(1250)을 포함한다. 패키지(1200)는, MEMS 디바이스에 가변 기밀 보호도를 제공할 수 있는 배리어층(1250) 및 오버코트층(1240)을 형성하기 위해서 희생층(325)이 제거되는 도 2와 관련하여 기술한 프로세스와 유사한 프로세스에 의해 제조된다. 그러한 프로세스 동안에, 캐비티(1225) 내의 에어가 배출되어 캐비티(1225) 내에 진공을 형성하고, 금속 배리어(1250)는 에어가 에어 캐비티 영역(1225) 내에 들어가는 것을 방지한다.
희생 재료(325)를 오버코트층(1240)을 침투하는 기상 물질로 변환시킴으로써, 캐비티(1225)는 임의의 희생 재료 잔류물을 포함한 잔류물이 없게 된다. 따라서, 오버코트층(1240)은 잔류물이 또한 없게 되고, 구조적 무결성을 유지하며, 이는 임의의 희생 재료를 제거하기 위해 오버코트층 내로 천공이 드릴링되지 않기 때문이다.
후술하는 바와 같이, MEMS 디바이스 패키지(1200)는, 리드프레임 패키징, 표면 탑재 패키징, 또는 세라믹 패키징을 이용하는 플립-칩 기술, 와이어 접합 기술, 또는 다른 고성능 기술을 포함하는 각종 방법에 의해 외부 지점에 접속되거나 추가의 패키징이 이루어질 수 있다. 상이한 처리 기술은 마이크로 전자 디바이스에 상이한 양의 압력과 엄격성을 미치기 때문에, MEMS 디바이스에 이용할 수 있는 특정 처리 기술은 오버코트 및 배리어층에 의해서 제공되는 보호 수준에 의존될 수 있다.
도 13을 참조하면, MEMS 디바이스 패키지(1300)의 다른 구체예가 도시된다. 도 13에서, MEMS 디바이스 패키지(1300)는 기판층(1310), MEMS 디바이스(1320)의 활성 표면, MEMS 디바이스의 활성 표면을 둘러싸는 에어 캐비티(1325), 콘택트(1330), 오버코트층(1340), 및 배리어층(1350)을 포함한다. 패키지(1300)는, 오버코트층(1340)과 배리어층(1350)을 형성하기 위해서 희생층(325)이 제거되는 도 2와 관련하여 기술한 프로세스와 유사한 프로세스에 의해 제조된다. 하지만, 진공 패킹을 필요로 하지 않는 여러 MEMS 디바이스가 있기 때문에, 그러한 구체예에서는 에어 캐비티(1325) 내에 진공을 형성하는 프로세스는 수행되지 않는다. 배리어층(1350)은 에어 및 습기가 그 배리어층(1350)(예컨대, 금속층)에 의해서 둘러싸인 에어 캐비티에 들어가는 것을 여전히 방지할 수 있다. 또한, 희생 재료(325)를 오버코트층(1340)을 침투하는 기상 물질로 변환시킴으로써, 에어 캐비티(1325)는 임의의 잔류 희생 물질을 포함하는 잔류물이 없게 된다. 따라서, 오버코트층(1340)은 잔류물이 또한 없게 되고, 구조적 무결성을 유지하는데, 이는 임의의 희생 재료를 제거하기 위해 오버코트층 내로 천공이 드릴링되지 않기 때문이다. 후술하는 바와 같이, MEMS 디바이스 패키지(1300)는 리드프레임 패키징, 표면 탑재 패키징, 또는 세라믹 패키징을 이용하는 플립-칩 기술, 와이어 접합 기술, 또는 다른 고성능 기술을 포함하는 각종 방법에 의해 외부 지점에 접속될 수 있다. 상이한 처리 기술은 마이크로 전자 디바이스에 상이한 양의 압력과 엄격성을 미치기 때문에, MEMS 디바이스에 이용할 수 있는 특정 처리 기술은 오버코트 및 배리어층에 의해서 제공되는 보호 수준에 의존될 수 있다.
다른 구체예에서, 도 14는 기판층(1410), MEMS 디바이스(1420)의 활성 표면, MEMS 디바이스의 활성 표면 둘레의 에어 캐비티 영역(1425), 콘택트(1430), 보호층으로 작용하는 오버코트층(1440)을 포함하는 MEMS 디바이스 패키지(1400)를 도시한다. 이러한 패키지(1400)는 오버코트층을 형성하기 위해서 희생층(325)이 제거되는 도 2와 관련하여 기술한 프로세스의 일부와 유사한 프로세서에 의해서 제조된다. 하지만, 그러한 예에서, 희생층(325)이 제거된 후(단계 230) 패키지(1400)가 완성되고 오버코트층(1440)은 잔존한다.
따라서, 오버코트층을 부가하는 단계(220)의 일부로서, 오버코트를 강하고 단단하게 하기 위해서 오버코트 재료는 일반적으로 소성 처리되며, 이는 MEMS 디바이스의 유형 및 여러 응용에서의 외력에 대한 적절한 보호를 제공한다. 또한, 희생 재료(325)를 오버코트층(1440)을 침투하는 기상 물질로 변환시킴으로써, 에어 캐비티(1425)는 임의의 잔류 희생 물질을 포함하는 잔류물이 없게 된다. 따라서, 오버코트층(1440)은 잔류물이 또한 없게 되고, 구조적 무결성을 유지하는데, 이는 임의의 희생 재료를 제거하기 위해 오버코트층 내로 천공이 드릴링되지 않기 때문이다. 후술하는 바와 같이, MEMS 디바이스 패키지(1400)는 패키징 프로세스의 특정 품질 및 특정 MEMS 디바이스의 보호 요건에 따라서, 리드프레임 패키징, 표면 탑재 패키징, 또는 세라믹 패키징을 이용하는 플립-칩 기술, 와이어 접합 기술, 또는 다른 고성능 기술을 포함하는 각종 방법에 의해 외부 지점에 접속될 수 있다.
도 15를 참조하면, MEMS 디바이스 패키지(1500)의 다른 실시예가 도시된다. 그러한 실시예에서, MEMS 디바이스 패키지(1500)는 기판층(1510), MEMS 디바이스(1520)의 활성 표면, MEMS 디바이스의 활성 표면 둘레의 에어 캐비티(1525), 콘택트(1530) 및 희생층(1540)을 포함한다. 이러한 패키지(1500)는 희생층(325)을 형성하기 위해서 희생 재료가 도포되는 도 2와 관련하여 기술한 프로세스와 유사한 프로세서에 의해서 제조된다. 하지만, 그러한 특정 예에서, 희생층을 부가하는 단계(210)가 수행된 후에 프로세스가 완료된다. 따라서, 희생층을 부가하는 단계의 일부로서, 희생 재료로 MEMS 디바이스(1520)의 활성 표면을 둘러싸며, 이는 전류 와이어 접합 기술 및/또는 표면 탑재 기술에 의해 MEMS 디바이스 패키지가 후속적으로 외부 지점 또는 단자에 부착되기 전에 외력에 대한 적절한 보호로서 작용한다.
MEMS 디바이스의 패키징 후에, MEMS 디바이스 패키지는 집적 회로(예컨대, 와이어 접합 패드, 코팅된 표면 등을 갖는)와 유사할 뿐만 아니라, 여러 집적 회로와 같이 처리되고 여러 집적 회로와 같이 패키징될 수도 있다. 예컨대, 집적 회로를 탑재하는데 통상적으로 사용되는 금속 프레임(예컨대, 리드프레임)과 같은 지지 구조물에 MEMS 디바이스를 부착하기 위한 후속 프로세스를 고려할 수 있다.
도 16에 나타낸 바와 같이, MEMS 디바이스를 둘러싸는 희생층(1540)을 갖는 MEMS 디바이스(1500)를 부착하기 위한 프로세스가 기술된다. 따라서, 리드프레임(1600)이 제공된다. 그러한 예에서, 얇은 금속 시트(예컨대, 구리)가 마이크로 전자 디바이스 패키지를 부착하기 위한 다이 패드(die pad)와, 와이어를 마이크로 전자 디바이스 상의 접합 패드 또는 콘택트에 접속하기 위한 리드 핑거(lead finger)(1620)를 갖는 리드프레임으로 가공된다. 따라서, 희생층(1540)을 갖는 MEMS 디바이스 패키지(1630)가 (패키지(1630)를 리드프레임(1600)의 다이 패드(1610)에 탑재하거나 접합함으로써) 리드프레임(1600)에 부착된다(단계 1625). 또한, 금속 와이어(1640)가 리드프레임(1600)의 단자 또는 리드 핑거(1620)와 MEMS 디바이스 패키지(1630)의 패드 또는 콘택트(130)로부터 접속된다(단계 1625). 그 후, 코팅 재료(1650)(예컨대, 플라스틱 성형 화합물, 열경화성 폴리머, 에폭시 수지 등)이 성형 프로세스의 일부로서, MEMS 디바이스 패키지의 표면 및 리드프레임(1600)의 일부에 도포된다(단계 1645).
그러한 프로세스에 사용되는 코팅 재료(1650)는 MEMS 반도체 디바이스 패키지(1500) 내의 희생 재료(1540)의 열분해 온도보다 낮은 경화 온도를 갖는다. 그리하여, 코팅 재료(1650)는 저온(희생 재료의 열분해를 위한 온도보다 낮은)에서 경화되어 단단해진다. 코팅 재료(1650)는 희생층(1540)의 희생 폴리머의 분해에 의해 생성된 분해 가스에 대하여 투과성 또는 반-투과성의 특성을 포함한다.
코팅 재료(1650)는 칩 표면상의 패키지 응력을 최소화시킬 목적으로 MEMS 디바이스 및 리드프레임 어셈플리 또는 "칩"의 표면 위에 방습성 재료를 제공하는 역할을 하며, 부식에 대한 부가적인 보호를 제공한다. 이는 집적 회로의 저비용 마이크로 전자 패키징에서의 표준 단계이다. 하지만, MEMS 디바이스에서는, 그러한 단계는 보호 커버링을 갖지 않는 MEMS 구조물의 작용에 통상적으로 부정적으로 간섭하며 해를 끼친다. 따라서, 희생층(1540)의 존재에 의해, 코팅(1650)은 MEMS 디바이스의 활성 표면과 접촉하지 않는다.
코팅(1650)이 경화하여 단단해진 후, MEMS 칩은 희생층의 열분해 온도를 초과하는 온도에서 소성 처리된다. 그 후, 희생 재료는 기상 상태로 변환되어 코팅 재료(1650)를 통하여 확산하거나 침투한다. 희생층의 분해 후에, 에어 캐비티가 MEMS 디바이스의 활성 표면 주위에 형성되고, 코팅 재료(1650)는 부재가 에어 캐비티에 들어가는 것을 방지하고, MEMS 디바이스를 일반적으로 보호한다. MEMS "칩"(1660)은 표준 칩 패키징 프로세스의 일부로서, 단일화(singulation) 프로세스를 통하여 리드프레임으로부터 제거되고(단계 1655), 칩의 리드가 소정의 형태로 굽혀진다.
전술한 바와 같은 프로세스는 얇은 에폭시 패키지(TSOP(thin small outline package) 및 TQFP(thin quad flat package)와 같은)에서 잘 작용한다. 하지만, 그 프로세스는 얇은 에폭시 코팅에 한정되지 않고, 다른 코팅 변형에서도 역시 작 작용한다. 또한, MEMS 디바이스 패키지의 다른 구체예가 유사한 프로세스에 채용될 수도 있다.
예컨대, 한 구체예(도 14에 의해 도시된 바와 같은)에서, MEMS 디바이스 패키지는 희생 재료(1425)의 열분해에 영향을 끼치지 않고 MEMS 디바이스에 부가적인 지지를 제공하는 오버코트층(1440)을 포함한다. 그리하여, 그러한 MEMS 디바이스 패키지는 도 16에 기술된 바와 같은 프로세스를 사용하여 리드프레임에 또한 부가될 수 있다.
추가적으로, 다른 실시예(도 12 및 도 13에 의해 도시된 바와 같은)에서, MEMS 디바이스 패키지는 희생층을 포함하지 않을 수 있고, 대안적으로 배리어 레벨(1250, 1350)과 같은 부가적인 지지 구조물을 포함한다. 그러한 MEMS 디바이스 패키지는 희생층이 존재하지 않기 때문에 코팅 재료의 경화 온도를 초과하는 온도에서 베이킹될 필요가 없다. 다르게는, 도 16에 기술된 프로세스는 통상적인 집적 회로 패키징 프로세스(예컨대, 리드프레임 패키징)를 사용하여 그러한 MEMS 디바이스 패키지를 추가적으로 패키징하는데 사용될 수도 있다.
본 발명의 개시내용에 따르면, 마이크로 전자 기계 디바이스 패키지의 일부 구체예는 1 이상의 MEMS 디바이스와; 디바이스로부터 패키지로의 접속부와; 기계/전기적, 화학적, 및 환경적 보호를 제공하는 둘러싸거나 포함하는 구조물과; 패키지를 회로 기판 또는 시스템에 부착하는 결합 구조를 포함한다. 그러한 실시예는 각종 적용을 위한 상이한 프로세스에 의해서 제조된 패키지 디바이스에 일반적으로 적용가능한 MEMS 디바이스의 웨이퍼-레벨에서의 다목적 패키징 프로세스를 제공한다. 따라서, 본 개시의 실시예는 도 17에 기술한 바와 같은 발전된 집적 회로 패키징 기술에 적용할 수 있다.
도 17를 참조하면, 본 개시의 MEMS 디바이스 패키지(1710)는 패키징 요건 및 선호의 구색을 충족하도록 제조될 수 있다. 예컨대, MEMS 디바이스 패키지(1710)는 MEMS 디바이스의 가변 기밀 보호 정도나 레벨을 제공하도록 패키징될 수 있다. 도 17에 도시된 바와 같이, 기밀한 보호 레벨은 기계적 보호(1720)(예컨대, 부주의한 터치, 추가의 패키징 등으로부터의), 기계적 보호에 추가적인 산소 및 물로부터의 보호(1730), 및 기계적 보호에 추가적인 모든 가스(예컨대, 순수 진공을 갖는)에의 노출로부터의 보호(1740)를 포함한다.
기밀한 보호의 가변도에 부가하여, MEMS 디바이스 패키지(1710)는 외부 지점이나 단자와의 전기 접속을 제공하기 위하여 각종 접합 기술을 또한 활용할 수 있다. 그러한 접합 기술은, 와이어 접합 기술(1750) 및 플립 칩 접합 기술(1760)을 포함하지만, 그것에 한정되지는 않는다.
또한, 본 발명의 개시내용의 MEMS 디바이스 패키지(1710)는 이미 통상적으로 사용중인 각종 마이크로 전자 디바이스 패키징 기술을 추가로 사용할 수 있다. 예컨대, MEMS 디바이스 패키지는 저비용 플라스틱 패키징 기술(1770) 및 세라믹이나 다른 고성능 패키징 기술(1780)을 포함하는 통상적인 집적 회로 기술을 또한 이용할 수 있지만, 그것에 한정되는 것은 아니다. 이들 접근법에서, 표면 실장 프로세스(1790) 및 쓰루-홀 탑재 프로세스(1795)를 포함하는 추가적인 패키징 기술이 또한 사용될 수 있으나, 그것에 한정되는 것은 아니다.
유리하게는, 본 개시의 실시예는 MEMS 디바이스를 보호하기 위한 각종 개선된 접근법을 제공한다. 예컨대, 본 개시에 따라, MEMS 디바이스상의 희생층이 MEMS 디바이스의 활성 구조물 및 희생층을 둘러싸는 오버코트층을 천공하지 않고 제거될 수 있다. 또한, 오버코트층 및/또는 배리어층은 패키징 프로세스 동안에 직면하는 압력이나 외부 압력을 견디고 MEMS 디바이스에 적절한 보호를 제공하도록 조정되거나 맞추어진다(예컨대, 50nm 내지 500㎛ 범위 사이). 예컨대, 오버코트층이 상이한 속도로 스핀코팅될 수 있거나, 오버코트 재료가 MEMS 디바이스 상에 형성되는 오버코트층의 두께를 조정하도록 변경될 수 있다. 따라서, 오버코트 재료의 두께는 합리적으로 필요한 두께로 이루어질 수 있다(예컨대, 5cm).
유리하게는, 희생 재료 및 오버코트 재료가 폴리머 물질이며, 통상적인 기판 재료와 양호한 열 정합 특성을 가져서 MEMS 구조에 변형을 야기하지 않기 때문에, 본 발명의 개시내용의 구체예는 임의의 기판 재료 상에 보호층을 제공할 수 있다. 또한, 넓은 범위의 열분해 온도 내에서 본 개시에 따라 채용될 수 있는 각종 희생 재료가 존재한다. 그리하여, 희망하는 열분해 온도가 선택될 수 있으며(예컨대, 80℃ 내지 400℃), 선택된 온도에 기초하여 희생 재료가 선택될 수 있다. 따라서, 분해 시간 및 온도는 오버코트 두께에 따른 각 적용에 대하여 최적화될 수 있다. 또한, 희생 재료는 감광성 희생 재료가 바람직한 지의 여부에 기초하여 선택될 수 있다.
전술한 본 발명의 개시내용의 구체예는 단지 가능한 실시 예이며, 본 발명의 개시내용의 원리의 명료한 이해를 위해 단순히 기술된 것임을 유념해야 한다. 본 발명의 개시내용의 사상 및 원리로부터 실질적으로 벗어나는 일 없이 수 많은 변경예 및 변형예가 본 발명의 개시내용의 전술한 구체예(들)에 대하여 이루어질 수 있다. 그러한 변형예 및 변경예는 본 발명의 개시내용의 범주 내에 포함되도록 의도된다.

Claims (50)

  1. 기판층 상에 형성된 자립 마이크로 전자-기계(micro electro-mechanical) 구조물;
    상기 자립 마이크로 전자-기계 구조물을 둘러싸는 가스 캐비티(gas cavity); 및
    상기 기판층의 일부 상에 위치하며, 상기 기판층의 적어도 일부와 직접 접촉하고, 상기 기판층과는 구별되고, 상기 마이크로 전자-기계 구조물의 적어도 일부를 보호하고, 상기 가스 캐비티의 적어도 일부를 에워싸는 연속적인 오버코트 층을 포함하고,
    상기 연속적인 오버코트 층은 희생 중합체(sacrificial polymer)의 열분해에 의해 생성된 분해 가스에 대하여 투과성이면서 가스 캐비티를 형성하는 특성을 포함하는 모듈 중합체(modular polymer)를 포함하는 것인
    마이크로 전자-기계 디바이스 패키지.
  2. 제1항에 있어서,
    상기 오버코트 층 주위의 금속 배리어 층을 더 포함하는 것인 마이크로 전자-기계 디바이스 패키지.
  3. 제1항에 있어서,
    가스 캐비티는 진공 패킹화되는 것인 마이크로 전자-기계 디바이스 패키지.
  4. 제1항에 있어서,
    마이크로 전자-기계 디바이스가 부착되는 금속 패키징 프레임(metal packaging frame)으로서, 기판층의 일부는 금속 패키징 프레임 상에 존재하는 것인 금속 패키징 프레임, 및
    마이크로 전자-기계 디바이스 및 금속 패키징 프레임 어셈블리의 일부를 캡슐화하는 투과성 중합체 코팅 재료를 더 포함하며, 상기 오버코트 층은 기판층에 도포되기 전에 예비성형되지 않는 것인
    마이크로 전자-기계 디바이스 패키지.
  5. 기판층 상에 형성된 자립 마이크로 전자-기계 구조물;
    마이크로 전자-기계 디바이스의 적어도 일부를 보호하는 열 분해가능한 희생 구조물로서, 희생 구조물은 마이크로 전자-기계 디바이스의 활성 표면을 둘러싸는 가스 캐비티로 형성되는 것인 희생 구조물;
    마이크로 전자-기계 디바이스가 부착되는 금속 패키징 프레임; 및
    상기 기판층의 적어도 일부와 직접 접촉하고, 상기 기판층 상에 위치하며, 상기 마이크로 전자-기계 구조물 및 상기 금속 패키징 프레임의 적어도 일부를 캡슐화(encapsulating)하는 연속적인 오버코트 층을 포함하며,
    상기 오버코트 층은 상기 오버코트 층의 경화 온도를 초과하는 온도에서 상기 희생 구조물의 분해에 의해 생성된 분해 가스에 대하여 투과성인 특성을 포함하는 것인
    마이크로 전자-기계 디바이스 패키지.
  6. 제5항에 있어서,
    상기 기판층의 일부는 금속 패키징 프레임 상에 존재하고,
    오버코트 층 위에 위치하는 금속 배리어 층을 더 포함하고,
    오버코트 층은 희생 구조물이 분해되는 온도 범위에서 탄성 특성을 지니고 그 온도에서 안정적인 것인 마이크로 전자-기계 디바이스 패키지.
  7. 제6항에 있어서,
    가스 캐비티는 진공 패키징되고, 오버코트 층은 희생 구조물을 둘러싸며, 오버코트 층은 가스 캐비티의 내부에서 희생 구조물의 분해에 의해 생성된 분해 가스에 대하여 투과성인 특성을 포함한 모듈 폴리머를 포함하는 것인 마이크로 전자-기계 디바이스 패키지.
  8. 자립 마이크로 전자-기계 구조물을 상부에 갖는 기판을 제공하고;
    상기 기판 상에 열 분해가능하고 광-한정가능한(photo-definable) 희생층을 형성하며, 상기 희생층은 상기 마이크로 전자-기계 구조물의 일부를 캡슐화하며;
    상기 열 분해가능하고 광-한정가능한 희생층을 노광하여 패턴화하고;
    상기 패턴화된 층 둘레에 연속적인 오버코트 층을 형성하고; 그리고
    상기 패턴화된 층을 열분해하며, 이때 희생층의 분해된 분자는 상기 연속적인 오버코트 층에 진입, 상기 연속적인 오버코트 층을 통해 확산 및 상기 연속적인 오버코트 층으로부터 기체로 나감으로써 가스 캐비티를 형성함에 의해 상기 연속적인 오버코트 층을 투과하고, 상기 연속적인 오버코트 층은 상기 자립 마이크로 전자-기계 구조물 주위에 인클로저(enclosure)를 제공하여 마이크로 전자-기계 디바이스 패키지를 형성하는 것
    을 포함하는 마이크로 전자-기계 디바이스 패키지의 제조 방법.
  9. 제8항에 있어서,
    상기 연속적인 오버코트 층이 형성되기 전에 금속 패키징 프레임에 마이크로 전자-기계 디바이스를 부착하고, 이때 상기 연속적인 오버코트 층은 마이크로 전자-기계 디바이스의 적어도 일부를 캡슐화하고 금속 패키징 프레임 어셈블리의 적어도 일부의 상부에 위치하며,
    상기 연속적인 오버코트 층을 경화하는 데 적절한 온도로 금속 패키징 프레임 어셈블리를 가열하고,
    상기 희생층을 분해하는 또 다른 적절한 온도로 금속 패키징 프레임 어셈블리를 가열하는 것
    을 더 포함하고, 상기 희생층을 분해하는 온도는 마이크로 전자-기계 디바이스의 분해 또는 열화(degradation) 온도 및 상기 연속적인 오버코트 층의 분해 또는 열화 온도 미만인 것인 마이크로 전자-기계 디바이스 패키지의 제조 방법.
  10. 제9항에 있어서,
    마이크로 전자-기계 디바이스를 체임버에서 가열함으로써 가스 캐비티 내부에 진공을 형성시키고,
    진공을 형성시킨 후에, 상기 연속적인 오버코트 층 둘레에 금속 배리어층을 형성하여 가스 캐비티 둘레에 진공 패킹된 인클로저를 제공하며,
    전자-기계 디바이스 및 집적 회로 패키지 구조물을 보호 코팅 중에 캡슐화하는 것
    을 더 포함하는 마이크로 전자-기계 디바이스 패키지의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
KR1020067021362A 2004-03-15 2005-03-15 마이크로 전자-기계 시스템의 패키징 및 그 제조 방법 KR101335163B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55317804P 2004-03-15 2004-03-15
US60/553,178 2004-03-15
PCT/US2005/008664 WO2005089348A2 (en) 2004-03-15 2005-03-15 Packaging for micro electro-mechanical systems and methods of fabricating thereof

Publications (2)

Publication Number Publication Date
KR20070005674A KR20070005674A (ko) 2007-01-10
KR101335163B1 true KR101335163B1 (ko) 2013-12-02

Family

ID=34994284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067021362A KR101335163B1 (ko) 2004-03-15 2005-03-15 마이크로 전자-기계 시스템의 패키징 및 그 제조 방법

Country Status (7)

Country Link
US (2) US8476096B2 (ko)
EP (1) EP1758814A4 (ko)
JP (1) JP5133680B2 (ko)
KR (1) KR101335163B1 (ko)
CN (1) CN101094804B (ko)
HK (1) HK1110061A1 (ko)
WO (1) WO2005089348A2 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007222956A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Ｍｅｍｓデバイスおよびｍｅｍｓデバイスの製造方法
US8062497B2 (en) 2006-03-28 2011-11-22 Imec Method for forming a hermetically sealed cavity
US7767484B2 (en) 2006-05-31 2010-08-03 Georgia Tech Research Corporation Method for sealing and backside releasing of microelectromechanical systems
EP2082481B1 (en) * 2006-10-09 2010-05-05 Nxp B.V. Resonator
US7847669B2 (en) * 2006-12-06 2010-12-07 Georgia Tech Research Corporation Micro-electromechanical switched tunable inductor
WO2009073692A1 (en) * 2007-12-03 2009-06-11 Kolo Technologies, Inc. Packaging and connecting electrostatic transducer arrays
EP2218094A1 (en) * 2007-12-03 2010-08-18 Kolo Technologies, Inc. Through-wafer interconnections in electrostatic transducer and array
JP2009141036A (ja) * 2007-12-05 2009-06-25 Hitachi Media Electoronics Co Ltd パッケージ構造体
WO2009147556A2 (en) * 2008-05-27 2009-12-10 Nxp B.V. Microscopic structure packaging method and device with packaged microscopic structure
CN101633490B (zh) * 2008-07-25 2014-06-04 亚太优势微系统股份有限公司 具有微帽盖的元件、模组及其晶圆级封装方法
US8580596B2 (en) * 2009-04-10 2013-11-12 Nxp, B.V. Front end micro cavity
EP2266919A1 (en) 2009-06-25 2010-12-29 Nxp B.V. Mems devices
DE102009029199A1 (de) * 2009-09-04 2011-03-10 Robert Bosch Gmbh Stressentkoppelte Aufbautechnik für substratlose Mold-Packages
WO2012019092A1 (en) * 2010-08-06 2012-02-09 Promerus Llc Polymer composition for microelectronic assembly
TWI455265B (zh) * 2010-11-01 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
DE102011007604A1 (de) * 2011-04-18 2012-10-18 Robert Bosch Gmbh Mikroelektromechanische Schalldetektionsvorrichtung sowie Verfahren zur Herstellung einer solchen
JP6034619B2 (ja) * 2011-08-22 2016-11-30 パナソニック株式会社 Ｍｅｍｓ素子およびそれを用いた電気機器
FR2980034B1 (fr) * 2011-09-08 2014-07-04 Commissariat Energie Atomique Procede de realisation d'une structure a cavite fermee hermetiquement et sous atmosphere controlee
JP6063475B2 (ja) * 2011-12-07 2017-01-18 ジョージア・テック・リサーチ・コーポレーション パッケージングに適合する、ｍｅｍｓデバイスのウェハレベルキャッピング
EP2731130A1 (en) 2012-11-12 2014-05-14 Nxp B.V. Cavity package for an integrated circuit
WO2015042700A1 (en) 2013-09-24 2015-04-02 Motion Engine Inc. Mems components and method of wafer-level manufacturing thereof
JP6339669B2 (ja) 2013-07-08 2018-06-06 モーション・エンジン・インコーポレーテッド Ｍｅｍｓデバイスおよび製造する方法
EP3028007A4 (en) 2013-08-02 2017-07-12 Motion Engine Inc. Mems motion sensor and method of manufacturing
JP6590812B2 (ja) 2014-01-09 2019-10-16 モーション・エンジン・インコーポレーテッド 集積ｍｅｍｓシステム
US9416003B2 (en) * 2014-02-24 2016-08-16 Freescale Semiconductor, Inc. Semiconductor die with high pressure cavity
US9114976B1 (en) * 2014-03-07 2015-08-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with stress release configuration
CN104934331A (zh) * 2014-03-18 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种保护晶圆接合焊盘的方法
CN104934295A (zh) * 2014-03-18 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种晶圆正面的保护方法
WO2015150385A2 (en) * 2014-03-31 2015-10-08 Koninklijke Philips N.V. Ic die, ultrasound probe, ultrasonic diagnostic system and method
WO2015154173A1 (en) 2014-04-10 2015-10-15 Motion Engine Inc. Mems pressure sensor
WO2015184531A1 (en) 2014-06-02 2015-12-10 Motion Engine Inc. Multi-mass mems motion sensor
US9630835B2 (en) 2014-08-25 2017-04-25 Texas Instruments Incorporated Wafer level packaging of MEMS
CA3004760A1 (en) 2014-12-09 2016-06-16 Motion Engine Inc. 3d mems magnetometer and associated methods
GB2548033B (en) * 2014-12-30 2021-03-24 Halliburton Energy Services Inc Subterranean formation characterization using microelectromechanical system (MEMS) devices
WO2016108849A1 (en) 2014-12-30 2016-07-07 Halliburton Energy Services, Inc. Subterranean formation characterization using microelectromechanical system (mems) devices
CA3220839A1 (en) 2015-01-15 2016-07-21 Motion Engine Inc. 3d mems device with hermetic cavity
US9461005B2 (en) 2015-02-12 2016-10-04 Ampleon Netherlands B.V. RF package with non-gaseous dielectric material
DE102015223399B4 (de) * 2015-11-26 2018-11-08 Robert Bosch Gmbh Verfahren zum Verpacken mindestens eines Halbleiterbauteils und Halbleitervorrichtung
US9932224B2 (en) * 2015-12-17 2018-04-03 Globalfoundries Singapore Pte. Ltd. Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities
US10870575B2 (en) * 2018-06-29 2020-12-22 Infineon Technologies Dresden GmbH & Co. KG Stressed decoupled micro-electro-mechanical system sensor
DE102020102493A1 (de) 2020-01-31 2021-08-05 Tdk Corporation Die mit Gehäuse und Montageverfahren
US11180366B2 (en) 2020-03-23 2021-11-23 General Electric Company Methods for forming a MEMS device layer on an active device layer and devices formed thereby
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
KR102213908B1 (ko) 2020-10-28 2021-02-08 주식회사 삼정이엔씨 오일 회수기능을 구비하는 수소가스 충전기용 저온 냉각시스템
KR102202439B1 (ko) 2020-10-28 2021-01-13 김승섭 수소가스 충전건 결빙 방지장치
KR102231721B1 (ko) 2020-10-28 2021-03-25 김승섭 전자식 냉각밸브를 구비한 수소가스 충전기용 냉각시스템
KR102217530B1 (ko) 2020-10-28 2021-02-19 주식회사 삼정이엔씨 수소가스 충전기용 냉각장치 제어시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020136481A1 (en) * 2001-02-11 2002-09-26 Tony Mule' Guided-wave optical interconnections embedded within a microelectronic wafer-level batch package
US20030153116A1 (en) * 2000-05-30 2003-08-14 Carley L. Richard Encapsulation of MEMS devices using pillar-supported caps
US20030183916A1 (en) * 2002-03-27 2003-10-02 John Heck Packaging microelectromechanical systems

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639928A (en) * 1970-11-27 1972-02-08 Jefferson Chem Co Inc Accelerator combination for epoxy curing
JP2508046B2 (ja) * 1987-01-19 1996-06-19 株式会社島津製作所 液体試料導入装置
US6136212A (en) * 1996-08-12 2000-10-24 The Regents Of The University Of Michigan Polymer-based micromachining for microfluidic devices
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
US6159385A (en) * 1998-05-08 2000-12-12 Rockwell Technologies, Llc Process for manufacture of micro electromechanical devices having high electrical isolation
JP2000124470A (ja) * 1998-10-13 2000-04-28 Toyota Central Res & Dev Lab Inc 微小真空容器及びその製造方法
US6596236B2 (en) * 1999-01-15 2003-07-22 Advanced Technology Materials, Inc. Micro-machined thin film sensor arrays for the detection of H2 containing gases, and method of making and using the same
US7091605B2 (en) * 2001-09-21 2006-08-15 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication
US7008812B1 (en) * 2000-05-30 2006-03-07 Ic Mechanics, Inc. Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
DE10054484A1 (de) * 2000-11-03 2002-05-08 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
AUPR245301A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM06)
JP2002287043A (ja) * 2001-03-27 2002-10-03 Seiko Epson Corp 微細構造体および微細構造体の製造方法
FI114755B (fi) * 2001-10-01 2004-12-15 Valtion Teknillinen Menetelmä ontelorakenteen muodostamiseksi SOI-kiekolle sekä SOI-kiekon ontelorakenne
CN1615537A (zh) * 2001-12-12 2005-05-11 宾夕法尼亚州立大学 化学反应器模板:牺牲层的制备和模板的应用
US7045459B2 (en) * 2002-02-19 2006-05-16 Northrop Grumman Corporation Thin film encapsulation of MEMS devices
JP2006506236A (ja) * 2002-05-07 2006-02-23 カリフォルニア　インスティチュート　オブ　テクノロジー 微小機械エネルギー、力及び質量の真空ベースセンサに使用する装置と方法
US6953985B2 (en) * 2002-06-12 2005-10-11 Freescale Semiconductor, Inc. Wafer level MEMS packaging
DE10227615A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
JP4574145B2 (ja) * 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
WO2004037711A2 (en) * 2002-10-23 2004-05-06 Rutgers, The State University Of New Jersey Processes for hermetically packaging wafer level microscopic structures
US6979872B2 (en) * 2003-05-13 2005-12-27 Rockwell Scientific Licensing, Llc Modules integrating MEMS devices with pre-processed electronic circuitry, and methods for fabricating such modules
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US7078796B2 (en) * 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7936497B2 (en) * 2004-09-27 2011-05-03 Qualcomm Mems Technologies, Inc. MEMS device having deformable membrane characterized by mechanical persistence
TWI302813B (en) * 2006-01-11 2008-11-01 Via Tech Inc Circuit board and electronic assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153116A1 (en) * 2000-05-30 2003-08-14 Carley L. Richard Encapsulation of MEMS devices using pillar-supported caps
US20020136481A1 (en) * 2001-02-11 2002-09-26 Tony Mule' Guided-wave optical interconnections embedded within a microelectronic wafer-level batch package
US20030183916A1 (en) * 2002-03-27 2003-10-02 John Heck Packaging microelectromechanical systems

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Lebouitz, K.S. et al. In: Micro Electro Mechanical Systems, Twelfth IEEE International Conference on Date of Conference. 1999., pages 470-475. *

Also Published As

Publication number Publication date
HK1110061A1 (en) 2008-07-04
EP1758814A2 (en) 2007-03-07
US20070273013A1 (en) 2007-11-29
US8405170B2 (en) 2013-03-26
WO2005089348A2 (en) 2005-09-29
CN101094804B (zh) 2011-12-28
EP1758814A4 (en) 2010-12-15
WO2005089348A3 (en) 2007-06-21
US8476096B2 (en) 2013-07-02
JP2007529333A (ja) 2007-10-25
KR20070005674A (ko) 2007-01-10
JP5133680B2 (ja) 2013-01-30
CN101094804A (zh) 2007-12-26
US20100307786A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
KR101335163B1 (ko) 마이크로 전자-기계 시스템의 패키징 및 그 제조 방법
US10221065B2 (en) CMOS-MEMS integrated device including multiple cavities at different controlled pressures and methods of manufacture
CN102408090B (zh) 具有增强锚的微结构
KR100952027B1 (ko) 마이크로기계 구성요소 및 이를 제작하는 방법
CN101492149B (zh) 构建到半导体集成电路中的电器件
EP3077326B1 (en) Packaging structure of a microelectronic device having a hermeticity improved by a diffusion barrier layer
JP6063475B2 (ja) パッケージングに適合する、ｍｅｍｓデバイスのウェハレベルキャッピング
US8212351B1 (en) Structure for encapsulating microelectronic devices
US20030183916A1 (en) Packaging microelectromechanical systems
JP2005517546A (ja) Ｍｅｍｓ装置の薄膜カプセル化
US9650241B2 (en) Method for providing a MEMS device with a plurality of sealed enclosures having uneven standoff structures and MEMS device thereof
JP2006326834A (ja) インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法
JP2010082797A (ja) マイクロマシン装置及びマイクロマシン装置の製造方法
JP5792106B2 (ja) マイクロ電気機械システムセンサおよびその製造方法
US20130032385A1 (en) Metal thin shield on electrical device
WO2010147796A2 (en) Selective uv-ozone dry etching of anti-stiction coatings for mems device fabrication
JP2013056413A (ja) 制御された雰囲気下で気密封止された空胴を有する構造を作製する方法
US20080090320A1 (en) Self sealed MEMS device
Chanchani et al. A new wafer-level packaging technology for MEMS with hermetic micro-environment
US20200198966A1 (en) Micromechanical device and method for manufacturing a micromechanical device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee