CN101633490B - 具有微帽盖的元件、模组及其晶圆级封装方法 - Google Patents
具有微帽盖的元件、模组及其晶圆级封装方法 Download PDFInfo
- Publication number
- CN101633490B CN101633490B CN200810135376.8A CN200810135376A CN101633490B CN 101633490 B CN101633490 B CN 101633490B CN 200810135376 A CN200810135376 A CN 200810135376A CN 101633490 B CN101633490 B CN 101633490B
- Authority
- CN
- China
- Prior art keywords
- micro
- wafer
- cap
- layer
- level packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
本发明公开了一种具有微帽盖元件的晶圆级封装方法,其特征在于:步骤包括:在一预先形成有多数个元件单元的元件晶圆上,涂布一光阻层以作为牺牲层;图案化该牺牲层;再于该牺牲层上形成一帽盖结构层;移除该牺牲层,而在各该元件单元上形成一微帽盖。本发明也提供一种具有微帽盖元件的元件模组的晶圆级封装方法,以及具有微帽盖的元件及元件模组。通过该微帽盖能有效保护微机电元件,进一步地,还能适用成本较为低廉的塑料封装方式进行最后段的封装制程。
Description
技术领域
本发明涉及一种微机电元件的封装结构及其晶圆级封装方法,特别是涉及一种具有微帽盖的元件及其晶圆级封装方法,以及一种具有微帽盖的元件模组及其晶圆级封装方法。
背景技术
一般微机电(Micro-Electro-Mechanical System,MEMS)元件,例如微致动器(actuator)、感测器(sensor)、微加速度计(accelerometer)等,大多利用半导体制程技术制造,但是后段的封装制程,则因为微机电元件为三维可动式结构,除了与半导体元件一样需要形成一个密闭式空间以避免外在环境,例如水气及微粒子的干扰之外,还必须能提供微元件在做机械式运动时的活动空间,使得微机电元件的封装难度高于半导体元件,而不能直接利用现有的半导体封装制程来封装微机电元件。
以微加速度计为例,目前封装微加速度计的方式主要是将一微加速度计芯片与一ASIC芯片置于一陶瓷封装体内,再以一上盖密封而与外界隔绝。由于该微加速度计芯片置入陶瓷封装体之前,是由一晶圆(wafer)经过切割芯片(dicing)的流程后所形成,芯片切割时会与外界直接接触,容易受到水或切削的物质攻击,使微加速度计损坏,影响其制程良率。
为了改善芯片切割时造成微加速度计损坏的缺点,有人以沉积薄膜方式在微加速度计上方形成微帽盖,由于薄膜要包覆微加速度计所需面积约在数百微米平方以上,而利用沉积方式所形成的薄膜,例如氮化硅或多晶硅薄膜,其厚度只能达到数微米,使得以薄膜形成的微帽盖具有高表面积与厚度比的特性,在芯片切割的时候,仍然容易受到水或切削所剩余的物质等的外力攻击而被破坏,而未能达到保护微加速度计的效果。再者,由于薄膜制的微帽盖抗压力不足,易受灌胶的压力而破裂,所以无法利用成本较低的塑料封装,仍须利用陶瓷封装体封装。
此外,制作薄膜形式的微帽盖亦存在许多缺点。由于其牺牲层通常为二氧化硅层,当沉积薄膜形成微帽盖结构后,必须在薄膜开蚀刻孔洞以便于微帽盖结构能被释放悬浮,但是一般微加速度计是使用SOI芯片制作,其牺牲层亦为二氧化硅层,因此在释放微帽盖及微加速度计结构时,必须同时考量到微帽盖及微加速度计的二氧化硅的蚀刻时间。若蚀刻时间过多,容易使微加速度计底切现象过于严重,影响微加速度计的灵敏度;若蚀刻时间过少,则微帽盖的二氧化硅未蚀刻完毕,微帽盖则无法完全被释放。而在释放结构后,还要在薄膜上沉积一层物质以封闭蚀刻孔洞,方能使微加速度计与外界隔绝,也增加制程工序及时间。
综上所述,目前微机电元件缺少能抵抗外力攻击的微帽盖,不但在切割芯片时容易损坏元件,且大多须以陶瓷封装,使得封装成本增加,且封装尺寸无法大幅缩小。
发明内容
为了解决前述课题,发明人经由多方研究与实验发现,利用光阻作为制作微帽盖的牺牲层材料,可以与一般微机电元件的牺牲层材料二氧化硅区隔,在释放微帽盖结构时可用光阻清洗剂将微帽盖的牺牲层移除,而在释放微机电元件的可动结构时,则利用氢氟酸将二氧化硅牺牲层移除,无需考量蚀刻时间长短会对微帽盖及微机电元件造成不良影响,并能达到晶圆级封装的水准。再者,微帽盖的结构层是以涂布高分子材料或电镀金属材料所形成,可以达到数十微米以上的厚度,使得本发明所形成的微帽盖具有优异的强度,不但能抵抗芯片切割时的外力攻击,且能抵挡灌胶封装时的压力而不破裂,所以除了能有效保护微机电元件,进一步地,还能适用成本较为低廉的塑料封装方式进行最后段的封装制程。
本发明的一目的是在提供一种具有微帽盖的元件及其晶圆级封装方法。
本发明的另一目的,在提供一种具有微帽盖的元件与电路芯片所形成的元件模组及其晶圆级封装方法。
本发明的另一目的,在提供—种具有微帽盖的微加速度计的晶圆级封装方法。
本发明的又一目的,在提供一种微加速度计模组的晶圆级封装方法。
于是,依据本发明的一方向,本发明具有微帽盖元件的晶圆级封装方法,其特征在于:步骤包括:在一预先形成有多数个元件单元的元件晶圆上,涂布一光阻层以作为牺牲层;图案化该牺牲层;再于该牺牲层上形成一帽盖结构层;移除该牺牲层,而在各该元件单元上形成一微帽盖。
依据本发明的另一方向,本发明具有微帽盖的元件,其特征在于:包括一元件本体,及一体形成于该元件本体上的一微帽盖;该微帽盖由金属或苯并环丁烯(BCB)所制成。
依据本发明的另一方向,本发明元件模组的晶圆级封装方法,其特征在于:步骤包括:提供一元件晶圆,该元件晶圆可依据前述具有微帽盖元件的晶圆级封装方法所制成;提供一电路晶圆,该电路晶圆形成有多数个对应于所述元件单元的电路单元,并于该电路晶圆上形成具有定义图案的接合材料层;使各该元件单元与各该电路单元对位后,利用该接合材料层接合;及切割已接合的该元件晶圆及该电路晶圆,而形成多数个元件模组。
依据本发明的另一方向,本发明元件模组,包括:一元件本体、一形成于该元件本体正面的微帽盖,及一接合于该元件本体底面的电路芯片。
依据本发明的另一方向,本发明具有微帽盖的微加速度计的晶圆级封装方法,其特征在于:步骤包括:提供一晶圆,该晶圆形成有多数个尚未将可动结构释放的微加速度计预成体;
以蚀刻方式于该晶圆正面定义出各该微加速度计预成体正面结构的形状;于该晶圆正面涂布光阻以形成一牺牲层;图案化该牺牲层,以定义预定形成微帽盖的固定柱的位置;于该牺牲层上形成一帽盖结构层,并图案化该帽盖结构层,以定义出多数个对应于各该微加速度计预成体的微帽盖的形状;以蚀刻方式于该晶圆背面定义出各该微加速度计预成体背面结构的形状;释放所述微加速度计预成体的可动结构;及移除该牺牲层,而形成多数个微加速度计及多数个位于各该微加速度计的正面上的微帽盖。
依据本发明的另一方向,本发明微加速度计模组的晶圆级封装方法,其特征在于:步骤包括:提供一元件晶圆,该元件晶圆可依据前述具有微帽盖的微加速度计的晶圆级封装方法所制成;提供一电路晶圆,该电路晶圆形成有多数个对应于所述微加速度计的电路单元,并于该电路晶圆上形成具有定义图案的接合材料层;使各该微加速度计与各该电路单元对位后,利用该接合材料层接合;及切割已接合的该元件晶圆及该电路晶圆,而形成多数个微加速度计模组。
本发明的有益效果在于:本发明的微帽盖可利用晶圆级封装方法制成,并具有极佳的强度,可抵挡芯片切割时外力的影响以保护微加速度计的可动结构。而且,再进一步使形成有微帽盖的元件晶圆与电路晶圆接合形成元件模组,不但能使元件模组达到晶圆级封装且具有真空封装的效果,并在进行元件模组的芯片切割时,更能借由微帽盖及电路芯片完整保护微加速度计的可动结构。再者,元件模组可利用成本较低的塑料封装方式形成封装体,可大幅缩减封装体的体积和面积,并能节省封装时间及成本。
附图说明
图1(a)~(h)是说明本发明具有微帽盖元件的晶圆级封装方法的实施例1的流程图,及说明本发明具有微帽盖元件的实施例1;
图2(a)~(h)是说明本发明具有微帽盖元件的晶圆级封装方法的实施例2的流程图,及说明本发明具有微帽盖元件的实施例2;
图3(a)~(d)是说明本发明具有微帽盖的元件的元件模组的晶圆级封装方法的实施例3的流程图,并说明本发明具有微帽盖的元件的元件模组的实施例3;
图4(a)是说明该实施例3进一步封装所形成的封装体;
图4(b)是说明该实施例3进一步封装所形成的另一形式的封装体;
图5(a)~(c)是说明本发明具有微帽盖的元件的元件模组的晶圆级封装方法的实施例4的流程图,并说明本发明具有微帽盖的元件的元件模组的实施例4;
图6(a)是说明该实施例4进一步封装所形成的封装体;及
图6(b)是说明该实施例4进一步封装所形成的另一形式的封装体。
具体实施方式
下面结合附图及实施例对本发明进行详细说明:
<微帽盖的制作>
在以下实施例中所形成的微机电元件是以微加速度计为例说明,但是并不以微加速度计为限。而且以下实施例的实施步骤主要说明微帽盖的制作方法,由于微帽盖的制作流程可配合微加速度计的后段制程(可动结构的释放),因此微加速度计的前段制程步骤在以下实施例中即不详加说明。
实施例1
参阅图1(a)~(h),为本发明具有微帽盖的元件的晶圆级封装方法的实施例1的制作流程图,以及其所制得的具有微帽盖的元件,图1(a)~(h)中只以晶圆上的一个元件单元(在晶圆切割后可成一芯片)为例说明。
如图1(a)所示,提供一元件晶圆10(图中只示出该晶圆的一部份),元件晶圆10上已形成有多数个具有微加速度计的基本结构的元件单元1。元件单元1包括一质块硅层11、一形成于质块硅层11下侧(晶圆背面)的二氧化硅层12、一形成于质块硅层11上侧的二氧化硅绝缘层13、一形成于绝缘层13上的结构硅层14,及一形成于结构硅层14上的金属接点(pad)15。在二氧化硅层12及结构硅层14上形成有定义微加速度计结构的图案。如图1(b)所示,利用旋转涂布机(spin coater)在元件晶圆10上涂布光阻,而在各元件单元1的结构硅层14与金属接点15上形成一牺牲层16,其厚度约5微米。如图1(c)所示,利用第一道光罩将牺牲层16图案化,以定义微帽盖的固定柱(anchor)位置161,在本实施例中,固定柱位置161为一环形沟,其内径略大于元件,以加速计为例,内径约为1mm、外径约为1.2mm,也就是说,环形沟宽度大约200微米。如图1(d)所示,再利用旋转涂布机在牺牲层16上涂布感光型苯并环丁烯(BCB,Bisbenzocyclobutene)约20微米厚度,以作为帽盖结构层17,并利用第二道光罩将帽盖结构层17图案化,形成如图1(e)所示的微帽盖结构18。如图1(f)所示,利用感应耦合电浆离子蚀刻系统(ICP)定义微加速度计背面结构的形状。如图1(g)所示,将晶圆10浸泡于氢氟酸中蚀刻二氧化硅层12及部分绝缘层13,以释放微加速度计的可动结构2,同时可使微帽盖结构18内的牺牲层16部分显露出来(位于结构硅层14的缺口部分)。如图1(h)所示,利用光阻清洗剂移除牺牲层16,以释放微帽盖结构18,并使微加速度计的可动结构2完全释放,而在各微加速度计的可动结构2上形成一微帽盖3。再借由芯片切割步骤,即可形成多数个如图1(h)所示的具有微帽盖的微加速度计芯片20。
实施例2
参阅图2(a)~(h),为本发明具有微帽盖的元件的晶圆级封装方法的实施例2的制作流程图,以及其所制得的具有微帽盖的元件,图2(a)~(h)中只以晶圆上的一个元件单元(在晶圆切割后可成一芯片)为例说明。
图2(a)~(b)所示的实施步骤与实施例1的图1(a)~(b)所示者相同,而在元件晶圆10上涂布光阻形成牺牲层16。如图2(c)所示,利用第一道光罩图案化牺牲层16以定义微帽盖的固定柱位置。如图2(d)所示,利用电子枪蒸镀系统在晶圆10正面被覆金属钛(Ti),厚度约以作为晶种层(seed layer)41,并利用第二道光罩将晶种层41图案化,以定义后续电镀制程步骤的电镀沉积区域。如图2(e)所示,再于晶圆10表面进行第二次光阻涂布,形成厚度约20微米的光阻层42,并利用第三道光罩将光阻层42图案化形成光阻铸模(PRMold),以定义微帽盖结构的形状;再以电镀制程沉积镍(Ni)金属层约20微米厚度,而形成微帽盖结构层43。如图2(f)~(h)所示,此等步骤与实施例1相同,先利用ICP蚀刻晶圆10背面,定义微加速度计的背面结构,再分别以氢氟酸及光阻清洗剂释放微加速度计的可动结构2及微帽盖5,其中牺牲层16及光阻层42所用的光阻材料相同,即可利用—种光阻清洗剂同时将两者移除,而在微加速度计的可动结构2上形成微帽盖5。在本实施例中,晶种层41是使用金属钛,但亦可使用例如金属铜(Cu)、金属铝(Al)等。而微帽盖结构层43除了可使用金属镍之外,亦可使用例如金属铜、镍铁合金(Ni-Fe)等,并不以本实施例为限。
<与电路芯片的模组化封装>
参阅图3(a)~(d),说明本发明具有微帽盖的元件与电路芯片形成的元件模组的晶圆级封装方法的实施例3的流程图,且图3(d)并说明本发明具有微帽盖的元件的元件模组的实施例3。
如图3(a)所示,提供一已形成有多数个具有微帽盖612的元件单元611的元件晶圆61,元件晶圆61可利用实施例1或实施例2的实施步骤所制得,在本实施例的图式是以实施例1的实施步骤所制得的元件晶圆为代表,其中元件单元611即为未经过芯片切割的微加速度计。另提供一电路晶圆62,电路晶圆62上形成有多数个与前述元件晶圆61的元件单元611相对应的电路单元621,并形成有电路接点(ASICPad)622,在本实施例中,电路单元621为ASIC(Application Specific Integrated Circuit)电路。再于电路晶圆62正面涂布芯片接合材料并定义接合位置,形成图案化的接合材料层7,而具有多数个接合位置71。在本实施例中,芯片接合材料是使用BCB;如图3(b)所示,使元件晶圆61上的各元件单元611与电路晶圆62上的各对应电路单元621对位后,将元件晶圆61的背面与与电路晶圆62的正面贴合,并加热接合材料至其接合温度约250℃,而使各元件单元611与电路单元621接合在一起;如图3(c)所示,将元件晶圆61与电路晶圆62接合后,进行芯片切割步骤,先以较宽的刀具,切割元件晶圆61以将各元件单元611分离;如图3(d)所示,再利用较细的刀具将电路晶圆62切割,以将各电路单元621分离,而形成多数个由微加速度计芯片611与电路芯片621组成的微加速度计模组6。其中,微帽盖3与电路芯片621分别位于可动结构2相反两侧。
如图4(a)所示,微加速度计模组6可利用一般的陶瓷封装(Ceramic Package)进行最后的封装,形成一封装体81;或如图4(b)所示,利用塑料封装法(Post-moldedPackage)进行最后的封装,形成另一形式的封装体82。
实施例4
参阅图5(a)~(c),说明本发明具有微帽盖的元件的元件模组的晶圆级封装方法的实施例4的流程图,且图5(c)并说明本发明具有微帽盖的元件的元件模组的实施例4。
实施例4与实施例3的实施步骤大致相同,但是,实施例4是在电路晶圆63的背面涂布芯片接合材料(BCB),并定义出多数个接合位置71。将元件晶圆61与电路晶圆63借由芯片接合材料接合后,再进行芯片切割制程,实施例4可用同一刀具将元件晶圆61及电路晶圆63切割,所以只需一次切割程序即可形成多数个由微加速度计芯片611与电路芯片631组成的微加速度计模组60,与实施例3所差异处在于,微加速度计模组60的电路芯片631的电路接点632位于微加速度计模组60的底部。
参阅图6(a)及图6(b),微加速度计模组60亦可如前述实施例3的封装方法进行最后的封装,分别形成不同形式的封装体83、84,但是,实施例4与实施例3不同之处在于,微加速度计模组60的电路芯片631是以覆晶(Flip Chip)方式封装。
本发明的微帽盖的实施概念亦可应用于其它的微机电元件,例如微致动器、感测器等,并不以前述实施例为限。
综上所述,本发明的微帽盖可利用晶圆级封装方法制成,并具有极佳的强度,可抵挡芯片切割时外力的影响以保护微加速度计的可动结构。而且,再进一步使形成有微帽盖的元件晶圆与电路晶圆接合形成元件模组,不但能使元件模组达到晶圆级封装且具有真空封装的效果,并在进行元件模组的芯片切割时,更能借由微帽盖及电路芯片完整保护微加速度计的可动结构。再者,元件模组可利用成本较低的塑料封装方式形成封装体,可大幅缩减封装体的体积和面积,并能节省封装时间及成本。
Claims (16)
1.一种具有微帽盖元件的晶圆级封装方法;其特征在于:步骤包括:
提供一预先形成有数个元件单元的元件晶圆,各该元件单元包括一尚未释放的可动结构;
在该元件晶圆的正面,涂布一光阻层以作为牺牲层;
图案化该牺牲层;
再于该牺牲层上形成一帽盖结构层;
由该元件晶圆背面蚀刻以显露部分该牺牲层;及
利用光阻清洗剂移除该牺牲层,释放各该元件单元的可动结构,并在各该元件单元的可动结构上形成一微帽盖。
2.如权利要求1所述的具有微帽盖元件的晶圆级封装方法,其特征在于:该帽盖结构层由金属层或苯并环丁烯层所形成。
3.如权利要求1或2所述的具有微帽盖元件的晶圆级封装方法,其特征在于:通过图案化该牺牲层以定义该微帽盖的固定柱的位置。
4.如权利要求3所述的具有微帽盖元件的晶圆级封装方法,其特征在于:该帽盖结构层由涂布苯并环丁烯所形成,该步骤还包括图案化该帽盖结构层以定义微帽盖的形状。
5.如权利要求3所述的具有微帽盖元件的晶圆级封装方法,其特征在于:该帽盖结构层由电镀金属所形成,该步骤还包括于该牺牲层上先形成有晶种层,再于该晶种层上形成电镀金属层。
6.如权利要求5所述的具有微帽盖元件的晶圆级封装方法,其特征在于:电镀金属前,先图案化该晶种层以定义电镀金属沉积的区域。
7.如权利要求6所述的具有微帽盖元件的晶圆级封装方法,其特征在于:图案化该晶种层后,再涂布一光阻层,并图案化该光阻层,以定义微帽盖的形状,待电镀完成后再将该光阻层移除。
8.一种元件模组的晶圆级封装方法,其特征在于:步骤包括:
提供一元件晶圆,是以权利要求1至7项的任一项所述的方法所制成;
提供一电路晶圆,该电路晶圆形成有数个对应于所述元件单元的电路单元,并于该电路晶圆上形成具有定义图案的接合材料层;
使各该元件单元与各该电路单元对位后,利用该接合材料层接合;及
切割已接合的该元件晶圆及该电路晶圆,而形成数个元件模组。
9.如权利要求8所述的元件模组的晶圆级封装方法,其特征在于:该接合材料层形成于该电路晶圆的正面,且切割已接合的该元件晶圆及该电路晶圆时,分别以一较宽的刀具切割该元件晶圆及以一较窄的刀具切割该电路晶圆。
10.如权利要求8所述的元件模组的晶圆级封装方法,其特征在于:该接合材料层形成于该电路晶圆的背面,且可用一刀具切割已接合的该元件晶圆及该电路晶圆。
11.如权利要求8所述的元件模组的晶圆级封装方法,其特征在于:该接合材料层由苯并环丁烯所制成。
12.一种具有微帽盖的微加速度计的晶圆级封装方法,其特征在于:步骤包括:
提供一晶圆,该晶圆形成有数个尚未将可动结构释放的微加速度计预成体;
以蚀刻方式于该晶圆正面定义出各该微加速度计预成体正面结构的形状;
于该晶圆正面涂布光阻以形成一牺牲层;
图案化该牺牲层,以定义预定形成微帽盖的固定柱的位置;
于该牺牲层上形成一帽盖结构层,并图案化该帽盖结构层,以定义出数个对应于各该微加速度计预成体的微帽盖的形状;
以蚀刻方式于该晶圆背面定义出各该微加速度计预成体背面结构的形状;
由该晶圆背面蚀刻释放所述微加速度计预成体的可动结构,并显露出部分该牺牲层;及
利用光阻清洗剂移除该牺牲层,而形成数个微加速度计及数个位于各该微加速度计的正面上的微帽盖。
13.如权利要求12所述的具有微帽盖的微加速度计的晶圆级封装方法,其特征在于:该帽盖结构层由涂布苯并环丁烯所制成。
14.如权利要求12所述的具有微帽盖的微加速度计的晶圆级封装方法,其特征在于:该帽盖结构层由电镀金属所形成。
15.如权利要求14所述的具有微帽盖的微加速度计的晶圆级封装方法,其特征在于:该帽盖结构层是先蒸镀一晶种层,再电镀一金属层所形成。
16.一种微加速度计模组的晶圆级封装方法,其特征在于:步骤包含:
提供一元件晶圆,该元件晶圆是依据权利要求12至15项的任一项所述的方法所制成;
提供一电路晶圆,该电路晶圆形成有数个对应于所述微加速度计的电路单元,并于该电路晶圆上形成具有定义图案的接合材料层;
使各该微加速度计与各该电路单元对位后,利用该接合材料层接合;及切割已接合的该元件晶圆及该电路晶圆,而形成数个微加速度计模组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810135376.8A CN101633490B (zh) | 2008-07-25 | 2008-07-25 | 具有微帽盖的元件、模组及其晶圆级封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810135376.8A CN101633490B (zh) | 2008-07-25 | 2008-07-25 | 具有微帽盖的元件、模组及其晶圆级封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101633490A CN101633490A (zh) | 2010-01-27 |
CN101633490B true CN101633490B (zh) | 2014-06-04 |
Family
ID=41592858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810135376.8A Active CN101633490B (zh) | 2008-07-25 | 2008-07-25 | 具有微帽盖的元件、模组及其晶圆级封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101633490B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2312553A (en) * | 1996-04-23 | 1997-10-29 | Bosch Gmbh Robert | Micromechanical structures |
CN1296297A (zh) * | 1999-11-15 | 2001-05-23 | Jds尤尼费斯公司 | 微型电动机械结构的包封工艺 |
CN101094804A (zh) * | 2004-03-15 | 2007-12-26 | 佐治亚技术研究公司 | 微机电系统封装件及其制造方法 |
EP1908727A1 (en) * | 2006-10-03 | 2008-04-09 | Seiko Epson Corporation | Wafer-level MEMS package and manufacturing method thereof |
-
2008
- 2008-07-25 CN CN200810135376.8A patent/CN101633490B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2312553A (en) * | 1996-04-23 | 1997-10-29 | Bosch Gmbh Robert | Micromechanical structures |
CN1296297A (zh) * | 1999-11-15 | 2001-05-23 | Jds尤尼费斯公司 | 微型电动机械结构的包封工艺 |
CN101094804A (zh) * | 2004-03-15 | 2007-12-26 | 佐治亚技术研究公司 | 微机电系统封装件及其制造方法 |
EP1908727A1 (en) * | 2006-10-03 | 2008-04-09 | Seiko Epson Corporation | Wafer-level MEMS package and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN101633490A (zh) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10155659B2 (en) | Vacuum sealed MEMS and CMOS package | |
CN107068629B (zh) | 晶圆级芯片封装结构及其制作方法 | |
US9828240B2 (en) | Integrated CMOS back cavity acoustic transducer and the method of producing the same | |
CN107032290B (zh) | 半导体器件及其形成方法 | |
JP5489751B2 (ja) | 少なくとも1つのマイクロエレクトロニクスデバイス用の空洞閉鎖方法 | |
US8941193B2 (en) | Method for manufacturing a hybrid integrated component | |
EP1734001B1 (en) | Method of packaging MEMS at wafer level | |
US20080081398A1 (en) | Cap Wafer for Wafer Bonded Packaging and Method for Manufacturing the Same | |
CN102751266B (zh) | 芯片封装体及其形成方法 | |
TW200919593A (en) | Elements and modules with micro caps and wafer level packaging method thereof | |
US11945713B2 (en) | Systems and methods for providing getters in microelectromechanical systems | |
CN103818874B (zh) | Mems结构与处理电路集成系统的封装方法 | |
CN106098574B (zh) | 具有选择性接合垫保护的cmos-mems积体电路装置 | |
US7354799B2 (en) | Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring | |
US20100140669A1 (en) | Microfabrication methods for forming robust isolation and packaging | |
US20070298532A1 (en) | Micro-Electro-mechanical (MEMS) encapsulation using buried porous silicon | |
WO2016053584A1 (en) | Method for forming through substrate vias | |
EP2402284A1 (en) | MEMS manufacturing method | |
CN101633490B (zh) | 具有微帽盖的元件、模组及其晶圆级封装方法 | |
US9212051B1 (en) | Systems and methods for forming MEMS assemblies incorporating getters | |
Zoschke et al. | Capping technologies for wafer level MEMS packaging based on permanent and temporary wafer bonding | |
EP2848586A1 (en) | Wafer level encapsulation structure and fabrication method thereof | |
CN102431963B (zh) | 低温下砷化镓图像传感器圆片级芯片尺寸封装工艺 | |
Manier et al. | Wafer level packaging of MEMS and 3D integration with CMOS for fabrication of timing microsystems | |
Zoschke et al. | Technologies for Wafer Level MEMS Capping based on Permanent and Temporary Wafer Bonding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |