CN107068629B - 晶圆级芯片封装结构及其制作方法 - Google Patents
晶圆级芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN107068629B CN107068629B CN201710270853.0A CN201710270853A CN107068629B CN 107068629 B CN107068629 B CN 107068629B CN 201710270853 A CN201710270853 A CN 201710270853A CN 107068629 B CN107068629 B CN 107068629B
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- wafer
- substrate
- recombination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 238000005215 recombination Methods 0.000 claims abstract description 24
- 230000006798 recombination Effects 0.000 claims abstract description 24
- 239000002346 layers by function Substances 0.000 claims abstract description 20
- 238000004806 packaging method and process Methods 0.000 claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001746 injection moulding Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 56
- 239000000463 material Substances 0.000 abstract description 16
- 239000002699 waste material Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000012360 testing method Methods 0.000 abstract description 4
- 238000012545 processing Methods 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 description 8
- 239000004033 plastic Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 235000008429 bread Nutrition 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种晶圆级芯片封装结构及其制作方法，实现了有效芯片的重组，通过将原始晶圆切割成单颗芯片，并对芯片进行检测，将检测良好的芯片直接与一具有围堰的基板进行重组，可构成8寸或12寸重组晶圆，接着再对其进行晶圆级封装，将芯片基底的功能层焊垫的电性通过金属互连结构引至基底背面，可避免对无效芯片进行封装，浪费时间、封装材料以及人力，既节约了成本又提高了产品的良率。此外,本发明中，在形成单颗芯片封装体之前，不需要在切割道位置蚀刻硅槽和预切割，简化了工艺步骤。
Description
技术领域
本发明涉及半导体芯片封装技术领域，具体涉及一种晶圆级芯片封装结构及其制作方法。
背景技术
目前，晶圆代工厂对芯片进行封装时，首先对来料晶圆进行整片封装，然后将其切割成单颗芯片封装体；因为来料晶圆中可能存在受损芯片，在对晶圆进行整片封装的同时，对受损芯片也进行了不必要的封装，封装后再进行可靠性试验的过程中必然要淘汰部分不良品，个别芯片失效会使整个产品作废，从而影响产品的良率，既造成了成本浪费又降低了产品良率。另外，将整片晶圆切割成单颗芯片封装体，在切割道位置会有刻蚀硅槽工艺，为防止晶圆破裂和切割刀片损坏，会有预切割工艺，工艺繁琐，也造成生产成本浪费。
目前，存在一种利用晶圆级塑封的封装强化技术，也是将封装好的预封装芯片通过C2W(chip to wafer)技术贴到载板上，然后进行晶圆级塑封，塑封后进行解键合和激光切割，形成最终封装器件，这种技术是将封装好的芯片进行塑封层五面包封，也存在对无效芯片进行封装，浪费时间、封装材料以及人力的问题。
发明内容
为了解决上述技术问题，本发明提出一种晶圆级芯片封装结构及其制作方法，极大的降低了成本，提升了封装产品的良率。
本发明的技术方案是这样实现的：
一种晶圆级芯片封装结构，包括一芯片，所述芯片包括基底及其正面的功能层，所述功能层包括功能区和位于所述功能区周边的若干焊垫，所述功能层与一基板通过围堰键合，所述芯片侧壁包裹有填充层，所述填充层上表面与所述基底背面接近或齐平，所述填充层下表面连接所述围堰表面或者所述基板表面；所述基板背面设置有将焊垫的电性引出外界的金属互连结构。
进一步的，所述功能层与一基板通过围堰键合后形成一将芯片的功能区收容在内的密封空腔，所述密封空腔内为真空环境。
进一步的，所述芯片为图像传感器芯片。
进一步的，所述金属互连结构为：所述基底上具有贯通其正面和背面的通孔,所述通孔与所述焊垫连通；所述通孔内壁及所述基底背面覆盖有暴露焊垫的绝缘层；所述绝缘层上铺设有金属重布线层，所述金属重布线层与所述焊垫电性连接；在所述金属重布线层上设置有阻焊层，所述阻焊层填充通孔，并在预设置导电体的位置具有开孔；所述开孔内设置有导电体，所述导电体通过金属重布线层与所述焊垫电性连接。
进一步的，所述绝缘层或/和阻焊层延伸覆盖在所述填充层上表面上。
进一步的，所述填充层为可光刻干膜或环氧树脂类塑封料的一种。
一种晶圆级芯片封装结构的制作方法，包括以下步骤：
A.提供一具有若干芯片的原始晶圆，将原始晶圆切割成单颗芯片，并挑拣出性能良好的芯片，所述芯片包括基底及其正面的功能层，所述功能层包括功能区和位于所述功能区周边的若干焊垫；
B.提供一基板，所述基板上表面通过微影技术设置与若干所述芯片一一对应的围堰，将挑拣出的多颗芯片的功能层与基板上表面通过围堰键合，且相邻芯片之间具有间隙，形成重组晶圆；
C.在重组晶圆的各相邻芯片之间设置填充层，所述填充层将相邻芯片之间的空隙填满，设置填充层的方式包括压膜、注塑；然后将芯片基底上的填充层除去。
进一步的，步骤C之后，还有：
D.通过晶圆级封装方法，在各芯片基底上开设通孔，开设方式包括微影技术和刻蚀，通孔由基底背面向正面延伸，露出焊垫表面；
E.在通孔内壁及基底背面沉积绝缘层，将通孔底部的绝缘层除去，露出焊垫表面；
F.在绝缘层上铺设金属层，所述金属层覆盖焊垫表面；
G.图案化金属层，形成金属重布线层；
H.在金属重布线层上设置阻焊层，并在预设导电体位置设开口；
I.在开口内设置导电体，连接金属重布线层。
J.沿两相邻芯片之间的填充层位置切割重组晶圆，形成单颗的芯片封装体。
进一步的，所述绝缘层或/和阻焊层延伸覆盖在所述填充层上表面上。
进一步的，所述功能层与一基板通过围堰键合后形成一将芯片的功能区收容在内的密封空腔，所述密封空腔内为真空环境。
本发明的有益效果是：
本发明提供了一种晶圆级芯片封装结构及其制作方法，实现了有效芯片的重组，通过将原始晶圆切割成单颗芯片，并对芯片进行检测，将检测良好的芯片直接与一具有围堰的基板进行重组，可构成8寸或12寸重组晶圆，接着再对其进行晶圆级封装，将芯片基底正面的焊垫的电性通过金属互连结构引至基底背面，可避免对无效芯片进行封装，浪费时间、封装材料以及人力，既节约了成本又提高了产品的良率。此外,本发明中，在形成单颗芯片封装体之前，不需要在切割道位置蚀刻硅槽和预切割，简化了工艺步骤。
附图说明
图1-1为本发明具有若干芯片的来料原始晶圆截面图；
图1-2为本发明减薄后的来料原始晶圆截面图；
图2为本发明减薄后的来料原始晶圆切割后的单颗芯片截面图；
图3为本发明的基板截面图；
图4为本发明具有围堰的基板截面图；
图5为本发明多颗芯片与基板通过围堰键合后的重组晶圆截面图；
图6为本发明设置填充层的重组晶圆截面图；
图7为本发明开设通孔的重组晶圆截面图；
图8为本发明铺设绝缘层的重组晶圆截面图；
图9为本发明沉积金属层的重组晶圆截面图；
图10为本发明图案化金属层后的重组晶圆截面图；
图11为本发明铺设阻焊层的重组晶圆截面图；
图12为本发明设置导电体的重组晶圆截面图；
图13为本发明单颗芯片封装体的截面图；
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。
参见图13，本发明晶圆级芯片封装结构图，该封装结构包括芯片100，所述芯片包括基底及其正面的功能层，所述功能层包括功能区和位于所述功能区周边的若干焊垫101，所述功能层与一基板200通过围堰300键合，所述围堰300覆盖焊垫101，所述功能区与基板200之间通过围堰形成密封空腔，所述芯片侧壁部分围堰上方具有填充层400，所述填充层上表面与芯片基底齐平(优选方式为齐平，也可为接近齐平)，然后，所述芯片基底上设置有通孔500，所述通孔表面及基底背面形成有绝缘层600、绝缘层上形成有金属重布线层700以及阻焊层900；所述填充层400上表面覆盖有阻焊层900或/和绝缘层600。所述阻焊层900填充满通孔500，并在预设导电体的位置具有开孔；开孔内形成有导电体980，所述导电体980通过金属层700与焊垫101电性连接。
可选的，所述芯片为图像传感芯片，然其应用不限于此，其他实施例中，该封装结构可应用于各种芯片需要做互连的半导体器件，例如是有源元件(active element)或无源元件(passive element)、数字电路或模拟电路等集成电路的电子元件(electroniccomponents)、微机电系统(Micro Electro Mechanical Systems,MEMS)、压力感测器(pressure sensors)、射频元件(RF circuits)、加速计(accelerators)、表面声波元件(surface acoustic wave devices)等半导体晶片进行封装。
可选的，所述芯片侧壁包裹的填充料厚度H为10～100μm。
优选的，所述空腔内为真空环境。
优选的，所述填充层400为可光刻干膜或环氧树脂类塑封料的一种。
优选的，所述填充层下表面连接围堰表面或者基板表面。
优选的，所述基板为透光材质；
该晶圆级芯片封装结构的制作方法，包括以下步骤：
A.参见图1-1，提供一具有若干芯片的来料原始晶圆；参见图1-2，所述芯片包括基底及其正面的功能层，所述功能层包括功能区和位于所述功能区周边的若干焊垫101，对芯片基底背面进行刻蚀减薄；将晶圆切割成单颗芯片，通过检测芯片，挑拣出性能良好的芯片，如图2所示，本实施例中，芯片为图像传感器芯片；
B.参见图3，提供一基板200，所述基板可以为玻璃材质或蓝宝石；参见图4，在所述基板上表面铺设一层光刻胶，通过曝光显影形成与预封装芯片一一对应的围堰300；参见图5，将挑拣出的多颗预封装芯片的功能层与基板上表面通过围堰300键合,相邻芯片之间具有间隙，所述围堰覆盖芯片焊垫101，形成重组晶圆2000；
C.参见图6，在重组晶圆的相邻芯片之间设置填充层400，所述填充层400将两相邻芯片100之间的空隙填满，固定基板上芯片100的位置，设置的方式包括压膜、注塑；然后将芯片基底背面的填充层除去，填充层上表面与芯片基底背面齐平；两相邻芯片之间的空隙的填充层不仅能够提高重组晶圆的机械强度，而且能避免水汽由芯片侧面进入芯片内部造成的芯片损坏；所述填充层400为可光刻干膜或环氧树脂类塑封料。
D.参见图7，在芯片基底开设通孔500，开设方式包括微影技术和刻蚀，通孔由基底背面向正面及功能层延伸，露出焊垫表面；
E.参见图8，沉积绝缘层600，优选的，采用PECVD技术将所述绝缘层覆盖填充层、芯片基底背面和开口侧壁，所述绝缘层材料为二氧化硅、氮化硅、氮氧化硅或聚酰亚胺；
F.参见图9，铺设金属层700，所述金属层覆盖芯片基底以及绝缘层，并且覆盖焊垫表面，所述金属层700的材料包括Ti、Cu、Ni、Au、Al、Pd；
G.参见图10，图案化金属层，方式包括曝光、显影、刻蚀、电镀或化镀形成金属重布线层，在此制程中，填充层上方的绝缘层可以被刻蚀去除也可以留下；
H.参见图11，在重组晶圆2000上表面设置阻焊层900，当步骤G之后，填充层上方的绝缘层已被刻蚀去除时，所述填充层上方覆盖有阻焊层900；或者，当步骤G之后，填充层上方的绝缘层完整存在时，所述填充层400上方覆盖有绝缘层600和绝缘层上阻焊层900，在预设导电体的位置形成开孔露出金属重布线层表面，所述阻焊层900的材料包括聚酰亚胺树脂、聚酰胺、苯环丁烯；
I.参见图12，在步骤H设置的开孔内设置导电体980，连接金属重布线层，实现与外界的信号传输，设置方式为丝网印刷或者植球方式。
J.沿两相邻芯片之间的填充层中心线位置切割重组晶圆2000，形成单颗的芯片封装体，所述单颗芯片侧壁包裹的填充层的厚度H为10～100μm,如图13所示；
综上，本发明实现了有效芯片的重组，将原始晶圆切割成单颗芯片，并对芯片进行检测，将检测良好的芯片直接与一具有围堰的基板进行重组，可构成8寸或12寸晶圆，接着再对其进行晶圆级封装，避免对无效芯片进行封装浪费时间、封装材料以及人力，这样既节约成本又提高了产品的良率。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。
Claims (4)
1.一种晶圆级芯片封装结构的制作方法，其特征在于，包括以下步骤：
A.提供一具有若干芯片的原始晶圆，将原始晶圆切割成单颗芯片，并挑拣出性能良好的芯片，所述芯片包括基底及其正面的功能层，所述功能层包括功能区和位于所述功能区周边的若干焊垫；
B.提供一基板，所述基板上表面通过微影技术设置与若干所述芯片一一对应的围堰，将挑拣出的多颗芯片的功能层与基板上表面通过围堰键合，且相邻芯片之间具有间隙，形成重组晶圆；
C.在重组晶圆的各相邻芯片之间设置填充层，所述填充层将相邻芯片之间的空隙填满，设置填充层的方式包括压膜、注塑；然后将芯片基底上的填充层除去。
2.根据权利要求1所述晶圆级芯片封装结构的制作方法，其特征在于，步骤C之后，还有：
D.通过晶圆级封装方法，在各芯片基底上开设通孔，开设方式包括微影技术和刻蚀，通孔由基底背面向正面延伸，露出焊垫表面；
E.在通孔内壁及基底背面沉积绝缘层，将通孔底部的绝缘层除去，露出焊垫表面；
F.在绝缘层上铺设金属层，所述金属层覆盖焊垫表面；
G.图案化金属层，形成金属重布线层；
H.在金属重布线层上设置阻焊层，并在预设导电体位置设开口；
I.在开口内设置导电体，连接金属重布线层；
J.沿两相邻芯片之间的填充层位置切割重组晶圆，形成单颗的芯片封装体。
3.根据权利要求2所述晶圆级芯片封装结构的制作方法，其特征在于，所述绝缘层或/和阻焊层延伸覆盖在所述填充层上表面上。
4.根据权利要求2所述晶圆级芯片封装结构的制作方法，其特征在于，所述功能层与一基板通过围堰键合后形成一将芯片的功能区收容在内的密封空腔，所述密封空腔内为真空环境。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710270853.0A CN107068629B (zh) | 2017-04-24 | 2017-04-24 | 晶圆级芯片封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710270853.0A CN107068629B (zh) | 2017-04-24 | 2017-04-24 | 晶圆级芯片封装结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107068629A CN107068629A (zh) | 2017-08-18 |
| CN107068629B true CN107068629B (zh) | 2019-11-26 |
Family
ID=59604224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710270853.0A Active CN107068629B (zh) | 2017-04-24 | 2017-04-24 | 晶圆级芯片封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107068629B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482029B (zh) * | 2017-09-29 | 2023-12-08 | 华天科技（昆山）电子有限公司 | 图像传感器及其封装工艺 |
| CN108335986B (zh) * | 2017-09-30 | 2021-04-06 | 中芯集成电路（宁波）有限公司 | 一种晶圆级系统封装方法 |
| CN107910274A (zh) * | 2017-12-18 | 2018-04-13 | 苏州晶方半导体科技股份有限公司 | 一种指纹芯片的封装方法以及封装结构 |
| CN108063126A (zh) * | 2017-12-29 | 2018-05-22 | 苏州晶方半导体科技股份有限公司 | 一种芯片的封装结构以及封装方法 |
| CN108233890A (zh) * | 2018-01-09 | 2018-06-29 | 华天科技（昆山）电子有限公司 | Fbar滤波器封装结构及封装方法 |
| CN109004081A (zh) * | 2018-08-10 | 2018-12-14 | 付伟 | 带有延伸双围堰、金属柱及焊锡的封装结构及其制作方法 |
| CN109037426A (zh) * | 2018-08-10 | 2018-12-18 | 付伟 | 带有双围堰及金属层的芯片封装结构及其制作方法 |
| CN109037427A (zh) * | 2018-08-10 | 2018-12-18 | 付伟 | 带有单围堰的芯片封装结构及其制作方法 |
| CN111627941B (zh) * | 2019-02-27 | 2023-04-18 | 中芯集成电路（宁波）有限公司 | Cmos图像传感器封装模块及其形成方法、摄像装置 |
| CN111627939B (zh) * | 2019-02-27 | 2023-04-18 | 中芯集成电路（宁波）有限公司 | Cmos图像传感器封装模块及其形成方法、摄像装置 |
| CN110885060B (zh) * | 2019-10-29 | 2023-07-21 | 河北美泰电子科技有限公司 | 一种mems环行器的封装方法 |
| CN110867432A (zh) * | 2019-11-28 | 2020-03-06 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构以及封装方法 |
| CN111146099B (zh) * | 2019-12-31 | 2021-12-24 | 中芯集成电路（宁波）有限公司 | 半导体结构及其制作方法 |
| CN113611626B (zh) * | 2021-08-04 | 2024-02-27 | 上海信及光子集成技术有限公司 | 一种在线检测硅槽刻蚀深度的方法 |
| CN115101512B (zh) * | 2022-06-16 | 2023-06-27 | 宁波芯健半导体有限公司 | 一种晶圆级mpw芯片封装结构及封装方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101261944A (zh) * | 2007-03-07 | 2008-09-10 | 矽品精密工业股份有限公司 | 感测式半导体封装件及其制法 |
| CN101308802A (zh) * | 2007-05-15 | 2008-11-19 | 矽品精密工业股份有限公司 | 感测式半导体装置及其制法 |
| US7595220B2 (en) * | 2007-06-29 | 2009-09-29 | Visera Technologies Company Limited | Image sensor package and fabrication method thereof |
| CN204130517U (zh) * | 2014-09-16 | 2015-01-28 | 华天科技（昆山）电子有限公司 | 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元 |
| CN105226036B (zh) * | 2015-10-10 | 2018-09-28 | 苏州晶方半导体科技股份有限公司 | 影像传感芯片的封装方法以及封装结构 |
| CN205050839U (zh) * | 2015-10-10 | 2016-02-24 | 苏州晶方半导体科技股份有限公司 | 影像传感芯片封装结构 |
-
2017
- 2017-04-24 CN CN201710270853.0A patent/CN107068629B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107068629A (zh) | 2017-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107068629B (zh) | 晶圆级芯片封装结构及其制作方法 | |
| CN110491859B (zh) | 晶片封装体及其制造方法 | |
| KR101976257B1 (ko) | eWLB 패키지 내의 트랜스듀서용 시스템 및 방법과 eWLB 패키지 | |
| KR101861414B1 (ko) | 정전기 방전 보호 구조체 및 방법 | |
| KR101419600B1 (ko) | 지문인식센서 패키지 및 그 제조 방법 | |
| JP4847415B2 (ja) | 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法 | |
| US9305842B2 (en) | Fabrication methods of chip device packages | |
| US7348663B1 (en) | Integrated circuit package and method for fabricating same | |
| US6051489A (en) | Electronic component package with posts on the active side of the substrate | |
| TW552693B (en) | Electronic component with a plastic package and method for its production | |
| CN102194781B (zh) | 影像感测元件封装构件及其制作方法 | |
| CN109148431B (zh) | 距离传感器芯片封装结构及其晶圆级封装方法 | |
| JP2009515338A5 (zh) | ||
| US20110198732A1 (en) | Chip package and method for forming the same | |
| TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
| JP2006270098A (ja) | 集積回路用ウエハレベルパッケージ | |
| US9972554B2 (en) | Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof | |
| US20230207472A1 (en) | Semiconductor package and manufacturing method of semiconductor package | |
| CN106744646A (zh) | Mems芯片封装结构以及封装方法 | |
| KR20160090972A (ko) | 이미지 센서 패키지 및 제조 방법 | |
| US20040166662A1 (en) | MEMS wafer level chip scale package | |
| US7911043B2 (en) | Wafer level device package with sealing line having electroconductive pattern and method of packaging the same | |
| US6768189B1 (en) | High power chip scale package | |
| CN206985699U (zh) | 一种微机电系统 | |
| JP4764710B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |