CN102408090B - 具有增强锚的微结构 - Google Patents

具有增强锚的微结构 Download PDF

Info

Publication number
CN102408090B
CN102408090B CN201110243547.0A CN201110243547A CN102408090B CN 102408090 B CN102408090 B CN 102408090B CN 201110243547 A CN201110243547 A CN 201110243547A CN 102408090 B CN102408090 B CN 102408090B
Authority
CN
China
Prior art keywords
layer
micro
coating
structural component
anchor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110243547.0A
Other languages
English (en)
Other versions
CN102408090A (zh
Inventor
林宗贤
朱家骅
郑钧文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102408090A publication Critical patent/CN102408090A/zh
Application granted granted Critical
Publication of CN102408090B publication Critical patent/CN102408090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563—Avoid or control over-etching
    • B81C1/00571—Avoid or control under-cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0109—Bridges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0307—Anchors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

本发明提供了具有增强锚和窄气隙的微结构器件。本文提供的微结构器件的一个实施例包括分层晶片。分层晶片包括硅基板层、形成在基板层上的埋入氧化物层以及形成在埋入氧化物层上的硅器件层。在器件层上形成顶部氧化物层。顶部氧化物层、器件层和埋入氧化物层被蚀刻，从而形成沟槽以在器件层中创建锚和微结构器件。在制造器件的工艺中，沿着微结构器件的侧面形成热氧化物层，以在埋入氧化物层、顶部氧化物层和热氧化物层中包围微结构器件。然后，形成多晶硅层以填充到沟槽中并包围锚。在多晶硅层填充到沟槽中之后，蚀刻掉包围微结构器件的氧化物层，释放微结构器件。

Description

具有增强锚的微结构
技术领域
本发明总的来说涉及半导体制造。具体地，本发明涉及具有包括增强锚(enhanced anchor)的微结构器件的半导体器件及其制造方法。
背景技术
半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计的技术进步已经产生了多代IC，其中，每一代均比前一代具有更小且更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性，并且对于这些将被实现的进步，需要IC处理和制造的类似开发。在IC演进的过程中，功能密度(例如，每芯片面积上互连器件的数量)通常都已经增加，而几何尺寸(例如，可使用制造工艺创建的最小部件)减小。
微机电系统(MEMS)器件是结合到半导体IC电路中的非常小的电子机械系统。MEMS器件的一个实例是微惯性传感器。使用埋入的氧化物层作为牺牲材料层来制造传统的绝缘体上硅(SOI)型MEMS器件。如此，在制造的稍后阶段去除氧化物层，其中，将被去除的氧化物量是受时间控制的。该方法的缺点包括：1)在制造期间难以控制底切蚀刻(undercutetching)的均匀性，2)在锚区域下方创建宽底切，以及3)不能生产窄气隙结构(例如，＜200nm)。
因此，需要的是具有增强锚的改进微结构器件及其制造方法。
发明内容
本发明一种制造微结构器件的方法，方法包括：提供分层晶片，其中，晶片包括硅基板层、位于基板层上的埋入氧化物层、以及位于埋入氧化物层上的硅器件层；在器件层上形成顶部氧化物层；蚀刻顶部氧化物层、器件层和埋入氧化物层，从而形成沟槽以在器件层中形成锚和微结构器件；沿着微结构器件的侧面形成热氧化物层，以在埋入氧化物层、顶部氧化物层和热氧化物层中包围微结构器件；形成多晶硅层以填充到沟槽中并包围锚；以及蚀刻掉包围微结构器件的氧化物层。
其中，蚀刻器件层包括深反应离子蚀刻(DRIE)工艺。
该方法还包括：形成微结构器件作为微机电系统(MEMS)器件。
该方法还包括：形成的MEMS器件为压电谐振器。
该方法还包括：形成锚，以完全附接至锚的侧面上的埋入氧化物层。
该方法还包括：在蚀刻掉包围微结构器件的氧化物层之后，将金属氧化物半导体(MOS)晶片结合至多晶硅层。
该方法还包括：将微结构器件密封到密封的封装件中，并且将微结构器件电连接至封装件外侧的触点。
此外，还提供了一种制造微结构器件的方法，方法包括：提供分层晶片，其中，晶片包括基板层、位于基板层上的埋入氧化物层、以及位于埋入氧化物层上的器件层；在器件层上沉积顶部硅氧化物层；使用第一掩模蚀刻顶部硅氧化物层，从而从顶部硅氧化物层中形成硬掩模；使用硬掩模蚀刻器件层，从而在器件层中形成锚和微结构；使用第二掩模蚀刻顶部硅氧化物层，留下微结构上的顶部硅氧化物层；使用第二掩模蚀刻埋入氧化物层；在晶片上形成热氧化物层；使用第三掩模蚀刻热氧化物层，留下包围微结构的氧化物层；在晶片上形成多晶硅层；对多晶硅层平面化；使用第四掩模蚀刻多晶硅层的一部分和器件层的一部分，从而形成微结构；以及蚀刻掉包围微结构的氧化物层，从而释放微结构。
其中，蚀刻器件层包括深反应离子蚀刻(DRIE)工艺。
该方法还包括：形成微结构器件作为微机电系统(MEMS)器件。
该方法还包括：形成MEMS器件作为压电谐振器。
该方法还包括：形成锚，以完全附接至锚的侧面上的埋入氧化物层。
该方法还包括：在蚀刻掉包围微结构器件的氧化物层之后，将金属氧化物半导体(MOS)晶片结合至多晶硅层。
该方法还包括：将微结构器件密封到密封的封装件中，并且将微结构器件电连接至封装件外侧的触点。
此外还提供了一种微结构器件，包括：硅基板层；埋入硅氧化物层，形成在基板层上；锚，形成在埋入氧化物层上，其中，埋入氧化物层沿着锚的整个长度延伸；多晶硅层，形成在锚的上方；以及微结构，悬浮在手柄上方，在形成在锚上方的多晶硅层和微结构之间具有气隙。
其中，气隙小于大约200nm。
该方法还包括：形成在微结构上的压电层。
该方法还包括：结合至多晶硅层的金属氧化物半导体(CMOS)晶片，从而包围微结构。
该方法还包括：密封封装件，用于在密封的封装件中密封微结构器件。
该方法还包括：触点，用于将微结构器件电连接至封装的外部。
附图说明
当读取附图时，根据以下详细描述更好地理解本发明的各个方面。应该强调的是，根据工业的标准实践，各个部件不按比例绘制。事实上，各个部件的尺寸可以为了讨论的清晰而任意增加或减小。
图1是示出制造具有增强锚的微结构器件的方法实施例的流程图。
图2至图11是示出处于制造各个阶段的根据图1方法的微结构器件的实施例的截面图。
图12是示出处于制造阶段的根据图1方法的另一个微结构器件的实施例的截面图。
图13、图14是示出处于制造各个阶段的根据图1方法的又一个微结构器件的实施例的截面图。
图15是示出处于制造阶段的根据图1方法的再一个微结构器件的实施例的截面图。
图16是示出处于制造阶段的根据图1方法的再一个微结构器件的实施例的截面图。
具体实施方式
本公开总的来说涉及半导体制造。具体地，本公开涉及合成晶片微结构半导体器件及其制造方法。在一个实施例中，本公开提供了一种半导体微机械器件，诸如微惯性传感器。在一个实施例中，本公开提供了一种具有窄气隙微结构的互补金属氧化物半导体(CMOS)芯片，其具有增强锚。使用本文所描述的方法，相对于传统的器件增强了器件的操作特性和物理结构。
然而，应该理解，以下公开提供了用于实现各个实施例的不同特征的许多不同的实施例或实例。以下描述了组件和配置的具体实例以简化本公开。当然，它们仅仅是实例并且不是用于限制的目的。此外，本公开可以在各个实例中重复参考标号和/或字母。这种重复是为了简化和清除的目的，并不是表示所讨论的各个实施例和/或结构之间的关系。另外，“第一层在第二层上”、“第一层上覆第二层”的描述(或类似描述)包括第一和第二层直接接触以及一层或多层插入到第一和第二层之间的实施例。本公开涉及MEMS器件，然而，本领域的技术人员将会找到可以从本公开受益的其他可应用技术，诸如纳米机电系统(NEMS)器件、专用集成电路(ASIC)器件和其他这种器件。此外，所示出的MEMS器件结构或设计仅仅是示例性的，并不以任何方式进行限制。
图1是示出制造具有增强锚的窄气隙微结构器件的方法100的实施例的流程图。在图2至图16中示出了处于制造阶段的这种窄气隙微结构器件的不同实施例的截面图。本文参照与图1提供的方法100相关的图2至图16所示实施例描述了本公开。方法100提供了窄气隙微结构半导体制造工艺。本领域的技术人员应理解，附加步骤可以包括在方法100中和/或从方法100中省略。方法100以及对应的图2至图16仅仅是示例性的，并不用于限制本发明。例如，在附图中示出的MEMS器件的结构仅仅是示例性的，并且类似方法可用于形成其他器件。CMOS电路可包括在图2至图16所示的器件中。
因此，本领域的技术人员应该理解，本公开提供了微结构器件(例如，微机电系统(MEMS)器件)的实施例，其包括支撑到基础衬底的填充材料，其提供了防止器件锚的底切或失败的蚀刻停止层，并在产生信号在窄隙到其他结构的更好讯号转换。还应该理解，不具有底切的微结构器件创建了用于微结构器件的更大、更强的锚，并且还提供了这种器件的制造均匀性的更好控制。在一个实施例中，本公开提供了用于制造具有小于200nm的气隙的微结构器件的系统，其产生了更大的电容以及器件的更好讯号转换。
图2至图11是示出处于制造各个阶段的根据图1的方法的微结构器件200的实施例的截面图。方法100开始于块102，其中，提供分层晶片201(图2)。分层晶片201包括基板层(handle layer，也称为“基底层”)202、埋入氧化物层204和器件层206。
在一个实施例中，基板层202是未掺杂硅(Si)、高阻抗、任意厚度的衬底。在一个实施例中，基板层202具有近似的电阻率＞3000Ohm-cm。在一个实施例中，基板层202可包括结合(bonded)的绝缘体上硅(SOI)衬底。基板层202可以为结晶硅或多晶硅。在备选实施例中，基板层202可包括诸如锗的其它基本半导体，或者可包括诸如碳化硅、砷化镓、砷化铟和磷化铟的化合物半导体。可以在基板层202上形成一个或多个隔离部件。基板层202还可以包括一个或多个集成电路器件(未示出)，诸如CMOS器件(例如，NMOS和/或PMOS晶体管)。基板层202可包括与晶体管相关联的电路，诸如互连层(例如，金属线和通孔)和层间介电层(ILD)。
在一个实施例中，埋入氧化物层204是具有大约1um至3um的厚度范围的氧化硅(SiO2)层。埋入氧化物层204可包括氮化物层以改善隔离。
在一个实施例中，器件层206是掺杂硅(Si)、低阻抗、具有大约5um至40um的厚度范围的衬底。在一个实施例中，器件层206具有近似的电阻率＜1 Ohm-cm。在一个实施例中，器件层206可包括结合的绝缘体上硅(SOI)衬底。器件层206可以为结晶硅或多晶硅。在备选实施例中，器件层206可包括诸如锗的其他基本半导体，或者可包括诸如碳化硅、砷化镓、砷化铟和磷化铟的化合物半导体。可以在器件层206上形成一个或多个隔离部件。器件层206还可以包括一个或多个集成电路器件(未示出)，诸如CMOS器件(例如，NMOS和/或PMOS晶体管)。器件层206可包括与晶体管相关联的电路，诸如互连层(例如，金属线和通孔)和层间介电层(ILD)。
方法前进到块104(图3)，其中，顶部氧化硅(例如，SiO2)层208形成在器件层206上，以具有大约0.5um至3um的厚度范围，然而还可以形成氧化物的其他厚度。在一个实施例中，顶部氧化物层208使用热氧化加热工艺来在器件层206上生长。在另一实施例中，顶部氧化物层208使用化学气相沉积(CVD)、等离子体增强CVD、旋涂、溅射或其他用于在衬底上形成电介质层的沉积工艺来沉积在器件层206上。
然后，方法前进到块106(图4)，其中，在顶部氧化物层208上执行包括第一光刻掩模的蚀刻工艺，将顶部氧化物层208形成为图样化硬掩模。使用顶部氧化物层208的硬掩模，在器件层206上执行蚀刻工艺，以在器件层206中形成锚部210和微结构部212。在一个实施例中，在器件层上执行的蚀刻工艺包括深反应离子蚀刻(DRIE)工艺，以蚀刻器件层206的硅。蚀刻工艺可包括湿蚀刻工艺、干蚀刻工艺和/或其他适用于形成定义器件层206的锚210和微结构器件212部分的蚀刻工艺。应该理解，DRIE工艺可包括能够形成具有20∶1以上纵横比的深孔和沟槽的各向异性蚀刻工艺。DRIE工艺可包括低温或Bosch蚀刻工艺。
继续，方法100前进到块108(图5)，其中，在顶部氧化物层208上执行包括第二光刻掩模的蚀刻工艺，去除顶部氧化物层208除微结构器件212上方的部分之外的部分。因此，实施例提供了包括器件212下方(204)和上方(208)的氧化硅层的微结构器件212。蚀刻工艺可包括湿蚀刻工艺、干蚀刻工艺和/或其他适合于蚀刻氧化硅层的蚀刻工艺。
然后，方法100前进到块110(图6)，其中，对沟槽中的埋入氧化物层204执行另一蚀刻工艺。在一个实施例中，使用上面参照块108讨论的第二光刻掩模执行该蚀刻工艺。该蚀刻工艺可包括湿蚀刻工艺、干蚀刻工艺和/或其他适合于蚀刻氧化硅层的蚀刻工艺。在蚀刻工艺之后，沟槽向下延伸到基板层202。应该理解，块108和110的蚀刻工艺可以作为单个工艺来执行。
接下来，方法100前进到块112(图7)，其中，在晶片201上形成热氧化物(例如，SiO2)层214。在一个实施例中，热氧化物层214具有小于约3000埃的厚度。在一个实施例中，热氧化物层214具有大约500埃的厚度。然而，可以形成其他厚度的氧化物。在一个实施例中，使用热氧化加热工艺生长热氧化物层214。在一个实施例中，可使用低压CVD(LPCVD)工艺沉积可选氮化物层。此外，在备选实施例中，可以形成诸如HfO2和ZrO2的可选高k材料层。
接下来，方法100前进到块114(图8)，其中，在热氧化物层214上执行包括第三光刻掩模的蚀刻工艺，去除热氧化物层214的除氧化物层214沿着微结构器件212的侧面的部分之外的部分。因此，实施例提供了微结构器件212包括微结构器件212的下方(204)和上方(208)而且还沿着微结构212的侧面(214)的氧化物层，以氧化物密封微结构器件212。如以下将示出的，氧化物层沿着微结构器件212的侧面(214)的厚度定义了微结构器件212的气隙。换句话说，氧化物214的较薄层提供了微结构器件212的较薄气隙。此外，蚀刻工艺从沟槽的下表面去除热氧化物层214，露出基板层202。如此，锚210和微结构器件212基本上彼此隔离。然而，应该理解，在该器件200(例如，MEMS器件)的制造过程中，微结构器件212可以通过器件200中的锚210来支持，诸如在图中所示截面图的前面和/或所示截面图的背面。在一个实施例中，蚀刻工艺包括使用基于Hf的蚀刻剂的湿蚀刻工艺。然而，其他蚀刻工艺和蚀刻剂可用于蚀刻热氧化物层214。
然后，方法100前进到块116(图9)，其中，多晶硅(poly)层216被沉积在晶片201上以填充沟槽，并且还形成锚210的顶盖。然后，对器件200执行平面化工艺(例如，化学机械抛光(CMP))，以对器件200的上表面进行平面化。在一个实施例中，多晶硅层216还被沉积在微结构器件212的上方，但是稍后在平面化工艺期间被向下去除到顶部氧化物层208。在一个实施例中，多晶硅层216具有大约1um至3um的厚度范围。多晶硅层216可包括使用LPCVD工艺形成的Si3N4+多晶硅、高k材料(例如，HfO2、ZrO2)+多晶硅和/或它们的组合。在另一实施例中，多晶硅层216可包括在两步工艺中生长的多晶硅作为高阻多晶硅以及低阻多晶硅，其增加了与手柄210的隔离。
方法100前进到块118(图10)，其中，对多晶硅层216执行包括第四光刻掩模的蚀刻工艺，去除多晶硅层216的一部分和器件层206的一部分，诸如与锚210相邻的器件层206。换句话说，该蚀刻工艺在器件硅层206中描绘了用于对微结构(例如，MEMS)器件进行成形的深几何部件。换句话说，该蚀刻工艺定义了多晶硅层216的结构。在一个实施例中，该蚀刻工艺为DRIE蚀刻工艺。
接下来，方法100前进到块120，其中，执行另一蚀刻工艺以去除包围微结构器件212的氧化物层(例如，204、208和214)。该蚀刻工艺可使用上述块118的第四掩模。如上所述，微结构器件212被锚210以及三维地在器件200内部或外部的相关结构(例如，在图中所示截面图的前面和/或背面)所支持。例如，支持弹簧(未示出)可以将微结构212连接至锚210，并允许微结构212弯曲而不会断裂。在一个实施例中，蚀刻包括气相HF蚀刻工艺或HF湿蚀刻工艺。应该理解，由于在这种情况下蚀刻剂不蚀刻多晶硅层216，所以将锚210附接至基板层202的埋入氧化物层204没有被蚀刻掉，因此，没有被蚀刻工艺底切。换句话说，多晶硅层216用作保护埋入氧化物层204和锚210的蚀刻停止层。如上所述，参考块114，此步骤去除了定义微结构器件212的气隙218的氧化物层214。
本领域的技术人员应该容易地理解上面参照方法100描述的器件200的有效性。可以部分使用方法100制造以下所描述的图12至图16所示的器件，并且可具有基本上类似于器件200的部件。因此，为了简洁，这里不再重复与上面器件200类似的描述。
图12是示出微结构器件300在制造阶段的实施例的截面图。在一个实施例中，使用方法100来形成器件300，类似于器件200。此外，器件300包括在微结构器件212上制造的压电换能器302(或其他MEMS型器件)。在一个实施例中，换能器302包括底部金属层、压电层和顶部金属层。底部和顶部金属层可包括Al、Pt、Mo、AlCu、Ti和它们的组合。压电层可包括AlN、PZT和/或ZnO。然而，其他材料可用于金属层和压电层。在块120中所描述的氧化物释放到微结构器件212下方之前，换能器302可以制造在微结构器件212之上或与其结合。可使用溅射沉积或其他工艺来形成压电换能器的层。
图13、图14是示出微结构器件400处于制造的各个阶段的实施例的截面图。在一个实施例中，使用方法100来形成器件400，类似于器件200。此外，器件400包括结合至器件400的CMOS晶片402，从而创建密封的封装和CMOS集成电路器件。CMOS晶片402包括使用传统的CMOS工艺形成为晶片402的顶部层的多个金属(例如，Al、Cu等)焊盘404。如图14所示，金属焊盘404使用共晶(eutectic)结合工艺结合至多晶硅层216。结合工艺参数取决于金属图样密度和材料特性。可以在大约300C至大约450C的温度范围内执行典型的结合温度。典型的结合力在大约10kN至大约90kN的范围内。典型的结合时间可以小于15分钟。然而，应该理解，本公开还可以使用其他值。在一个实施例中，焊盘404与CMOS晶片402上的诸如驱动电路的电路电连接，从而提供了经由多晶硅层216与微结构器件400的其他部分的电连接。此外，CMOS晶片402可包括接触焊盘406，其连接器件400外的电路。如图14所示，冲模锯(die saw)或其他设备可用于去除基板层202的一部分，以允许对接触焊盘406更容易的连接。
图15是示出微结构器件500处于制造阶段的实施例的截面图。在一个实施例中，使用方法100来形成器件500，类似于器件400。此外，器件500被包围在封装502和顶盖504组件中。在一个实施例中，使用模制工艺形成封装502，并且可以包括环氧涂层。在一个实施例中，顶盖504被配置为印刷电路(PC)板封装。封转组件包括将接触焊盘406连接至顶盖504上的外侧接触508的引线结合(wire bond)506。应该理解，封装器件500提供了对器件500的更大保护。
图16是示出微结构器件600处于制造阶段的实施例的截面图。在一个实施例中，使用方法100来形成器件600，类似于器件500。此外，器件600包括在微结构器件212上制造的压电换能器302(或其他MEMS型器件)。
应该理解，微结构212可以整体或部分被形成为MEMS器件。MEMS器件可包括形成在金属、多晶硅、电介质和/或其他材料上的多个元件。MEMS器件可包括通常用在传统CMOS制造工艺中的材料。根据期望的功能性，MEMS器件的任何结构都是可以的。所描述的一个或多个元件可以被设计为提供MEMS器件的MEMS机械结构。MEMS机械结构可包括用于机械移动的结构或元件。MEMS器件可使用CMOS制造中所使用的典型工艺来形成，例如，光刻、蚀刻工艺(例如，湿蚀刻、干蚀刻、等离子体蚀刻)、沉积工艺、电镀工艺和/或其他适当的工艺。在一个实施例中，MEMS器件可以为运动传感器(例如，陀螺仪、加速计等)、射频(RF)MEMS器件(例如，RF开关、滤波器等)、振荡器或任何其他MEMS型器件。各种尺寸的MEMS器件均可考虑。
MEMS器件可以被配置为与诸如温度变化、惯性移动、压力变化和/或其他电、磁或光学参数测量的外部干扰相互作用。例如，在一个实施例中，当本公开的器件经受压力变化时，MEMS器件微结构212将向内或向外变形，因此，将创建感测信号以表示压力变化。应该注意，CMOS晶片402的部分可包括一个或多个电路器件(未示出)，诸如晶体管(例如，NMOS和/或PMOS晶体管)。CMOS晶片402还可以包括与晶体管相关联的电路，诸如互连层(例如，金属线和通孔)和层间电介质层(ILD)。应该理解，接触508可以使用表面安装或其他技术工艺直接安装到印刷电路板(PCB)上。
本公开提供了许多不同的实施例。在一个实施例中，本公开描述了具有增强锚和窄气隙的微结构器件。微结构器件包括分层晶片。分层晶片包括硅基板层、形成在基板层上的埋入氧化物层以及形成在埋入氧化物层上的硅器件层。在器件层上形成顶部氧化物层。顶部氧化物层、器件层和埋入氧化物层被蚀刻，从而形成沟槽以在器件层中创建锚和微结构器件。在制造器件的工艺中，沿着微结构器件的侧面形成热氧化物层，以在埋入氧化物层、顶部氧化物层和热氧化物层中包围微结构器件。然后，形成多晶硅层以填充到沟槽中并包围锚。在多晶硅层填充到沟槽中之后，蚀刻掉包围微结构器件的氧化物层，释放微结构器件。
在另一实施例中，本公开提供了制造微结构器件的方法。该方法包括：提供分层晶片，其中，晶片包括基板层、基板层上的埋入氧化物层和埋入氧化物层上的器件层。该方法还包括：在器件层上沉积顶部硅氧化物层。在沉积顶部硅氧化物层之后，该方法包括：使用第一掩模蚀刻顶部硅氧化物层，从而从顶部硅氧化层中形成硬掩模；使用硬掩模蚀刻器件层，从而在器件层中形成锚和微结构；使用第二掩模蚀刻顶部硅氧化物层，留下微结构上的顶部硅氧化物层；以及使用第二掩模蚀刻埋入的氧化物层。然后，该方法包括：在晶片上形成热氧化物层。接下来，该方法包括：使用第三掩模蚀刻热氧化物层，留下包围微结构的氧化物层。该方法继续进行以在晶片上形成多晶硅层以及将多晶硅层平面化。接下来，该方法包括：使用第四掩模蚀刻多晶硅层的一部分和器件层的一部分，从而形成手柄。最后，该方法包括：蚀刻掉包围微结构的氧化物层，从而释放微结构。
在又一实施例中，本公开提供一种微结构器件，包括硅基板层、形成在基板层上的埋入硅氧化物层、形成在埋入氧化物层上的锚，其中，埋入氧化物层沿着锚的整个长度延伸，并且在锚的上方形成多晶硅层。该器件还包括悬浮在手柄上方的微结构，在形成在锚上方的多晶硅层和微结构之间具有气隙。
应理解，本公开提供了具有增强锚和窄气隙的微结构半导体器件。窄气隙为器件提供了更高的电容和更好的讯号转换。在一个实施例中，蚀刻停止层防止在锚下方形成底切，从而增强了器件的锚。
前面已经概述了若干实施例的特征，使得本领域的技术人员可以更好地理解上述详细描述。本领域的技术人员应该理解，他们可以容易地使用本公开作为设计或修改用于执行与本文所引入实施例相同的目的和/或实现相同优点的其他工艺和结构的基础。例如，不同于上述的室硬件设计可以适合于生成具有用于实践本发明的方法实施例的特定波长的光。然而，应该理解，这些优点并不是限制性的，而是其他实施例可提供其他优点。本领域的技术人员还应该意识到，这些等效限制并不背离本公开的精神和范围，并且在不背离本发明的精神和公开的情况下，他们可以进行各种改变、替换和变化。

Claims (20)

1.一种制造微结构器件的方法，所述方法包括：
提供分层晶片，其中，所述晶片包括硅手柄层、位于所述手柄层上的埋入氧化物层、以及位于所述埋入氧化物层上的硅器件层；
在所述器件层上形成顶部氧化物层；
蚀刻所述顶部氧化物层、所述器件层和所述埋入氧化物层，从而形成沟槽以在所述器件层中形成锚和微结构器件；
沿着所述微结构器件的侧面形成热氧化物层，以在所述埋入氧化物层、所述顶部氧化物层和所述热氧化物层中包围所述微结构器件；
形成多晶硅层以填充到所述沟槽中并包围所述锚；以及
蚀刻掉包围所述微结构器件的所述热氧化物层、所述埋入氧化物层以及所述顶部氧化物层而所述多晶硅层包围所述锚。
2.根据权利要求1所述的方法，其中，蚀刻所述器件层包括深反应离子蚀刻(DRIE)工艺。
3.根据权利要求1所述的方法，还包括：形成所述微结构器件作为微机电系统(MEMS)器件。
4.根据权利要求3所述的方法，还包括：形成所述微机电系统器件作为压电谐振器。
5.根据权利要求1所述的方法，还包括：形成所述锚，以完全附接至所述锚的侧面上的埋入氧化物层。
6.根据权利要求1所述的方法，还包括：在蚀刻掉包围所述微结构器件的氧化物层之后，将金属氧化物半导体(MOS)晶片结合至所述多晶硅层。
7.根据权利要求1所述的方法，还包括：将所述微结构器件密封到密封的封装件中，并且将所述微结构器件电连接至所述封装件外侧的触点。
8.一种制造微结构器件的方法，所述方法包括：
提供分层晶片，其中，所述晶片包括手柄层、位于所述手柄层上的埋入氧化物层、以及位于所述埋入氧化物层上的器件层；
在所述器件层上沉积顶部硅氧化物层；
使用第一掩模蚀刻所述顶部硅氧化物层，从而从所述顶部硅氧化物层中形成硬掩模；
使用所述硬掩模蚀刻所述器件层，从而在所述器件层中形成锚和微结构；
使用第二掩模蚀刻所述顶部硅氧化物层，留下所述微结构上的所述顶部硅氧化物层；
使用所述第二掩模蚀刻所述埋入氧化物层；
在所述晶片上形成热氧化物层；
使用第三掩模蚀刻所述热氧化物层，留下包围所述微结构的氧化物层；
在所述晶片上形成多晶硅层；
对所述多晶硅层平面化；
使用第四掩模蚀刻所述多晶硅层的一部分和所述器件层的一部分，从而形成手柄；以及
蚀刻掉包围所述微结构的氧化物层，从而释放所述微结构。
9.根据权利要求8所述的方法，其中，蚀刻所述器件层包括深反应离子蚀刻(DRIE)工艺。
10.根据权利要求8所述的方法，还包括：形成所述微结构器件作为微机电系统(MEMS)器件。
11.根据权利要求10所述的方法，还包括：形成所述微机电系统器件作为压电谐振器。
12.根据权利要求8所述的方法，还包括：形成所述锚，以完全附接至所述锚的侧面上的埋入氧化物层。
13.根据权利要求8所述的方法，还包括：在蚀刻掉包围所述微结构器件的氧化物层之后，将金属氧化物半导体(MOS)晶片结合至所述多晶硅层。
14.根据权利要求8所述的方法，还包括：将所述微结构器件密封到密封的封装件中，并且将所述微结构器件电连接至所述封装件外侧的触点。
15.一种微结构器件，包括：
硅手柄层；
埋入硅氧化物层，形成在所述手柄层上；
锚，形成在所述埋入氧化物层上，其中，所述埋入氧化物层沿着所述锚的整个长度延伸；
多晶硅层，形成在所述锚的上方和侧面上从而包围所述锚；以及
微结构，悬浮在所述手柄层上方，在形成在所述锚的侧面上的所述多晶硅层和所述微结构之间具有气隙，其中，所述气隙通过蚀刻形成在微结构的侧面上的热氧化物层来形成并且所述热氧化物层的厚度限定了所述气隙的宽度。
16.根据权利要求15所述的微结构器件，其中，所述气隙小于200nm。
17.根据权利要求15所述的微结构器件，还包括：形成在所述微结构上的压电层。
18.根据权利要求15所述的微结构器件，还包括：结合至所述多晶硅层的金属氧化物半导体(CMOS)晶片，从而包围所述微结构。
19.根据权利要求18所述的微结构器件，还包括：密封封装件，用于在密封的封装件中密封所述微结构器件。
20.根据权利要求19所述的微结构器件，还包括：触点，用于将所述微结构器件电连接至所述封装件的外部。
CN201110243547.0A 2010-09-21 2011-08-23 具有增强锚的微结构 Active CN102408090B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/887,320 US8551798B2 (en) 2010-09-21 2010-09-21 Microstructure with an enhanced anchor
US12/887,320 2010-09-21

Publications (2)

Publication Number Publication Date
CN102408090A CN102408090A (zh) 2012-04-11
CN102408090B true CN102408090B (zh) 2014-10-29

Family

ID=45816982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110243547.0A Active CN102408090B (zh) 2010-09-21 2011-08-23 具有增强锚的微结构

Country Status (2)

Country Link
US (1) US8551798B2 (zh)
CN (1) CN102408090B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9400288B2 (en) * 2012-12-05 2016-07-26 Robert Bosch Gmbh Packaging system and process for inertial sensor modules using moving-gate transducers
CN103077949B (zh) 2013-01-28 2016-09-14 上海华虹宏力半导体制造有限公司 绝缘体上硅射频器件及其制作方法
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
KR20140135576A (ko) * 2013-05-16 2014-11-26 한국표준과학연구원 유전자 변형체의 검정을 위한 표준 플라스미드, 이를 이용한 분석 방법 및 검정용 키트
CN103400801B (zh) * 2013-07-08 2016-06-01 深迪半导体(上海)有限公司 一种真空封装的cmos和mems芯片及其加工方法
CN104795349B (zh) * 2014-01-20 2018-06-01 中芯国际集成电路制造(上海)有限公司 射频集成电路芯片及其形成方法
EP2996143B1 (en) 2014-09-12 2018-12-26 Qorvo US, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10494252B2 (en) * 2015-09-22 2019-12-03 Taiwan Semiconductor Manufacturing Company Ltd. MEMS devices and methods of manufacturing the same
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
SG11201901193UA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
JP7022112B2 (ja) 2016-08-12 2022-02-17 コーボ ユーエス，インコーポレイティド 性能を向上させたウェーハレベルパッケージ
US10109550B2 (en) 2016-08-12 2018-10-23 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
EP3915134A1 (en) 2019-01-23 2021-12-01 Qorvo US, Inc. Rf semiconductor device and manufacturing method thereof
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US11312615B2 (en) * 2020-07-29 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method to form a rough crystalline surface

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1647268A (zh) * 2002-04-11 2005-07-27 皇家飞利浦电子股份有限公司 载体、制造载体和电子器件的方法
CN1734737A (zh) * 2004-08-04 2006-02-15 帕洛阿尔托研究中心公司 金属间弹簧结构
CN101317325A (zh) * 2005-07-28 2008-12-03 飞思卡尔半导体公司 Mems器件中的应力释放机构及其制造方法
CN101446356A (zh) * 2007-11-26 2009-06-03 香港理工大学 一种微阀及其构成的装置
EP2077250A2 (en) * 2008-01-04 2009-07-08 Honeywell International Inc. Single SOI wafer accelerometer fabrication process
CN101786592A (zh) * 2009-01-26 2010-07-28 浜松光子学株式会社 光模块
EP2228337A2 (en) * 2009-03-11 2010-09-15 Honeywell International Inc. Manufacturing an accelerometer on SOI wafer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6913941B2 (en) * 2002-09-09 2005-07-05 Freescale Semiconductor, Inc. SOI polysilicon trench refill perimeter oxide anchor scheme
US7556978B2 (en) * 2006-02-28 2009-07-07 Freescale Semiconductor, Inc. Piezoelectric MEMS switches and methods of making

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1647268A (zh) * 2002-04-11 2005-07-27 皇家飞利浦电子股份有限公司 载体、制造载体和电子器件的方法
CN1734737A (zh) * 2004-08-04 2006-02-15 帕洛阿尔托研究中心公司 金属间弹簧结构
CN101317325A (zh) * 2005-07-28 2008-12-03 飞思卡尔半导体公司 Mems器件中的应力释放机构及其制造方法
CN101446356A (zh) * 2007-11-26 2009-06-03 香港理工大学 一种微阀及其构成的装置
EP2077250A2 (en) * 2008-01-04 2009-07-08 Honeywell International Inc. Single SOI wafer accelerometer fabrication process
CN101786592A (zh) * 2009-01-26 2010-07-28 浜松光子学株式会社 光模块
EP2228337A2 (en) * 2009-03-11 2010-09-15 Honeywell International Inc. Manufacturing an accelerometer on SOI wafer

Also Published As

Publication number Publication date
CN102408090A (zh) 2012-04-11
US20120068276A1 (en) 2012-03-22
US8551798B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
CN102408090B (zh) 具有增强锚的微结构
US10294097B2 (en) Aluminum nitride (AlN) devices with infrared absorption structural layer
US8822252B2 (en) Internal electrical contact for enclosed MEMS devices
US7767484B2 (en) Method for sealing and backside releasing of microelectromechanical systems
US9617150B2 (en) Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
US8704317B2 (en) Microstructure device with an improved anchor
EP1652219B1 (en) Anchors for microelectromechanical systems having an soi substrate, and method of fabricating same
US7906439B2 (en) Method of fabricating a MEMS/NEMS electromechanical component
JP5602761B2 (ja) 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法
US9546090B1 (en) Integrated MEMS-CMOS devices and methods for fabricating MEMS devices and CMOS devices
US10160640B2 (en) Mechanisms for forming micro-electro mechanical system device
JP2012096316A (ja) 電子装置および電子装置の製造方法
US6794271B2 (en) Method for fabricating a microelectromechanical system (MEMS) device using a pre-patterned bridge
Yang et al. A unified epi-seal process for resonators and inertial sensors
TWI691455B (zh) 包含接觸層的互補式金屬氧化半導體-微電子機械系統（ｃｍｏｓ-ｍｅｍｓ）積體裝置和製造方法
US9505612B2 (en) Method for thin film encapsulation (TFE) of a microelectromechanical system (MEMS) device and the MEMS device encapsulated thereof
TWI245020B (en) Process for fabricating micromachine
JP4857718B2 (ja) マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法
US20210214216A1 (en) Method for manufacturing an etch stop layer and mems sensor comprising an etch stop layer
US9156685B2 (en) Method for the prevention of suspended silicon structure etching during reactive ion etching
WO2015094116A1 (en) Thin film encapsulation of electrodes
US20210061652A1 (en) Fabrication method for a mems device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant