JP2006326834A - インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法 - Google Patents

インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法 Download PDF

Info

Publication number
JP2006326834A
JP2006326834A JP2006217336A JP2006217336A JP2006326834A JP 2006326834 A JP2006326834 A JP 2006326834A JP 2006217336 A JP2006217336 A JP 2006217336A JP 2006217336 A JP2006217336 A JP 2006217336A JP 2006326834 A JP2006326834 A JP 2006326834A
Authority
JP
Japan
Prior art keywords
cap
micromachine
substrate
hole
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006217336A
Other languages
English (en)
Inventor
John R Martin
ジョン・アール・マーティン
Jr Richard H Morrison
リチャード・エイチ・モリソン・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JP2006326834A publication Critical patent/JP2006326834A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】マイクロマシン装置を含む集積回路装置用の改善されたインサイチュ・キャップと該インサイチュ・キャップの製造方法とを提供する。そのようなキャップと、同様に該キャップを製造するために基本的な集積回路製造プロセスを利用する方法とを提供する。
【解決手段】マイクロマシン装置のような集積回路装置（１０）用インサイチュ・キャップ、及び基板（１４）上に集積回路素子（１２２）を形成し；集積回路素子（１２２）上に支持層（１２４）を形成し、集積回路素子（１２２）を覆う支持層（１２４）にキャップ構造（２２）を形成することによってそのようなキャップ（４０）を製造する方法。
【選択図】図６

Description

この発明は、マイクロマシン装置（ｍｉｃｒｏｍａｃｈｉｎｅｄ ｄｅｖｉｃｅ）のような集積回路装置用のインサイチュ・キャップ（ｉｎ−ｓｉｔｅ ｃａｐ）、及びそのようなインサイチュ・キャップの製造方法に関する。
従来の、マイクロマシン装置のような集積回路装置用キャップは多くの場合、保護及び絶縁のために用いられている。通常これらのキャップは装置自身とは独立して形成され、それゆえ装置の製造が完成した後に取り付けられる。多くの場合キャップはシリコンから形成されており、有機接着剤、或いは無機ガラス又は金属を用いて装置へ固定される。この方法は満足ゆくことがあるものの、キャップを形成してからこれらキャップを集積回路装置へ接合するために個別のプロセスを必要とする。一連の接合プロセスでは、ウエハが分離される前に集積回路装置にキャップが設けられる。このプロセスは、高価なウエハスケールプロセス及び装置を必要とする。プロセスが厳格に制御されていない場合には、キャップ応力の結果収量損失が生じる可能性がある。しかしながら、厳格に制御されたウエハレベルプロセスは、製造プロセスの早い段階で繊細なマイクロマシン装置を保護する。他の一連のプロセスでは分離された後にキャップが設けられる。このプロセスは容易に実施することができるが、ウエハの分離の間及び他のプロセス段階の間における汚染を防止するために特別な予防措置を必要とする。さらに他の方法は、キャビティ・パッケージの内部に装置を取り付けワイヤボンディングすることによって、キャップを集積回路装置へ直接取り付けるために必要なことを排除する。本質的には、次のレベルのパッケージがキャップとなる。多くの場合この方法は、密封するようシールされた高価なセラミック又は金属・パッケージを使用する。この方法はまた、繊細なマイクロマシン装置を組み立てている間の汚染を防止するために、製造設備を通常の洗浄度基準に維持する必要がある。
したがって、この発明の目的は、マイクロマシン装置を含む集積回路装置用の改善されたインサイチュ・キャップと該インサイチュ・キャップの製造方法とを提供することである。
この発明のさらなる目的は、そのようなキャップと、同様に該キャップを製造するために基本的な集積回路製造プロセスを利用する方法とを提供することである。
この発明のさらなる目的は、そのようなキャップと、装置自身の集積されたインサイチュ部としてキャップを提供する方法とを提供することにある。
この発明のさらなる目的は、そのようなキャップと、キャップを形成するか又は取り付けるために特別な又は別個の努力を必要としない方法とを提供することにある。
この発明のさらなる目的は、そのようなキャップと、気体又は液体の充填又は真空のような、キャップ内に適した環境を保持するためにキャップを用いることができる方法とを提供することにある。
この発明のさらなる目的は、そのようなキャップと、ダイ分割、試験、及び処理を含む他のさらなる処理の前にプロセスが完成したとき直ぐにキャップされた装置を保護する方法とを提供することにある。
この発明のさらなる目的は、そのようなキャップと、かなり低い製造コストを有する方法とを提供することにある。
この発明のさらなる目的は、そのようなキャップと、ダイ切断の前のウエハ処理の最後でキャップされて以来装置の傷つき易さが軽減されるので後処理がより容易に行われる方法とを提供することにある。
この発明のさらなる目的は、そのようなキャップと、集積回路の残部と同一の低い温度処理を要求する方法とを提供することにある。
本発明は、適切に改善され、より強健で、より簡潔かつ安価な集積回路装置用インサイチュ・キャップと、そのようなキャップの製造方法とが、集積回路装置上に支持層を形成し次いで集積回路素子を覆う支持層にキャップ構造を形成することにより、集積回路製造プロセスの一部として集積回路装置上にインサイチュにキャップを製造することによって達成され得ることを具現化したものである。
この発明は、完全な犠牲支持層を備えた基板上にマイクロマシン素子を製造すること、及びマイクロマシン素子上にキャップ犠牲支持層を製造することを含む、マイクロマシン装置用インサイチュ・キャップの製造方法に特徴がある。キャップ構造はマイクロマシン素子を覆う犠牲層に形成され、犠牲層は、装置と一体のインサイチュ・キャップを残して、マイクロマシン素子を解放するためにキャップ構造内で除去される。
好ましい実施例では、キャップ構造を形成する段階は、素子の周囲にキャップ・ホール（ｃａｐ ｈｏｌｅ）を形成する段階を含むことができる。キャップ構造を形成する段階はまた、キャップ壁を形成するためにキャップホールを充填する段階と、キャップ壁と接続された頂部を形成するために犠牲層を覆う段階とを含むことができる。キャップは、少なくとも一つのホールを有して形成することができ、犠牲層を除去する段階は、キャップ内にホールを介して剥離剤を導入する段階を含んでよい。基板は、少なくとも一つのホールを有して形成することができ、犠牲層を除去する段階は、基板内にホールを介して剥離剤を導入する段階を含んでよい。キャップホールはキャップを塞ぐために閉ざすことができる。流体添加材は、マクロマシン素子を取り囲むキャップ内にキャップホールを介して導入することができる。キャップホールは流体を封じ込めるために閉ざすことができる。キャップホールは小さくすることができ、流体の表面張力は流体の流出を防止することができる。キャップを製造する段階は、キャップ上に接点を形成する段階を含むことができる。マイクロマシン素子はスイッチを含むことができ、接点はスイッチの端子とすることができる。キャップを製造する段階はまた、スイッチを操作するためにキャップ上にゲート電極を形成する段階を含むこともできる。流体は架橋結合可能な材料とすることができ；キャップ内は真空とすることができ；流体はキャップ内部の表面を変化させることができる。
この発明はまた、基板上に集積回路素子を製造する段階と、集積回路素子上に支持層を形成する段階と、集積回路素子を覆う支持層にキャップ構造を形成する段階と、を含む集積回路装置用インサイチュ・キャップの製造方法にも特徴がある。
好ましい実施例では、本方法はさらに、キャップ構造内の支持層を除去する段階を含むことができる。
この発明はまた、基板と、基板上のマイクロマシン素子と、基板と一体でかつ素子を覆うインサイチュ・キャップとを含む、インサイチュ・キャップを備えたマイクロマシン装置にも特徴がある。基板を介してキャップ下の素子から外部端子へ延在する少なくとも一つの導体がある。
好ましい実施例では、キャップは液体で満たすことができ；該液体は誘電体とすることができる。マイクロマシン素子はスイッチを含んでいてもよく；キャップはホールを含んでいてもよく；マイクロマシン素子は光学素子を含んでいてもよく；ホールは光学ポートとすることができる。キャップは接点を含むことができ；マイクロマシン素子はスイッチを含むことができ；接点はスイッチの末端部とすることができる。キャップはスイッチを操作するためにゲート電極を含んでいてもよい。
この発明はさらに、基板と、基板上のマイクロマシン素子と、該素子を覆う基板と一体のインサイチュ・キャップとを含む、インサイチュ・キャップを備えたマイクロマシン装置に特徴がある。マイクロマシン素子は光学素子とすることができ、光学素子を利用するための光学ポートがあってもよい。好ましい実施例では、ポートはキャップ内とすることができる。
この発明はさらに、基板と、該基板上のマイクロマシン素子と、基板と一体でかつ素子を覆うインサイチュ・キャップとを含む、インサイチュ・キャップを備えたマイクロマシン装置に特徴がある。キャップ内に液体が配置されてもよい。
好ましい実施例では、液体は誘電体とすることができる。
この発明はさらに、基板と、基板上の集積回路素子と、基板と一体でかつ素子を覆うインサイチュ・キャップとを含む、インサイチュ・キャップを備えた集積回路装置に特徴がある。少なくとも一つの導体は、基板を介してキャップ下の素子から外部端子へ延在してもよい。
この発明はさらに、基板と、基板上の集積回路素子と、基板と一体でかつ素子を覆うインサイチュ・キャップとを含む、インサイチュ・キャップを備えた集積回路装置に特徴がある。集積回路素子は光学素子を含むことができ、光学素子を利用するために光学ポートがあってもよい。
この発明はさらに、基板と、基板上の集積回路素子と、基板と一体でかつ素子を覆うインサイチュ・キャップとを含む、インサイチュ・キャップを備えた集積回路装置に特徴がある。キャップ内に液体が配置されてよい。
他の目的、特徴、及び優位点は、次の好ましい実施例の記述と添付の図面とから当業者に見出されよう。
図１には、集積回路自身の基本工程の一部として形成されたインサイチュ・キャップ内の犠牲層を除去する直前に現れるような、この発明に従って製造されたマイクロマシンスイッチ装置１０が示されている。製造は二酸化シリコン層１２をシリコン基板１４上に形成することで開始する。第２二酸化シリコン層１６は層１２上に横たわっており、次いで層１６内にホール１８をエッチングすることができるようにマスクされる。これらホールがエッチングされた後、これらホールは導体２０，２０′を形成するためにアルミニウムで充填される。これら導体は、キャップ２２内のマイクロマシン素子又は他の集積回路素子と外部回路との間に電気的な相互接続を形成するよう機能する。第３二酸化シリコン層２４が層１６上に形成されている。ここで層２４は、後にエッチングによって形成されるホール２６，２８，３０，及び３２を露出するようマスクされる。この後、露出されたホール２６，２８，３０，及び３２を残して層２４上に他の金属層が堆積される。この金属、Ｒｕのような金属（しかしながら低くかつ安定した抵抗を与えるあらゆる金属が適切であろう）は、約０．１ミクロンの厚さにスパッタ堆積される。この層はマスクされるとともにエッチングされ、マスクは除去され、残りのＲｕ金属は下に横たわるＡｌ金属３８，４８，及び５０への接点を形成すると同時にマイクロマシン素子のソース３４、ゲート３６、及びドレイン３８を形成し、キャップの壁４６に対するアンカー部すなわち固定部４２，４４を形成する。またパッド４８及び５０は、外部回路へワイヤボンディングされるよう端子を形成する。この後、第１犠牲層５２が形成される。犠牲層５２は、犠牲層の厚さの約１／３のホール７０を形成するようマスクされ、次いでＲｕのような金属（しかしながら低くかつ安定した抵抗を与えるあらゆる金属が適切であろう）の堆積が、ホール７０を充填してチップ・コンタクト（ｔｉｐ ｃｏｎｔａｃｔ）７２を形成するよう行われる。犠牲層５２は再び、Ｒｕパッド３４，４２，４４，４８，及び５０と連絡するホールを露出するためにマスクされる。ここで例えば厚さ１．０ミクロンのＡｕの薄層、すなわち金層６０，６２，６４，６６，及び６８が、これら選択されたＲｕパッド上に形成される。層５２はもう一度、マイクロマシン素子のビーム７４及び固定部７６、すなわちスイッチ４０のための空間を露出するためにマスクされる。金層は、示されているように、アーム７４及びポスト７６を形成するために堆積され、次いで第２犠牲層８０が追加される。層８０はホール８２を形成するためにマスクされる。これらホールは、金層６２及び６４まで真っ直ぐにエッチングされる。この後、層８０はキャップ２２の頂部プレート８６を形成するためにマスクされ、キャップ２２の構造を完成させるために壁部４５及び頂部８６を充填するよう金が堆積される。この特定の実施例では、キャップ２２は、キャップ２２内部の犠牲層５２及び８０を解放するために導入される剥離剤を受け取るのに役立つ多くのホール９０を有して形成されている。集積回路素子又はマイクロマシン素子という語がキャップ、例えばスイッチ４０の下のものをいうのに対して、集積回路装置又はマイクロマシン装置という語は一般に、組立体１０のことをいう。
以上のことが行われたとき、完成した装置が図２のように現れる。ここでキャビティはホール９０内のエポキシ又は同様のシール材でシールされ得るか、又は開かれたままとすることができる。スイッチ４０、又は他のマイクロマシン素子又は他の集積回路素子が光学部を有している場合には、一つ又は複数のホール９０は光学ポートとして用いることができる。あるいは、基板１４を貫くホール９２を、光学アクセスポート（ｏｐｔｉｃａｌ ａｃｃｅｓｓ ｐｏｒｔ）として、またホール９０と同様に剥離剤を受け取るためのホールとして用いることができる。多くの場合キャップ２２に形成されたキャビティ９４は、キャップ２２によって保護されかつ隔離されたスイッチ又は他のマイクロマシン装置又は集積回路装置の動作を補佐するか又は高めるために、真空又は不活性ガス又は誘電性液体のような所定の環境を包含すべきである。こういう事情の場合、流体を保持するか又は真空に封をするためにホール９０を塞ぐことが望まれることがある。ある場合には、ホールは単に、液体の表面張力が漏洩又は蒸発を防止するよう十分小さく形成することができる。あるいは、反応性液体が用いられ得、例えばそのような材料は高分子量材料へ重合し得るか又はゲル又は固体形態へ架橋結合し得る。そのような生成物はホールを介して漏出しないであろう。例としては反応性シリコーンゲル、エポキシ樹脂、タンパク質／水・溶液が含まれる。あるいは、スティクション（ｓｔｉｃｔｉｏｎ）を減少させ、表面上のある特定の化学反応を不動態化するか又は与えるため（生物学的な利用）に、キャップの表面又はマイクロマシン装置の表面のようなキャップ内の表面の性質を一部変更する流体が導入され得る。例えば、ＨＭＤＳ（Ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌａｚａｎｅ：ヘキサメチルジシラザン）がスティクションを減少させるために気相蒸着され得る。集積回路素子が、自由に動けなくてもよいものである場合には、犠牲層は除去しなくてもよい。実際、例えば犠牲層が、所望の光学的、電気的又は熱的な絶縁性を有し、かつ互換性のある膨張率、つまり支持のための膨張率を有する場合には、犠牲層を残しておくと有益かも知れない。
他の実施例では、図３のスイッチ４０ａは、キャップ２２ａ上に直接他のコンタクトチップ１００及び他のカウンタゲート電極１０２を形成することによって双投スイッチとして形成することができる。この場合、キャップが形成される前に他の段階が挿入される。この段階では、層８０ａはホール１０４，１０６を形成するためにマスクされ、ホール内にはチップ・コンタクト１００及びカウンタゲート電極１０２を形成するためにＲｕが堆積され得る。次いでキャップ２２ａを形成するために所望の段階が実施される。犠牲層を除去した後、図４に示すような装置が、完全に実施可能なマイクロマシン双投スイッチとして現れる。
通常、装置１０又は１０ａは図５における符号１１０で示す位置でパドル又はリードフレーム１１２に取り付けられたダイスであり、パドル又はリードフレーム１１２の接点１１４，１１６は、ハウジング１２０内にまとめられた全装置と一緒に接点６６及び６８へワイヤボンディングされている。前に示したように、キャップ及びキャップの製造方法はマイクロマシン装置に限定されず、スイッチ４０の代わりにＡＳＩＣ、マイクロプロセッサ、又は同様のもののような集積回路素子１２２がキャップ２２によって被包された、図６に示すような他の種類の集積回路装置に同様に適用できる。この特定の場合において、単なる保護又は分離に代わるキャップの目的は、あるいは又はさらに、例えば金属化外部層１２４を形成し、遮蔽機能を持たせるために１２６でのように金属化外部層１２４を接地することによって、ファラデー箱を形成することであった可能性がある。
図１、図２、図３、及び図４の装置を製造するための方法は、二酸化シリコンのような第１絶縁体を堆積すること（段階１５０）、第２二酸化シリコン層を堆積すること（段階１５２）、次いでホールを形成し、導電層を堆積、マスク、エッチングするために第２層をマスキングすること（段階１５４）から始まる図７Ａ及び図７Ｂにフローチャート形式で示されている。第３二酸化シリコン層が堆積され、Ｒｕが導体パッド２６，２８，３０，３２と接触するようホールを形成するためにエッチングされる（段階１５６）。３４，３６，３８，４２，４４，４８，及び５０を形成するために、Ｒｕのような金属（しかしながら低くかつ安定した抵抗を与えるあらゆる金属が相応しい）が堆積され、マスクされ、エッチングされる（段階１５８）。次いで第１犠牲層５２が堆積される（段階１６０）。第１犠牲層はチップ・コンタクト７２を形成するためにマスクされてエッチングされ、ビーム固定部３４、キャップ固定部４２及び４４、及び端子４８，５０用のホールを形成するために、再びマスクされエッチングされる（段階１６２）。犠牲層は再びマスクされ、ビーム７４，７６、端子パッド６６，６８、及び壁固定部６２，６４を形成するためにＡｕが堆積される（段階１６４及び段階１６８）。次いで第２犠牲層８０が堆積され（段階１７０）、それからホールを形成して壁部４６、及びキャップ２２の頂部を堆積するためにマスクされエッチングされる（段階１７２）。最後に、第２犠牲層及び第１犠牲層を除去するために剥離剤が適用される（段階１７４）。図３及び図４の構成では、上部チップ１００及びカウンタ電極１０２を形成するために第２犠牲層８０をマスキング及びエッチングする段階（段階１７６）；次いでＲｕのような金属（しかしながら低くかつ安定した抵抗を与えるあらゆる金属が適している）を堆積してチップ１０４及びカウンタ電極１０６を画定するためにマスキング及びエッチングする段階（段階１７８）；からなる付加的な段階が追加される。この段階は段階１７０と段階１７２との間に行われる。
図１及び図２の装置を製造するための方法のさらなる詳細は、図表Ａに示されており、図３及び図４に対しては図表Ｂに示されている。
Figure 2006326834
Figure 2006326834
Figure 2006326834
本発明の具体的な特徴は、他でもなくいくつかの図面に示されたが、これは、それぞれの特徴が本発明に係る他の特徴のいずれか又は全てと結び付けられ得るように、便宜上のみのためである。本明細書中で用いられたような「含む」、「からなる」、「有する」、及び「備えた」という語は、広範囲かつ包括的に解釈されるべきであり、いかなる物理的な相互関係に限定されない。その上、本願で開示されたいかなる実施例も単に可能な実施例として受け取られるべきではない。
他の実施例は当業者に見出されるであろうし、特許請求の範囲内にある。
キャップ内の犠牲支持層を解放する直前にこの発明の方法の間に現れるような、集積回路装置、すなわちマイクロマシン装置の概略側面立面断面図である。 犠牲支持層を解放した後の、この発明に係るインサイチュ・キャップを備えた装置を示す図１と同様の図である。 付加的な端子及びキャップ上のカウンタゲートを含むマイクロマシンスイッチ素子を示す図１と同様の図である。 図３の装置の図２と同様の図である。 パッケージした後の、この発明に係るインサイチュ・キャップを備えたマイクロマシン装置の概略側面立面断面図である。 この発明に係るインサイチュ・キャップを一般的に備えた集積回路装置の図５と同様の図である。 この発明に係るプロセスのフローチャートである。 この発明に係るプロセスのフローチャートである。
符号の説明
１０ 集積回路装置
１４ 基板
２２ キャップ構造
４０ キャップ
１２２ 集積回路素子
１２４ 支持層

Claims (62)

  1. マイクロマシン装置用インサイチュ・キャップの製造方法であって、
    完全な犠牲支持層を有する基板上にマイクロマシン素子を形成する段階と、
    前記マイクロマシン素子上にキャップ犠牲支持層を形成する段階と、
    前記マイクロマシン素子を覆う前記犠牲支持層にキャップ構造を形成する段階と、
    前記素子と一体とされたインサイチュ・キャップを残して前記マイクロマシン素子を解放するために前記キャップ構造内の前記犠牲支持層を除去する段階と、
    を含むことを特徴とする方法。
  2. 請求項１記載の方法において、
    前記キャップ構造を形成する段階は、前記素子の周囲にキャップホキャップホール階を含むことを特徴とする方法。
  3. 請求項２記載の方法において、
    前記キャップ構造を形成する段階は、
    キャップ壁を形成するために前記キャップホールを充填する段階と、
    前記キャップ壁と接続された頂部を形成するために前記犠牲支持層を覆う段階と、
    を含むことを特徴とする方法。
  4. 請求項１記載の方法において、
    前記キャップは、少なくとも一つのホールを有して形成されていることを特徴とする方法。
  5. 請求項４記載の方法において、
    前記犠牲支持層を除去する段階は、前記キャップ内に前記少なくとも一つのホールを介して剥離剤を導入する段階を含むことを特徴とする方法。
  6. 請求項４記載の方法において、
    前記基板は、少なくとも一つのホールを有して形成されていることを特徴とする方法。
  7. 請求項６記載の方法において、
    前記犠牲支持層を除去する段階は、前記基板内に前記少なくとも一つのホールを介して剥離剤を導入する段階を含むことを特徴とする方法。
  8. 請求項４記載の方法において、
    前記キャップホールは、前記キャップを塞ぐよう閉ざされていることを特徴とする方法。
  9. 請求項４記載の方法において、
    流体添加材が、前記マイクロマシン素子を取り囲む前記キャップ内に前記少なくとも一つのホールを介して導入されることを特徴とする方法。
  10. 請求項６記載の方法において、
    前記キャップホールは、前記キャップを塞ぐよう閉ざされていることを特徴とする方法。
  11. 請求項６記載の方法において、
    流体添加材が、前記マイクロマシン素子を取り囲む前記キャップ内に前記少なくとも一つのホールを介して導入されることを特徴とする方法。
  12. 請求項９記載の方法において、
    前記キャップホールは、前記流体に対しシールされるよう閉塞されキャップホールとする方法。
  13. 請求項９記載の方法において、
    前記キャップホールは小さく、かつ
    前記流体の表面張力が該流体の流出を防止することを特徴とする方法。
  14. 請求項１記載の方法において、
    キャップを形成する段階は、前記キャップ上にコンタクトチップを形成する段階を含むことを特徴とする方法。
  15. 請求項１４記載の方法において、
    前記マイクロマシン素子はスイッチを含み、
    前記コンタクトチップは前記スイッチの端子であることを特徴とする方法。
  16. 請求項１５記載の方法において、
    キャップを形成する段階は、前記スイッチを操作するために前記キャップ上にゲート電極を形成する段階を含むことを特徴とする方法。
  17. 集積回路素子用インサイチュ・キャップの製造方法であって、
    基板上に集積回路素子を形成する段階と；
    前記集積回路素子上に支持層を形成する段階と；
    前記集積回路素子を覆う前記支持層にキャップ構造を形成する段階と；
    を含むことを特徴とする方法。
  18. 請求項１７記載の方法において、
    前記キャップ構造内の支持層を除去する段階をさらに含むことを特徴とする方法。
  19. 請求項１７記載の方法において、
    前記キャップ構造を形成する段階は、前記素子の周囲にキャップホールを形成する段階を含むことを特徴とする方法。
  20. 請求項１９記載の方法において、
    前記キャップ構造を形成する段階は、キャップ壁を形成するためにキャップホールルを充填する段階と、前記キャップ壁と接続された頂部を形成するために前記支持層を覆う段階と、を含むことを特徴とする方法。
  21. 請求項１７記載の方法において、
    前記キャップは、少なくとも一つのホールを有して形成され、
    前記支持層を除去する段階は、前記キャップに前記ホールを介して剥離剤を導入する段階を含むことを特徴とする方法。
  22. 請求項１７記載の方法において、
    前記基板は、少なくとも一つのホールを有して形成され、
    前記支持層を除去する段階は、前記基板に前記ホールを介して剥離剤を導入する段階を含むことを特徴とする方法。
  23. 請求項２１記載の方法において、
    前記キャップホールは、前記キャップを塞ぐために閉ざされていることを特徴とする方法。
  24. 請求項２１記載の方法において、
    流体添加材が、前記マイクロマシン装置を取り囲む前記キャップに前記キャップホールを介して導入されることを特徴とする方法。
  25. 請求項２４記載の方法において、
    前記キャップホールは、前記流体に対しシールされるよう閉塞されていることを特徴とする方法。
  26. 請求項２４記載の方法において、
    前記流体は架橋結合可能な材料であることを特徴とする方法。
  27. 請求項２１記載の方法において、
    ガスが、前記キャップ内部の少なくとも一つの表面を変化させるために、前記キャップ内に前記キャップホールを介して導入されることを特徴とする方法。
  28. 請求項２４記載の方法において、
    前記キャップホールは小さく、かつ
    前記流体の表面張力が該流体の流出を防止することを特徴とする方法。
  29. 請求項１７記載の方法において、
    キャップを形成する段階は、前記キャップ上にコンタクトチップを形成する段階を含むことを特徴とする方法。
  30. 請求項２９記載の方法において、
    前記集積回路素子はスイッチを含み、
    前記コンタクトチップは前記スイッチの端子であることを特徴とする方法。
  31. 請求項３０記載の方法において、
    キャップを形成する段階は、前記スイッチを操作するために前記キャップ上にゲート電極を形成する段階を含むことを特徴とする方法。
  32. インサイチュ・キャップを備えたマイクロマシン装置であって、
    基板と；
    前記基板上のマイクロマシン素子と；
    前記基板と一体であるとともに前記装置を覆うインサイチュ・キャップと；
    前記基板を介して前記キャップの下の前記素子から外部端子へ延在する少なくとも一つの導体と；
    を備えることを特徴とするマイクロマシン装置。
  33. 請求項３２記載のマイクロマシン装置において、
    前記キャップは流体で充填されていることを特徴とするマイクロマシン装置。
  34. 請求項３３記載のマイクロマシン装置において、
    前記流体は誘電体であることを特徴とするマイクロマシン装置。
  35. 請求項３３記載のマイクロマシン装置において、
    前記流体は架橋結合可能な材料であることを特徴とする装置。
  36. 請求項３３記載のマイクロマシン装置において、
    前記キャップは、該キャップ内の少なくとも一つの表面を変化させるガスで充填されることを特徴とする装置。
  37. 請求項３２記載のマイクロマシン装置において、
    前記マイクロマシン素子はスイッチを含むことを特徴とする装置。
  38. 請求項３２記載のマイクロマシン装置において、
    前記キャップはホールを含むことを特徴とする装置。
  39. 請求項３８記載のマイクロマシン装置において、
    前記マイクロマシン素子は光学装置を含み、
    前記ホールは光学ポートであることを特徴とする装置。
  40. 請求項３２記載のマイクロマシン装置において、
    前記キャップは接点を含むことを特徴とする装置。
  41. 請求項４０記載のマイクロマシン装置において、
    前記マイクロマシン素子はスイッチを含み、
    前記接点は前記スイッチの端子であることを特徴とする装置。
  42. 請求項４１記載のマイクロマシン装置において、
    前記キャップは、前記スイッチを操作するためにゲート電極を含むことを特徴とする装置。
  43. 請求項３２記載のマイクロマシン装置において、
    前記キャップ内の空間は真空であることを特徴とする装置。
  44. インサイチュ・キャップを備えたマイクロマシン装置であって、
    基板と；
    前記基板上のマイクロマシン素子と；
    前記基板と一体でかつ前記装置を覆うインサイチュ・キャップと；を備え、
    前記マイクロマシン素子は、光学装置と、該光学装置を利用できるための光学ポートと、
    を含むことを特徴とする装置。
  45. 請求項４４記載のマイクロマシン装置において、
    前記ポートは前記キャップ内にあることを特徴とする装置。
  46. 請求項４４記載のマイクロマシン装置において、
    前記キャップは流体で充填されることを特徴とする装置。
  47. 請求項４６記載のマイクロマシン装置において、
    前記液体は誘電体であることを特徴とする装置。
  48. 請求項４４記載のマイクロマシン装置において、
    前記キャップは接点を含むことを特徴とする装置。
  49. 請求項４６記載のマイクロマシン装置において、
    前記流体は架橋結合可能な材料であることを特徴とする装置。
  50. 請求項４６記載のマイクロマシン装置において、
    前記流体はガスであり、前記キャップ内の少なくとも一つの表面を変化させることを特徴とする装置。
  51. 請求項４４記載のマイクロマシン装置において、
    前記キャップ内の空間は真空であることを特徴とする装置。
  52. インサイチュ・キャップを備えたマイクロマシン装置であって、
    基板と；
    前記基板上のマイクロマシン素子と；
    前記基板と一体でかつ前記装置を覆うインサイチュ・キャップと；
    前記キャップ内に配された液体と；
    を備えることを特徴とする装置。
  53. 請求項５２記載のマイクロマシン装置において、
    前記液体は誘電体であることを特徴とする装置。
  54. 請求項５２記載のマイクロマシン装置において、
    前記マイクロマシン装置はスイッチを含むことを特徴とする装置。
  55. 請求項５２記載のマイクロマシン装置において、
    前記キャップはホールを含むことを特徴とする装置。
  56. 請求項５５記載のマイクロマシン装置において、
    前記マイクロマシン素子は光学装置であり、
    前記ホールは光学ポートであることを特徴とする装置。
  57. 請求項５２記載のマイクロマシン装置において、
    前記キャップは接点を含むことを特徴とする装置。
  58. 請求項５７記載のマイクロマシン装置において、
    前記マイクロマシン素子はスイッチを含み、
    前記接点は前記スイッチの端子であることを特徴とする装置。
  59. 請求項５８記載のマイクロマシン装置において、
    前記キャップは、前記スイッチを操作するためにゲート電極を含むことを特徴とする装置。
  60. インサイチュ・キャップを備えた集積回路装置であって、
    基板と；
    前記基板上の集積回路素子と；
    前記基板と一体でかつ前記素子を覆うインサイチュ・キャップと；
    前記基板を介して前記キャップの下の前記素子から外部端子へ延在する少なくとも一つの導体と；
    を備えることを特徴とする装置。
  61. インサイチュ・キャップを備えた集積回路装置であって、
    基板と；
    前記基板上の集積回路素子と；
    前記基板と一体でかつ前記素子を覆うインサイチュ・キャップと；を備え、
    前記集積回路素子は、光学装置と、該光学装置を利用できるための光学ポートと、を含むことを特徴とする装置。
  62. インサイチュ・キャップを備えた集積回路装置であって、
    基板と；
    前記基板上の集積回路素子と；
    前記基板と一体でかつ前記素子を覆うインサイチュ・キャップと；
    前記キャップ内に配された液体と；
    を備えることを特徴とする装置。
JP2006217336A 2001-03-07 2006-08-09 インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法 Withdrawn JP2006326834A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/800,821 US6465280B1 (en) 2001-03-07 2001-03-07 In-situ cap and method of fabricating same for an integrated circuit device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002572637A Division JP2004535938A (ja) 2001-03-07 2002-03-06 インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法

Publications (1)

Publication Number Publication Date
JP2006326834A true JP2006326834A (ja) 2006-12-07

Family

ID=25179457

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002572637A Pending JP2004535938A (ja) 2001-03-07 2002-03-06 インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法
JP2006217336A Withdrawn JP2006326834A (ja) 2001-03-07 2006-08-09 インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002572637A Pending JP2004535938A (ja) 2001-03-07 2002-03-06 インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法

Country Status (4)

Country Link
US (2) US6465280B1 (ja)
EP (1) EP1366518B1 (ja)
JP (2) JP2004535938A (ja)
WO (1) WO2002073691A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011152636A (ja) * 2010-01-22 2011-08-11 Imec 薄膜ウエハレベルパッケージ
JP2017519646A (ja) * 2014-06-16 2017-07-20 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ マイクロエレクトロニクスパッケージおよびマイクロエレクトロニクスパッケージを製造する方法

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911727B1 (en) * 1995-06-06 2005-06-28 Analog Devices, Inc. Package for sealing an integrated circuit die
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US7045459B2 (en) * 2002-02-19 2006-05-16 Northrop Grumman Corporation Thin film encapsulation of MEMS devices
US6777258B1 (en) * 2002-06-28 2004-08-17 Silicon Light Machines, Inc. Conductive etch stop for etching a sacrificial layer
TWI225322B (en) * 2002-08-22 2004-12-11 Fcm Co Ltd Terminal having ruthenium layer and a connector with the terminal
US7317232B2 (en) * 2002-10-22 2008-01-08 Cabot Microelectronics Corporation MEM switching device
FR2849014B1 (fr) * 2002-12-20 2005-06-10 Commissariat Energie Atomique Microstruture encapsulee et procede de fabrication d'une telle microstructure
US6930367B2 (en) 2003-10-31 2005-08-16 Robert Bosch Gmbh Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems
WO2005078458A1 (en) * 2004-02-05 2005-08-25 Analog Devices, Inc. Capped sensor
US7138694B2 (en) * 2004-03-02 2006-11-21 Analog Devices, Inc. Single crystal silicon sensor with additional layer and method of producing the same
US7017411B2 (en) * 2004-03-04 2006-03-28 Analog Devices, Inc. Apparatus with selected fill gas
US7410816B2 (en) * 2004-03-24 2008-08-12 Makarand Gore Method for forming a chamber in an electronic device and device formed thereby
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
KR100618342B1 (ko) * 2004-07-29 2006-09-04 삼성전자주식회사 소형 구조물 및 그 제작방법
JP4608993B2 (ja) * 2004-08-06 2011-01-12 ソニー株式会社 微小電気機械素子とその製造方法、及び電子機器
CN1755929B (zh) * 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
US7629674B1 (en) 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US7482193B2 (en) * 2004-12-20 2009-01-27 Honeywell International Inc. Injection-molded package for MEMS inertial sensor
EP1841688A1 (en) * 2005-01-24 2007-10-10 University College Cork-National University of Ireland, Cork Packaging of micro devices
US7449355B2 (en) * 2005-04-27 2008-11-11 Robert Bosch Gmbh Anti-stiction technique for electromechanical systems and electromechanical device employing same
US7067397B1 (en) 2005-06-23 2006-06-27 Northrop Gruman Corp. Method of fabricating high yield wafer level packages integrating MMIC and MEMS components
US20070020794A1 (en) * 2005-07-22 2007-01-25 Debar Michael J Method of strengthening a microscale chamber formed over a sacrificial layer
DE102005060870A1 (de) 2005-12-20 2007-06-21 Robert Bosch Gmbh Verfahren zum Verschließen einer Öffnung
US7342303B1 (en) 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
EP1840081B1 (en) * 2006-03-28 2013-08-28 Imec Method for forming a hermetically sealed cavity
US7628072B2 (en) * 2006-07-19 2009-12-08 Freescale Semiconductor, Inc. MEMS device and method of reducing stiction in a MEMS device
US20080054451A1 (en) * 2006-09-06 2008-03-06 Michael Bauer Multi-chip assembly
JP2008132583A (ja) * 2006-10-24 2008-06-12 Seiko Epson Corp Ｍｅｍｓデバイス
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
US7898066B1 (en) 2007-05-25 2011-03-01 Amkor Technology, Inc. Semiconductor device having EMI shielding and method therefor
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
US7745910B1 (en) 2007-07-10 2010-06-29 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
JP5139032B2 (ja) * 2007-10-29 2013-02-06 日本電信電話株式会社 微細構造体及びその製造方法
KR101541906B1 (ko) * 2007-11-07 2015-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미소 전기기계식 장치 및 그 제작 방법
US7692519B2 (en) * 2007-12-21 2010-04-06 General Electric Company MEMS switch with improved standoff voltage control
US9019756B2 (en) * 2008-02-14 2015-04-28 Cavendish Kinetics, Ltd Architecture for device having cantilever electrode
US8451077B2 (en) 2008-04-22 2013-05-28 International Business Machines Corporation MEMS switches with reduced switching voltage and methods of manufacture
US8008753B1 (en) 2008-04-22 2011-08-30 Amkor Technology, Inc. System and method to reduce shorting of radio frequency (RF) shielding
US7915715B2 (en) * 2008-11-25 2011-03-29 Amkor Technology, Inc. System and method to provide RF shielding for a MEMS microphone package
US8129824B1 (en) 2008-12-03 2012-03-06 Amkor Technology, Inc. Shielding for a semiconductor package
US8102032B1 (en) 2008-12-09 2012-01-24 Amkor Technology, Inc. System and method for compartmental shielding of stacked packages
US8012868B1 (en) 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
US8368490B2 (en) 2008-12-18 2013-02-05 Analog Devices, Inc. Micro-electro-mechanical switch beam construction with minimized beam distortion and method for constructing
US8294539B2 (en) 2008-12-18 2012-10-23 Analog Devices, Inc. Micro-electro-mechanical switch beam construction with minimized beam distortion and method for constructing
US7851894B1 (en) 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
US7998775B2 (en) * 2009-02-09 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon undercut prevention in sacrificial oxide release process and resulting MEMS structures
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
JP5396335B2 (ja) * 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
JP2010280035A (ja) * 2009-06-04 2010-12-16 Toshiba Corp Ｍｅｍｓデバイスとその製造方法
US8093691B1 (en) 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package
EP2470938B1 (en) * 2009-08-24 2017-09-27 Cavendish Kinetics Inc. Fabrication of a floating rocker mems device for light modulation
US8362598B2 (en) * 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
US8569091B2 (en) * 2009-08-27 2013-10-29 International Business Machines Corporation Integrated circuit switches, design structure and methods of fabricating the same
US8199518B1 (en) 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US8946886B1 (en) 2010-05-13 2015-02-03 Amkor Technology, Inc. Shielded electronic component package and method
US8508023B1 (en) 2010-06-17 2013-08-13 Amkor Technology, Inc. System and method for lowering contact resistance of the radio frequency (RF) shield to ground
US8861221B2 (en) * 2010-09-24 2014-10-14 Stats Chippac Ltd. Integrated circuit packaging system with a shield and method of manufacture thereof
US8635765B2 (en) * 2011-06-15 2014-01-28 International Business Machines Corporation Method of forming micro-electrical-mechanical structure (MEMS)
US20130106875A1 (en) * 2011-11-02 2013-05-02 Qualcomm Mems Technologies, Inc. Method of improving thin-film encapsulation for an electromechanical systems assembly
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
DE102012206732A1 (de) * 2012-04-24 2013-10-24 Robert Bosch Gmbh Verfahren zum Herstellen eines hybrid integrierten Bauteils
TWI832717B (zh) 2014-04-25 2024-02-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
GB2556263B (en) 2016-01-29 2019-11-13 Cirrus Logic Int Semiconductor Ltd Integrated MEMS transducers
US10177095B2 (en) 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US10497650B2 (en) 2017-04-13 2019-12-03 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10896880B2 (en) * 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11239179B2 (en) * 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701424A (en) 1986-10-30 1987-10-20 Ford Motor Company Hermetic sealing of silicon
US4791075A (en) 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
US4907065A (en) 1988-03-01 1990-03-06 Lsi Logic Corporation Integrated circuit chip sealing assembly
US5150196A (en) 1989-07-17 1992-09-22 Hughes Aircraft Company Hermetic sealing of wafer scale integrated wafer
US5090254A (en) * 1990-04-11 1992-02-25 Wisconsin Alumni Research Foundation Polysilicon resonating beam transducers
US5177595A (en) 1990-10-29 1993-01-05 Hewlett-Packard Company Microchip with electrical element in sealed cavity
US5220838A (en) * 1991-03-28 1993-06-22 The Foxboro Company Overpressure-protected, differential pressure sensor and method of making the same
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
US5323051A (en) 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
DE4205029C1 (en) * 1992-02-19 1993-02-11 Siemens Ag, 8000 Muenchen, De Micro-mechanical electrostatic relay - has tongue-shaped armature etched from surface of silicon@ substrate
US5508231A (en) * 1994-03-07 1996-04-16 National Semiconductor Corporation Apparatus and method for achieving mechanical and thermal isolation of portions of integrated monolithic circuits
US5504026A (en) * 1995-04-14 1996-04-02 Analog Devices, Inc. Methods for planarization and encapsulation of micromechanical devices in semiconductor processes
US6323550B1 (en) * 1995-06-06 2001-11-27 Analog Devices, Inc. Package for sealing an integrated circuit die
US5578224A (en) * 1995-06-07 1996-11-26 Analog Devices, Inc. Method of making micromachined device with ground plane under sensor
US5963788A (en) * 1995-09-06 1999-10-05 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
US5942791A (en) * 1996-03-06 1999-08-24 Gec-Marconi Limited Micromachined devices having microbridge structure
US5831162A (en) 1997-01-21 1998-11-03 Delco Electronics Corporation Silicon micromachined motion sensor and method of making
US6054659A (en) * 1998-03-09 2000-04-25 General Motors Corporation Integrated electrostatically-actuated micromachined all-metal micro-relays
US6062461A (en) 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
JP2000022172A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd 変換装置及びその製造方法
US6358771B1 (en) * 1998-07-02 2002-03-19 Analog Devices, Inc. Low oxygen assembly of glass sealed packages
WO2000042636A2 (en) * 1999-01-12 2000-07-20 Teledyne Technologies Incorporated Micromachined device and method of forming the micromachined device
US6097070A (en) * 1999-02-16 2000-08-01 International Business Machines Corporation MOSFET structure and process for low gate induced drain leakage (GILD)
US6458615B1 (en) * 1999-09-30 2002-10-01 Carnegie Mellon University Method of fabricating micromachined structures and devices formed therefrom
US6514789B2 (en) * 1999-10-26 2003-02-04 Motorola, Inc. Component and method for manufacture
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US7008812B1 (en) * 2000-05-30 2006-03-07 Ic Mechanics, Inc. Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US6544811B2 (en) * 2001-01-19 2003-04-08 Georgia Tech Research Corporation Micromachined device having electrically isolated components and a method for making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011152636A (ja) * 2010-01-22 2011-08-11 Imec 薄膜ウエハレベルパッケージ
JP2017519646A (ja) * 2014-06-16 2017-07-20 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ マイクロエレクトロニクスパッケージおよびマイクロエレクトロニクスパッケージを製造する方法

Also Published As

Publication number Publication date
EP1366518A1 (en) 2003-12-03
US20030102552A1 (en) 2003-06-05
US6734550B2 (en) 2004-05-11
US6465280B1 (en) 2002-10-15
EP1366518B1 (en) 2017-10-25
EP1366518A4 (en) 2009-03-11
WO2002073691A1 (en) 2002-09-19
JP2004535938A (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
JP2006326834A (ja) インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法
US7008812B1 (en) Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
US7153717B2 (en) Encapsulation of MEMS devices using pillar-supported caps
EP2727136B1 (en) Process for a sealed mems device with a portion exposed to the environment
US8476096B2 (en) Packaging for micro electro-mechanical systems and methods of fabricating thereof
US7288464B2 (en) MEMS packaging structure and methods
EP1070677B1 (en) Microcap wafer-level package
US5837562A (en) Process for bonding a shell to a substrate for packaging a semiconductor
US8212351B1 (en) Structure for encapsulating microelectronic devices
US6441481B1 (en) Hermetically sealed microstructure package
JP4388210B2 (ja) ウエハパッケージの製造方法
US7939932B2 (en) Packaged chip devices with atomic layer deposition protective films
US6514789B2 (en) Component and method for manufacture
KR20100034044A (ko) 마이크로기계 구성요소 및 이를 제작하는 방법
US10870575B2 (en) Stressed decoupled micro-electro-mechanical system sensor
JP2001068574A (ja) ウェーハパッケージの製造方法
JP4601629B2 (ja) マイクロ加工熱線真空センサ
JP2011036994A (ja) 超小型電子デバイスのための微小空胴構造およびカプセル封じ構造
US6768628B2 (en) Method for fabricating an isolated microelectromechanical system (MEMS) device incorporating a wafer level cap

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090703