JP4590790B2

JP4590790B2 - 半導体センサの製造方法

Info

Publication number: JP4590790B2
Application number: JP2001202467A
Authority: JP
Inventors: 山本　　敏雅
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-07-03
Filing date: 2001-07-03
Publication date: 2010-12-01
Anticipated expiration: 2021-07-03
Also published as: JP2003017711A

Description

【０００１】
【発明の属する技術分野】
本発明は、空洞部を有する半導体基板の空洞部上に薄膜構造部を形成してなる半導体センサの製造方法に関する。
【０００２】
【従来の技術】
半導体基板の空洞部上に薄膜構造部（メンブレン）を形成してなる半導体センサは、熱型のフローセンサ、赤外線センサ、ガスセンサ、圧力センサ等に、幅広く適用されている。この半導体センサの従来の一般的な製造方法について、フローセンサの例として図６に示す。
【０００３】
まず、シリコン基板（半導体基板）１の一面上に、スパッタやプラズマＣＶＤ法により下部絶縁膜２を形成し（図６（ａ））、その上に、流量検出体やヒータ等よりなる金属膜４、５をパターニング形成し、さらに、その上に、スパッタやプラズマＣＶＤ法により上部絶縁膜６を形成する（図６（ｂ））。こうして、基板１の一面上に薄膜構造部１０が形成される。
【０００４】
次に、シリコン基板１の他面にスパッタやプラズマＣＶＤ法により、シリコン基板１の他面を被覆する絶縁層Ｊ７を形成し（図６（ｃ））、この絶縁層Ｊ７に対してエッチングにより空洞部１ａを形成すべき部位に開口部を設ける（図６（ｄ））。これにより、当該絶縁層Ｊ７がマスクとして形成される。
【０００５】
そして、マスクＪ７が形成されたシリコン基板１の他面側から基板１をエッチングすることにより、空洞部１ａを形成する（図６（ｅ））。以上のようにして、半導体センサを製造していた。
【０００６】
【発明が解決しようとする課題】
ところで、本発明者は、このような半導体センサにおいて、膜中のピンホールを低減する等、薄膜構造部１０の特性を高めるため、薄膜構造部１０の構成膜として、緻密な膜質の実現が可能な減圧ＣＶＤ（ＬＰ−ＣＶＤ）法にて形成されたもの（例えば、ＬＰ−ＳｉＮ膜）を用いようとしている。そして、プロセスや製造装置の共有化の観点から、半導体基板における空洞部形成用のマスクＪ７としても、ＬＰ−ＣＶＤ法による膜を用いることを考えた。
【０００７】
しかしながら、ＬＰ−ＣＶＤ法による膜は応力（引っ張り応力または圧縮応力）が大きい。例えば、上記ＬＰ−ＳｉＮ膜のように引っ張り応力が強い（約１２００ＭＰａ程度）膜を上記マスクＪ７として用いたところ、図７（上記図６（ｅ）の下視図相当）に示す様に、シリコン基板１が変形し、空洞部１ａの開口形状がゆがんで、薄膜構造部１０の形状に異常（メンブレン形状異常）をきたしたり、ひび割れが生じたりといった問題が生じた。
【０００８】
また、従来のように、マスクＪ７がスパッタやプラズマＣＶＤにより形成された膜であっても、このような膜は成膜条件等により膜応力が大きくばらつくため、結果、強い膜応力が発生した場合、上記した問題が発生することがある。
【０００９】
そこで、本発明は上記問題に鑑み、半導体基板の空洞部上に薄膜構造部を形成してなる半導体センサの製造方法において、空洞部形成用のマスクの膜応力を低減し、半導体基板の変形を極力抑制することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、空洞部（１ａ）を有する半導体基板（１）の前記空洞部上に薄膜構造部（１０）を形成してなる半導体センサの製造方法において、半導体基板の一面側に薄膜構造部を形成する第１の工程と、半導体基板の他面側に、半導体基板の他面を被覆しつつ空洞部を形成すべき部位に開口部を有するマスクを形成する第２の工程と、マスクが形成された半導体基板の他面側から半導体基板をエッチングすることにより空洞部を形成する第３の工程とを備え、
第１の工程は、マスクを構成する膜部材として、膜応力が圧縮応力を有する膜（７１）と膜応力が引っ張り応力を有する膜（７２、７３）とが積層され、膜応力が５００ＭＰａ以下の積層膜（７ａ）を形成すると同時に、積層膜（７ａ）と同一の積層構造を有する薄膜構造部を形成することを特徴とする。
【００１１】
本発明のように、空洞部形成用のマスクとして、膜応力が５００ＭＰａ以下といった弱い引っ張り応力または圧縮応力を有する膜部材を用いることにより、空洞部形成用のマスクの膜応力を低減し、半導体基板の変形を極力抑制することができる。
【００１５】
また、本発明によれば、積層膜（７ａ）を形成すると同時に、積層膜（７ａ）と同一の積層構造を有する薄膜構造部を形成しており、第１の工程（薄膜構造部を形成する工程）において、第２の工程（マスクを形成する工程）の一部を同時に行うことができるため、工程の簡略化が図れる。
【００１６】
また、請求項１に記載の発明では、請求項２に記載の発明のように、第１の工程において、圧縮応力を有する膜として減圧ＣＶＤ法または熱酸化法によりシリコン酸化膜（７１）を成膜し、引っ張り応力を有する膜として減圧ＣＶＤ法によりシリコン窒化膜（７２、７３）を成膜するとともに、シリコン窒化膜（７２、７３）の膜厚に対するシリコン酸化膜（７１）の膜厚の比を２．５以上として、積層膜（７ａ）を形成することができる。
【００２１】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２２】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。本実施形態は、本発明の半導体センサをフローセンサに具体化したものとして説明する。図１は、本実施形態に係るフローセンサＳ１の斜視図であり、図２はこのフローセンサＳ１の断面図であって、図１におけるＡ−Ａ断面を模式的に示す図である。
【００２３】
１は、半導体基板であり、本例では単結晶シリコン等で形成されたシリコン基板より構成されている。図２に示す様に、半導体基板１には、一面（図中の上面）から他面（図中の下面）へと貫通する空洞部１ａが形成されている。
【００２４】
半導体基板１の一面上には、空洞部１ａ上を覆うように、下部絶縁膜２が形成されている。この下部絶縁膜２は、シリコン窒化膜（ＳｉＮ）やシリコン酸化膜（ＳｉＯ₂）等よりなるものである。
【００２５】
下部絶縁膜２の上には、流体温度計３および流量検出体（測温体）４が形成されるとともにヒータ（発熱体）５が形成されている。これら部材３、４、５は、図１に示す様に、蛇行形状にパターニングされた流量検出用の配線部であり、Ｐｔ等の抵抗体膜（金属膜）により構成されている。
【００２６】
流体温度計３、流量検出体４およびヒータ５は、流体の流れの方向（図１中の白抜き矢印で示す）に対し、上流側からその順で配置されている。流体温度計３は、流体の温度を検出するもので、ヒータ５の熱がその温度検出に影響を及ぼさないようにヒータ５から十分離隔した位置に配設されている。ヒータ５は、流体温度計３で検出された温度より一定温度高い基準温度になるように、図示しない制御回路によって制御される。
【００２７】
また、これら配線部３〜５および下部絶縁膜２の上には、上部絶縁膜６が形成されている。この上部絶縁膜６は、シリコン酸化膜やシリコン窒化膜等よりなるものである。こうして、空洞部１ａ上においては、上記流量検出体４およびヒータ５が下部絶縁膜２と上部絶縁膜６とに挟まれた積層構造を有するメンブレン（薄膜構造部）１０が形成されている。
【００２８】
また、半導体基板１の他面には、空洞部１ａを形成するためのマスクとして用いられた膜部材７が形成されている。この膜部材７は、薄膜構造部１０の一部を構成する絶縁膜２、６の材料により構成されており、膜応力が５００ＭＰａ以下といった弱い引っ張り応力または圧縮応力を有するものである。
【００２９】
例えば、膜部材７は、半導体基板１の他面側から順次、減圧ＣＶＤ（ＬＰ−ＣＶＤ）法または熱酸化により形成されたシリコン酸化膜、ＬＰ−ＣＶＤにより成膜されたシリコン窒化膜が積層されてなる積層膜にすることができる。
【００３０】
このようなフローセンサＳ１では、流体温度計３から得られる流体温度よりも一定温度高い温度になるようにヒータ５を駆動する。そして、流体が流れることにより、図１の白抜き矢印で示す順流においては、流量検出体４は熱を奪われて温度が下がり、白抜き矢印の逆方向である逆流では熱が運ばれて温度が上がるため、この流量検出体４と流体温度計３との温度差から流体の流量および流れ方向を検出するものである。このとき、流体温度計３および流量検出体４を形成している金属配線の抵抗値変動から温度を測定（検出）している。
【００３１】
次に、上記フローセンサＳ１の構成に基づき、本実施形態に係る半導体センサの製造方法について、図３に示す第１の例、図４に示す第２の例、図５に示す第３の例について、それぞれ述べる。図３〜図５は、上記図２に対応した断面にて製造工程途中の状態を示すものであり、流体温度計３は省略し、流量検出体４およびヒータ５は簡略化して示してある。
【００３２】
［製造方法の第１の例］
まず、図３（ａ）に示す様に、半導体基板として単結晶のシリコン基板１を用意し、シリコン基板１の一面と他面の両面を研磨等にて鏡面化した後、シリコン基板１の一面側および他面側に、ＬＰ−ＣＶＤ法または熱酸化法によりシリコン酸化膜２１、７１を成膜する。このシリコン酸化膜２１、７１は、強い圧縮応力を有する膜となる。
【００３３】
次に、図３（ｂ）に示す様に、シリコン基板１の両面においてシリコン酸化膜２１、７１を被覆するように、ＬＰ−ＣＶＤ法によりシリコン窒化膜（ＬＰ−ＳｉＮ膜）２２、７２を成膜する。このＬＰ−ＳｉＮ膜２２、７２は、強い引っ張り応力を有する膜である。これにより、シリコン基板１の一面側においては、シリコン酸化膜２１、ＬＰ−ＳｉＮ膜２２が順次積層されてなる下部絶縁膜２が形成される（下部絶縁膜形成工程）。
【００３４】
次に、図３（ｃ）に示す工程では、まず、配線部３〜５の構成材料としてＰｔ膜を真空蒸着等により下部絶縁膜２の上に堆積させ、当該Ｐｔ膜をエッチング等により流体温度計３、流量検出体４およびヒータ５の配線形状にパターニングする。これにより、配線部３〜５すなわち流体温度計３、流量検出体４およびヒータ５が形成される（配線部形成工程）。
【００３５】
続いて、シリコン基板１の一面側および他面側に、ＬＰ−ＣＶＤ法によりＬＰ−ＣＶＤ膜６ａ、７３を形成する。これにより、シリコン基板１の一面側に形成されたＬＰ−ＣＶＤ膜６ａは、流体温度計３、流量検出体４およびヒータ５を被覆して各配線部間を絶縁する上部絶縁膜６となる。
【００３６】
一方、シリコン基板１の他面側では、シリコン酸化膜７１、ＬＰ−ＳｉＮ膜７２、７３の３層が積層され、これら３層７１〜７３により膜部材７を構成する積層膜７ａが形成される（上部絶縁膜およびマスク用積層膜形成工程）。この工程の終了に伴い、シリコン基板１の一面側にメンブレン（薄膜構造部）１０が形成される。
【００３７】
次に、図３（ｄ）に示す様に、シリコン基板１の他面側において、フッ酸等のウェットエッチングやドライエッチング等により、上記積層膜７ａの一部をエッチング除去し、空洞部１ａが形成される予定の部位に開口部を形成する。こうして、開口部が形成された積層膜７ａは、シリコン基板１の他面を被覆しつつ空洞部１ａを形成すべき部位に開口部を有するマスクすなわち上記膜部材７として形成される（マスク形成工程）。
【００３８】
次に、図３（ｅ）に示す様に、膜部材７をマスクとしてＴＭＡＨ（水酸化テトラメチルアンモニウム）やＫＯＨの水溶液等を用いたシリコンの異方性エッチング等を行うことにより、シリコン基板１の他面側からシリコン基板１をエッチングし、空洞部１ａを形成する（空洞部形成工程）。
【００３９】
こうして、上記した各工程を経て、空洞部１ａを有する半導体基板１の空洞部１ａ上にメンブレン１０を形成してなるフローセンサＳ１を適切に製造することができる。以上が製造方法の第１の例である。
【００４０】
この第１の例においては、シリコン酸化膜２１、７１の形成工程〜上部絶縁膜およびマスク用積層膜形成工程までが、本発明でいう第１の工程であり、シリコン酸化膜２１、７１の形成工程〜マスク形成工程までのうち配線部形成工程を除いた工程が、本発明でいう第２の工程であり、空洞部形成工程が本発明でいう第３の工程である。
【００４１】
そして、本例では、空洞部形成用のマスクとして、膜応力が５００ＭＰａ以下といった弱い引っ張り応力または圧縮応力を有する膜部材７を用いることにより、空洞部形成用のマスクの膜応力を低減し、シリコン基板１の変形を極力抑制することができる。
【００４２】
実際に、本発明者の実験検討によれば、膜部材７の膜応力が弱い引っ張り応力（５００ＭＰａ以下）もしくは圧縮応力の範囲にあれば、シリコン基板１において、空洞部１ａの開口形状がゆがんで、メンブレン形状異常をきたしたり、ひび割れが生じたりといった問題は生じなかった。
【００４３】
ここにおいて、ＬＰ−ＳｉＮ膜の応力は、１２００ＭＰａ程度の引っ張り応力であり、熱酸化によるシリコン酸化膜の応力は、−２００〜−２８０ＭＰａ程度の圧縮応力である。また、ＬＰ−ＣＶＤによるシリコン酸化膜も実際は、その後に行われる配線部形成後のアニール処理等によって、熱酸化によるものと同程度の膜応力となる。
【００４４】
このような膜応力の関係から、膜部材７の膜応力を５００ＭＰａ以下の範囲とするには、本例の膜部材７を構成するシリコン酸化膜７１とＬＰ−ＳｉＮ膜７２、７３との膜厚の比を、２．５：１以上（シリコン酸化膜の膜厚：ＬＰ−ＳｉＮ膜の膜厚）とすることで実現可能である。
【００４５】
また、本例では、メンブレン１０の一部として構成される下部絶縁膜２（シリコン酸化膜２１、ＬＰ−ＳｉＮ膜２２）および上部絶縁膜６（ＬＰ−ＳｉＮ膜６ａ）が、膜部材７と同じ材料（シリコン酸化膜７１、ＬＰ−ＳｉＮ膜７２、７３）を用いて形成されたものである。
【００４６】
そのため、第１の工程において、シリコン基板１の一面側に膜部材７の構成材料を成膜するときに同時に、シリコン基板１の他面側にも膜部材７の構成材料を成膜するようにしている。具体的には、第１の工程のうち下部絶縁膜形成工程、上部絶縁膜およびマスク用積層膜形成工程において、シリコン酸化膜７１、ＬＰ−ＳｉＮ膜７２、７３を成膜することにより、マスクとしての膜部材７となる積層膜７ａを形成している。
【００４７】
よって、本例によれば、第１の工程（薄膜構造部を形成する工程）において、第２の工程（マスクを形成する工程）の一部を同時に行うことができるため、工程の簡略化が図れる。
【００４８】
なお、本第１の例においては、メンブレン１０の最表面のＬＰ−ＳｉＮ膜６ａをプラズマＣＶＤまたはスパッタにより形成されたシリコン窒化膜に変えても良い。この場合、プラズマＣＶＤまたはスパッタにおいては、成膜面が限定されるため、シリコン基板１の他面側では成膜が行われず、膜部材７を構成するのは、シリコン基板１の他面寄りの２つの膜７１、７２となる。
【００４９】
［製造方法の第２の例］
まず、図４（ａ）、（ｂ）に示す工程では、上記第１の例における図３（ａ）、（ｂ）に示す工程と同様に、用意されたシリコン基板１の一面側では、シリコン酸化膜２１、ＬＰ−ＳｉＮ膜２２を成膜し、他面側では、シリコン酸化膜７１、ＬＰ−ＳｉＮ膜７２を成膜する。
【００５０】
次に、図４（ｃ）に示す工程では、まず、スパッタやプラズマＣＶＤによりシリコン酸化膜２３を形成する。これにより、シリコン基板１の一面側において、３つの膜２１〜２３が積層されてなる本例の下部絶縁膜２が形成される。本例では、ここまでが下部絶縁膜形成工程である。
【００５１】
そして、上記第１の例と同様に、配線部形成工程を行い、配線部３〜５を形成する。続いて、シリコン基板１の一面側にて、スパッタやプラズマＣＶＤによりシリコン酸化膜６１を形成する。続いて、シリコン基板１の一面側および他面側に、ＬＰ−ＣＶＤ法によりＬＰ−ＣＶＤ膜６ａ、７３を形成する。
【００５２】
これにより、シリコン基板１の一面側に形成されたシリコン酸化膜６１とＬＰ−ＣＶＤ膜６ａとの積層膜が、上部絶縁膜６となる。一方、シリコン基板１の他面側では、上記第１の例と同様、シリコン酸化膜７１、ＬＰ−ＳｉＮ膜７２、７３の３層が、積層膜７ａとして形成される。ここまでが、本第２の例における上部絶縁膜およびマスク用積層膜形成工程であり、この工程の終了に伴い、シリコン基板１の一面側にメンブレン１０が形成される。
【００５３】
次に、図４（ｄ）、（ｅ）に示す工程では、上記第１の例と同様に、マスク形成工程を行って、積層膜７ａに開口部を形成して膜部材７を形成し、この膜部材７をマスクとして空洞部形成工程を行い、空洞部１ａを形成する。こうして、フローセンサＳ１を製造することができる。以上が製造方法の第２の例である。
【００５４】
この第２の例においては、シリコン酸化膜２１、７１の形成工程〜上部絶縁膜およびマスク用積層膜形成工程までが、本発明でいう第１の工程であり、シリコン酸化膜２１、７１の形成工程〜マスク形成工程までのうちスパッタやプラズマＣＶＤによるシリコン酸化膜２３、６１の形成工程及び配線部形成工程を除いた工程が、本発明でいう第２の工程であり、空洞部形成工程が本発明でいう第３の工程である。
【００５５】
そして、本例においても、上記第１の例と同様、３つの膜７１〜７３が積層され膜応力が５００ＭＰａ以下である膜部材７を、空洞部形成用のマスクとして用いることにより、該マスクの膜応力を低減し、シリコン基板１の変形を極力抑制することができる。
【００５６】
また、上記第１の例では、マスクである膜部材７の積層構造が、メンブレン１０の絶縁膜の積層構造と同一であったが、本第２の例では、メンブレン１０の絶縁膜には、膜部材７の構成膜以外に、スパッタやプラズマＣＶＤにより成膜したシリコン酸化膜を用いた点が、第１の例とは異なっている。
【００５７】
しかし、本例においても、メンブレン１０の一部として構成されるシリコン酸化膜２１、ＬＰ−ＳｉＮ膜２２、ＬＰ−ＳｉＮ膜６ａが、膜部材７と同じ材料（シリコン酸化膜７１、ＬＰ−ＳｉＮ膜７２、７３）を用いて形成されたものであるため、第１の工程（薄膜構造部を形成する工程）において、第２の工程（マスクを形成する工程）の一部を同時に行うことができ、工程の簡略化が図れる。
【００５８】
また、本第２の例においても、メンブレン１０の最表面のＬＰ−ＳｉＮ膜６ａをプラズマＣＶＤまたはスパッタにより形成されたシリコン窒化膜に変えても良く、その場合、膜部材７を構成するのは、シリコン基板１の他面寄りの２つの膜７１、７２となる。
【００５９】
［製造方法の第３の例］
まず、図５（ａ）、（ｂ）に示す工程では、上記第１の例における図３（ａ）、（ｂ）に示す工程と同様に、用意されたシリコン基板１の一面側では、シリコン酸化膜２１、ＬＰ−ＳｉＮ膜２２を成膜し、他面側では、シリコン酸化膜７１、ＬＰ−ＳｉＮ膜７２を成膜する。
【００６０】
次に、図５（ｃ）に示す工程では、上記第２の例と同様に、スパッタやプラズマＣＶＤによりシリコン酸化膜２３を形成し、シリコン基板１の一面側において、３つの膜２１〜２３が積層されてなる下部絶縁膜２を形成する。本例でも、ここまでが下部絶縁膜形成工程である。
【００６１】
そして、上記第２の例と同様に、配線部形成工程を行い、配線部３〜５を形成した後、シリコン基板１の一面側にて、スパッタやプラズマＣＶＤによりシリコン酸化膜６１を形成し、続いて、シリコン基板１の一面側および他面側に、ＬＰ−ＣＶＤ法によりＬＰ−ＣＶＤ膜６ａ、７３を形成する。
【００６２】
これにより、シリコン基板１の一面側に形成されたシリコン酸化膜６１とＬＰ−ＣＶＤ膜６ａとの積層膜が、上部絶縁膜６となる。一方、シリコン基板１の他面側では、上記第１の例と同様、シリコン酸化膜７１、ＬＰ−ＳｉＮ膜７２、７３の３層が、積層膜８として形成されるが、この積層膜８は、後の工程にて除去される被覆層であり、マスク用の積層膜ではない。
【００６３】
従って、本第３の例では、ここまでは、上部絶縁膜工程であり、シリコン酸化膜２１、７１の形成工程〜上部絶縁膜形成工程までが、メンブレン（薄膜構造部）を形成する第１の工程である。そして、この第１の工程では、シリコン基板１の他面側にもメンブレン１０の材料と同一の材料により積層膜（被覆層）８が形成される。
【００６４】
このように第１の工程を行った後、本例では、シリコン基板１の他面側に形成された積層膜（被覆層）８を除去するとともに、シリコン基板１の他面側を研磨してシリコン基板１を薄肉化する（被覆層の除去および基板研磨工程）。積層膜（被覆層）８の除去は、エッチングや研磨、研削等、機械的または化学的な除去方法を採用することができる。
【００６５】
この被覆層の除去および基板研磨工程の後、本例では、本発明の第２の工程としてのマスク形成工程を行う。まず、シリコン基板１の他面側に、ＬＰ−ＣＶＤまたは熱酸化によりシリコン酸化膜７１を成膜し、さらに、ＬＰ−ＣＶＤ法によりＬＰ−ＳｉＮ膜７２を成膜する。
【００６６】
そして、これら２つの膜７１、７２が積層されてなる積層膜に対して空洞部１ａが形成される予定の部位に開口部を形成し、マスクとしての膜部材７を形成する。ここまでが、本例のマスク形成工程であり、このときのワークの状態が図５（ｄ）に示される。
【００６７】
次に、図５（ｅ）に示すように、上記第１の例と同様に、空洞部形成工程を行い、空洞部１ａを形成する。こうして、フローセンサＳ１を製造することができる。以上が製造方法の第３の例である。
【００６８】
そして、本例においても、２つの膜７１、７２が積層され膜応力が５００ＭＰａ以下である膜部材７を、空洞部形成用のマスクとして用いることにより、該マスクの膜応力を低減し、シリコン基板１の変形を極力抑制することができる。
【００６９】
また、本例では、基板１の一面側にメンブレン１０を形成するとともに、基板１の他面側にもメンブレン１０の材料と同一の材料により被覆層８を形成するが、この被覆層８は後で除去されるものである。
【００７０】
例えば、上記第２の例では、マスク用積層膜７ａがメンブレン１０と同時に形成されるが、メンブレン１０の成膜条件によっては、その積層膜７ａの膜応力が所望の応力範囲になりにくい可能性がある。そのような場合、メンブレン１０の形成時には基板１の他面をマスキングすることが好ましい。
【００７１】
しかし、本第３の例では、メンブレンと同時にシリコン基板１の他面に形成された被覆層８をいったん除去し、改めて、マスクとしての膜部材７を形成するようにしているため、膜部材７に合わせた成膜条件を選択でき、膜応力を制御しやすい。よって、メンブレン１０の形成時に基板１の他面側をマスキングする必要が無くなり、工程の簡略化が図れる。
【００７２】
また、本例においては、被覆層８をいったん除去してしまうことによる上記の効果があるので、メンブレン１０のすべての構成材料が、マスクである膜部材７とは異なる材料（例えばスパッタ法やプラズマＣＶＤ法による酸化膜や窒化膜）であっても良い。
【００７３】
また、本例では、シリコン基板１の他面側にて被覆層８を除去するとともに研磨を行って基板１を薄肉化するようにしているから、空洞部１ａを形成するためのエッチング時間を短くする等のために、基板１を薄肉化する場合にも、十分に対応可能である。
【００７４】
（他の実施形態）
なお、膜部材としては、ＬＰ−ＣＶＤ法または熱酸化法により成膜されたシリコン酸化膜とＬＰ−ＳｉＮ膜との積層膜以外にも、膜応力を５００ＭＰａ以下の範囲とした膜であれば、限定されるものではない。
【００７５】
また、本発明は、上記フローセンサに限らず、半導体基板の空洞部上に薄膜構造部（メンブレン）を形成してなる半導体センサとして、赤外線センサ、ガスセンサ、圧力センサ等に幅広く適用可能である。
【図面の簡単な説明】
【図１】本発明の実施形態に係るフローセンサの斜視図である。
【図２】図１中のＡ−Ａ概略断面図である。
【図３】上記実施形態に係る半導体センサの製造方法の第１の例を示す工程図である。
【図４】上記実施形態に係る半導体センサの製造方法の第２の例を示す工程図である。
【図５】上記実施形態に係る半導体センサの製造方法の第３の例を示す工程図である。
【図６】従来の一般的な半導体センサの製造方法を示す工程図である。
【図７】空洞部形成用のマスクの膜応力による半導体基板の変形の様子を示す平面図である。
【符号の説明】
１…半導体基板、１ａ…空洞部、７…膜部材、７ａ…積層膜、
８…積層膜（被覆層）、７１…シリコン酸化膜、
７２、７３…ＬＰ−ＳｉＮ膜。

Claims

空洞部（１ａ）を有する半導体基板（１）の前記空洞部上に薄膜構造部（１０）を形成してなる半導体センサの製造方法において、
前記半導体基板の一面側に前記薄膜構造部を形成する第１の工程と、
前記半導体基板の他面側に、前記半導体基板の他面を被覆しつつ前記空洞部を形成すべき部位に開口部を有するマスクを形成する第２の工程と、
前記マスクが形成された前記半導体基板の他面側から前記半導体基板をエッチングすることにより、前記空洞部を形成する第３の工程とを備え、
前記第１の工程は、前記マスクを構成する膜部材として、膜応力が圧縮応力を有する膜（７１）と膜応力が引っ張り応力を有する膜（７２、７３）とが積層され、膜応力が５００ＭＰａ以下の積層膜（７ａ）を形成すると同時に、前記積層膜（７ａ）と同一の積層構造を有する前記薄膜構造部を形成することを特徴とする半導体センサの製造方法。
前記第１の工程は、前記圧縮応力を有する膜として減圧ＣＶＤ法または熱酸化法によりシリコン酸化膜（７１）を成膜し、前記引っ張り応力を有する膜として減圧ＣＶＤ法によりシリコン窒化膜（７２、７３）を成膜するとともに、前記シリコン窒化膜（７２、７３）の膜厚に対する前記シリコン酸化膜（７１）の膜厚の比を２．５以上として、前記積層膜（７ａ）を形成することを特徴とする請求項１に記載の半導体センサの製造方法。