CN104555907B - 键合方法以及键合结构 - Google Patents

键合方法以及键合结构 Download PDF

Info

Publication number
CN104555907B
CN104555907B CN201510047292.9A CN201510047292A CN104555907B CN 104555907 B CN104555907 B CN 104555907B CN 201510047292 A CN201510047292 A CN 201510047292A CN 104555907 B CN104555907 B CN 104555907B
Authority
CN
China
Prior art keywords
substrate
material layer
bonding
stress
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510047292.9A
Other languages
English (en)
Other versions
CN104555907A (zh
Inventor
王之奇
王文斌
杨莹
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201510047292.9A priority Critical patent/CN104555907B/zh
Publication of CN104555907A publication Critical patent/CN104555907A/zh
Application granted granted Critical
Publication of CN104555907B publication Critical patent/CN104555907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Micromachines (AREA)

Abstract

本发明提供一种键合方法以及键合结构,其中键合方法包括:提供待键合的第一基板以及第二基板,所述第一基板以及第二基板分别具有应力;所述第一基板以及第二基板分别包括键合面以及相对于所述键合面的非键合面;在所述第一基板和/或第二基板的非键合面形成带有应力的材料层,并使所述材料层的应力与其对应的第一基板或第二基板的应力类型相反;在形成所述材料层之后,将所述第一基板和第二基板各自的键合面相对地设置,以将所述第一基板和第二基板相互键合。本发明的有益效果在于,改善第一基板和第二基板之间的键合效果,减少基板因翘曲而报废的几率,以及基板因翘曲而在键合过程中被压坏的几率。

Description

键合方法以及键合结构
技术领域
本发明涉及半导体制造领域,具体涉及一种键合方法以及键合结构。
背景技术
基板之间的键合技术是半导体制造过程中的关键工艺。以机电系统(Microelectro Mechanical Systems,MEMS)领域为例,MEMS是在微电子技术基础上发展起来的多学科交叉的前沿研究领域,是一种采用半导体工艺制造微型机电器件的技术。在现有的MEMS制造工艺中晶圆键合技术是关键工艺。但是,现有的晶圆键合工艺并不能很好的对晶圆进行键合,进而导致得到的MEMS器件会出现性能不佳的情形。
造成晶圆之间键合效果不佳的主要原因是待键合的晶圆产生翘曲。参考图1所示,在通过压头5a将晶圆1a和2a键合后,在两片晶圆1a和2a的中心处可能出现空洞或分层;结合参考图2中所示的情况,压头5b将两片晶圆1b和2b键合后,在两片晶圆1b和2b的边缘处可能出现空洞或分层。
此外,翘曲的晶圆在相互键合后会带有较大的应力,这不便于后续继续在键合后的晶圆中形成其他半导体器件。
此外,如果晶圆翘曲严重,可能导致晶圆在键合过程中因受到键合的压力而破碎,甚至在键合之前便因为翘曲程度较大而报废,进而导致键合步骤无法进行。
因此,如何尽量改善基板之间的键合效果,成为本领域技术人员亟待解决的技术问题。
发明内容
本发明解决的问题是提供一种键合方法以及键合结构,以尽量改善基板键合的效果。
为解决上述问题,本发明提供一种键合方法,包括:
提供待键合的第一基板以及第二基板,所述第一基板以及第二基板分别具有应力;所述第一基板以及第二基板分别包括键合面以及相对于所述键合面的非键合面;
在所述第一基板和/或第二基板的非键合面形成带有应力的材料层,并使所述材料层的应力与其对应的第一基板或第二基板的应力类型相反;
在形成所述材料层之后,将所述第一基板和第二基板各自的键合面相对地设置,以将所述第一基板和第二基板相互键合。
可选的,形成材料层的步骤包括:形成单层结构或者多层结构的材料层。
可选的,形成材料层的步骤包括:采用旋涂、喷涂、物理气相沉积或者化学气相沉积的方式形成所述材料层。
可选的,形成环氧树脂、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物或者丙烯酸酯材料的材料层。
可选的,提供第一基板以及第二基板的步骤之后,形成材料层的步骤之前,所述键合方法还包括:获得第一基板以及第二基板的翘曲度;
形成材料层的步骤包括:根据所述翘曲度确定所述材料层的应力类型,并通过所述材料层使对应的第一基板或第二基板的翘曲度减小甚至降低为零。
可选的,获得第一基板以及第二基板的翘曲度的步骤之后,所述键合方法还包括:
设定一翘曲阈值,并将所述第一基板和第二基板的翘曲度分别与所述翘曲阈值相比较;
形成材料层的步骤包括:在翘曲度大于所述翘曲阈值的第一基板或第二基板上形成所述材料层。
可选的,形成厚度范围在0.1~20微米的材料层。
可选的,形成材料层的步骤之后,将第一基板和第二基板相互键合的步骤之前,所述键合方法还包括:
提供一夹持设备,以将所述第一基板和第二基板固定在所述夹持设备上,所述第一基板的键合面与所述第二基板的键合面相对;
在所述第一基板的键合面与所述第二基板的键合面之间设置垫片;
将第一基板和第二基板相互键合的步骤包括:
去除所述垫片;
将所述第一基板和第二基板键合。
可选的,将第一基板以及第二基板键合的步骤之后,所述键合方法还包括:
采用化学机械研磨的方式将所述材料层去除。
可选的,所述第一基板以及第二基板为硅晶圆、氮化硅晶圆、锗或硅锗化合物晶圆、砷化镓晶圆、硅锗化合物晶圆、玻璃基板或者树脂基板。
此外,本发明还提供一种键合结构,包括:
相互键合的第一基板以及第二基板,所述第一基板以及第二基板分别具有应力;所述第一基板以及第二基板分别包括键合面以及相对于所述键合面的非键合面,所述第一基板与第二基板通过各自的键合面相互键合;
形成于第一基板和/或第二基板的非键合面的具有应力的材料层,所述材料层的应力与其对应的第一基板或第二基板的应力类型相反。
可选的,所述材料层为单层结构或者多层结构。
可选的,所述材料层的材料为环氧树脂、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物或者丙烯酸酯。
可选的,所述材料层的厚度范围为0.1~20微米。
与现有技术相比,本发明的技术方案具有以下优点:
在提供待键合的第一基板以及第二基板之后,在第一基板和/或第二基板的非键合面形成材料层,并使所述材料层的应力与其对应的第一基板或第二基板的应力类型相反,所述材料层利用自身相反类型的应力可抵消至少部分对应的第一基板或第二基板的应力,进而使第一基板和/或第二基板整体的应力变小,这样可以在一定程度上减小或者归零所述第一基板和/或第二基板的翘曲度,进而改善第一基板和第二基板之间的键合效果,减少基板因翘曲度过大而报废的几率以及基板因翘曲而在键合过程中被压坏的几率。
附图说明
图1和图2是现有技术中晶圆键合的示意图;
图3至图6是本发明键合方法一实施例中各个步骤的结构示意图。
具体实施方式
在现有技术中,两片基板之间相互键合的效果仍然不够理想,其原因之一在于待键合的基板本身带有翘曲,具体来说,基板的翘曲是由于基板自身带有应力所致。
翘曲的基板会影响基板之间键合的质量,翘曲的基板表面不平整,还可能导致基板在键合过程中被压碎;即使这种基板能够键合,键合后的基板之间也容易带有空洞或分层。
在一些情况下,当基板的翘曲度较大时,基板会直接作废而不能进行键合。
为此,本发明提供一种键合方法,包括以下步骤:
提供待键合的第一基板以及第二基板,所述第一基板以及第二基板分别具有应力;所述第一基板以及第二基板分别包括键合面以及相对于所述键合面的非键合面;
在所述第一基板和/或第二基板的非键合面形成带有应力的材料层,并使所述材料层的应力与其对应的第一基板或第二基板的应力类型相反;
在形成所述材料层之后,将所述第一基板和第二基板各自的键合面相对地设置,以将所述第一基板和第二基板相互键合。
通过上述步骤,在第一基板和/或第二基板的非键合面形成材料层,并利用材料层的应力抵消至少一部分基板自身的应力,进而改善基板的翘曲度,这样可以在一定程度上改善第一基板以及第二基板之间的键合质量。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图3至图6,为本发明键合方法一实施例中各个步骤的结构示意图。
首先,提供待键合的第一基板100以及第二基板200;在本实施例中,所述第一基板100以及第二基板200均为硅晶圆。
但是,所述第一基板100以及第二基板200还可以是例如氮化硅、锗或锗硅化合物、砷化镓、硅锗化合物等其他材料的晶圆,或者是玻璃基板、树脂基板等其他平面的待键合板材,本发明对此不作任何限定。
图3为第一基板100的结构示意图。所述第一基板100包括用于与第二基板200键合的键合面101,以及相对于所述键合面101的非键合面102。
结合参考图4所示,第二基板200的结构与第一基板100相同,也包括键合面201以及相对于键合面201的非键合面202。
在后续将第一基板100与第二基板200进行键合的步骤中(如图4所示),第一基板100的键合面101与第二基板200的键合面201相互键合,进而实现第一基板100与第二基板200的键合。
所述第一基板100以及第二基板200分别具有应力。应力的来源可能是第一基板100和第二基板200中的一些沉积材料所致,或者还有可能是第一基板100和第二基板200中为了形成半导体器件结构而刻蚀出的沟槽等所致。但是此处需要说明的是,本发明对是第一基板100和第二基板200的应力是如何产生的不作任何限定。
具体的,在本实施例中,提供第一基板100以及第二基板200的步骤之后,形成材料层的步骤之前,所述键合方法还包括:
获得第一基板100和第二基板200的翘曲度;获得翘曲度有利于在后续步骤中更加有针对性的形成对应应力大小、应力类型相反的材料层。
具体的,第一基板100和第二基板200的翘曲度可以通过现有的测试仪器,例如一些光学测试仪器等获得,故本发明对此不作赘述。
但是,本发明对是否必须事先获得第一基板100和第二基板200的翘曲度不作限定,因为在实际操作中,也可以通过观察直接得到第一基板100和第二基板200的应力类型,例如,定义远离地面的方向为朝上,靠近地面的方向为朝下,并将一基板键合面101朝上放置于一桌面上,如果基板向上拱起,则认为基板具有张应力(正应力);若基板向下凹陷,则认为基板具有压应力(负应力),进而可以相应的形成具有相反应力类型的材料层以抵消第一基板100、第二基板200的至少部分应力,进而改善或者归零第一基板100、第二基板200的翘曲度。
此外,在本实施例中,获得第一基板100以及第二基板200的翘曲度的步骤之后,所述键合方法还包括:
设定一翘曲阈值,并将所述第一基板100和第二基板200的翘曲度分别与所述翘曲阈值进行比较:当基板(晶圆)的翘曲度大小大于所述翘曲阈值时,设定该基板为待调整基板;如果基板的翘曲度不超过所述翘曲阈值,则认定该基板所带有的翘曲度在可接受范围内,后续可以不在该基板上形成材料层。
这样做的目的在于筛选掉一些是翘曲度较小的基板,进而只针对翘曲度较大的基板进行形成材料层的步骤,进而在一定程度上节约生产成本以及时间。
但是需要说明的是,本发明对是否必须只在翘曲度超过翘曲阈值的基板上形成材料层不作限定,在本发明的其他实施例中,也可以不设定所述翘曲阈值。
在提供具有应力的第一基板100以及第二基板200的步骤之后,在所述第一基板100的非键合面102和第二基板200的非键合面202分别形成带有应力的第一材料层110以及第二材料层210,其中所述第一材料层110的应力类型与第一基板100相反,第二材料层210的应力类型与第二基板200相反。
所述第一材料层110以及第二材料层210分别用于至少部分抵消各自对应的基板(第一基板100以及第二基板200)的应力,进而减小或者抵消第一基板100以及第二基板200的整体应力大小,这样可以改善第一基板100以及第二基板200的翘曲度,使第一基板100和第二基板200变得更加平整,进而使第一基板100和第二基板200各自的键合面101、201变得更加平整,这样在后续第一基板100和第二基板200相互键合的步骤中,第一基板100和第二基板200之间能够更好的键合,从而提升了基板之间的键合效果以及键合质量,并且基板变得更加平整也在一定程度上减小了第一基板100和第二基板200在键合过程中被压碎的几率。
此外,由于本实施例中的第一基板100和第二基板200为晶圆,晶圆变得更加平整也有利于加工制造过程中对晶圆的运输。因为现有的晶圆运输一般会采用真空吸附的方式,更加平整的晶圆表面可以增加吸附的牢固性,进而减小在对位过程中夹具吸附运输晶圆时因吸附不牢固导致晶圆掉落摔碎的几率。
此外需要说明的是,本发明并不限定是否必须在第一基板100和第二基板200上均形成所述材料层,在本发明的其他实施例中,也可以是仅在第一基板100或第二基板200的其中之一上形成所述材料层,也就是说,也可以仅仅是对第一基板100或第二基板200的其中之一的翘曲度进行改善,这样同样能够达到改善第一基板100和第二基板200键合质量的目的。
如前文所述,由于已经获得第一基板100和第二基板200的应力类型以及应力大小,因此本步骤中需要在第一基板100的非键合面102上形成应力大小对应于第一基板100应力大小,且应力类型相反的第一材料层110,并在第二基板200的非键合面202上形成对应于第二基板200应力大小,且应力类型相反的第二材料层210。
以第一材料层110为例,如果第一基板100带有压应力,则所述材料层应具有张应力;如果第一基板100带有张应力,则所述材料层应对应的具有压应力。也就是说,所述第一材料层110应当能够抵消至少部分第一基板100自带的应力,进而在一定程度上减少第一基板100的整体应力大小,进而减小第一基板100的翘曲程度。
在本实施例中,所述第一材料层110的应力大小可以使与其对应的第一基板100的翘曲度变为零。但是需要说明的是,这只是本发明的一个实施例,在本发明的其他实施例中,所述第一材料层110的应力大小可以不是刚好将第一基板100的翘曲度变为零,而是减小第一基板100的翘曲度,这样同样可以达到本发明的改善基板之间键合效果的目的。
第二基板200以及第二材料层210与上述的第一基板100以及第一材料层110原理相同,本发明不作赘述。
另外,将材料层(第一、第二材料层110、210)形成于基板(第一、第二基板100、200)的非键合面(非键合面102、202)可以减少对基板之间的键合的影响。
具体的,在本实施例中,可以采用化学气相沉积(Chemical VaporDeposition,CVD)的方式形成所述第一材料层110。其原因在于,通过化学气相沉积形成的第一材料层110的应力大小、应力类型以及厚度相对更容易控制,这样有利于形成应力大小更加适合的第一材料层110。
具体来说,可以通过调整化学气相沉积过程中的各项参数以对材料层的应力类型以及应力大小进行调整,例如沉积环境的压强、温度、所选择的反应气体、配比、流量、沉积设备的功率等。
但是需要说明的是,采用化学气相沉积的方式形成所述材料层,以及通过调整化学气相沉积参数调整形成的材料层的应力类型和大小仅仅为本实施例中采用的形成材料层的方式。在本发明的其他实施例中,还可以通过其它方式形成所述材料层,例如,还可以采用物理气相沉积的方式形成所述材料层,这种方式也可以通过调整工艺参数例如环境温度、设备功率等改变形成的材料层的应力类型和应力大小。
此外,在本发明的其他实施例中,也可以采用旋涂或者喷涂的方式形成所述材料层。一般来说,旋涂或者喷涂的方式一般用于形成有机材料的材料层。在此过程中,可以通过调整工艺温度、涂覆的材料厚度等对形成的材料层的应力类型和应力大小进行调整。本领域技术人员应当了解,本发明对采用何种方式形成材料层不作限定。
此外,所述材料层还可以是单层结构或者多层结构,多层结构的材料层可以是由若干不同材料堆叠形成,具体来说可以是通过化学气相沉积工艺依次形成不同材料的沉积层进而形成多层结构的材料层。这样的好处是有利于根据不同材料的特性,更加灵活的调整所述多层结构的材料层的应力大小。
但是本发明对形成单层或者多层结构的材料层不作限定,而是应当根据实际情况进行相应的调整。
在本实施例中,可以形成有机绝缘材料的材料层(第一材料层110或者第二材料层210),例如环氧树脂、聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物或者丙烯酸酯材料。但是本发明对所述材料层是否必须是有机绝缘材料不作限定,其他一些半导体领域常用的介质材料,例如氧化硅、氮化硅、氮氧化硅、氟碳化物,或者是金属,例如铝、铜、金、等,或者是金属氧化物等同样可以用于形成所述材料层。本领域技术人员应当了解这些例举的材料只是一些示例,本发明对所述材料层的材料并不作限定。
形成的材料层的材料可能影响材料层的应力类型,例如,一般来说,金属材料的材料层带有正应力,也就是说,当基板具有负应力时,可以形成带有正应力的材料层以抵消至少部分基板的应力。
在本实施例中,可以形成厚度范围在0.1~20微米的材料层。在此厚度范围内的材料层足够厚,这样足够提供应力以抵消或者部分抵消其对应的第一基板100或者第二基板200的应力,同时又不至于过厚而浪费材料,或者导致整个基板的整体厚度变得过大。
请继续参考图4,在形成所述材料层之后,将所述第一基板100和第二基板200各自的键合面101相对地设置,以将所述第一基板100和第二基板200相互键合。
具体的,在本实施例中,在形成所述材料层之后,键合第一基板100和第二基板200之前,先将第一基板100和第二基板200进行对位,然后将第一基板100和第二基板200固定在一夹持设备300中。安装至所述夹持设备300中的第一基板100的键合面101与所述第二基板200的键合面201相对;
具体的,所述夹持设备300包括用于固定所述第一基板100和第二基板200侧面的固定端301。所述固定端301用于将已经相互对位完毕的第一基板100和第二基板200固定住,以防止在键合开始之前,第一基板100和第二基板200之间发生位置偏移。
在将第一基板100和第二基板200安装至夹持设备300中后,在所述第一基板100的键合面101与所述第二基板200的键合面201之间设置垫片302;所述垫片302用于防止第一基板100和第二基板200各自的键合面101、201在开始键合之前不慎贴合在一起,因为在第一基板100和第二基板200各自的键合面101、201上可能事先会涂覆胶水等粘合剂以帮助后续键合。
在此之后,所述第一基板100和第二基板200连同夹持设备300一同放置在以承载板上。在后续键合的过程中,键合设备将对第一基板100施加压力以将第一基板100以及第二基板200键合。
在这之后,请结合参考图5,将所述第一基板100和第二基板200相互键合,具体的,先去除所述垫片302,然后通过压头303对所述第一基板100的非键合面102施加压力以将第一基板100与第二基板200键合。
具体来说,由于第一基板100的非键合面102形成有第一材料层110,所以直接与压头303接触的为第一材料层110。压头303按照箭头A的方向向下移动,进而对所述第一基板100施加压力,键合面101、201相接触并相互抵紧以实现键合。键合过程可能处于一高温高压的环境当中以帮助键合。但是本发明对第一基板100和第二基板200具体如何键合不作任何限定。
如前文所述,由于第一基板100和第二基板200各自的非键合面102、202均分别形成有第一材料层110以及第二材料层210,第一基板100和第二基板200整体的应力能够变小甚至完全被抵消,这样第一基板100以及第二基板200因应力造成的翘曲现象能够在一定程度上得到改善,键合面101、201变得更为平整,这样有利于增加键合效果,例如键合后第一基板100和第二基板200之间含有空洞或分层的几率减小,键合过程中,第一基板100或者第二基板200因被压碎的几率也得到减小。
在本实施例中,在将第一基板100和第二基板200键合之后,还包括以下步骤:
参考图6,将所述第一材料层110以及第二材料层210去除。这样做有利于方便后续的其他工艺步骤的进行,例如,在第一基板100或第二基板200的非键合面102、202上形成其他半导体器件或者金属布线结构。但是本发明对是否必须执行此步骤不作限定。
具体的,在本实施例中,可以采用化学机械研磨(chemical mechanicalplanarization,CMP)的方式去除所述材料层。这种方式比较容易实施,且控制相对比较方便。但是本发明对如何去除所述材料层不作限定,在本发明的其他实施例中,也可以通过刻蚀等方式去除所述材料层。
此外,在去除所述述第一材料层110以及第二材料层210的同时,本实施例还包括:
继续对第一基板100以及第二基板200进行研磨,以减薄所述第一基板100以及第二基板200的厚度,也就是说,在去除第一材料层110以及第二材料层210的同时一并进行第一基板100以及第二基板200的晶圆减薄工艺。
进而为做后续金属引线等后制程加工等提供条件。减薄晶圆为本领域现有技术,本发明对此不作赘述。
此外,本发明还提供一种键合结构,请参考图5,在本实施例中,所述键合结构包括:
相互键合的第一基板100以及第二基板200,所述第一基板100以及第二基板200分别具有应力。这种应力的来源可能是第一基板100和第二基板200中形成的某些沉积材料所致,或者还有可能是第一基板100和第二基板200中为了形成半导体器件结构而刻蚀出的沟槽等所致。但是此处需要说明的是,本发明对是第一基板100和第二基板200的应力是如何产生的不作任何限定。
所述是第一基板100包括键合面101以及相对于所述键合面101的非键合面102;所述第二基板200同样包括键合面201以及相对于所述键合面201的非键合面202,所述第一基板100与第二基板200通过键合面101、201相互键合;
所述键合结构还包括形成于第一基板100非键合面102的第一材料层110,以及形成于第二基板200的非键合面202的第二材料层210。所述第一材料层110具有与第一基板100应力类型相反的应力,用于至少部分抵消第一基板100自身所带的应力,这样进而改善第一基板100的翘曲程度,这样可以在一定程度上改善第一基板100与第二基板200之间的键合质量。
例如,如果第一基板100具有压应力,则所述第一材料层110则相应的具有张应力,反之,第一基板100具有张应力,则第一材料层110则对应地具有压应力。
同样的,所述第二基板200的非键合面202也具有第二材料层210,所述第二材料层210的应力类型与第二基板200的应力类型相反,用于至少部抵消第二基板200自身所携带的应力,进而改善第二基板200的翘曲程度,进而改善第二基板200与第一基板100之间的键合质量。
但是需要说明的是,本发明对第一基板100和第二基板200是否都必须有材料层不作限定,在本发明的其他实施例中,也可以是第一基板100和第二基板200的其中之一具有材料层,这样同样能够达到改善第一基板100和第二基板200键合质量的目的。
在本实施例中,所述第一材料层110或者第二材料层210的材料可以是有机绝缘材料,例如环氧树脂、聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物或者丙烯酸酯材料。但是本发明对所述第一材料层110或者第二材料层210是否必须是有机绝缘材料不作限定,还可以是其他一些半导体领域常用的介质材料,例如氧化硅、氮化硅、氮氧化硅、氟碳化物,或者是金属,例如铝、铜、金、等,或者,也可以是金属氧化物材料。
不同材料的材料层可能影响材料层的应力类型,例如,一般来说,金属材料的材料层带有正应力,也就是说,当基板具有负应力时,可以形成带有正应力的材料层以抵消至少部分基板的应力。
在本实施例中,所述材料层的厚度在0.1~20微米的范围内,在此厚度范围内的材料层足够厚,这样足够提供应力以抵消或者部分抵消其对应的第一基板100或者第二基板200的应力,同时又不至于过厚而浪费材料,或者导致整个基板的整体厚度变得过大。
此外,所述材料层还可以是单层结构或者多层结构,多层结构的材料层可以是由若干不同材料堆叠形成。这样的好处是有利于根据不同材料的特性,更加灵活的调整所述多层结构的材料层的应力大小。
但是本发明对形成单层或者多层结构的材料层不作限定,而是应当根据实际情况进行相应的调整。
此外需要说明的是,本发明的键合结构可以但不限于采用上述的键合方法得到。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种键合方法,其特征在于,包括:
提供待键合的第一基板以及第二基板,所述第一基板以及第二基板分别具有应力;所述第一基板以及第二基板分别包括键合面以及相对于所述键合面的非键合面;
在所述第一基板和/或第二基板的非键合面形成带有应力的材料层,并使所述材料层的应力与其对应的第一基板或第二基板的应力类型相反;形成所述应力材料层前,获得第一基板以及第二基板的翘曲度,所述材料层的应力类型及应力大小能降低对应的键合前第一基板或第二基板的翘曲度;
在形成所述材料层之后,将所述第一基板和第二基板各自的键合面相对地设置,以将所述第一基板和第二基板相互键合。
2.如权利要求1所述的键合方法,其特征在于,形成材料层的步骤包括:形成单层结构或者多层结构的材料层。
3.如权利要求1所述的键合方法,其特征在于,形成材料层的步骤包括:采用旋涂、物理气相沉积或者化学气相沉积的方式形成所述材料层。
4.如权利要求1所述的键合方法,其特征在于,形成环氧树脂、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物或者丙烯酸酯材料的材料层。
5.如权利要求1所述的键合方法,其特征在于,通过所述材料层使对应的第一基板或第二基板的翘曲度减小为零。
6.如权利要求1或5所述的键合方法,其特征在于,获得第一基板以及第二基板的翘曲度的步骤之后,所述键合方法还包括:
设定一翘曲阈值,并将所述第一基板和第二基板的翘曲度分别与所述翘曲阈值相比较;
形成材料层的步骤包括:在翘曲度大于所述翘曲阈值的第一基板或第二基板上形成所述材料层。
7.如权利要求1所述的键合方法,其特征在于,形成厚度范围在0.1~20微米的材料层。
8.如权利要求1所述的键合方法,其特征在于,形成材料层的步骤之后,将第一基板和第二基板相互键合的步骤之前,所述键合方法还包括:
提供一夹持设备,以将所述第一基板和第二基板固定在所述夹持设备上,
所述第一基板的键合面与所述第二基板的键合面相对;
在所述第一基板的键合面与所述第二基板的键合面之间设置垫片;
将第一基板和第二基板相互键合的步骤包括:
去除所述垫片;
将所述第一基板和第二基板键合。
9.如权利要求1所述的键合方法,其特征在于,将第一基板以及第二基板键合的步骤之后,所述键合方法还包括:
采用化学机械研磨的方式将所述材料层去除。
10.如权利要求1所述的键合方法,其特征在于,所述第一基板以及第二基板为硅晶圆、氮化硅晶圆、锗或硅锗化合物晶圆、砷化镓晶圆、玻璃基板或者树脂基板。
11.一种键合结构,其特征在于,包括:
相互键合的第一基板以及第二基板,所述第一基板以及第二基板分别具有应力;所述第一基板以及第二基板分别包括键合面以及相对于所述键合面的非键合面,所述第一基板与第二基板通过各自的键合面相互键合;
形成于第一基板和/或第二基板的非键合面的具有应力的材料层,所述材料层的应力类型与其对应的第一基板或第二基板的应力类型相反、应力大小根据其对应的第一基板或第二基板的翘曲度确定,以降低对应的键合前第一基板或第二基板的翘曲度。
12.如权利要求11所述的键合结构,其特征在于,所述材料层为单层结构或者多层结构。
13.如权利要求11所述的键合结构,其特征在于,所述材料层的材料为环氧树脂、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物或者丙烯酸酯。
14.如权利要求11所述的键合结构,其特征在于,所述材料层的厚度范围为0.1~20微米。
CN201510047292.9A 2015-01-29 2015-01-29 键合方法以及键合结构 Active CN104555907B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510047292.9A CN104555907B (zh) 2015-01-29 2015-01-29 键合方法以及键合结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510047292.9A CN104555907B (zh) 2015-01-29 2015-01-29 键合方法以及键合结构

Publications (2)

Publication Number Publication Date
CN104555907A CN104555907A (zh) 2015-04-29
CN104555907B true CN104555907B (zh) 2017-01-04

Family

ID=53073120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510047292.9A Active CN104555907B (zh) 2015-01-29 2015-01-29 键合方法以及键合结构

Country Status (1)

Country Link
CN (1) CN104555907B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952837B (zh) * 2016-01-06 2019-12-31 中芯国际集成电路制造(上海)有限公司 获得绝缘层厚度的方法以及晶圆级键合封装方法
CN106952812A (zh) * 2017-03-31 2017-07-14 成都海威华芯科技有限公司 一种GaN器件键合方法
CN108054177A (zh) * 2017-11-30 2018-05-18 德淮半导体有限公司 半导体结构及其形成方法
CN111063620A (zh) * 2019-11-28 2020-04-24 上海华力微电子有限公司 晶圆键合方法
CN111048429B (zh) * 2019-12-23 2022-05-27 武汉新芯集成电路制造有限公司 一种晶圆键合方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
JP3876488B2 (ja) * 1997-06-19 2007-01-31 株式会社デンソー 炭化珪素単結晶の製造方法
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US7880278B2 (en) * 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
US8039312B1 (en) * 2010-07-30 2011-10-18 Freescale Semiconductor, Inc. Method for forming a capped micro-electro-mechanical system (MEMS) device
JP5418564B2 (ja) * 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせsoiウェーハの反りを算出する方法、及び貼り合わせsoiウェーハの製造方法
CN103523738B (zh) * 2012-07-06 2016-07-06 无锡华润上华半导体有限公司 微机电系统薄片及其制备方法
CN103824787B (zh) * 2012-11-16 2016-09-07 中国科学院上海微系统与信息技术研究所 基于粘接剂的晶圆键合方法

Also Published As

Publication number Publication date
CN104555907A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN104555907B (zh) 键合方法以及键合结构
CN101385127B (zh) 用于减少介电蚀刻中微粒污染的密封弹性材料粘合的Si电极
EP2956959B1 (en) Method for plasma dicing a semi-conductor wafer
US8048775B2 (en) Process of forming ultra thin wafers having an edge support ring
US9740111B2 (en) Electrostatic carrier for handling substrates for processing
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
US9224696B2 (en) Integrated semiconductor device and method for fabricating the same
KR102082803B1 (ko) 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치
JP6759483B1 (ja) ワイドギャップ半導体基板、ワイドギャップ半導体基板の製造装置、およびワイドギャップ半導体基板の製造方法
KR102267521B1 (ko) 에칭 방법
JP5877982B2 (ja) プラズマエッチング方法
CN110071038A (zh) 一种半导体薄膜平坦度改善的方法
KR101547621B1 (ko) 플라즈마 처리장치의 실리콘 카바이드 구조물 및 그 제조방법
US8668837B2 (en) Method for etching substrate
US10056453B2 (en) Semiconductor wafers with reduced bow and warpage
US9613904B2 (en) Semiconductor structure and manufacturing method thereof
CN105679700A (zh) 硅深孔刻蚀方法
CN104425240A (zh) 基片刻蚀方法
US20170069503A1 (en) Method for fabricating semiconductor device
KR102019854B1 (ko) 정전 척 리페어 방법
US8541314B2 (en) Method for smoothing group III nitride semiconductor substrate
US20220416021A1 (en) Wide-gap semiconductor substrate, apparatus for manufacturing wide-gap semiconductor substrate, and method for manufacturing wide-gap semiconductor substrate
CN108133887A (zh) 基于深槽刻蚀的平坦化方法
CN111029297B (zh) 半导体器件的形成方法
CN106560916A (zh) 元件芯片的制造方法以及元件芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant