CN108133887A - 基于深槽刻蚀的平坦化方法 - Google Patents
基于深槽刻蚀的平坦化方法 Download PDFInfo
- Publication number
- CN108133887A CN108133887A CN201711257386.4A CN201711257386A CN108133887A CN 108133887 A CN108133887 A CN 108133887A CN 201711257386 A CN201711257386 A CN 201711257386A CN 108133887 A CN108133887 A CN 108133887A
- Authority
- CN
- China
- Prior art keywords
- etching
- silicon dioxide
- dioxide layer
- silicon
- silica
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 150
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 68
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000001020 plasma etching Methods 0.000 claims abstract description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 8
- 230000008569 process Effects 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 5
- 239000002244 precipitate Substances 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 241000790917 Dioxys <bee> Species 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种基于深槽刻蚀的平坦化方法。所述方法包括以下步骤：在具有台阶的衬底上沉淀二氧化硅层；所述台阶为多晶硅材质，且所述台阶上不沉淀所述二氧化硅层；利用等离子体刻蚀方式，采用不同的速率刻蚀所述台阶及所述二氧化硅层；且刻蚀所述台阶的速率大于刻蚀所述二氧化硅层的速率；所述二氧化硅层刻蚀第一预设厚度后停止刻蚀。本方法利用半导体制造企业普遍使用的各向异性干法刻蚀设备，不需要添加额外半导体刻蚀设备、材料，且整个平坦化过程工艺步骤简单，实现低成本、满足平坦化效果的刻蚀。
Description
技术领域
本发明涉及半导体加工技术领域，尤其涉及一种基于深槽刻蚀的平坦化方法。
背景技术
随着半导体集成电路制造工艺的发展，为对于关键尺寸大于0.8um的产品表面进行平坦化处理，目前普遍使用的平坦化工艺主要是旋涂玻璃法(Spin On Glass，SOG)，它是反刻法的一种，反刻平坦化是在起伏的硅片表面旋涂一层厚的介质材料，这层材料可以填充空洞和表面的低处，将作为平坦化的牺牲层，然后用干法刻蚀技术进行刻蚀，利用高处刻蚀速率快，低处刻蚀速率慢来实现平坦化。当被刻蚀的介质层达到希望的厚度时刻蚀停止，这样把起伏的表面变得相对平滑，实现了平坦化。旋涂玻璃法(Spin On Glass)主要是在起伏的硅片表面旋涂含有溶剂的液体材料，这样表面低处和缝隙将被填充，然后进行烘烤固化，使溶剂蒸发，即可获得表面形貌的平滑效果。但是这种方法工艺复杂，生产成本较高，需要SOG专用机台。
发明内容
基于此，有必要提供一种工艺流程简单、不需要特殊设备的基于深槽刻蚀的平坦化方法。
为实现本发明目的提供的一种基于深槽刻蚀的平坦化方法，包括以下步骤：
在具有台阶的衬底上沉淀二氧化硅层；所述台阶为多晶硅材质，且所述台阶上不沉淀所述二氧化硅层；
利用等离子体刻蚀方式，采用不同的速率刻蚀所述台阶及所述二氧化硅层；且刻蚀所述台阶的速率大于刻蚀所述二氧化硅层的速率；
所述二氧化硅层刻蚀第一预设厚度后停止刻蚀。
其中一个实施例的基于深槽刻蚀的平坦化方法，所述衬底的台阶周围包覆有一圈二氧化硅包围圈，所述二氧化硅包围圈高度低于所述台阶，在具有台阶的衬底上沉淀二氧化硅层时，在所述二氧化硅包围圈上沉积新的二氧化硅。
其中一个实施例的基于深槽刻蚀的平坦化方法，在具有台阶的衬底上沉淀二氧化硅层后，所述台阶周围的二氧化硅层厚度相同。
其中一个实施例的基于深槽刻蚀的平坦化方法，所述台阶高于所述二氧化硅层。
其中一个实施例的基于深槽刻蚀的平坦化方法，所述台阶相对硅基底高度为1微米，所述二氧化硅层相对所述硅基底厚度为0.9微米。
其中一个实施例的基于深槽刻蚀的平坦化方法，所述多晶硅与所述二氧化硅的刻蚀选择比为10:9。
其中一个实施例的基于深槽刻蚀的平坦化方法，所述多晶硅刻蚀气体为：C2F6和CHF3；所述二氧化硅刻蚀气体为：C2F6和CHF3。
其中一个实施例的基于深槽刻蚀的平坦化方法，所述二氧化硅层相对硅基底的厚度为第二预设厚度，所述第一预设厚度小于或者等于所述第二预设厚度。
本发明的有益效果包括：
本发明提供的基于深槽刻蚀的平坦化方法，其采用首先在硅基底上沉淀一层二氧化硅层，再利用等离子体刻蚀方式，采用不同速率刻蚀多晶硅及二氧化硅层。本方法利用半导体制造企业普遍使用的各向异性干法刻蚀设备，不需要添加额外半导体刻蚀设备、材料，且整个平坦化过程工艺步骤简单，实现低成本、满足平坦化效果的刻蚀。
附图说明
图1为本发明需要进行平坦化处理的衬底的结构示意图；
图2为本发明的基于深槽刻蚀的平坦化方法进行二氧化硅层沉积后的结构示意图；
图3为本发明的基于深槽刻蚀的平坦化方法平坦化处理后的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图对本发明的基于深槽刻蚀的平坦化方法的具体实施方式进行说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，本发明的平坦化方法是对深槽刻蚀后的材料进行平坦化处理如图1所示(示出一个台阶)，基于深槽刻蚀后需要进行平坦化处理的原始材料包括硅基底100、深槽侧壁的二氧化硅包围圈200，凸出于所述硅基底及所述二氧化硅包围圈的台阶300。所述台阶300由多晶硅构成，且完全填充深槽的中部。本发明主要是对所述台阶进行平坦化处理，降低台阶高度，使处理后的材料便于在表面绘制图形。
其中一个实施例的基于深槽刻蚀的平坦化方法，如图1所示，包括以下步骤：
S100，在具有台阶300的衬底上沉淀二氧化硅层400。沉积后的结构如图2所示。
此处所述台阶为图1所示的凸出所述硅基底100的多晶硅材质台阶。且本步骤中，在沉积二氧化硅层时，多晶硅的台阶上不沉淀二氧化硅层。
在本步骤沉淀二氧化硅层之前，首先需要根据材料的台阶厚度计算需要沉积的二氧化硅的厚度，从而可以根据需求设定沉积设备运行的时间长度，对沉积设备进行设定，设备开启运行预设时间后停止运行，沉积所需厚度的二氧化硅层。
S200，利用等离子体刻蚀方式，采用不同的速率刻蚀台阶及二氧化硅层400。因为多晶硅台阶的高度高于硅基底的高度，可调整等离子体刻蚀气体比例，使多晶硅刻蚀速率大于硅基底刻蚀速率，从而使多晶硅台阶快速降低，以达到平坦材料表面的效果。
需要说明的是，可根据多晶硅刻蚀速率、二氧化硅过刻蚀速率之间的差异，预设一个刻蚀气体选择比例，作为最佳刻蚀选择比，从而可以根据所述最佳刻蚀选择比计计算不同高度平台需要沉淀的二氧化硅厚度。
在运行步骤S200之前，还需要根据台阶的厚度及沉积的二氧化硅层的厚度计算多晶硅台阶及二氧化硅层的刻蚀气体选择比及刻蚀时间长度。并进行刻蚀工艺参数设置，之后启动设备开始刻蚀。
S300，二氧化硅层刻蚀第一预设厚度后停止刻蚀。
对于新沉积的二氧化硅层，可将其刻蚀掉一定厚度后停止，因为多晶硅的刻蚀速度快，因而，刻蚀一定厚度后可达到台阶高度降低的效果。最佳的，经过刻蚀速率及沉淀二氧化硅厚度的计算，可达到硅基底上沉积的二氧化硅完全刻蚀后，深槽中部的多晶硅上表面与周围相平，如图3所示。总体上，假设新沉积的二氧化硅为第二预设厚度，则刻蚀的第一预设厚度小于或者等于所述第二预设厚度。
具体的，在其中一个实施例中，用VERTEX公司的DJ802V淀积炉生长二氧化硅层。接触孔光刻匀胶用EPG516永光光刻胶，接触孔刻蚀采用Lam公司的DRYTEK384T干法刻蚀设备刻蚀
本实施例的基于深槽刻蚀的平坦化方法，其采用首先在硅基底上沉淀一层二氧化硅层，再利用等离子体刻蚀方式，采用不同速率刻蚀多晶硅及二氧化硅层。本方法利用半导体制造制造企业普遍使用的各向异性干法刻蚀设备，不需要添加额外半导体刻蚀设备、材料，且整个平坦化过程工艺步骤简单，实现低成本、满足平坦化效果的刻蚀。
另外，如图2所示，衬底的台阶周围包覆有一圈二氧化硅包围圈，二氧化硅包围圈高度低于台阶，在具有台阶的衬底上沉淀二氧化硅层时，在二氧化硅包围圈上沉积新的二氧化硅。此时，二氧化硅包围圈与新沉积的二氧化硅层组成成分一致，刻蚀的速率等相同，且沉积二氧化硅时，二氧化硅包围圈上的二氧化硅层比硅基底上的二氧化硅层薄，在具有台阶的衬底上沉淀二氧化硅层后，台阶周围的二氧化硅层厚度相同。在进行刻蚀速率处理时，只需要考虑多晶硅及二氧化硅刻蚀即可，刻蚀工艺流程便于控制。
如图2所示，沉淀二氧化硅层之后，深槽中部的多晶硅台阶依然高于二氧化硅层。在达到平坦化处理效果的前体下，尽量节省材料。
在实际操作过程中，对于一批需要处理的原材料，首先掌握台阶的高度，根据台阶高度计算沉积二氧化硅层的厚度，而后根据二氧化硅的厚度计算多晶硅及二氧化硅的刻蚀选择比，也即控制多晶硅和二氧化硅的刻蚀速率。
如，在一具体实例中，台阶相对硅基底高度为1微米，二氧化硅层相对硅基底厚度为0.9微米，多晶硅与二氧化硅的刻蚀选择比为10:9。
具体的，进行刻蚀工艺时，多晶硅刻蚀气体为：C2F6和CHF3，刻蚀气体比例为：C2F6为30sccm，CHF3为50sccm；二氧化硅刻蚀气体为：C2F6和CHF3，刻蚀气体比例为：C2F6为30sccm，CHF3为50sccm。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种基于深槽刻蚀的平坦化方法，其特征在于，包括以下步骤：
在具有台阶的衬底上沉淀二氧化硅层；所述台阶为多晶硅材质，且所述台阶上不沉淀所述二氧化硅层；
利用等离子体刻蚀方式，采用不同的速率刻蚀所述台阶及所述二氧化硅层；且刻蚀所述台阶的速率大于刻蚀所述二氧化硅层的速率；
所述二氧化硅层刻蚀第一预设厚度后停止刻蚀。
2.根据权利要求1所述的基于深槽刻蚀的平坦化方法，其特征在于，所述衬底的台阶周围包覆有一圈二氧化硅包围圈，所述二氧化硅包围圈高度低于所述台阶，在具有台阶的衬底上沉淀二氧化硅层时，在所述二氧化硅包围圈上沉积新的二氧化硅。
3.根据权利要求1所述的基于深槽刻蚀的平坦化方法，其特征在于，在具有台阶的衬底上沉淀二氧化硅层后，所述台阶周围的二氧化硅层厚度相同。
4.根据权利要求3所述的基于深槽刻蚀的平坦化方法，其特征在于，所述台阶高于所述二氧化硅层。
5.根据权利要求1所述的基于深槽刻蚀的平坦化方法，其特征在于，所述台阶相对硅基底高度为1微米，所述二氧化硅层相对所述硅基底厚度为0.9微米。
6.根据权利要求1所述的基于深槽刻蚀的平坦化方法，其特征在于，所述多晶硅刻蚀气体为：C2F6和CHF3；所述二氧化硅刻蚀气体为：C2F6和CHF3。
7.根据权利要求1所述的基于深槽刻蚀的平坦化方法，其特征在于，所述二氧化硅层相对硅基底的厚度为第二预设厚度，所述第一预设厚度小于或者等于所述第二预设厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711257386.4A CN108133887B (zh) | 2017-12-04 | 2017-12-04 | 基于深槽刻蚀的平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711257386.4A CN108133887B (zh) | 2017-12-04 | 2017-12-04 | 基于深槽刻蚀的平坦化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108133887A true CN108133887A (zh) | 2018-06-08 |
| CN108133887B CN108133887B (zh) | 2019-07-02 |
Family
ID=62388895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711257386.4A Active CN108133887B (zh) | 2017-12-04 | 2017-12-04 | 基于深槽刻蚀的平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108133887B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112271266A (zh) * | 2020-10-26 | 2021-01-26 | 合肥京东方卓印科技有限公司 | 膜层结构及其制备方法、显示面板和显示装置 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260038A (ja) * | 1987-04-16 | 1988-10-27 | Sony Corp | 平坦化方法 |
| US6242356B1 (en) * | 1999-12-17 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Etchback method for forming microelectronic layer with enhanced surface smoothness |
| TW527664B (en) * | 2001-06-28 | 2003-04-11 | Taiwan Semiconductor Mfg | Etch back method of polysilicon layer |
| CN101202222A (zh) * | 2006-12-11 | 2008-06-18 | 东部高科股份有限公司 | 制造沟槽mosfet的方法 |
| US20110300698A1 (en) * | 2007-12-13 | 2011-12-08 | Semiconductor Manufacturing International (Shanghai) Corporation | Methods for forming a gate and a shallow trench isolation region and for planarizing an etched surface of silicon substrate |
| CN102867742A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种消除形貌变形的等离子刻蚀方法 |
| TW201308500A (zh) * | 2011-08-05 | 2013-02-16 | Mmtech Co Ltd | 具有緻密結構之基底表面處理系統以及基底表面處理方法 |
| WO2014097845A1 (ja) * | 2012-12-18 | 2014-06-26 | 昭和電工株式会社 | ＳｉＣ基板の製造方法 |
| CN104078346A (zh) * | 2014-07-23 | 2014-10-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件的平坦化方法 |
| CN104347375A (zh) * | 2013-08-01 | 2015-02-11 | 上海华虹宏力半导体制造有限公司 | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 |
| CN104538360A (zh) * | 2014-04-22 | 2015-04-22 | 上海华力微电子有限公司 | 一种闪存的存储单元栅极制备方法 |
| CN104701161A (zh) * | 2013-12-06 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型肖特基二极管的制备工艺方法 |
| CN104752203A (zh) * | 2013-12-27 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管的制作方法 |
| US9230818B2 (en) * | 2006-02-02 | 2016-01-05 | Trustees Of Boston University | Planarization of GaN by photoresist technique using an inductively coupled plasma |
| CN106683998A (zh) * | 2016-11-28 | 2017-05-17 | 中国电子科技集团公司第四十八研究所 | 一种柔性基底的预处理工艺 |
-
2017
- 2017-12-04 CN CN201711257386.4A patent/CN108133887B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260038A (ja) * | 1987-04-16 | 1988-10-27 | Sony Corp | 平坦化方法 |
| US6242356B1 (en) * | 1999-12-17 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Etchback method for forming microelectronic layer with enhanced surface smoothness |
| TW527664B (en) * | 2001-06-28 | 2003-04-11 | Taiwan Semiconductor Mfg | Etch back method of polysilicon layer |
| US9230818B2 (en) * | 2006-02-02 | 2016-01-05 | Trustees Of Boston University | Planarization of GaN by photoresist technique using an inductively coupled plasma |
| CN101202222A (zh) * | 2006-12-11 | 2008-06-18 | 东部高科股份有限公司 | 制造沟槽mosfet的方法 |
| US20110300698A1 (en) * | 2007-12-13 | 2011-12-08 | Semiconductor Manufacturing International (Shanghai) Corporation | Methods for forming a gate and a shallow trench isolation region and for planarizing an etched surface of silicon substrate |
| TW201308500A (zh) * | 2011-08-05 | 2013-02-16 | Mmtech Co Ltd | 具有緻密結構之基底表面處理系統以及基底表面處理方法 |
| CN102867742A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种消除形貌变形的等离子刻蚀方法 |
| WO2014097845A1 (ja) * | 2012-12-18 | 2014-06-26 | 昭和電工株式会社 | ＳｉＣ基板の製造方法 |
| CN104347375A (zh) * | 2013-08-01 | 2015-02-11 | 上海华虹宏力半导体制造有限公司 | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 |
| CN104701161A (zh) * | 2013-12-06 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型肖特基二极管的制备工艺方法 |
| CN104752203A (zh) * | 2013-12-27 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管的制作方法 |
| CN104538360A (zh) * | 2014-04-22 | 2015-04-22 | 上海华力微电子有限公司 | 一种闪存的存储单元栅极制备方法 |
| CN104078346A (zh) * | 2014-07-23 | 2014-10-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件的平坦化方法 |
| CN106683998A (zh) * | 2016-11-28 | 2017-05-17 | 中国电子科技集团公司第四十八研究所 | 一种柔性基底的预处理工艺 |
Non-Patent Citations (1)
| Title |
|---|
| 王阳元等: "《集成电路工艺基础》", 31 May 1991 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112271266A (zh) * | 2020-10-26 | 2021-01-26 | 合肥京东方卓印科技有限公司 | 膜层结构及其制备方法、显示面板和显示装置 |
| CN112271266B (zh) * | 2020-10-26 | 2023-05-16 | 合肥京东方卓印科技有限公司 | 膜层结构及其制备方法、显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108133887B (zh) | 2019-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5550843B2 (ja) | 半導体装置の製造方法 | |
| US9018098B2 (en) | Silicon etch with passivation using chemical vapor deposition | |
| CN100514570C (zh) | 等离子体蚀刻方法 | |
| TWI494996B (zh) | 使基板穿孔側壁及其他深度蝕刻特徵結構光滑之後期蝕刻反應電漿研磨 | |
| TWI607504B (zh) | 於降低修整率下修整含碳膜之方法 | |
| JP6219558B2 (ja) | ３ｄフラッシュ構造用のエッチングプロセス | |
| US8563095B2 (en) | Silicon nitride passivation layer for covering high aspect ratio features | |
| TWI621181B (zh) | 用於原位金屬硬遮罩形狀控制之脈衝介電蝕刻程序以致能無空隙金屬化 | |
| KR20220114105A (ko) | 반도체 디바이스 제조시 고품질 실리콘 옥사이드 막들의 저온 형성 | |
| US8987140B2 (en) | Methods for etching through-silicon vias with tunable profile angles | |
| JP5214596B2 (ja) | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 | |
| JP2007194284A (ja) | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 | |
| TW201401368A (zh) | 半導體製造裝置之氣體供給方法、氣體供給系統以及半導體製造裝置 | |
| WO2016209570A1 (en) | Selective deposition of silicon oxide films | |
| TW201426858A (zh) | 電漿蝕刻方法 | |
| JP2018006773A (ja) | プラズマエッチング方法 | |
| CN108133887B (zh) | 基于深槽刻蚀的平坦化方法 | |
| CN102110642A (zh) | 提高台阶金属覆盖率的通孔刻蚀方法 | |
| TW200305216A (en) | Method of etching and etching apparatus | |
| CN111370282A (zh) | 一种等离子增强化学气相沉积腔室的清洗方法 | |
| CN105489481B (zh) | 一种阶梯型厚栅氧化层的制作方法 | |
| CN102456610B (zh) | 控制背孔剖面形状的方法 | |
| CN104538286A (zh) | 降低以及调节薄膜表面能的方法 | |
| US9418832B2 (en) | Method of forming a dielectric film | |
| KR100665655B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |