CN101202222A - 制造沟槽mosfet的方法 - Google Patents

制造沟槽mosfet的方法 Download PDF

Info

Publication number
CN101202222A
CN101202222A CNA2007101954604A CN200710195460A CN101202222A CN 101202222 A CN101202222 A CN 101202222A CN A2007101954604 A CNA2007101954604 A CN A2007101954604A CN 200710195460 A CN200710195460 A CN 200710195460A CN 101202222 A CN101202222 A CN 101202222A
Authority
CN
China
Prior art keywords
hard mask
semiconductor substrate
film
groove
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101954604A
Other languages
English (en)
Inventor
吴熙星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101202222A publication Critical patent/CN101202222A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

本发明提供了一种制造半导体器件的方法，例如沟槽MOSFET器件的制造方法。所述方法包括：在半导体衬底的上表面上形成硬掩模；在所述硬掩模内形成开口以暴露半导体衬底的一部分；通过使用硬掩模作为蚀刻掩模蚀刻所述半导体衬底，在所述半导体衬底中形成沟槽；在所述沟槽内壁上形成栅极绝缘膜；在所述栅极绝缘膜和至少一部分硬掩模上形成导电膜，所述导电膜填充所述沟槽；通过蚀刻所述导电膜在所述沟槽中形成图案化的导电膜；除去所述硬掩模；和通过抛光所述图案化的导电膜直到所述图案化导电膜的上表面与所述半导体衬底的上表面齐平，从而形成栅电极。

Description

制造沟槽MOSFET的方法
技术领域
本发明涉及制造半导体器件的方法，更具体涉及制造沟槽金属-氧化物-半导体场效应晶体管(MOSFET)的方法。
背景技术
通常，沟槽MOSFET包含半导体衬底，所述半导体衬底具有形成在沟槽MOSFET的源极和漏极之间的沟槽。由于沟槽的存在，沟槽MOSFET包含垂直沟道，从而使栅极在源极和漏极之间延伸。
如上所述的沟槽填充有导电材料，例如多晶硅，使得可在沟槽MOSFET中的产生低电流，从而提供低的特定接通电阻值。
在所述沟槽内壁上形成薄的绝缘膜例如氧化物膜以形成栅极绝缘膜之后，在沟槽上沉积多晶硅，并在所述半导体衬底上形成硬掩模。然后，在沟槽中填充多晶硅并覆盖氧化物膜。
其后，通过回蚀刻工艺蚀刻多晶硅，其不使用光刻胶膜作为蚀刻掩模而直接蚀刻多晶硅，使得在沟槽中形成由多晶硅形成的栅电极。这时，在多晶硅的回蚀刻工艺中，进行过蚀刻操作。甚至在暴露出用作终点检测膜的硬掩模之后，所述过蚀刻操作还蚀刻多晶硅一段时间。此时，多晶硅仅保留在沟槽内，并形成栅电极。如此形成的栅电极具有比半导体衬底的上表面低的上表面。
如果由于多晶硅的过蚀刻导致栅电极未填充沟槽，那么栅极的电容可变得比期望值小。因此，通过沟槽MOSFET的沟道的电流量可能不足。
另外，因为实施回蚀刻工艺时多晶硅的上表面可能会显著地受损，因此在后续过程中形成在沟槽中的栅电极必须热处理一段时间。
发明内容
在根据本发明的一个实施方案中，提供一种制造半导体器件的方法。所述方法包括：在半导体衬底的上表面上形成硬掩模；在所述硬掩模内形成开口以暴露半导体衬底的一部分；通过使用硬掩模作为蚀刻掩模来蚀刻所述半导体衬底，在所述半导体衬底中形成沟槽；在所述沟槽内壁上形成栅极绝缘膜；在所述栅极绝缘膜和至少一部分硬掩模上形成导电膜，所述导电膜填充所述沟槽；通过蚀刻所述导电膜在所述沟槽中形成图案化的导电膜；除去所述硬掩模；和通过抛光所述图案化的导电膜直到图案化导电膜的上表面与半导体衬底上表面齐平，形成栅电极。
在根据本发明的另一个实施方案中，提供了制造半导体器件的方法。所述方法包括：在半导体衬底的上表面上形成硬掩模；在所述硬掩模内形成开口以暴露半导体衬底的一部分；通过使用硬掩模作为蚀刻掩模来蚀刻所述半导体衬底，在所述半导体衬底中形成沟槽；在所述沟槽内壁上形成栅极绝缘膜；在所述栅极绝缘膜和至少一部分硬掩模上形成导电膜，所述导电膜填充所述沟槽；通过蚀刻所述导电膜在所述沟槽中形成图案化的导电膜，所述图案化的导电膜具有比所述硬掩模的上表面低的上表面；和通过抛光所述硬掩模和图案化的导电膜直到暴露出所述半导体衬底的上表面，在所述沟槽内形成栅电极。
阅读附图及下面的详细说明之后，根据本发明的其他特征对于本领域技术人员会或会变得显而易见。
附图说明
图1是显示根据本发明的一个实施方案，形成在半导体衬底上的硬掩模的横截面图；
图2是显示根据本发明的一个实施方案，形成在半导体衬底中的沟槽的横截面图；
图3是显示根据本发明的一个实施方案，形成在沟槽中的第二氧化物膜的横截面图；
图4a是显示根据本发明的一个实施方案，形成在沟槽中和硬掩模上表面上的导电膜的横截面图；
图4b是显示根据与本发明的一个实施方案，图案化导电膜的横截面图；
图5是显示根据本发明的一个实施方案，除去了硬掩模的状态的横截面图；
图6是显示根据本发明的一个实施方案，通过抛光图案化的导电膜在沟槽中形成的栅电极的横截面图；
图7是利用根据本发明第一实施方案的方法制造的沟槽MOSFET器件的横截面图；和
图8是显示根据本发明的第二实施方案，用于除去硬掩模和抛光图案化导电膜的一种替代性的方法步骤的横截面图。
具体实施方式
以下，将描述根据本发明实施方案制造沟槽MOSFET器件的方法。然而，本发明不限于此，本领域技术人员将能以各种不同的方式实施本发明，而不背离与本发明一致的原则和精神，其范围限定于权利要求及其等同物中。
MOSFET器件的制造方法
第一实施方案
图1～7是说明根据本发明第一实施方案制造沟槽MOSFET器件的方法的横截面图。
图1是显示根据本发明一个实施方案的硬掩模110的横截面图。
参考图1，为了制造沟槽MOSFET器件，首先在半导体衬底100上表面上形成第一氧化物膜(未显示)，并图案化第一氧化物膜使得硬掩模110形成为暴露半导体衬底100的一部分，其中在此将形成栅极部120。
具体地，为了形成硬掩模110，可以将光刻胶膜涂覆于第一氧化物膜的上表面，并可以实施包括照像和显影工艺的光工艺以图案化光刻胶膜。然后，光刻胶膜覆盖除了将形成栅极部120的部分之外的剩余部分。
其后，如果通过使用图案化的光刻胶膜作为蚀刻掩模来蚀刻第一氧化物膜，则除去通过图案化光刻胶膜暴露的第一氧化物膜，使得硬掩模110形成为暴露半导体衬底100中将形成栅极部120的那一部分。
图2是显示半导体衬底100中的沟槽121的横截面图。
参考图2，通过使用形成在半导体衬底100上的硬掩模110作为蚀刻掩模，蚀刻由硬掩模110暴露出的半导体衬底100的部分，即其中将形成栅极部120的部分，从而形成具有预定深度的沟槽121。
图3是显示沟槽121中的栅极绝缘膜130的横截面图。
参考图3，在形成沟槽121之后，第二氧化物膜薄薄地形成在沟槽121的内壁上，以形成栅极绝缘膜130。在一个实施方案中，第二氧化物膜可以由与硬掩模110相同的材料形成。例如，硬掩模110和第二氧化物膜可包含二氧化硅。在此，可以通过热处理形成有沟槽121的半导体衬底100形成第二氧化物膜。然后，仅在由硅形成的沟槽121的内壁上形成二氧化硅膜。二氧化硅膜未形成在不是由硅形成的沟槽121的剩余区域上。
图4a是显示半导体衬底100上和沟槽121中的多晶硅膜140a的横截面图。图4b是显示图案化多晶硅膜140a的横截面图。
参考图4a，在沟槽121内壁上形成栅极绝缘膜130之后，在沟槽121中和硬掩模110上形成导电膜140a，例如多晶硅膜140a。多晶硅膜140a完全填充沟槽120并以预定厚度覆盖硬掩模110的上表面。
其后，参考图4b，利用回蚀刻工艺来图案化并蚀刻多晶硅膜140a，使得多晶硅膜140a保留在沟槽121内。在此，为了均匀地蚀刻多晶硅膜140a，甚至在检测到用作终点检测膜的硬掩模110的氧化物材料之后，实施过蚀刻操作以进一步蚀刻多晶硅膜140a一段时间。由于过蚀刻操作，在沟槽121中形成图案化多晶硅膜140b，图案化多晶硅膜140b具有比硬掩模100的顶表面低的顶表面。
图5是显示已经除去图4b所示的硬掩模110的横截面图。
参考图5，通过使用蚀刻剂从半导体衬底100完全除去硬掩模110，其蚀刻选择性比用于蚀刻多晶硅层140b的那些的蚀刻选择性高。
如果如上所述从半导体衬底100完全除去硬掩模110，则沟槽121中的图案化的多晶硅膜140b从半导体衬底100的上表面突出。
图6是显示沟槽121中栅电极140的横截面图。
参考图6，除去硬掩模100之后，通过使用化学机械抛光(CMP)装置300(图5所示)，除去从半导体衬底110上表面突出的图案化的多晶硅膜140b的一部分，抛光图案化的多晶硅膜140b直到图案化多晶硅140b的上表面与半导体衬底100的上表面齐平，以在沟槽121中形成栅电极140。
如果通过如上所述的化学机械抛光方法除去图案化的多晶硅膜140b，则回蚀刻之后不需要热处理图案化的多晶硅膜140b，并形成厚度基本上与沟槽121深度相同的栅电极140，使得栅极的电容可以总是保持恒定。
图7是显示在栅极部120两侧在半导体衬底100上的源极和漏极区域150和160的横截面图。
参考图7，在沟槽121内形成栅极绝缘膜130和栅电极140之后，在栅极部120两侧在半导体衬底100上形成源极区域150和漏极区域160，以制造沟槽MOSFET器件200。
第二实施方案
图8是说明根据本发明的第二实施方案，除去硬掩模110和抛光图案化多晶硅膜104b的另外可选步骤的横截面图。
除了通过化学机械抛光方法同时除去硬掩模110和从半导体衬底100上表面突出的图案化多晶硅膜140b之外，根据第二实施方案的制造沟槽MOSFET器件的方法类似于根据第一实施方案的制造方法。因此，第二实施方案仅使用一个工艺步骤除去硬掩模110和从半导体衬底100的上表面突出的图案化多晶硅膜140b，其是与第一实施方案不同的工艺。以下，将详细记载根据第二实施方案的除去过程。
为了制造沟槽MOSFET器件200，根据第二实施方案，形成硬掩模110以仅暴露将在其中形成栅极部120(参考图7)的半导体衬底100的部分(参考图2)。
其后，通过使用硬掩模110作为蚀刻掩模来蚀刻通过硬掩模100暴露的部分半导体衬底100，以形成沟槽121(参考图3)。
其后，在硬掩模110的上表面和沟槽121内壁上形成待用作栅极绝缘膜的第二氧化物膜，以在沟槽121内壁上形成栅极绝缘膜130(参考图4)，并在硬掩模110上表面和沟槽121上形成多晶硅膜140a(参考图4a)。
随后，通过使用回蚀刻工艺来图案化并蚀刻多晶硅膜140a，使得多晶硅膜140a仅保留在沟槽121内，从而形成图案化多晶硅膜140b(参考图4b)。
其后，参考图8，通过使用化学机械抛光装置300抛光图案化多晶硅膜140b和硬掩模110，直到完全除去硬掩模110。然后，图案化的多晶硅膜140b变得与半导体衬底100的上表面具有相同的高度，这样在沟槽121中形成栅电极140。
如果通过如上所述的化学机械抛光方法除去硬掩模110和图案化多晶硅膜140，那么同第一实施方案相比简化了制造工艺，并且栅电极140形成为具有与沟槽121的深度基本上相同的厚度，使得栅极的电容可以总是保持恒定。
在栅极部120两侧在半导体衬底100上形成源极和漏极区域150和160，以完成沟槽MOSFET器件200的制造(参考图7和8)。
如上所述，如果在沟槽中形成栅电极，并且栅电极具有与沟槽深度基本上相同的厚度，则栅极的电容可以总是保持恒定，这样可以改进沟槽MOSFET的电性能。
本发明中描述的实施方案用于提供根据本发明原则的一般理解。这些实施方案不用于作为根据本发明的所有可能改变和改进的全部说明。对本领域技术人员而言，阅读本公开内容之后，许多其它的实施方案可以是显而易见的。从所述公开内容中可以得到其它的实施方案并可以利用，使得在不离开所附权利要求的范围的条件下可以进行结构和逻辑的替代和变化。另外，附图仅仅是说明性的并可能不是按比例绘制的。附图中的某些比例可以放大而其它的比例可以最小化。因此，详细说明和附图被认为是说明性的而不是限制性的。所附的权利要求和它们的同等物用于覆盖所有这类改变、改进、及其他实施方案，其落入根据本发明的真实的精神和范围内。

Claims (15)

1.一种制造半导体器件的方法，包括：
在半导体衬底上表面上形成硬掩模；
在所述硬掩模中形成开口以暴露所述半导体衬底的一部分；
通过利用所述硬掩模作为蚀刻掩模来蚀刻所述半导体衬底，在所述半导体衬底中形成沟槽；
在所述沟槽内壁上形成栅极绝缘膜；
在所述栅极绝缘膜上和所述硬掩模的至少一部分上形成导电膜，所述导电膜填充所述沟槽；
通过蚀刻所述导电膜在所述沟槽中形成图案化的导电膜；
除去所述硬掩模；和
通过抛光所述图案化的导电膜直到所述图案化导电膜的上表面与所述半导体衬底的上表面齐平，而形成栅电极。
2.权利要求1的方法，其中所述栅电极具有与所述沟槽深度基本相同的厚度。
3.权利要求1的方法，其中形成所述栅极绝缘膜包括热处理所述半导体衬底。
4.权利要求1的方法，其中所述硬掩模和所述栅极绝缘膜包含氧化物膜。
5.权利要求1的方法，其中在所述沟槽中形成所述图案化导电膜包括形成上表面低于所述硬掩模的上表面的图案化导电膜。
6.权利要求1的方法，其中所述导电膜包含多晶硅。
7.权利要求1的方法，其中在所述沟槽中形成所述图案化导电膜包括利用所述硬掩模作为终点检测膜，并在检测到所述硬掩模之后进行过蚀刻操作。
8.权利要求1的方法，其中除去所述硬掩模包括通过利用蚀刻剂蚀刻所述硬掩模，所述蚀刻剂的蚀刻选择性比用于蚀刻所述导电膜的蚀刻剂的蚀刻选择性高。
9.权利要求1的方法，还包括在与所述栅电极两侧相邻的所述半导体衬底上形成源极区域和漏极区域。
10.一种制造半导体器件的方法，包括：
在半导体衬底的上表面上形成硬掩模；
在所述硬掩模中形成开口以暴露所述半导体衬底的一部分；
通过利用所述硬掩模作为蚀刻掩模来蚀刻所述半导体衬底，在所述半导体衬底中形成沟槽；
在所述沟槽内壁上形成栅极绝缘膜；
在所述栅极绝缘膜上和所述硬掩模的至少一部分上形成导电膜，所述导电膜填充所述沟槽；
通过蚀刻所述导电膜在所述沟槽中形成图案化的导电膜，所述图案化导电膜具有比所述硬掩模的上表面低的上表面；和
通过抛光所述硬掩模和所述图案化导电膜直到暴露出所述半导体衬底的上表面，从而在所述沟槽内形成栅电极。
11.权利要求10的方法，其中在所述沟槽中形成所述图案化导电膜包括过蚀刻所述导电膜。
12.权利要求10的方法，其中所述导电膜包含多晶硅。
13.权利要求10的方法，其中所述栅电极具有与所述沟槽深度基本相同的厚度。
14.权利要求10的方法，其中形成所述栅极绝缘膜包括热处理所述半导体衬底。
15.权利要求10的方法，其中所述硬掩模和所述栅极绝缘膜包含氧化物膜。
CNA2007101954604A 2006-12-11 2007-11-27 制造沟槽mosfet的方法 Pending CN101202222A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060125894 2006-12-11
KR1020060125894A KR100818886B1 (ko) 2006-12-11 2006-12-11 트랜치 ｍｏｓｆｅｔ 디바이스 제조 방법

Publications (1)

Publication Number Publication Date
CN101202222A true CN101202222A (zh) 2008-06-18

Family

ID=39498577

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101954604A Pending CN101202222A (zh) 2006-12-11 2007-11-27 制造沟槽mosfet的方法

Country Status (3)

Country Link
US (1) US7638394B2 (zh)
KR (1) KR100818886B1 (zh)
CN (1) CN101202222A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996868B (zh) * 2009-08-27 2012-06-20 上海华虹Nec电子有限公司 交替排列的p型和n型半导体薄层的形成方法
CN108133887A (zh) * 2017-12-04 2018-06-08 扬州国宇电子有限公司 基于深槽刻蚀的平坦化方法
CN109065448A (zh) * 2014-09-30 2018-12-21 英飞凌科技股份有限公司 形成晶体管的方法、衬底图案化的方法及晶体管

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288759B2 (en) * 2010-08-04 2012-10-16 Zhihong Chen Vertical stacking of carbon nanotube arrays for current enhancement and control

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
JP4567969B2 (ja) * 2003-10-28 2010-10-27 東部エレクトロニクス株式会社 半導体素子のトランジスタ製造方法
KR100629695B1 (ko) * 2004-12-29 2006-09-28 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
KR20060095374A (ko) * 2005-02-28 2006-08-31 주식회사 하이닉스반도체 반도체 소자의 리세스게이트 형성 방법
US7316952B2 (en) * 2005-05-31 2008-01-08 Nanya Technology Corporation Method for forming a memory device with a recessed gate
TWI320207B (en) * 2006-05-05 2010-02-01 Method of fabricating metal oxide semiconductor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996868B (zh) * 2009-08-27 2012-06-20 上海华虹Nec电子有限公司 交替排列的p型和n型半导体薄层的形成方法
CN109065448A (zh) * 2014-09-30 2018-12-21 英飞凌科技股份有限公司 形成晶体管的方法、衬底图案化的方法及晶体管
CN109065448B (zh) * 2014-09-30 2023-04-28 英飞凌科技股份有限公司 形成晶体管的方法、衬底图案化的方法及晶体管
CN108133887A (zh) * 2017-12-04 2018-06-08 扬州国宇电子有限公司 基于深槽刻蚀的平坦化方法
CN108133887B (zh) * 2017-12-04 2019-07-02 扬州国宇电子有限公司 基于深槽刻蚀的平坦化方法

Also Published As

Publication number Publication date
KR100818886B1 (ko) 2008-04-01
US7638394B2 (en) 2009-12-29
US20080138945A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
CN103460358B (zh) 用置换金属栅极工艺形成用于晶体管的无边沿接触体
CN100563028C (zh) 五沟道鳍式晶体管及其制造方法
CN105448919B (zh) 动态随机存取存储器及其制造方法
CN107683528B (zh) 由诸如finfet的薄垂直半导体结构形成的高密度电容器
CN105977282B (zh) 用于制造生物传感器的微阱的方法
CN110047829A (zh) 中段制程结构
CN108695382B (zh) 半导体装置及其制造方法
CN102104020A (zh) 制造半导体器件的方法
CN101202222A (zh) 制造沟槽mosfet的方法
CN102709307A (zh) 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法
CN103594362B (zh) 鳍式场效应晶体管及其制造方法
CN110556426B (zh) 改良的鳍式场效晶体管(FinFET)及其制造方法
JP2005129654A (ja) 半導体装置の製造方法
US6380088B1 (en) Method to form a recessed source drain on a trench side wall with a replacement gate technique
CN108133946A (zh) 半导体装置及其制造方法
CN103022036A (zh) 单边存取器件及其制造方法
CN100474568C (zh) 闪存器件的制造方法
TW202243139A (zh) 動態隨機存取記憶體及其製造法方法
US20080061363A1 (en) Integrated transistor device and corresponding manufacturing method
CN108109917B (zh) 场效应晶体管的隔离结构及其制作方法
KR100515378B1 (ko) 박막 커패시터 제조 방법
US8367509B1 (en) Self-aligned method for forming contact of device with reduced step height
US8927387B2 (en) Robust isolation for thin-box ETSOI MOSFETS
KR101060713B1 (ko) 반도체 소자의 제조 방법
US7923333B2 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication