CN100474568C - 闪存器件的制造方法 - Google Patents

闪存器件的制造方法 Download PDF

Info

Publication number
CN100474568C
CN100474568C CNB2006100945340A CN200610094534A CN100474568C CN 100474568 C CN100474568 C CN 100474568C CN B2006100945340 A CNB2006100945340 A CN B2006100945340A CN 200610094534 A CN200610094534 A CN 200610094534A CN 100474568 C CN100474568 C CN 100474568C
Authority
CN
China
Prior art keywords
film
barrier film
dielectric layer
oxidation film
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100945340A
Other languages
English (en)
Other versions
CN1893031A (zh
Inventor
朴丙洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1893031A publication Critical patent/CN1893031A/zh
Application granted granted Critical
Publication of CN100474568C publication Critical patent/CN100474568C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种闪存器件的制造方法，其中在周边区域，多晶硅层形成以在有源区和隔离膜的界面处的隔离膜上延伸。当除去介电层时，已经被部分湿法蚀刻的隔离膜被过度蚀刻。因此可以防止使栅极氧化膜变薄的减薄现象。结果，可以防止发生在栅极氧化膜中的氧化膜的击穿电压。此外，可以防止晶体管特性退化。此外，可以形成约几百欧姆/平方单位的多晶硅层的电阻。

Description

闪存器件的制造方法
技术领域
本发明一般而言涉及一种半导体器件的制造方法，且更具体而言涉及一种能防止栅极氧化膜的减薄现象的闪存器件的制造方法，该减薄现象在形成自对准浮置栅极(SAFG)时发生在周边区域中。
背景技术
在NAND闪存器件的制造中，工艺容限随着器件尺寸的减小而减小。这导致用作单元有源区的多晶硅层和浮置栅极的对准容限减小。为了解决此问题，应用了SAFG，如下面将详细描述的。
牺牲膜沉积在限定了单元区和周边区的半导体衬底上。该牺牲膜和半导体衬底被蚀刻到预定深度，形成沟槽。沉积氧化物膜使得沟槽被掩埋。该氧化物膜通过化学机械抛光(CMP)被抛光，使得暴露牺牲膜的顶表面。
此后，牺牲膜被剥除以形成具有凸点的隔离膜。然后栅极氧化膜形成在整个结构上。多晶硅层沉积在整个结构上。该多晶硅层进行CMP使得隔离膜的顶表面被暴露。
此时，牺牲膜由在随后的隔离膜掩埋之后进行的抛光工艺时与氧化物膜具有蚀刻选择性的材料形成。甚至可以在周边区域中进行相同的工艺，但形成在周边区域中的介电层被剥除。控制栅极形成在整个结构上。
如果通过上述SAFG形成闪存器件，然而，在高压晶体管中的多晶硅层的CMP工艺中，预定量的隔离膜被蚀刻掉了，该高压晶体管形成在周边区域中以控制高电压。此外，当剥除介电层时，预定量的隔离膜也被除去了。结果，周边区域的隔离膜被过度蚀刻且因此形成为低于栅极氧化膜。在栅极氧化膜中也产生减薄现象。
如果高偏压施加到栅极，氧化膜的击穿电压产生在栅极氧化膜由于高压晶体管的栅极氧化膜的减薄现象而被减薄的部分。特别是，其更易被使用接近20V或更高的电压的高压NMOW(HVNMOS)晶体管损坏。
此外，在几个信息存储在一个单元中的多级单元(MLC)型NAND闪存器件中，多晶硅层的厚度低以减小因变化引起的干扰。在此情形，氧化膜的击穿电压发生在周边区域的高压晶体管中。
发明内容
在一个实施例中，本发明提供了一种能防止发生在周边区域中的栅极氧化膜的减薄现象的闪存器件的制造方法，防止了氧化膜的击穿电压的发生。
根据本发明实施例的闪存器件的制造方法包括如下步骤：在其中限定了周边区域的半导体衬底上形成第一氧化物膜，然后蚀刻该第一氧化物膜和半导体衬底以形成沟槽；形成第二氧化物膜使得所述沟槽被掩埋，形成隔离膜；在所述隔离膜的蚀刻部分之间形成栅极氧化膜和多晶硅层；通过使所述多晶硅层具有预定厚度而形成浮置栅电极；在整个结构上形成介电层；除去所述周边区域的介电层；和在所述整个结构上形成用于控制栅极的导电膜。
附图说明
通过参考附图对本发明的详细描述，本发明的更完整的理解和许多附加优点将更明显，且变得更容易理解，在附图中相同的参考标号代表相同或相似的元件，其中：
图1A到1D是示出根据本发明实施例的闪存器件的制造方法的剖面图；
图2是示出根据本发明另一实施例的闪存器件的制造方法的布局图；
图3是示出根据本发明另一实施例的闪存器件的制造方法的剖面图。
具体实施方式
在下面的详细描述中，仅通过示例的方法示出和描述了本发明的某些示范性实施例。
图1A到1D是示出根据本发明的闪存器件的制造方法的剖面图。
参考图1A，第一氧化物膜102和硬掩模104沉积在其中限定了周边区域的半导体衬底100中。硬掩模104、第一氧化物膜102、和半导体衬底100被蚀刻以形成沟槽。
在沉积第二氧化物膜使得沟槽被掩埋之后，进行抛光工艺以形成隔离膜106。化学机械抛光(CMP)可以优选用作该抛光工艺。
参考图1B，光致抗蚀剂膜形成在硬掩模104和隔离膜106上，然后通过曝光和显影工艺被构图。
然后使用光致抗蚀剂图案108作为掩模将隔离膜106部分蚀刻预定深度。隔离膜106可以被蚀刻以具有与栅极氧化膜110相同的高度或更高的高度(即后续工艺步骤)。
此外，由于与硬掩模104的隔离膜106的蚀刻选择性差异，在蚀刻隔离膜106时从光致抗蚀剂膜图案108暴露出的硬掩模104不被蚀刻。因此，可以不形成硬掩模104上的光致抗蚀剂膜图案108。
参考图1C，剥除光致抗蚀剂膜图案108和硬掩模104。在剥除第一氧化物膜102之后，可以形成栅极氧化膜110。作为选择，栅极氧化膜110可以形成为在第一氧化物膜102上具有预定厚度，该第一氧化物膜102在硬掩模104的蚀刻中被部分蚀刻。在示出的实施例中，在第一氧化物膜102被完全剥除之后，再次形成栅极氧化膜110。
多晶硅层112沉积在整个结构上从而掩埋隔离膜106已经被蚀刻的部分。然后进行预定厚度的抛光工艺。CMP优选作为该抛光工艺。多晶硅层112形成以在有源区和隔离膜106的界面处的隔离膜106上延伸，其优选具有
Figure C200610094534D0005093848QIETU
到
Figure C200610094534D0005093852QIETU
的长度。介电层114形成在整个结构上。
参考图1D，介电层114在周边区域中被剥除。当介电层114被剥除时，隔离膜106上未形成多晶硅层112的部分被过度蚀刻，因为介电层114和隔离膜106由氧化物材料制成。
然后导电膜116形成在整个结构上。在示出的实施例中，导电膜116可以优选通过沉积多晶硅层和硅化钨膜并蚀刻该多晶硅层和该硅化钨膜而形成。
如果多晶硅层112形成在隔离膜106上，当除去介电层114时，已经被部分湿法蚀刻的隔离膜106被过度蚀刻。因此可以防止栅极氧化膜110变薄的减薄现象。结果，防止了在栅极氧化膜110中发生的氧化膜的击穿电压。
图2是示出根据本发明另一实施例的闪存器件的制造方法的布局图。
有源区A和场区B由隔离膜限定。栅极区C定义为跨过有源区A。介电层开口区D设置在介电层的一侧使得形成在单元区和周边区中的介电层适用于周边区。栅极区C和第一多晶硅层通过介电层开口区D连接。
图3是示出沿图2的线E-E所取的闪存器件的剖面图。下面参考图3详细描述根据本发明另一实施例的闪存器件的制造方法。
本发明另一实施例具有与本发明的上述实施例相同的工艺步骤。然而，在本实施例中，周边区域的介电层114不完全除去，而是部分除去，因此暴露多晶硅层112。
在此情形，由于介电层114的去除，栅极氧化膜110被减薄的减薄现象不发生。因此不需要在隔离膜106上延伸多晶硅层112。多晶硅层112仅在除去介电层114的部分上延伸。这是为了通过除去介电层114的部分向多晶硅层112施加偏压。
如上所述，根据本发明，在周边区域中，多晶硅层形成以在有源区和隔离膜界面处的隔离膜上延伸。当除去介电层时，被部分湿法蚀刻的隔离膜被过度蚀刻。因此可以防止栅极氧化膜被减薄的减薄现象。结果，可以防止栅极氧化膜中发生的氧化膜的击穿电压。此外，可以防止晶体管的特性退化。此外，可以形成约几百欧姆/平方单位(Ω/□)的多晶硅层的电阻。
虽然结合实际示范性实施例描述了本发明，但本发明不限于这些公开的实施例，而是相反，本发明旨在覆盖落入权利要求所限定的精神和范畴内的各种改进及其等同设置。

Claims (5)

1、一种闪存器件的制造方法，所述方法包括的步骤为：
在其中限定了周边区域的半导体衬底上形成第一氧化物膜，然后蚀刻所述第一氧化物膜和半导体衬底以形成沟槽；
形成第二氧化物膜使得所述沟槽被掩埋，形成隔离膜；
将所述隔离膜部分蚀刻预定深度；
在所述隔离膜的蚀刻部分之间形成栅极氧化膜以具有与所述隔离膜的蚀刻部分相同或较低的高度；
形成多晶硅层以掩埋隔离膜已经被蚀刻的部分；
通过使所述多晶硅层具有预定厚度而形成浮置栅电极；
在整个结构上形成介电层；
除去所述周边区域的介电层；和
在所述整个结构上形成用于控制栅极的导电膜。
2、根据权利要求1所述的方法，包括完全除去所述周边区域的介电层。
3、根据权利要求1所述的方法，包括部分除去所述周边区域的介电层。
4、根据权利要求1所述的方法，包括在完全除去所述第一氧化物膜之后形成栅极氧化膜。
5、根据权利要求1所述的方法，包括形成所述多晶硅层以在有源区和所述隔离膜的界面处的隔离膜上延伸，其具有
Figure C200610094534C00021
到
Figure C200610094534C00022
的长度。
CNB2006100945340A 2005-07-04 2006-06-09 闪存器件的制造方法 Expired - Fee Related CN100474568C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050059868A KR100624962B1 (ko) 2005-07-04 2005-07-04 플래쉬 메모리 소자의 제조방법
KR59868/05 2005-07-04

Publications (2)

Publication Number Publication Date
CN1893031A CN1893031A (zh) 2007-01-10
CN100474568C true CN100474568C (zh) 2009-04-01

Family

ID=37588413

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100945340A Expired - Fee Related CN100474568C (zh) 2005-07-04 2006-06-09 闪存器件的制造方法

Country Status (3)

Country Link
US (1) US20070001214A1 (zh)
KR (1) KR100624962B1 (zh)
CN (1) CN100474568C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461375C (zh) * 2005-12-05 2009-02-11 中芯国际集成电路制造(上海)有限公司 制造用于闪存半导体器件的隔离结构的方法
KR100672164B1 (ko) * 2005-12-20 2007-01-19 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP2009253144A (ja) * 2008-04-09 2009-10-29 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1061589A3 (en) * 1999-06-14 2008-08-06 Kaneka Corporation Method of fabricating thin-film photovoltaic module
KR100304710B1 (ko) * 1999-08-30 2001-11-01 윤종용 셀 어레이 영역내에 벌크 바이어스 콘택 구조를 구비하는 비휘발성 메모리소자
JP2002064157A (ja) * 2000-06-09 2002-02-28 Toshiba Corp 半導体メモリ集積回路及びその製造方法
KR100347146B1 (ko) * 2000-08-31 2002-08-03 주식회사 하이닉스반도체 단전자점 메모리 소자의 양자점 제조방법 및 단전자메모리 소자 제조방법
KR100483588B1 (ko) * 2002-07-11 2005-04-18 주식회사 하이닉스반도체 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법
KR100464852B1 (ko) * 2002-08-07 2005-01-05 삼성전자주식회사 반도체 장치의 게이트 산화막 형성방법
JP2004095886A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
JP2004228421A (ja) * 2003-01-24 2004-08-12 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
KR100526575B1 (ko) * 2003-12-11 2005-11-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
TWI249846B (en) * 2004-08-23 2006-02-21 Winbond Electronics Corp Memory device

Also Published As

Publication number Publication date
US20070001214A1 (en) 2007-01-04
CN1893031A (zh) 2007-01-10
KR100624962B1 (ko) 2006-09-15

Similar Documents

Publication Publication Date Title
US7183174B2 (en) Flash memory device and method of manufacturing the same
CN107342288B (zh) 分裂栅型双位非易失性存储器单元
JP2001176959A (ja) 半導体装置およびその製造方法
US20080318381A1 (en) Methods of forming high density semiconductor devices using recursive spacer technique
US20140363963A1 (en) Method of manufacturing semiconductor device
JP2007158289A (ja) 半導体記憶装置およびその製造方法
US7279710B2 (en) Structure and method of fabricating a transistor having a trench gate
CN100474568C (zh) 闪存器件的制造方法
CN109699188B (zh) 形成低高度分裂栅存储器单元的方法
US7541243B2 (en) Methods of forming integrated circuit devices having gate electrodes formed on non-uniformly thick gate insulating layers
JP2003338568A (ja) フラッシュメモリ素子の製造方法
CN115039224A (zh) 利用薄型隧道氧化物形成分裂栅极存储器单元的方法
JP2010021493A (ja) 半導体装置およびその製造方法
JP2006253643A (ja) 半導体素子のゲート電極パターン形成方法
EP2423952B1 (en) Patterning a gate stack of a non-volatile memory (nvm) with simultaneous etch in non-nvm area
US8034681B2 (en) Method of forming flash memory device having inter-gate plug
JP2010109019A (ja) 半導体装置およびその製造方法
JP2008004881A (ja) 素子分離構造部の製造方法
JP4916177B2 (ja) フラッシュメモリ素子のゲート形成方法
US7820504B2 (en) Method for manufacturing differential isolation structures in a semiconductor electronic device and corresponding structure
KR19990007264A (ko) 반도체 메모리 소자 및 그 제조방법
US8119475B2 (en) Method of forming gate of semiconductor device
CN113611704B (zh) 半导体结构的制作方法
US9349813B2 (en) Method for fabricating semiconductor device
KR100590390B1 (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20110609