CN104425240A - 基片刻蚀方法 - Google Patents
基片刻蚀方法 Download PDFInfo
- Publication number
- CN104425240A CN104425240A CN201310399619.XA CN201310399619A CN104425240A CN 104425240 A CN104425240 A CN 104425240A CN 201310399619 A CN201310399619 A CN 201310399619A CN 104425240 A CN104425240 A CN 104425240A
- Authority
- CN
- China
- Prior art keywords
- substrate
- lithographic method
- gas
- mask
- bias power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 127
- 238000005530 etching Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000005284 excitation Effects 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 41
- 238000002203 pretreatment Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000003595 mist Substances 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 abstract 3
- 238000002474 experimental method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00055—Grooves
- B81C1/00063—Trenches
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供的基片刻蚀方法，其包括以下步骤：掩膜制作步骤，在基片的层间介质表面上形成具有预定图形的掩膜；加热预处理步骤，加热基片，以使掩膜的沟槽侧壁倾斜；基片刻蚀步骤，向反应腔室内通入刻蚀气体，并开启激励电源和偏压电源，以在层间介质上刻蚀沟槽，从而将掩膜的图形复制到层间介质上。本发明提供的基片刻蚀方法，其可以在获得理想的沟槽侧壁的倾斜角度的前提下，提高刻蚀速率，从而可以提高工艺效率。
Description
技术领域
本发明涉及微电子技术领域，特别涉及一种基片刻蚀方法。
背景技术
近年来，随着MEMS器件和MEMS系统被越来越广泛的应用于汽车和消费电子领域，以及TSV通孔刻蚀（Through Silicon Etch）技术在未来封装领域的广阔前景，干法等离子体深硅刻蚀工艺逐渐成为MEMS加工领域及TSV技术中最炙手可热工艺之一。在基片上刻蚀沟槽是一种常见的刻蚀工艺，而针对不同的应用，对沟槽的刻蚀形貌的要求也不同。例如，在对基片的层间介质（层间介质的材料通常为二氧化硅或氮化硅）的刻蚀工艺中，基于不同的应用，通常对沟槽侧壁的倾斜角度的要求也不同，因此需要对沟槽侧壁的倾斜角度进行调节。
现有的一种基片刻蚀方法主要包括下述步骤：
掩膜制作步骤，在层间介质表面上沉积光刻胶掩膜，并通过曝光和显影使光刻胶掩膜形成所需的图形，如图1所示。
基片刻蚀步骤，向反应腔室内通入CxFy类刻蚀气体，并开启激励电源和偏压电源，以在层间介质上刻蚀沟槽，从而将光刻胶掩膜的图形复制到层间介质上。
在上述基片刻蚀步骤中，通过调节偏压电源输出的偏压功率可以获得不同的沟槽侧壁的倾斜角度，即：偏压功率越高，则沟槽侧壁的倾斜角度越大，采用高偏压功率获得的基片形貌如图2A所示；与之相反，偏压功率越低，则沟槽侧壁的倾斜角度越小，采用低偏压功率获得的沟基片形貌如图2B所示。
虽然上述基片刻蚀方法通过调节偏压电源输出的偏压功率可以获得不同的沟槽侧壁的倾斜角度，但是，较低的偏压功率会导致刻蚀速率下降，尤其针对要求沟槽侧壁的倾斜角度较小的应用领域（倾斜角度一般要求在50～60°左右），往往需要将偏压功率降至很低的数值才能获得所需的倾斜角度，这使得刻蚀速率大大降低，从而严重影响了工艺效率，降低了产能。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种基片刻蚀方法，其可以在获得理想的沟槽侧壁的倾斜角度的前提下，提高刻蚀速率，从而可以提高工艺效率。
为实现本发明的目的而提供一种基片刻蚀方法，包括以下步骤：
掩膜制作步骤，在基片的层间介质表面上形成具有预定图形的掩膜；
加热预处理步骤，加热所述基片，以使所述掩膜的沟槽侧壁倾斜；
基片刻蚀步骤，向反应腔室内通入刻蚀气体，并开启激励电源和偏压电源，以在所述层间介质上刻蚀沟槽，从而将所述掩膜的图形复制到所述层间介质上。
其中，在所述加热预处理步骤中，根据所需的层间介质的沟槽侧壁的倾斜角度，而调节加热温度。
其中，在所述加热预处理步骤中，采用烘烤、热传导或热辐射的方式加热所述基片。
其中，在所述加热预处理步骤中，加热温度的范围在60～130℃。
其中，在所述基片刻蚀步骤中，所述刻蚀气体包括CxFy类气体、CxHyFz类气体或二者的混合气体。
优选地，所述CxFy类气体包括C4F8、C5F8或二者的混合气体。
优选地，所述CxHyFz类气体包括CHF3、CH2F2或二者的混合气体。
其中，在所述基片刻蚀步骤中，向反应腔室内通入刻蚀气体的同时，还通入辅助刻蚀气体，以调节所述反应腔室内的气体分布。
其中，所述辅助刻蚀气体包括氩气或氦气。
其中，在所述基片刻蚀步骤中，所述刻蚀气体的流量为20～200sccm。
其中，在所述基片刻蚀步骤中，所述偏压电源输出的偏压功率为200～1000W。
其中，所述偏压电源输出的偏压功率为400～700W。
其中，在所述基片刻蚀步骤中，所述激励电源输出的激励功率为500～5000W。
其中，在所述基片刻蚀步骤中，所述反应腔室的腔室压力为5～50mT。
优选地，所述层间介质的材料包括二氧化硅或氮化硅。
本发明具有以下有益效果：
本发明提供的基片刻蚀方法，其通过借助加热预处理步骤加热基片，可以使掩膜的沟槽侧壁倾斜，倾斜的掩膜沟槽侧壁有利于在后续的基片刻蚀步骤中，使层间介质的沟槽侧壁倾斜，即，本发明提供的基片刻蚀方法与现有技术相比，其在采用相同的偏压功率的前提下，可以获得倾斜角度更小的层间介质的沟槽侧壁，从而无需将偏压功率降低至很低的数值就可以获得所需的倾斜角度，进而可以提高刻蚀速率，提高工艺效率。
附图说明
图1为完成掩膜制作步骤之后获得的基片形貌的剖视图；
图2A为采用高偏压功率获得的基片形貌的剖视图；
图2B为采用低偏压功率获得的基片形貌的剖视图；
图3为本发明提供的基片刻蚀方法的流程框图；
图4为本发明提供的基片刻蚀方法的流程示意图；
图5A为采用现有技术的基片刻蚀方法获得的基片形貌的电镜扫描图；以及
图5B为采用本发明提供的基片刻蚀方法获得的基片形貌的电镜扫描图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的基片刻蚀方法进行详细描述。
图3为本发明提供的基片刻蚀方法的流程框图。图4为本发明提供的基片刻蚀方法的流程示意图。请一并参阅图3和图4，基片刻蚀方法包括以下步骤：
掩膜制作步骤，在基片的层间介质表面上形成具有预定图形的掩膜；
加热预处理步骤，加热基片，以使掩膜的沟槽侧壁倾斜；
基片刻蚀步骤，向反应腔室内通入刻蚀气体，并开启激励电源和偏压电源，以在层间介质上刻蚀沟槽，从而将掩膜的图形复制到层间介质上。
通过借助加热预处理步骤加热基片，可以使掩膜的沟槽侧壁倾斜，倾斜的掩膜沟槽侧壁有利于在后续的基片刻蚀步骤中，使层间介质的沟槽侧壁倾斜，即，本发明提供的基片刻蚀方法与现有技术相比，其在采用相同的偏压功率的前提下，可以获得倾斜角度更小的层间介质的沟槽侧壁，从而无需将偏压功率降低至很低的数值就可以获得所需的倾斜角度，进而可以提高刻蚀速率，提高工艺效率。
而且，在加热预处理步骤中，可以根据所需的层间介质的沟槽侧壁的倾斜角度，而调节加热温度。通过实验可知，加热温度越高，层间介质的沟槽侧壁的倾斜角度越小，反之，则越大。因此，若需要倾斜角度较小的层间介质的沟槽侧壁，则可以增加加热时间，以提高加热温度；若需要倾斜角度较大的层间介质的沟槽侧壁，则可以减少加热时间，以降低加热温度。
当然，在实际应用中，加热温度也不宜过高或过低，这是因为过高的加热温度可能会导致掩膜的特性改变或被碳化，而过低的加热温度又无法达到使层间介质的沟槽侧壁倾斜的效果，优选地，加热温度的范围可以在60～130℃。此外，可以采用烘烤、热传导或热辐射的方式加热基片。
在基片刻蚀步骤中，刻蚀气体可以包括CxFy类气体、CxHyFz类气体或二者的混合气体。其中，CxFy类气体包括C4F8、C5F8或二者的混合气体；CxHyFz类气体包括CHF3、CH2F2或二者的混合气体。优选地，在基片刻蚀步骤中，向反应腔室内通入刻蚀气体的同时，还可以通入诸如氩气或氦气等的不与刻蚀气体反应的辅助刻蚀气体，借助辅助刻蚀气体，可以调节反应腔室内的气体分布，从而可以提高刻蚀均匀性。
另外，在基片刻蚀步骤中，可以在获得理想的沟槽侧壁的倾斜角度的前提下，适当提高由激励电源输出的激励功率以及由偏压电源输出的偏压功率，以提高刻蚀速率。当然，偏压功率也不宜过高，否则会导致沟槽表面损伤，从而造成基片形貌粗糙。
优选地，基片刻蚀步骤可以采用下述工艺参数，即：刻蚀气体的流量为20～200sccm；偏压电源输出的偏压功率为200～1000W，进一步优选地，偏压功率为400～700W；激励电源输出的激励功率为500～5000W；反应腔室的腔室压力为5～50mT。
下面对本发明提供的基片刻蚀工艺与现有的基片刻蚀工艺分别进行刻蚀实验。其中，本发明提供的基片刻蚀工艺与现有的基片刻蚀工艺相比，二者的区别仅在于：本发明提供的基片刻蚀工艺在基片刻蚀步骤之前增设了加热预处理步骤，除此之外，二者的其它工艺步骤以及所采用的工艺参数均相同。
具体地，在本发明提供的基片刻蚀工艺的刻蚀实验中，基片的材料为硅；基片的层间介质的材料为二氧化硅；掩膜材料为光刻胶。而且，进行加热预处理步骤和基片刻蚀步骤所采用的工艺参数分别为：
加热预处理步骤，加热温度为100℃；加热时间为5min；
基片刻蚀步骤，刻蚀气体为C4F8，且流量为50sccm；辅助刻蚀气体为氩气，且流量为100sccm；激励功率为2000W；偏压功率为500W；反应腔室的腔室压力为10mT。
本发明提供的基片刻蚀工艺的刻蚀实验获得的基片形貌如图5A所示，由图可知，获得的基片层间介质的沟槽侧壁倾斜，且倾斜角度为56°左右；刻蚀速率达到700nm/min。
与之相比，在现有的基片刻蚀工艺的刻蚀实验中，没有进行加热预处理步骤，即，在完成掩膜制作步骤之后直接进行基片刻蚀步骤，而其基片刻蚀步骤所采用的工艺参数与本发明提供的基片刻蚀工艺的刻蚀实验相同。现有的基片刻蚀工艺的刻蚀实验获得的基片形貌如图5B所示，由图可知，在刻蚀速率为700nm/min的条件下，获得的基片层间介质的沟槽侧壁的倾斜角度为80°左右。
有上述实验可知，本发明提供的基片刻蚀工艺可以在获得理想的沟槽侧壁的倾斜角度的前提下，提高刻蚀速率，从而可以提高工艺效率。
在实际应用中，层间介质的材料包括二氧化硅或氮化硅；掩膜的材料包括光刻胶。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (15)
1.一种基片刻蚀方法，其特征在于，包括以下步骤：
掩膜制作步骤，在基片的层间介质表面上形成具有预定图形的掩膜；
加热预处理步骤，加热所述基片，以使所述掩膜的沟槽侧壁倾斜；
基片刻蚀步骤，向反应腔室内通入刻蚀气体，并开启激励电源和偏压电源，以在所述层间介质上刻蚀沟槽，从而将所述掩膜的图形复制到所述层间介质上。
2.如权利要求1所述的基片刻蚀方法，其特征在于，在所述加热预处理步骤中，根据所需的层间介质的沟槽侧壁的倾斜角度，而调节加热温度。
3.如权利要求1所述的基片刻蚀方法，其特征在于，在所述加热预处理步骤中，采用烘烤、热传导或热辐射的方式加热所述基片。
4.如权利要求1或3所述的基片刻蚀方法，其特征在于，在所述加热预处理步骤中，加热温度的范围在60～130℃。
5.如权利要求1所述的基片刻蚀方法，其特征在于，在所述基片刻蚀步骤中，所述刻蚀气体包括CXFy类气体、CxHyFz类气体或二者的混合气体。
6.如权利要求5所述的基片刻蚀方法，其特征在于，所述CxFy类气体包括C4F8、C5F8或二者的混合气体。
7.如权利要求5所述的基片刻蚀方法，其特征在于，所述CxHyFz类气体包括CHF3、CH2F2或二者的混合气体。
8.如权利要求1或5-7任意一项所述的基片刻蚀方法，其特征在于，在所述基片刻蚀步骤中，向反应腔室内通入刻蚀气体的同时，还通入辅助刻蚀气体，以调节所述反应腔室内的气体分布。
9.如权利要求8所述的基片刻蚀方法，其特征在于，所述辅助刻蚀气体包括氩气或氦气。
10.如权利要求1所述的基片刻蚀方法，其特征在于，在所述基片刻蚀步骤中，所述刻蚀气体的流量为20～200sccm。
11.如权利要求1所述的基片刻蚀方法，其特征在于，在所述基片刻蚀步骤中，所述偏压电源输出的偏压功率为200～1000W。
12.如权利要求11所述的基片刻蚀方法，其特征在于，所述偏压电源输出的偏压功率为400～700W。
13.如权利要求1所述的基片刻蚀方法，其特征在于，在所述基片刻蚀步骤中，所述激励电源输出的激励功率为500～5000W。
14.如权利要求1所述的基片刻蚀方法，其特征在于，在所述基片刻蚀步骤中，所述反应腔室的腔室压力为5～50mT。
15.如权利要求1所述的基片刻蚀方法，其特征在于，所述层间介质的材料包括二氧化硅或氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310399619.XA CN104425240B (zh) | 2013-09-05 | 2013-09-05 | 基片刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310399619.XA CN104425240B (zh) | 2013-09-05 | 2013-09-05 | 基片刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425240A true CN104425240A (zh) | 2015-03-18 |
| CN104425240B CN104425240B (zh) | 2018-05-08 |
Family
ID=52973922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310399619.XA Active CN104425240B (zh) | 2013-09-05 | 2013-09-05 | 基片刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425240B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106495087A (zh) * | 2015-09-08 | 2017-03-15 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 二氧化硅基片的刻蚀方法 |
| CN106504982A (zh) * | 2015-09-07 | 2017-03-15 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种基片的刻蚀方法 |
| CN109678104A (zh) * | 2018-12-29 | 2019-04-26 | 杭州士兰集成电路有限公司 | Mems器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5478438A (en) * | 1993-01-07 | 1995-12-26 | Matsushita Electronics Corporation | Method of etching semiconductor substrate |
| US6602794B1 (en) * | 2001-03-09 | 2003-08-05 | Advanced Micro Devices, Inc. | Silylation process for forming contacts |
| CN101863447A (zh) * | 2009-04-15 | 2010-10-20 | 中国科学院半导体研究所 | 采用光刻和干法刻蚀制作倾斜侧壁二氧化硅结构的方法 |
| CN103199058A (zh) * | 2013-04-19 | 2013-07-10 | 中微半导体设备(上海)有限公司 | 一种通孔的刻蚀方法 |
-
2013
- 2013-09-05 CN CN201310399619.XA patent/CN104425240B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5478438A (en) * | 1993-01-07 | 1995-12-26 | Matsushita Electronics Corporation | Method of etching semiconductor substrate |
| US6602794B1 (en) * | 2001-03-09 | 2003-08-05 | Advanced Micro Devices, Inc. | Silylation process for forming contacts |
| CN101863447A (zh) * | 2009-04-15 | 2010-10-20 | 中国科学院半导体研究所 | 采用光刻和干法刻蚀制作倾斜侧壁二氧化硅结构的方法 |
| CN103199058A (zh) * | 2013-04-19 | 2013-07-10 | 中微半导体设备(上海)有限公司 | 一种通孔的刻蚀方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106504982A (zh) * | 2015-09-07 | 2017-03-15 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种基片的刻蚀方法 |
| CN106504982B (zh) * | 2015-09-07 | 2020-07-17 | 北京北方华创微电子装备有限公司 | 一种基片的刻蚀方法 |
| CN106495087A (zh) * | 2015-09-08 | 2017-03-15 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 二氧化硅基片的刻蚀方法 |
| CN106495087B (zh) * | 2015-09-08 | 2020-04-28 | 北京北方华创微电子装备有限公司 | 二氧化硅基片的刻蚀方法 |
| CN109678104A (zh) * | 2018-12-29 | 2019-04-26 | 杭州士兰集成电路有限公司 | Mems器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425240B (zh) | 2018-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2595180B1 (en) | Etching method | |
| TWI444109B (zh) | 電漿處理裝置及電漿處理方法 | |
| CN104616984B (zh) | 等离子蚀刻处理方法以及等离子蚀刻处理装置 | |
| TWI747899B (zh) | 使用感應耦合高密度電漿之介電膜的緻密化 | |
| CN104285283A (zh) | 半导体基板的制造方法 | |
| CN104425240A (zh) | 基片刻蚀方法 | |
| CN107644812A (zh) | 基片刻蚀方法 | |
| CN109219866A (zh) | 蚀刻方法 | |
| CN104555907B (zh) | 键合方法以及键合结构 | |
| CN110211870A (zh) | 晶圆减薄方法 | |
| KR101805692B1 (ko) | 초발수 초발유 표면 형성 방법 및 그 제조 물체 | |
| CN105679700B (zh) | 硅深孔刻蚀方法 | |
| CN104952788B (zh) | 一种斜孔刻蚀方法 | |
| CN108573867A (zh) | 硅深孔刻蚀方法 | |
| TWI514470B (zh) | Deep silicon etching method | |
| CN104925739A (zh) | 二氧化硅的刻蚀方法 | |
| CN110854019A (zh) | 半导体制造方法 | |
| CN104658939B (zh) | 用于自对准双构图技术的关键尺寸补偿方法 | |
| JP2006093660A (ja) | プラズマエッチング法 | |
| CN108133887B (zh) | 基于深槽刻蚀的平坦化方法 | |
| CN105358474A (zh) | 复合结构的制造工艺 | |
| CN106098546B (zh) | 一种硅波导的制作方法 | |
| CN105097440A (zh) | 一种深硅刻蚀方法 | |
| CN105742227B (zh) | 改善介质层中通孔和沟槽形貌的方法 | |
| CN104637808B (zh) | 一种解决底切问题的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Applicant after: Beijing North China microelectronics equipment Co Ltd Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |