CN105358474A - 复合结构的制造工艺 - Google Patents

复合结构的制造工艺 Download PDF

Info

Publication number
CN105358474A
CN105358474A CN201480036456.1A CN201480036456A CN105358474A CN 105358474 A CN105358474 A CN 105358474A CN 201480036456 A CN201480036456 A CN 201480036456A CN 105358474 A CN105358474 A CN 105358474A
Authority
CN
China
Prior art keywords
working lining
particle
weakening region
dosage
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480036456.1A
Other languages
English (en)
Other versions
CN105358474B (zh
Inventor
N·本穆罕默德
E·梅兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN105358474A publication Critical patent/CN105358474A/zh
Application granted granted Critical
Publication of CN105358474B publication Critical patent/CN105358474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00373—Selective deposition, e.g. printing or microcontact printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Medicinal Preparation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及复合结构的制造工艺，其包括下列步骤：a)提供包括第一表面(20)的施主衬底(10)以及支撑衬底(30)；b)在施主衬底(10)中形成断开区(40)，所述断开区(40)与施主衬底(10)的第一表面(20)共同界定了有用层(50)；c)组装支撑衬底(30)与施主衬底(10)；d)使施主衬底在断开区断裂；e)减薄有用层(50)从而形成减薄了的有用层(51)。步骤b)的进行使得有用层(50)具有被设计为补偿在步骤e)期间的有用层(50)的消耗的非均匀性的厚度分布。

Description

复合结构的制造工艺
技术领域
本发明涉及复合结构的制造工艺。
背景技术
现有技术已知的并且示出在图1中的复合结构的制造工艺包括下列步骤：
a)提供包括第一表面2的施主衬底1以及支撑衬底3；
b)在施主衬底1中形成弱化区4，弱化区4与施主衬底1的第一表面2一起界定了工作层5；
c)组装支撑衬底3和施主衬底1；
d)使施主衬底沿着弱化区断裂，从而将工作层5转移到支撑衬底3上；
e)减薄工作层5从而获得减薄了的工作层6。
然而，涉及该现有技术的制造工艺的主要缺点在于，减薄了的工作层6显示出厚度的非均匀性。
这是因为，减薄步骤e)一般包括部分氧化工作层5的步骤，该步骤之后将工作层5的氧化部分去除。
该氧化通过不均匀的厚度而部分地氧化了工作层5。因此，其体现为，在去除工作层5的氧化部分之后，减薄了的工作层6的厚度的变化。在全部步骤结束后，减薄了的工作层6的厚度的变化可以超过
这对于绝缘体上硅式的结构的制造尤其有害，因为对其而言，需要将硅层的厚度变化控制到+/-
因此，在制造工艺的全部步骤结束后，对减薄了的工作层6的厚度的控制仍然很困难。
从而，本发明的目标为，提供一种能够对减薄了的工作层6的厚度变化进行更好地控制的结构的制造工艺。
发明内容
本发明的目的在于克服上述缺点，本发明涉及用于制造复合结构的工艺，其包括下列步骤：
a)提供施主衬底和支撑衬底，所述施主衬底包括第一表面；
b)在施主衬底中形成弱化区，所述弱化区与施主衬底的第一表面一起界定了工作层；
c)组装支撑衬底与施主衬底；
d)使施主衬底沿着弱化区断裂，从而将工作层转移到支撑衬底上；
e)减薄工作层以形成减薄了的工作层，所述减薄消耗了工作层的非均匀的厚度；
所述制造工艺的特征在于，步骤b)的进行使得转移至支撑衬底上的工作层在步骤d)结束时显示出这样的厚度分布(profil)，所述厚度分布适于至少部分地补偿在步骤e)期间的工作层的消耗的非均匀性，减薄了的工作层在全部步骤结束时在厚度上基本是均匀的。
从而，在步骤d)结束时的工作层的厚度分布的非均匀性能够补偿减薄步骤的非均匀性。实际上，在步骤e)结束时的减薄了的工作层的非均匀性得到了改善。
根据一个实施方案，减薄步骤e)包括氧化工作层的步骤以形成氧化物层，氧化物层的厚度是非均匀的，之后进行去除所述氧化物层的步骤。
根据一个实施方案，步骤b)通过注入两种粒子H或He中的至少一种而进行。
从而，两种粒子氢或氦中的至少一种的注入能够形成弱化区。
根据一个实施方案，被注入的粒子的总剂量在弱化区的延伸范围内是非均匀的，被注入的粒子的剂量的非均匀性适于在断裂步骤d)结束时产生工作层的厚度分布。
从而，注入条件能够限定弱化区，并且尤其是能够调节在步骤d)结束时的工作层的厚度分布。
这是因为，申请人公司已经发现，出乎预料地，在弱化区的整个延伸范围内是非均匀的粒子总剂量的注入能够调整在步骤d)结束时的工作层的厚度变化。如果在步骤b)结束时，工作层的一部分被包括在弱化区的相对于弱化区的其他区域显示出过量的被注入的粒子剂量的区域内，则在步骤d)之后会观察到工作层的所述部分的过量厚度。
根据一个实施方案，被注入的氢离子的剂量在弱化区的整个延伸范围内是均匀的，而被注入的氦离子的剂量在弱化区的延伸范围内是非均匀的。
从而，在步骤d)结束时的工作层的厚度分布通过被注入的氦离子的剂量而得到调节。
根据一个实施方案，在步骤e)期间形成的氧化物层在其中心部分显示出更大的厚度，并且随着向氧化物层的圆环外围部分靠近而显示出更小的厚度；被注入的粒子的剂量在弱化区的中心部分更大，并且随着向弱化区的圆环外围部分靠近而更小。
从而，在弱化区的中心部分的过量的被注入粒子剂量使得能够在步骤d)结束时获得工作层的圆拱形(bombé)厚度分布。因此，减薄了的工作层的厚度分布在减薄了的层的整个延伸范围内基本不变。
根据一个实施方案，在步骤e)期间形成的氧化物层在其中心部分显示出更小的厚度，并且随着向氧化物层的圆环外围部分靠近而显示出更大的厚度；在步骤b)期间注入的粒子的剂量在弱化区的中心部分更小，并且随着向弱化区的圆环外围部分靠近而更大。
从而，在弱化区的圆环外围部分的过量的被注入粒子剂量使得能够在步骤d)结束时获得工作层的碗形厚度分布。因此，减薄了的工作层的厚度分布在减薄了的层的整个延伸范围内基本不变。
根据一个实施方案，步骤b)以两个步骤进行：
-第一粒子注入，其根据的是第一注入能量，第一粒子注入的剂量在弱化区的延伸范围内是非均匀的。
-第二粒子注入，其根据的是低于第一注入能量的第二注入能量，第二粒子注入的剂量在弱化区的延伸范围内是非均匀的。
第二注入能量比第一注入能量大90％，第一粒子注入的剂量和第二粒子注入的剂量在弱化区的整个延伸范围内是互补的，第一粒子注入的剂量的非均匀性和第二粒子注入的剂量的非均匀性适于在断裂步骤d)结束时产生工作层的厚度分布。
根据一个实施方案，在第一注入和第二注入期间注入的粒子包括氢离子。
根据实施方案，在步骤b)之前，在施主衬底的第一表面上形成介电层。
根据一个实施方案，介电层包括下列材料中的至少一种：氧化硅或氮化硅。
根据一个实施方案，施主衬底包括下列材料中的至少一种：硅、锗或硅\锗合金。
附图说明
其他特征和益处将在下面的对根据本发明的用复合结构的制造工艺的实施方案的描述中变得明显，这些实施方案是通过参考所附附图而作为非限制性示例给出的，在附图中：
-图1是根据现有技术中已知的技术的复合结构的制造工艺的示意性表示；
-图2和图3是根据本发明的复合结构的制造工艺的示意性表示；
-图4a和图4b是根据本发明的注入步骤和断裂步骤的示意性表示；
-图5示出了在根据本发明的断裂步骤之后获得的工作层的沿着直径的厚度分布；
-图6示出了在根据本发明的断裂步骤之后获得的工作层的沿着直径的厚度分布。
具体实施方式
对于不同的实施方案，出于简化描述的考虑，对于相同的元件或完成相同功能的元件使用了相同的附图标记。
图2和图3示意性示出了复合结构的制造工艺。
为了使图示更简单，不同的层的各自的厚度并不是按比例表示的。
复合结构的制造工艺的步骤a)包括，提供包括第一表面20的施主衬底10，以及提供支撑衬底30。
在步骤a)中提供的施主衬底10可以包括选自下列材料中的一种：硅、锗或硅/锗合金。
在步骤a)中提供的支撑衬底30可以由在微电子产业、光学产业、光电产业和光伏产业中常用的所有材料构成。
特别地，支撑衬底30包括选自下组中的材料中的至少一种：硅、碳化硅、硅/锗、玻璃、陶瓷以及金属合金。
根据有益的实施方案，如图3所示，在步骤a)与步骤b)之间可以在施主衬底10的第一表面20上形成介电层53。
介电层53可以包括下列材料中的至少一种：氧化硅或氮化硅。
例如，介电层53可以通过施主衬底10的热氧化形成，施主衬底10包括硅。热氧化可以在氧化气氛下在800℃-1100℃之间的温度下进行。例如，包括硅的施主衬底10的在氧气氛下在800℃的温度下的热氧化能够形成氧化硅层。低压化学气相沉积和等离子体增强化学气相沉积技术也是用于形成包括氧化硅或氮化硅的介电层53的可选择的技术。
复合结构的制造工艺的步骤b)包括，在施主衬底10中形成弱化区40。弱化区40与施主衬底10的第一表面20一同界定了工作层50。工作层50旨在被转移到支撑衬底30上。根据本发明的尤其有益的实施方案，弱化区40是通过选自下列粒子中的至少一种粒子的注入而形成的：氢离子或氦离子。随后将在对不同实施方案的描述中详细地描述弱化区40的形成。
步骤b)之后是步骤c)，步骤c)包括将支撑衬底30与施主衬底10组装。该组装可以例如通过分子键合来进行。根据第一实施方案，如图2所示，组装步骤可以通过使施主衬底的第一表面20接触支撑衬底30而进行。或者，如图3所示，当在施主衬底10的第一表面20上形成了介电层53时，组装步骤可以通过使介电层53与支撑衬底30接触而进行。
步骤c)之后是步骤d)，步骤d)使得施主衬底30沿着弱化区断裂。在断裂步骤结束后，工作区50被转移至支撑衬底30。有益地，在施主衬底10的第一表面20上形成介电层53，在断裂步骤d)结束时，工作层50和介电层53被转移至支撑衬底30。断裂步骤d)可以通过在300℃-500℃之间的温度下进行在30分钟至24小时之间的时长的热处理来执行。
步骤d)之后是步骤e)，步骤e)减薄工作层50。工作层50的减薄产生减薄了的工作层51。该减薄消耗工作层50的非均匀的厚度。
工作层50的减薄有益地通过牺牲氧化步骤来进行。这是一种表面处理，其目的在于，在工作层50的表面上和上部中形成氧化物层52。包括硅的工作层的氧化因此一般在800-1000℃之间进行。
该工艺可以特别地使用水汽(则使用术语“湿法氧化”)，也可以特别地使用分子氧(则使用术语“干法氧化”)。相应的反应为：
Si+2H2O→SiO2+2H2(湿法氧化)
Si+O2→SiO2(干法氧化)
湿法氧化更快，但是可能获得比通过干法氧化获得的氧化物品质低的氧化物。
氧化气体还可以包括数百分比的盐酸(HCl)，以便消除其中可能出现的金属离子。
氧化物层52是通过工作层50的消耗以及环境气体贡献的氧两者而形成的。
根据所需的氧化物层52的厚度以及氧化温度，氧化时间一般在几分钟到几小时之间。
所形成的氧化物层52的整体厚度一般在50到500nm之间，典型在100到400nm之间。
硅的热氧化通常是使用包括一个或多个管的炉进行的，待处理的复合结构装载在其中。对于大直径的绝缘体上硅式的复合结构，如果氧化是在具有竖直的管的炉(其中，复合结构水平放置、竖直排列)中进行的，则氧化会更均匀。
然而已经发现，氧化物层52的厚度在其整个延伸范围上并不是均匀的。
因此，作为示例，对于包括硅的工作层50，中心部分的厚度大约为的氧化物层52在其外围圆环部分的厚度将是大约而中心部分的厚度大约为的这样的层在其外围圆环部分的厚度将是大约
可以使用例如椭偏仪来观察这样的厚度变化。
氧化物层52的去除或“牺牲氧化”是一般通过湿法过程进行的刻蚀。
对于氧化硅层的去除，提供化学刻蚀的试剂是基于氢氟酸(HF)的。在氧化硅层52的去除之后，获得了由硅组成的减薄了的工作层51。
应当注意，在某些条件下，也有可能获得相反的情况，即，有可能获得边缘部分厚于中心部分的(即，凹形的)氧化物层52。然而，这种情况比前述情况少见得多。
能够导致在中心更厚的氧化或相反地在边缘更厚的氧化的参数包括例如氧化期间注入的不同气体的分压和流速、氧化期间的可能的温度斜率(晶圆的边缘与中心之间的可能的温度梯度的原因)或者在炉中的位置。
现在将给出对形成弱化区40的步骤b)的不同实施方案的描述。步骤b)的进行使得转移至支撑衬底20上的工作层50在步骤d)结束时显示出一定的厚度分布，所述厚度分布适于至少部分地补偿在步骤e)期间的工作层50的消耗的非均匀性，减薄了的工作层51在全部步骤结束时在厚度上是基本均匀的。
具体而言，在断裂步骤d)结束时的工作层50的厚度分布适于补偿在步骤e)中进行的牺牲氧化步骤的非均匀性。
术语“补偿非均匀性”应被理解为意指产生这样的工作层50的厚度分布，使得在减薄步骤结束时，减薄了的工作层51在其延伸的范围内显示出实质上不变的厚度。
步骤b)的第一实施方案
根据第一实施方案，弱化区40的形成是通过选自下列粒子中的至少一种粒子的注入而进行的：氢离子或氦离子。被注入的粒子的总剂量在弱化区40的延伸范围内是非均匀的，而且被注入的粒子的剂量的非均匀性适于在断裂步骤d)结束时产生工作层50的非均匀厚度分布。
术语“被注入的粒子的剂量”应被理解为意指弱化区40的每单位表面面积的被注入的粒子的量。被注入的粒子的剂量是以原子每cm2来测量的。
注入步骤有益地是通过单晶圆注入设备进行的。不同于批量晶圆注入设备，单晶圆注入设备能够在弱化区40的整个延伸范围内注入非均匀的粒子剂量。
申请人公司已经发现，在断裂步骤结束时的工作区50的厚度分布取决于被注入的粒子的剂量在弱化区40的整个延伸范围内的非均匀性。
如果在步骤b)结束时，工作层50的一部分被包括在相对于弱化区40的其他区域显示出过量的被注入的粒子的剂量的弱化区40的区域内，则在步骤d)之后会观察到工作层50的所述部分的过量厚度。因此，在弱化区40的一个区域中的过量的被注入的粒子剂量能够在步骤d)结束时在弱化区40的所述区域产生工作层50的过量厚度。
从而，如图4a和图4b所示，弱化区40的区域A显示出相对于弱化区40的其他区域的过量被注入的粒子剂量。在步骤b)中被包括在区域A中的工作层50的部分54在步骤d)结束时将显示出比工作层50的其他部分更大的厚度。
作为示例，图5示出了被转移至支撑衬底上的硅层的厚度分布。在该特定情况中，注入条件如下：
-能量为大约20keV、剂量为大约1×1016原子/cm2的氢离子注入，该注入在弱化区的整个延伸范围内是不变的。
-能量为大约30keV的氦离子的注入，其中在中心部分在大约为100mm的直径上具有3％的超量。
则会发现，在断裂步骤d)之后，由硅组成的工作层50在中心显示出大于其圆环外围区的厚度。则工作层的厚度分布被描述为圆拱形分布。
例如，当在减薄步骤e)期间形成的氧化物层52显示出了圆拱形厚度分布时，有益的是，在弱化区(40)的中心部分注入更大剂量的粒子，并且随着向弱化区(40)的圆环外围部分靠近，注入较小剂量的粒子。在弱化区40的中心部分的被注入的粒子的剂量可以比在弱化区的圆环外围部分的被注入的粒子的剂量大2％到9％之间，优选为3％到6％之间。从而，减薄了的工作层51将显示出相对于现有技术而言的改进了的厚度均匀性。术语“改进了的厚度均匀性”应被理解为意指较小的厚度变化。
相反，当在减薄步骤e)期间形成的氧化物层52显示出了碗形厚度分布时，有益的是，在弱化区40的圆环外围部分注入更大剂量的粒子，并且在弱化区40的中心部分注入较小剂量的粒子。在弱化区40的圆环外围部分的被注入的粒子的剂量可以比在弱化区40的中心部分的被注入的粒子的剂量大2％到9％之间，优选为3％到6％之间。从而，减薄了的工作层51将显示出相对于现有技术而言的改进了的厚度均匀性。术语“改进了的厚度均匀性”应被理解为意指较小的厚度变化。
尤其优选的是，在弱化区40注入的氢离子的剂量在弱化区40的整个延伸范围内是不变的，而注入的氦离子的剂量在弱化区40的范围内是非均匀的。从而，工作层的厚度分布通过注入的氦离子的剂量的非均匀性而得到调节。
步骤b)的第二实施方案
根据第二实施方案，步骤b)以两个步骤进行：
-第一粒子注入，其根据的是第一注入能量，第一粒子注入的剂量在弱化区40的延伸范围内是非均匀的。
-第二粒子注入，其根据的是低于第一注入能量的第二注入能量，第二粒子注入的剂量在弱化区40的延伸范围内是非均匀的。
第二注入能量比第一注入能量大90％。第一粒子注入的剂量和第二粒子注入的剂量在弱化区40的整个延伸范围内是互补的。第一粒子注入的剂量的非均匀性和第二粒子注入的剂量的非均匀性适于在断裂步骤d)结束时产生工作层50的厚度分布。
被注入的粒子的剂量是以原子每cm2来测量的。
注入步骤有益地是通过单晶圆注入设备进行的。不同于批量晶圆注入设备，单晶圆注入设备能够在弱化区40的整个延伸范围内注入非均匀的粒子剂量。
作为示例，第一注入是在等于24.07keV的注入能量下的氢离子注入。在第一注入期间注入的氢离子的剂量在直径为200mm的弱化区40中心部分等于大约1×1016原子/cm2，而在弱化区40的其他部分等于大约0.5×1016至0.6×1016原子/cm2。第二注入是在等于23.08keV的注入能量下的氢离子注入。在第二注入期间氢离子的剂量在直径为200mm的弱化区40中心部分等于0.5×1016至0.6×1016原子/cm2，在弱化区40的其他部分等于大约1×1016原子/cm2。则会发现，在断裂步骤d)之后，如图6所示，由硅组成的工作层52在中心比在其圆环外围区显示出较低的厚度。则工作层的厚度分布被描述为碗形分布。
尤其有益的是，减薄步骤e)的非均匀性可以在根据本发明的工艺的注入之前确定。对于通过牺牲氧化进行的减薄步骤e)，这可以包括热氧化施主衬底10或工作层50，以及利用测量层的厚度的设备(例如椭偏仪)来测量由此形成的厚度分布。对在减薄步骤期间形成的氧化物层的厚度分布的认识，使得能够对用于复合结构批量生产的形成弱化区的步骤进行调整。
更具体而言，现在的热氧化炉显示出相对良好的热稳定性。因此，数次重复进行的热氧化步骤将产生总是显示出基本相同的厚度分布的氧化物层。则采用根据本发明的工艺用于绝缘体上硅式的复合结构的生产是有益的。
此外，根据本发明的工艺能够制造这样的复合结构以及尤其是绝缘体上硅结构，其中，减薄了的工作层51显示出相对于现有技术而言的减小了的厚度变化。

Claims (12)

1.一种复合结构的制造工艺，包括下列步骤：
a)提供施主衬底(10)和支撑衬底(30)，所述施主衬底包括第一表面(20)；
b)在施主衬底(10)中形成弱化区(40)，所述弱化区(40)与施主衬底(10)的第一表面(20)一起界定了工作层(50)；
c)组装支撑衬底(30)与施主衬底(10)；
d)使施主衬底沿着弱化区断裂，从而将工作层(50)转移到支撑衬底(30)上；
e)减薄工作层(50)以形成减薄了的工作层(51)，所述减薄消耗了工作层(50)的非均匀的厚度；
所述制造工艺的特征在于，步骤b)的进行使得转移至支撑衬底(20)上的工作层(50)在步骤d)结束时显示出这样的厚度分布，所述厚度分布适于至少部分地补偿在步骤e)期间的工作层(50)的消耗的非均匀性，减薄了的工作层(51)在全部步骤结束时在厚度上是基本均匀的。
2.根据权利要求1所述的制造工艺，其中，减薄步骤e)包括氧化工作层(50)的步骤以形成氧化物层(52)，所述氧化物层(52)的厚度是非均匀的，之后进行去除所述氧化物层(52)的步骤。
3.根据权利要求2所述的制造工艺，其中，步骤b)通过注入两种粒子H或He中的至少一种而进行。
4.根据权利要求3所述的制造工艺，其中，被注入的粒子的总剂量在弱化区(40)的延伸范围内是非均匀的，而且被注入的粒子的剂量的非均匀性适于在断裂步骤d)结束时产生工作层(50)的所述厚度分布。
5.根据权利要求4所述的制造工艺，其中，被注入的氢离子的剂量在弱化区(40)的整个延伸范围内是均匀的，而被注入的氦离子的剂量在弱化区(40)的延伸范围内是非均匀的。
6.根据权利要求4或5所述的制造工艺，其中，在步骤e)期间形成的氧化物层(52)在其中心部分显示出更大的厚度，并且随着向氧化物层(52)的圆环外围部分靠近而显示出更小的厚度；被注入的粒子的剂量在弱化区的中心部分更大，并且随着向弱化区的圆环外围部分靠近而更小。
7.根据权利要求4或5所述的制造工艺，其中，在步骤e)期间形成的氧化物层(52)在其中心部分显示出更小的厚度，并且随着向氧化物层(52)的圆环外围部分靠近而显示出更大的厚度；在步骤b)期间注入的粒子的剂量在弱化区的中心部分更小，并且随着向弱化区的圆环外围部分靠近而更大。
8.根据权利要求3所述的制造工艺，其中，步骤b)在两个步骤中进行：
-第一粒子注入，其根据的是第一注入能量，第一粒子注入的剂量在弱化区(40)的延伸范围内是非均匀的；
-第二粒子注入，其根据的是低于第一注入能量的第二注入能量，第二粒子注入的剂量在弱化区(40)的延伸范围内是非均匀的，
第二注入能量比第一注入能量大90％，第一粒子注入的剂量和第二粒子注入的剂量在弱化区(40)的整个延伸范围内是互补的，第一粒子注入的剂量的非均匀性和第二粒子注入的剂量的非均匀性适于在断裂步骤d)结束时产生工作层(50)的所述厚度分布。
9.根据权利要求8所述的制造工艺，其中，在第一注入和第二注入期间注入的粒子包括氢离子。
10.根据权利要求1至9中的任一项所述的制造工艺，其中，在步骤b)之前，在施主衬底的第一表面上形成介电层(53)。
11.根据权利要求9所述的制造工艺，其中，介电层(53)包括下列材料中的至少一种：氧化硅或氮化硅。
12.根据权利要求1至11中的任一项所述的制造工艺，其中，施主衬底(10)包括下列材料中的至少一种：硅、锗或硅/锗合金。
CN201480036456.1A 2013-06-28 2014-06-17 复合结构的制造工艺 Active CN105358474B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1301528 2013-06-28
FR1301528A FR3007891B1 (fr) 2013-06-28 2013-06-28 Procede de fabrication d'une structure composite
PCT/FR2014/051487 WO2014207346A1 (fr) 2013-06-28 2014-06-17 Procede de fabrication d'une structure composite

Publications (2)

Publication Number Publication Date
CN105358474A true CN105358474A (zh) 2016-02-24
CN105358474B CN105358474B (zh) 2018-02-13

Family

ID=49474468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480036456.1A Active CN105358474B (zh) 2013-06-28 2014-06-17 复合结构的制造工艺

Country Status (7)

Country Link
US (1) US9887124B2 (zh)
JP (1) JP6470275B2 (zh)
CN (1) CN105358474B (zh)
DE (1) DE112014003019T5 (zh)
FR (1) FR3007891B1 (zh)
SG (1) SG11201510631VA (zh)
WO (1) WO2014207346A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6747386B2 (ja) * 2017-06-23 2020-08-26 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2797714A1 (fr) * 1999-08-20 2001-02-23 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US20050148163A1 (en) * 2003-12-19 2005-07-07 Nguyet-Phuong Nguyen Method of catastrophic transfer of a thin film after co-implantation
EP1705704A1 (en) * 2004-01-08 2006-09-27 SUMCO Corporation Process for producing soi wafer
CN101118845A (zh) * 2006-07-20 2008-02-06 株式会社Sumco 用于制造键合晶片的方法
CN102347219A (zh) * 2011-09-23 2012-02-08 中国科学院微电子研究所 形成复合功能材料结构的方法
CN102386123A (zh) * 2011-07-29 2012-03-21 上海新傲科技股份有限公司 制备具有均匀厚度器件层的衬底的方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3031904B2 (ja) * 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
KR100874724B1 (ko) * 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
FR2890489B1 (fr) * 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
JP2007242972A (ja) * 2006-03-09 2007-09-20 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2913528B1 (fr) * 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
US7619283B2 (en) * 2007-04-20 2009-11-17 Corning Incorporated Methods of fabricating glass-based substrates and apparatus employing same
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20130089968A1 (en) * 2010-06-30 2013-04-11 Alex Usenko Method for finishing silicon on insulator substrates
US8487280B2 (en) * 2010-10-21 2013-07-16 Varian Semiconductor Equipment Associates, Inc. Modulating implantation for improved workpiece splitting
JP5802436B2 (ja) * 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5587257B2 (ja) * 2011-07-06 2014-09-10 信越半導体株式会社 イオン注入機の基板保持具の劣化判定方法
JP5670303B2 (ja) * 2011-12-08 2015-02-18 信越半導体株式会社 イオン注入機の基板保持具の劣化判定方法
JP5927894B2 (ja) * 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2797714A1 (fr) * 1999-08-20 2001-02-23 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US20050148163A1 (en) * 2003-12-19 2005-07-07 Nguyet-Phuong Nguyen Method of catastrophic transfer of a thin film after co-implantation
EP1705704A1 (en) * 2004-01-08 2006-09-27 SUMCO Corporation Process for producing soi wafer
CN101118845A (zh) * 2006-07-20 2008-02-06 株式会社Sumco 用于制造键合晶片的方法
CN102386123A (zh) * 2011-07-29 2012-03-21 上海新傲科技股份有限公司 制备具有均匀厚度器件层的衬底的方法
CN102347219A (zh) * 2011-09-23 2012-02-08 中国科学院微电子研究所 形成复合功能材料结构的方法

Also Published As

Publication number Publication date
WO2014207346A1 (fr) 2014-12-31
DE112014003019T5 (de) 2016-03-17
US9887124B2 (en) 2018-02-06
CN105358474B (zh) 2018-02-13
SG11201510631VA (en) 2016-01-28
US20160372361A1 (en) 2016-12-22
FR3007891A1 (fr) 2015-01-02
JP6470275B2 (ja) 2019-02-13
JP2016526796A (ja) 2016-09-05
FR3007891B1 (fr) 2016-11-25

Similar Documents

Publication Publication Date Title
JP6599540B2 (ja) エピタキシャルウェーハを製造するためのリアクターの再稼動準備方法
CN104797747B (zh) 单晶碳化硅基板的表面处理方法和单晶碳化硅基板
TW201133624A (en) Stress management for tensile films
CN102136413B (zh) 倒角基板布线方法
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
CN101615577B (zh) 外延晶片及其制造方法
EP3118889B1 (en) Process for producing bonded soi wafer
CN105453249A (zh) 保持架、其制造方法及其使用
CN104854678B (zh) 收容容器、收容容器的制造方法、半导体的制造方法以及半导体制造装置
CN105358474A (zh) 复合结构的制造工艺
CN100378904C (zh) 用于热处理室中的圆筒及其制造方法
JP5113182B2 (ja) 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法
KR20110012868A (ko) 반도체 소자의 소자분리막 형성방법
CN110098145A (zh) 单晶硅薄膜及其制作方法
CN104160475B (zh) “绝缘体上硅”(soi)型衬底的活性硅层的薄化方法
CN106030774A (zh) SiC基板的潜伤深度推定方法
KR102155253B1 (ko) Ｓｏｉ 웨이퍼를 가공 처리하는 방법
Tillocher et al. Alternated process for the deep etching of titanium
JP2008199015A (ja) Ｐｓｚ膜の熱処理方法及びこれを適用した半導体素子の素子分離膜形成方法
CN104425240B (zh) 基片刻蚀方法
JP2022553646A (ja) プラズマチャンバコンポーネントの無機コーティング
CN106024621A (zh) 用于制造具有均匀厚度的掩埋介电层的结构的工艺
US20210147287A1 (en) Method of treating surface of quartz member and quartz member obtained by same
RU2606809C1 (ru) Способ изготовления кремниевой эпитаксиальной структуры
KR20230071509A (ko) 야누스 전이금속 디칼코게나이드 박막 및, 야누스 전이금속 디칼코게나이드 박막의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant