JP6747386B2 - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP6747386B2
JP6747386B2 JP2017123117A JP2017123117A JP6747386B2 JP 6747386 B2 JP6747386 B2 JP 6747386B2 JP 2017123117 A JP2017123117 A JP 2017123117A JP 2017123117 A JP2017123117 A JP 2017123117A JP 6747386 B2 JP6747386 B2 JP 6747386B2
Authority
JP
Japan
Prior art keywords
oxidation
soi
film thickness
wafer
thickness distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017123117A
Other languages
English (en)
Other versions
JP2019009257A (ja
Inventor
阿賀　浩司
浩司 阿賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017123117A priority Critical patent/JP6747386B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to SG11201911688XA priority patent/SG11201911688XA/en
Priority to US16/621,001 priority patent/US11244851B2/en
Priority to EP18820765.8A priority patent/EP3644346A4/en
Priority to PCT/JP2018/020640 priority patent/WO2018235548A1/ja
Priority to KR1020197037214A priority patent/KR102554190B1/ko
Priority to CN201880038871.9A priority patent/CN110785830B/zh
Priority to TW107119237A priority patent/TWI774781B/zh
Publication of JP2019009257A publication Critical patent/JP2019009257A/ja
Application granted granted Critical
Publication of JP6747386B2 publication Critical patent/JP6747386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、ＳＯＩウェーハの製造方法に関する。
イオン注入剥離法によりＳＯＩウェーハを作製する場合、剥離直後のＳＯＩ層の膜厚均一性を維持したまま剥離面の表面粗さを低減するため、研磨を行う代わりに高温熱処理を行って表面粗さを改善する平坦化熱処理が行われるようになってきている。
平坦化熱処理後は、通常、ＳＯＩ層を所望の膜厚に調整するための犠牲酸化処理が行われるが、その犠牲酸化においては、面内分布の優れた酸化膜厚が得られる熱酸化炉として、ウェーハを回転させながら熱酸化を行うことが可能な縦型熱処理炉が一般的に用いられている。
表面粗さを改善する平坦化熱処理は、研磨（タッチポリッシュ）による平坦化に比べてＳＯＩ層の膜厚均一性を悪化させない点が最大のメリットであるが、平坦化熱処理でもＳＯＩ層のエッチングがわずかに進行するため、剥離直後の膜厚均一性に比べれば、ある程度の悪化は避けられない。
平坦化熱処理を行った直後のＳＯＩ層の膜厚分布が同心円形状である場合には、特許文献１に記載の方法を適用することで、平坦化熱処理後の犠牲酸化処理でＳＯＩ層の膜厚分布を改善することができる。
特許文献１には、同心円形状のＳＯＩ膜厚分布に対し、犠牲酸化処理における熱酸化を、ウェーハ回転機構のあるバッチ式熱処理炉を使用して、昇温中または降温中の少なくとも一方で行うことによって同心円形状の酸化膜厚分布を形成し、それによりＳＯＩ膜厚分布を相殺することによってＳＯＩ膜厚分布を改善することが記載されている。
また、特許文献２には、ＳＯＩ層の膜厚分布を測定し、予め求めておいた薄膜化工程での面内取り代分布に基づいて、薄膜化工程後にＳＯＩ層の膜厚分布が改善されるようにウェーハを回転させて配置した状態で薄膜化を行うことが記載されている。ただし、対象としている薄膜化工程は、ＳＣ−１洗浄である。
また、特許文献３には、ＳＯＩ層を熱酸化処理する前に面内膜厚分布を測定し、その測定値に基づいて、ＳＯＩ層膜厚が厚い領域が薄い領域に比べてＳＯＩ層の面内温度が高くなるようにランプ出力を調整して熱酸化処理を行うことが記載されている。
特開２０１３−１２５９０９号公報 特開２０１６−６６６９２号公報 特開２００７−２４２９７２号公報
上述したように、平坦化熱処理を行った直後のＳＯＩ層の膜厚分布が同心円形状である場合には、特許文献１に記載の方法を適用することで、平坦化熱処理後の犠牲酸化処理でＳＯＩ層の膜厚分布を改善することができる。
その一方で、平坦化熱処理を行う熱処理炉の温度分布特性等によっては、平坦化熱処理後のＳＯＩ層の膜厚分布が片流れ形状（ＳＯＩ膜厚が特定の方向に傾斜した形状）になる場合があることが判明した。
このような片流れ形状の膜厚分布を有するＳＯＩ層に対し、回転機構を有する縦型熱処理炉を用いてウェーハを回転させて面内分布の優れた酸化膜を形成する犠牲酸化処理を行っても、ＳＯＩ層の片流れ形状はそのまま維持されてしまうため、犠牲酸化処理でＳＯＩ層の膜厚分布を改善することはできない。
本発明は、上記問題に鑑みてなされたものであって、片流れ形状のＳＯＩ層膜厚分布を有するＳＯＩウェーハに対し、犠牲酸化処理を施すことにより、片流れ形状の膜厚分布が解消されたＳＯＩ層を有するＳＯＩウェーハの製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、ＳＯＩウェーハに対し、ＳＯＩ層表面を熱酸化し、形成された熱酸化膜を除去する犠牲酸化処理を施すことにより、前記ＳＯＩウェーハのＳＯＩ層を減厚調整する工程を有するＳＯＩウェーハの製造方法において、
前記犠牲酸化処理を施すＳＯＩウェーハを、前記ＳＯＩ層が特定の方向に傾斜した片流れ形状の膜厚分布を有するものとし、
前記犠牲酸化処理における熱酸化を、ウェーハ表面を水平方向に回転させる機構を有する縦型熱処理炉を使用し、前記ＳＯＩウェーハを回転させずに熱酸化を行う無回転酸化と、前記ＳＯＩウェーハを回転させながら熱酸化を行う回転酸化とを組み合わせて行うことにより、前記ＳＯＩ層の片流れ形状の膜厚分布を相殺するように、前記ＳＯＩ層の表面に片流れ形状の酸化膜厚分布を有する熱酸化膜を形成し、
該形成された熱酸化膜を除去することで、片流れ形状の膜厚分布が解消されたＳＯＩ層を有するＳＯＩウェーハを製造することを特徴とするＳＯＩウェーハの製造方法を提供する。
このようなＳＯＩウェーハの製造方法であれば、犠牲酸化処理における熱酸化で、ＳＯＩ層の片流れ形状に一致するような片流れ形状の酸化膜厚分布を形成することができ、その結果、ＳＯＩ層の片流れ形状の膜厚分布を相殺することができ、片流れ形状の膜厚分布が解消されたＳＯＩ層を有するＳＯＩウェーハを製造することができる。
またこの場合、前記犠牲酸化処理における熱酸化として、前記無回転酸化を行った後に前記回転酸化を行うことが好ましい。
このように、無回転酸化を行い、その後、回転酸化に切り替えることで、簡便に、ＳＯＩ層の片流れ形状に一致するような片流れ形状の酸化膜厚分布を形成することができるために好ましい。
またこの場合、前記ＳＯＩ層が片流れ形状の膜厚分布を有する前記ＳＯＩウェーハを、イオン注入剥離法によりイオン注入層で剥離されたＳＯＩ層表面を平坦化するための平坦化熱処理を加えることによって作製することができる。
このように、犠牲酸化処理を施すＳＯＩウェーハとして、イオン注入剥離法による剥離後に平坦化熱処理を加えた結果、ＳＯＩ層が片流れ形状の膜厚分布となったＳＯＩウェーハを用いることができる。
本発明のＳＯＩウェーハの製造方法であれば、犠牲酸化処理における熱酸化を無回転酸化と回転酸化とを組み合わせて行うことにより、ＳＯＩ層の片流れ形状に一致するような片流れ形状の酸化膜厚分布を形成することができ、その結果、ＳＯＩ層膜厚分布を相殺することができ、片流れ形状の膜厚分布が解消されたＳＯＩ層を有するＳＯＩウェーハを製造することができる。
本発明のＳＯＩウェーハの製造方法の一例を示したフロー図である。 本発明における犠牲酸化処理を施す、ＳＯＩ層が特定の方向に傾斜した片流れ形状の膜厚分布を有するＳＯＩウェーハの一例を示した図である。 犠牲酸化処理を施すＳＯＩウェーハとして、図２に示すＳＯＩウェーハを用いた場合の本発明のＳＯＩウェーハの製造方法における各工程後のＡ−Ａ’断面図を示す。 実施例、比較例で使用する縦型熱処理炉で、無回転酸化のみでモニターウェーハに形成される酸化膜厚分布を示す図である。
上述したように、片流れ形状の膜厚分布を有するＳＯＩ層に対し、回転機構を有する縦型熱処理炉を用いてウェーハを回転させて面内分布の優れた酸化膜を形成する犠牲酸化処理を行っても、ＳＯＩ層の片流れ形状はそのまま維持されてしまうため、犠牲酸化処理でＳＯＩ層の膜厚分布を改善することはできないという問題があった。
本発明者は上記の問題を解決するために鋭意検討を重ねた結果、片流れ形状のＳＯＩ層膜厚分布を有するＳＯＩウェーハに対し、ウェーハ回転機構を有する縦型熱処理炉を使用して犠牲酸化を行う際、ウェーハを回転させずに熱酸化を行う無回転酸化と、ウェーハを回転させながら熱酸化を行う回転酸化とを組み合わせて行うことによって、ＳＯＩ層の表面に、ＳＯＩ層膜厚分布を相殺するような片流れ形状の酸化膜厚分布を有する熱酸化膜を形成することで、犠牲酸化処理後に、片流れ形状の膜厚分布が解消されたＳＯＩ層を有するＳＯＩウェーハを製造することができることを見出し、本発明に到達した。
即ち、本発明は、ＳＯＩウェーハに対し、ＳＯＩ層表面を熱酸化し、形成された熱酸化膜を除去する犠牲酸化処理を施すことにより、前記ＳＯＩウェーハのＳＯＩ層を減厚調整する工程を有するＳＯＩウェーハの製造方法において、
前記犠牲酸化処理を施すＳＯＩウェーハを、前記ＳＯＩ層が特定の方向に傾斜した片流れ形状の膜厚分布を有するものとし、
前記犠牲酸化処理における熱酸化を、ウェーハ表面を水平方向に回転させる機構を有する縦型熱処理炉を使用し、前記ＳＯＩウェーハを回転させずに熱酸化を行う無回転酸化と、前記ＳＯＩウェーハを回転させながら熱酸化を行う回転酸化とを組み合わせて行うことにより、
前記ＳＯＩ層の片流れ形状の膜厚分布を相殺するように、前記ＳＯＩ層の表面に片流れ形状の酸化膜厚分布を有する熱酸化膜を形成し、
該形成された熱酸化膜を除去することで、片流れ形状の膜厚分布が解消されたＳＯＩ層を有するＳＯＩウェーハを製造することを特徴とするＳＯＩウェーハの製造方法を提供する。
以下、本発明のＳＯＩウェーハの製造方法を説明する。図１に、本発明のＳＯＩウェーハの製造方法の一例を示したフロー図を示す。
本発明においては、まず、犠牲酸化処理を施すＳＯＩウェーハとして、ＳＯＩ層２が特定の方向に傾斜した片流れ形状の膜厚分布を有するＳＯＩウェーハ１を準備する（図１（Ａ）、図３（Ａ））。例えば、図２に示すような等厚線を有する片流れ形状のＳＯＩ層膜厚分布を有するＳＯＩウェーハ１を用いることができる。尚、図３は、図２に示すＳＯＩウェーハ１を用いた場合の、各工程後のＡ−Ａ’断面図である。
このような片流れ形状の膜厚分布のＳＯＩ層２を有するＳＯＩウェーハ１の作製方法としては特に限定されないが、イオン注入剥離法により剥離したＳＯＩウェーハの剥離面を高温長時間の平坦化熱処理により平坦化した結果、ＳＯＩ層が片流れ形状の膜厚分布となったＳＯＩウェーハを用いることができる。
このような平坦化熱処理を行う高温熱処理炉は、ウェーハ回転機構を具備しないものを用いることができる。炉内温度分布や熱処理条件等の条件次第で、平坦化熱処理後のＳＯＩ層が片流れ形状となるので、予め、片流れ形状のＳＯＩ層膜厚分布が形成される熱処理炉、及び、熱処理条件を実験的に把握しておく。
また、イオン注入層での剥離後、平坦化熱処理の前には、イオン注入層のダメージを除去しつつ、結合強度を高める目的で結合熱処理としての犠牲酸化が行われることが多い。その場合、イオン注入時の注入角度（オフセット角度）などの注入条件次第では、剥離直後のＳＯＩ層が片流れ形状の膜厚分布となる場合もある。その場合には、前記結合熱処理としての犠牲酸化に、本発明における犠牲酸化処理を適用することもできる。
また、研磨（タッチポリッシュ）により平坦化を行う場合でも、研磨条件次第では、研磨直後のＳＯＩ層が片流れ形状の膜厚分布となる場合もある。その場合には、研磨後のＳＯＩウェーハを、ＳＯＩ層２が片流れ形状の膜厚分布となったＳＯＩウェーハ１として用いることができる。
次いで、ＳＯＩ層２が特定の方向に傾斜した片流れ形状の膜厚分布を有するＳＯＩウェーハ１に対して、犠牲酸化処理を行う。犠牲酸化処理は、熱酸化（図１（Ｂ））、及び、熱酸化膜除去（図１（Ｃ））により行う。
本発明における犠牲酸化処理の熱酸化（図１（Ｂ））は、ウェーハ回転機構を有する縦型熱処理炉を使用して行う。
本発明においては、予め、使用する回転機構を有する酸化炉を用いて、モニターウェーハを使用して無回転酸化を行い、無回転酸化による酸化膜厚分布を測定しておくことで、正確に、ＳＯＩ層の片流れ形状に一致するような片流れ形状の酸化膜厚分布を有する熱酸化膜を形成することができる。
本発明における犠牲酸化処理の熱酸化は、ＳＯＩウェーハを回転させずに熱酸化を行う無回転酸化と、ＳＯＩウェーハを回転させながら熱酸化を行う回転酸化とを組み合わせて行うことで、ＳＯＩ層２’の表面に片流れ形状の酸化膜厚分布を有する熱酸化膜３を形成することができる（（図１（Ｂ）、図３（Ｂ））。尚、無回転酸化と回転酸化の順序は特に限定されるわけではないが、最初に無回転酸化を行い、その後、回転酸化に切り替える方法が簡便であり、好ましい。
無回転酸化を最初に行う場合、犠牲酸化処理を施すＳＯＩウェーハ（片流れ形状の膜厚分布を有するＳＯＩウェーハ１）のＳＯＩ層２の膜厚分布を予め測定しておき、ＳＯＩ層膜厚が最大となる位置（最小となる位置）が、前記モニターウェーハの酸化膜厚分布の最大となる位置（最小となる位置）と一致するようにウェーハの仕込み向きを回転させてから、縦型熱処理炉のウェーハボートにセットする。
ウェーハボートにセットしたＳＯＩウェーハを縦型熱処理炉（酸化炉）に投入し、無回転で所定時間の酸化を行い、その後、回転酸化に切り替えて所定時間の酸化を行う。無回転酸化から回転酸化に切り替える時間（すなわち、無回転酸化の酸化時間）は、犠牲酸化処理後のＳＯＩ層の膜厚分布が最小となるように、酸化前のＳＯＩ層膜厚分布を考慮し、実験的に求めることができる。
また、本発明において無回転酸化と回転酸化の順序は特に限定されず、無回転酸化を開始する際のウェーハの停止位置を把握できるのであれば、回転酸化の後に無回転酸化を行うことも可能であるし、交互に複数回繰り返すこともできる。
次いで、形成された熱酸化膜３を除去することで（図１（Ｃ）、図３（Ｃ））、片流れ形状の膜厚分布が解消されたＳＯＩ層を有するＳＯＩウェーハが製造される。熱酸化膜の除去方法については特に限定されず、フッ酸洗浄等の従来の方法を用いることができる。
本発明は、酸化前のＳＯＩ層膜厚分布がある程度大きい場合よりも、イオン注入剥離法により形成された高々数ｎｍ程度の面内レンジ（典型的には１ｎｍ以下）のＳＯＩ層のバラツキを相殺するための犠牲酸化処理を行う場合に、特に有効である。
尚、高温長時間で平坦化熱処理を行う熱処理炉に回転機構を設置すれば、平坦化熱処理後のＳＯＩ層は同心円形状に近いものが得られるが、回転機構を具備しない高温長時間の熱処理を行う熱処理炉であれば、回転機構設置に伴って装置自体が高価になる恐れはなく、また、熱処理チューブの変形等の影響によって故障が発生しやすくなる等の恐れがないために好ましい。
これに対し、犠牲酸化処理の熱酸化に用いる縦型熱処理炉（酸化炉）であれば、通常は１１００℃未満、主に１０５０℃以下で行う事が多いので、平坦化熱処理に比べて熱的負荷が小さく、回転機構の設置に技術的な問題は発生しない。
また、高温長時間で平坦化熱処理を行う熱処理炉として、回転機構が設置された熱処理炉を用いた場合であっても、炉内温度分布や回転中心位置のズレ、或いは、熱処理条件等の条件次第では、わずかに片流れ形状の膜厚分布が形成されることもあり得る。その場合であっても、本発明を適用し、無回転酸化時間を比較的短くすることでＳＯＩ層膜厚分布の補正効果を得ることは可能である。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
（実施例１）
＜片流れ形状のＳＯＩ層膜厚分布を有するＳＯＩウェーハの作製＞
下記のボンドウェーハ（熱酸化膜付き）の表面に下記イオン注入条件でイオン注入層を形成し、下記のベースウェーハの表面と熱酸化膜を介して貼り合わせた後、下記条件で剥離熱処理を行ってイオン注入層でボンドウェーハを剥離することにより、ＳＯＩ層を有するＳＯＩウェーハを作製し、該ＳＯＩウェーハに対して、下記条件で結合熱処理及び平坦化熱処理を施すことによって、ＳＯＩウェーハを作製した。
（ボンドウェーハ）
Ｓｉ単結晶ウェーハ、直径３００ｍｍ、＜１００＞、ｐ型、１０Ωｃｍ
熱酸化膜２５ｎｍ付
（ベースウェーハ）
Ｓｉ単結晶ウェーハ、直径３００ｍｍ、＜１００＞、
（イオン注入条件）
Ｈ＋イオン、５０ｋｅＶ、６×１０１６／ｃｍ２
（剥離熱処理）５００℃、３０分、窒素雰囲気
（結合熱処理）１０５０℃、１時間、酸化性雰囲気
（平坦化処理）１２００℃、３時間、Ｈ２ガス１００％
平坦化熱処理後のＳＯＩ膜厚分布は、図２のような片流れ分布（ノッチを下にして左から右方向に膜厚が薄くなる分布）であり、膜厚レンジ（Ｍａｘ−Ｍｉｎ）が０．７ｎｍであった。
＜犠牲酸化を行う縦型熱処理炉の特性確認＞
上記のＳＯＩウェーハに対して行う犠牲酸化条件（１０００℃、パイロジェニック酸化、酸化膜約４１０ｎｍ形成）において、モニターウェーハ（Ｓｉ単結晶ウェーハ、直径３００ｍｍ、＜１００＞、ｐ型、１０Ωｃｍ）を用い、無回転酸化のみで形成される酸化膜厚分布を測定した。その結果、酸化膜厚レンジは約５ｎｍであり、その分布形状は、図４のように、炉の手前側から炉の奥方向に向かって酸化膜が薄くなる片流れ形状となっていることを確認した。
＜犠牲酸化の実施：無回転酸化＋回転酸化＞
ＳＯＩウェーハのＳＯＩ膜厚が最も厚い位置が炉の手前側になるようにウェーハボートにセットし、その状態で３０分の無回転酸化（１０００℃、パイロジェニック酸化）を行った直後にウェーハボートを１ｒｐｍの回転速度で回転させ、そのまま２時間の回転酸化（１０００℃、パイロジェニック酸化）を行った。犠牲酸化終了後のＳＯＩウェーハを希フッ酸に浸漬してＳＯＩ層表面の酸化膜を除去した後、ＳＯＩ層膜厚分布を測定した。その結果、ＳＯＩ層の片流れ形状の膜厚分布が解消され、膜厚レンジ（Ｍａｘ−Ｍｉｎ）は０．５ｎｍに改善されていた。
（比較例１）
犠牲酸化を、回転酸化（１ｒｐｍ）のみで行ったこと以外は実施例１と同一条件で犠牲酸化処理を行い、ＳＯＩ層膜厚分布を測定した。その結果、ＳＯＩ層の片流れ形状の膜厚分布は解消されておらず、膜厚レンジ（Ｍａｘ−Ｍｉｎ）は０．９ｎｍに悪化していた。
（実施例２、比較例２〜４）
犠牲酸化における無回転酸化及び回転酸化（１ｒｐｍ）の時間を表１中に示すように設定した以外は、実施例１と同一条件で犠牲酸化処理を行い、ＳＯＩ層膜厚分布を測定した。実施例２では、ＳＯＩ層の片流れ形状は、犠牲酸化処理前に比べて解消が進み、ほぼ均一な形状になり、膜厚レンジ（Ｍａｘ−Ｍｉｎ）も０．６ｎｍに改善されていた。また、比較例２〜４では、ＳＯＩ層の片流れ形状の膜厚分布の相殺を越えて、片流れ形状が逆に傾いてしまい、膜厚レンジ（Ｍａｘ−Ｍｉｎ）も悪化した。
実施例１、２及び比較例１〜４で製造したＳＯＩウェーハの膜厚レンジ及びＳＯＩ層膜厚分布形状を、まとめて表１に示す。
Figure 0006747386
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…片流れ形状のＳＯＩ層膜厚分布を有するＳＯＩウェーハ、 ２，２’…ＳＯＩ層、 ３…熱酸化膜。

Claims (3)

  1. ＳＯＩウェーハに対し、ＳＯＩ層表面を熱酸化し、形成された熱酸化膜を除去する犠牲酸化処理を施すことにより、前記ＳＯＩウェーハのＳＯＩ層を減厚調整する工程を有するＳＯＩウェーハの製造方法において、
    前記犠牲酸化処理を施すＳＯＩウェーハを、前記ＳＯＩ層が特定の方向に傾斜した片流れ形状の膜厚分布を有するものとし、
    前記犠牲酸化処理における熱酸化を、ウェーハ表面を水平方向に回転させる機構を有する縦型熱処理炉を使用し、前記ＳＯＩウェーハを回転させずに熱酸化を行う無回転酸化と、前記ＳＯＩウェーハを回転させながら熱酸化を行う回転酸化とを組み合わせて行うことにより、
    前記ＳＯＩ層の片流れ形状の膜厚分布を相殺するように、前記ＳＯＩ層の表面に片流れ形状の酸化膜厚分布を有する熱酸化膜を形成し、
    該形成された熱酸化膜を除去することで、片流れ形状の膜厚分布が解消されたＳＯＩ層を有するＳＯＩウェーハを製造することを特徴とするＳＯＩウェーハの製造方法。
  2. 前記犠牲酸化処理における熱酸化として、前記無回転酸化を行った後に前記回転酸化を行うことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記ＳＯＩ層が片流れ形状の膜厚分布を有する前記ＳＯＩウェーハを、イオン注入剥離法によりイオン注入層で剥離されたＳＯＩ層表面を平坦化するための平坦化熱処理を加えることによって作製することを特徴とする請求項１又は請求項２に記載のＳＯＩウェーハの製造方法。
JP2017123117A 2017-06-23 2017-06-23 Ｓｏｉウェーハの製造方法 Active JP6747386B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2017123117A JP6747386B2 (ja) 2017-06-23 2017-06-23 Ｓｏｉウェーハの製造方法
US16/621,001 US11244851B2 (en) 2017-06-23 2018-05-30 Method for manufacturing SOI wafer
EP18820765.8A EP3644346A4 (en) 2017-06-23 2018-05-30 METHOD OF MANUFACTURING A SOI WAFER
PCT/JP2018/020640 WO2018235548A1 (ja) 2017-06-23 2018-05-30 Ｓｏｉウェーハの製造方法
SG11201911688XA SG11201911688XA (en) 2017-06-23 2018-05-30 Method for manufacturing soi wafer
KR1020197037214A KR102554190B1 (ko) 2017-06-23 2018-05-30 Soi웨이퍼의 제조방법
CN201880038871.9A CN110785830B (zh) 2017-06-23 2018-05-30 Soi晶圆的制造方法
TW107119237A TWI774781B (zh) 2017-06-23 2018-06-05 Soi晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017123117A JP6747386B2 (ja) 2017-06-23 2017-06-23 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2019009257A JP2019009257A (ja) 2019-01-17
JP6747386B2 true JP6747386B2 (ja) 2020-08-26

Family

ID=64737470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017123117A Active JP6747386B2 (ja) 2017-06-23 2017-06-23 Ｓｏｉウェーハの製造方法

Country Status (8)

Country Link
US (1) US11244851B2 (ja)
EP (1) EP3644346A4 (ja)
JP (1) JP6747386B2 (ja)
KR (1) KR102554190B1 (ja)
CN (1) CN110785830B (ja)
SG (1) SG11201911688XA (ja)
TW (1) TWI774781B (ja)
WO (1) WO2018235548A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750234A (ja) * 1993-08-04 1995-02-21 Komatsu Electron Metals Co Ltd 半導体ウェーハ製造装置および製造方法
JP4684650B2 (ja) * 2002-08-12 2011-05-18 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械
US20040087042A1 (en) * 2002-08-12 2004-05-06 Bruno Ghyselen Method and apparatus for adjusting the thickness of a layer of semiconductor material
JP2007123643A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd 成膜装置、成膜方法、成膜装置のモニタリングプログラムおよびその記録媒体
JP2007242972A (ja) * 2006-03-09 2007-09-20 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2010153809A (ja) * 2008-11-26 2010-07-08 Sumco Corp シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6086105B2 (ja) 2014-09-24 2017-03-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
KR20200019142A (ko) 2020-02-21
JP2019009257A (ja) 2019-01-17
KR102554190B1 (ko) 2023-07-12
TWI774781B (zh) 2022-08-21
CN110785830B (zh) 2023-09-22
TW201905962A (zh) 2019-02-01
SG11201911688XA (en) 2020-01-30
US11244851B2 (en) 2022-02-08
CN110785830A (zh) 2020-02-11
EP3644346A1 (en) 2020-04-29
WO2018235548A1 (ja) 2018-12-27
EP3644346A4 (en) 2021-03-17
US20200111701A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
TWI823763B (zh) 工程基板結構
JP5927894B2 (ja) Ｓｏｉウェーハの製造方法
JP5183969B2 (ja) Ｓｏｉウェーハのシリコン酸化膜形成方法
TWI573173B (zh) Method for manufacturing conformable SOI wafers
KR102361311B1 (ko) 접합웨이퍼의 제조방법
JP2005197475A (ja) 半導体装置のドライエッチング方法
JP6747386B2 (ja) Ｓｏｉウェーハの製造方法
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
TW201347100A (zh) 製造絕緣體上矽之晶圓之方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
JP5703853B2 (ja) 貼り合わせウェーハの製造方法
JP2010153488A (ja) Ｓｏｉウエハの製造方法およびｓｏｉウエハ
JP2007019303A (ja) 半導体基板の製造方法及びその半導体基板
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
JP6473970B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6747386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250