JP6470275B2 - 複合構造物を製造する方法 - Google Patents

複合構造物を製造する方法 Download PDF

Info

Publication number
JP6470275B2
JP6470275B2 JP2016522698A JP2016522698A JP6470275B2 JP 6470275 B2 JP6470275 B2 JP 6470275B2 JP 2016522698 A JP2016522698 A JP 2016522698A JP 2016522698 A JP2016522698 A JP 2016522698A JP 6470275 B2 JP6470275 B2 JP 6470275B2
Authority
JP
Japan
Prior art keywords
implantation
functional layer
amount
thickness
chemical species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016522698A
Other languages
English (en)
Other versions
JP2016526796A5 (ja
JP2016526796A (ja
Inventor
ベン モハメッド ナディア
ベン モハメッド ナディア
マゼ エリック
マゼ エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2016526796A publication Critical patent/JP2016526796A/ja
Publication of JP2016526796A5 publication Critical patent/JP2016526796A5/ja
Application granted granted Critical
Publication of JP6470275B2 publication Critical patent/JP6470275B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Medicinal Preparation (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、複合構造物の製造のための方法に関する。
当該技術の技術水準において知られ、図1に例示した、複合構造物の製造のための方法は、以下の段階を有する。
a) 第1表面2を含むドナー基板1と、サポート基板3とを提供する段階。
b) ドナー基板1中に脆化領域4を形成する段階であって、脆化領域4は、ドナー基板1の第1表面2とともに、機能層5を画定する段階。
c) サポート基板3とドナー基板1とを組み合わせる段階。
d) 脆化領域に沿ってドナー基板を断裂し、サポート基板3上に機能層5を転写する段階。
e) 機能層5を薄層化して、薄層化機能層6を得る段階。
しかしながら、この当該技術水準における製造方法に関する主たる欠点は、薄層化機能層6が、厚さの不均一性を示すことである。
これは、薄層化段階e)が、一般的には、機能層5の部分的酸化の段階と、引き続く機能層5の酸化された部分の除去とを含むからである。
酸化は、機能層5を不均一な厚さで部分的に酸化する。したがって、これが、機能層5の酸化部分の除去後の薄層化機能層6の膜厚の変動に反映される。薄層化機能層6の膜厚の変動は、全ての段階の終了時に、10Åを超える恐れがある。
これは、ケイ素層の膜厚の変動を±5Åまでに制御することを必要とする、ケイ素・オン・絶縁体型の構造物の製造に特に有害である。
よって、製造方法の全ての段階の終了時の薄層化機能層6の厚さの制御は、依然として非常に困難である。
したがって、本発明の目的は、薄層化機能層6の厚さの変動をより抑制することを可能にする、構造物の製造方法を提供することである。
本発明は、前述した欠点を解決することを目的とし、以下の段階:
a) ドナー基板およびサポート基板を提供する段階であって、前記ドナー基板は第1表面を含む段階と;
b) ドナー基板中に脆化領域を形成する段階であって、脆化領域は、ドナー基板1の第1表面とともに、機能層を画定する段階と;
c) サポート基板とドナー基板とを組み合わせる段階と;
d) 脆化領域に沿ってドナー基板を断裂し、サポート基板上に機能層を転写する段階と;
e) 機能層を薄層化して、薄層化機能層を得る段階であって、薄層化は、機能層の不均一な厚さを消耗させる段階と
を含む複合構造物の製造のための方法に関し、前記製造方法は、段階d)終了時にサポート基板上に転写される機能層が厚さプロファイルを示すように、段階b)を実施し、前記厚さプロファイルは、少なくとも部分的に、段階e)中の機能層の消耗の不均一性を補償するのに適当であり、薄層化機能層は、全ての段階の終了時に、厚さが実質的に均一であることを特徴とする。
よって、段階d)終了時の機能層の厚さプロファイルの不均一性は、薄層化段階での不均一性を補償することを可能にする。実際、段階e)終了時の薄層化機能層の不均一性は改善される。
1つの実施形態によれば、薄層化段階e)は、酸化物の層を形成するような機能層の酸化の段階であって、酸化物の層の厚さは不均一である段階と、引き続く、前記酸化物の層の除去の段階とを含む。
1つの実施形態によれば、段階b)は、2つの化学種HまたはHeの少なくとも一方の注入により実施される。
よって、2つの化学種、水素またはヘリウムの少なくとも一方の注入は、脆化領域を形成することを可能にする。
1つの実施形態によれば、脆化領域の範囲全体にわたって、注入される化学種の総量は不均一であり、注入される化学種の量の不均一性は、断裂段階d)終了時の機能層の厚さプロファイルを生じさせるのに適当である。
よって、注入条件は、脆化領域を画定することを可能とし、特に、段階d)の結果として機能層の厚さプロファイルを調整することを可能にする。
これは、出願人企業が、脆化領域の広がり全体にわたって不均一である総量の化学種の注入が、段階d)の結果として機能層の厚さの変動を調整することを可能にすることを、予期せずして見いだしたからである。段階d)の後の機能層の一部の過剰な厚さは、以下の場合に観察される:前記一部が、段階b)終了時に、脆化領域の残余に比較して過剰な注入化学種の量を示す脆化領域の区域内に含まれる。
1つの実施形態によれば、注入される水素イオンの量は、脆化領域の広がり全体にわたって均一であり、注入されるヘリウムイオンの量は、脆化領域の広がり全体にわたって不均一である。
したがって、段階d)の結果として機能層の厚さプロファイルは、注入されるヘリウムイオンの量により調整される。
1つの実施形態によれば、段階e)中に形成される酸化物の層は、その中央部分においてより大きな厚さを示し、酸化物の層の円周状周縁部に向かって進むにつれてより小さい厚さを示す。そして、注入される化学種の量は、脆化領域の中央部においてより多く、脆化領域の円周状周縁部に向かって進むにつれてより小さくなる。
したがって、注入される化学種の脆化領域の中央部において過剰な量は、段階d)終了時に、機能層の凸状の厚さプロファイルを得ることを可能にする。その結果として、薄層化機能層の厚さプロファイルは、薄層化層の広がり全体にわたって、実質的に一定である。
1つの実施形態によれば、段階e)中に形成される酸化物の層は、その中央部においてより小さな厚さを有し、酸化物の層の円周状周縁部に向かって進むにつれてより大きな厚さを有する。そして、段階b)中に注入される化学種の量は、脆化領域の中央部においてより小さく、脆化領域の円周状周縁部に向かって進むにつれてより大きくなる。
したがって、注入される化学種の脆化領域の円周状周縁部における過剰な量は、段階d)終了時に、機能層の碗形の厚さプロファイルを得ることを可能にする。その結果として、薄層化機能層の厚さプロファイルは、薄層化層の広がり全体にわたって、実質的に一定である。
1つの実施形態によれば、段階b)は、2つの段階において実施される。
− 第1注入エネルギーによる、化学種の第1の注入であって、化学種の第1の注入の量は、脆化領域の広がりにわたって不均一である。
− 第1注入エネルギーより低い第2注入エネルギーによる、化学種の第2の注入であって、化学種の第2の注入の量は、脆化領域の広がりにわたって不均一である。
第2注入エネルギーは、第1注入エネルギーの90%より大きく、化学種の第1の注入の量および化学種の第2の注入の量は、脆化領域の広がり全体にわたって相補的であり、化学種の第1の注入の量の不均一性および化学種の第2の注入の量の不均一性は、断裂段階d)終了時の機能層の厚さプロファイルを生じさせるのに適当である。
1つの実施形態によれば、第1の注入および第2の注入中に注入される化学種は、水素イオンを含む。
1つの実施形態によれば、段階b)の前にドナー基板の第1表面上に誘電体層が形成される。
1つの実施形態によれば、誘電体層は、以下の材料の少なくとも一方を含む。酸化ケイ素または窒化ケイ素。
1つの実施形態によれば、ドナー基板は、以下の材料の少なくとも1つを含む。ケイ素、ゲルマニウム、またはケイ素/ゲルマニウム合金。
当該技術の既知の技術による複合構造物の製造方法の概略図である。 本発明による複合構造物の製造方法の概略図である。 本発明による複合構造物の製造方法の概略図である。 本発明による注入段階の概略図である。 本発明による断裂段階の概略図である。 本発明による断裂段階の後に得られる機能層の、直径に沿った厚さプロファイルを示すグラフである。 本発明による断裂段階の後に得られる機能層の、直径に沿った厚さプロファイルを示すグラフである。
その他の特徴および利点は、本発明による複合構造物の製造方法の実施形態に係る記載において明らかになるであろう。以下の記載は、添付の図面を参照する非制限的な例として提供されるものである。
記載の単純化のために、異なる実施形態において、同一の構成要素または同一の役割を果たす構成要素に同一の参照符号を用いる。
図2および図3は、複合構造物の製造方法を概略的に例示する。
例示をより容易にするために、異種の層のそれぞれの厚さを、同一縮尺で示してはいない。
複合構造物の製造方法の段階a)は、第1表面20を含むドナー基板10、およびサポート基板30の提供である。
段階a)で提供されるドナー基板10は、ケイ素、ゲルマニウム、またはケイ素/ゲルマニウム合金から選択される材料の1つを含むことができる。
段階a)で提供されるサポート基板30は、マイクロエレクトロニクス産業、光学産業、オプトエレクトロニクス産業、および光電池産業において通常用いられる材料の全てで構成されることができる。
特に、サポート基板30は、ケイ素、炭化ケイ素、ケイ素/ゲルマニウム、ガラス、セラミックおよび金属合金から選択される材料の少なくとも1つを含む。
図3に例示される有利な実施形態によれば、段階a)と段階b)との間に、ドナー基板10の第1表面20上に、誘電体層53を形成することができる。
誘電体層53は、以下の材料の少なくとも1つを含むことができる。酸化ケイ素または窒化ケイ素。
たとえば、誘電体層53は、ドナー基板10の熱酸化によって形成することができ、当該ドナー基板10はケイ素を含む。熱酸化は、酸化性雰囲気下、800℃〜1100℃の温度で実施することができる。たとえば、酸素雰囲気下、800℃の温度におけるケイ素を含むドナー基板10の熱酸化は、酸化ケイ素の層を形成することを可能にする。低圧CVD技術およびプラズマ強化CVD技術もまた、酸化ケイ素または窒化ケイ素を含む誘電体層53を形成するために選択し得る技術である。
複合構造物の製造方法の段階b)は、ドナー基板10中の脆化領域40の形成を含む。脆化領域40は、ドナー基板10の第1表面20とともに、機能層50を画定する。機能層50をサポート基板30に転写することを意図する。特に有利な実施形態において、脆化領域40は、水素イオンまたはヘリウムイオンから選択される化学種の少なくとも一方の注入により形成される。脆化領域40の形成は、以下、異なる実施形態の説明において詳述する。
次いで、段階b)に続いて、サポート基板30とドナー基板10とを組み合わせることを含む段階c)を実施する。たとえば、組み合わせを分子結合により実施することができる。図2に例示される第1の実施形態において、組み合わせは、ドナー基板10の第1表面20を、サポート基板30と接触させることによって実施することができる。あるいはまた、図3に例示されるように、ドナー基板10の第1表面20上に誘電体層53が形成されている場合、組み合わせ段階は、誘電体層53を、サポート基板30と接触させることによって実施することができる。
段階c)に続いて、脆化領域に沿ってドナー基板30を断裂する段階d)を実施する。断裂段階終了時に、機能層50はサポート基板30上に転写される。有利なことには、誘電体層53がドナー基板10の第1表面20上に形成され、段階d)終了時に、機能層50および誘電体層53がサポート基板上に転写される。断裂段階d)は、300℃〜500℃の温度における、30分と24時間との間の期間にわたる熱処理によって、実施することができる。
段階d)に続いて、機能層50を薄くする段階e)を実施する。機能層50の薄層化は、薄層化機能層51をもたらす。薄層化は、機能層50の不均一な厚さを消費する。
機能層50の薄層化は、有利には、犠牲酸化の段階により実施される。それは、機能層の表面および上部に酸化物の層52を生じさせることを目的とする表面処理である。よって、ケイ素を含む機能層の酸化は、一般的に、800℃〜1100℃の間で実施される。
この方法は、特に水蒸気(用語「湿式酸化」が用いられる)、または同様に分子状酸素(用語「乾式酸化」が用いられる)を用いることができる。対応する反応は、
Si+2H2O → SiO2+2H2 (湿式酸化)
Si+O2 → SiO2 (乾式酸化)
である。
湿式酸化はより迅速であるが、乾式酸化で得られる膜よりは低品質の酸化膜を得ることを可能にする。
また、酸化性ガスは、その中に存在する恐れのある金属イオンを排除するために、数パーセントの塩酸(HCl)を含有してもよい。
酸化物の層52は、機能層50の消耗、および周囲ガスによってもたらされる酸素の両方によって形成される。
酸化物の層52に所望される厚さおよび酸化温度にしたがい、酸化時間は、通常、数分と数時間との間である。
形成される酸化物の層52の全厚さは、一般的に50nmと500nmとの間、典型的には100nmと400nmとの間である。
ケイ素の熱酸化は、多くの場合、1つまたは複数のチューブを含む炉を用いて実施され、当該チューブ内に処理される複合構造物が装填される。大直径のケイ素・オン・絶縁体型の複合構造物に関して、垂直型チューブを有し、その中で複合構造物が水平かつ互いに重なるように配置される炉中で酸化を実施した場合に、酸化はより均一である。
しかしながら、酸化物の層52の厚さは、その存在範囲全体にわたって均一ではないことが見いだされる。
よって、たとえば、ケイ素を含む機能層50の場合において、その中央部における厚さが1500Å程度である酸化物の層52は、その周縁部において1485Å程度である厚さを有し、その中央部における厚さが500Å程度である酸化物の層52は、その周縁部において485Å程度である厚さを有する。
たとえば、このような厚さの変動は、エリプソメーターを用いて観察することができる。
酸化物の層52の除去、すなわち「犠牲脱酸化」は、一般的には湿式経路で実施されるエッチングである。
酸化物の層の除去の場合において、化学的エッチングをもたらす薬剤は、フッ化水素酸(HF)に基づく。酸化物の層52の除去の後に、ケイ素製の薄層化機能層51が得られる。
特定の条件下では、逆を得ることができることに注意すべきである。逆とは、その中心部よりもその周縁部においてより厚い酸化物の層52(すなわち凹面)であることを意味する。しかしながら、この場合は、前述の場合よりも遙かに出現頻度が少ない。
中心部において、または逆に端部において、より厚い酸化をもたらすことができるパラメータは、たとえば、酸化中に噴射される種々のガスの分圧および流速、酸化中の任意選択的な温度傾斜(ウェーハの端部および中央部の間の任意選択的な温度勾配の原因)、または炉内の位置を含む。
ここで、脆化領域40の形成の段階b)の別の実施形態を提供する。段階b)は、サポート基板20に転写される機能層50が段階d)終了時に厚さプロファイルを示し、前記厚さプロファイルが、段階e)中の機能層50の消耗における不均一性を少なくとも部分的に補償するのに適当であり、全段階の終了時の薄層化機能層51が実質的に均一な膜厚を有するように、実施される。
特に、断裂段階d)終了時の機能層50の厚さプロファイルは、段階e)で実施される犠牲酸化の段階の不均一性を補償するのに適当である。
用語「不均一性を補償する」とは、薄層化段階終了時に薄層化機能層51がその全体にわたって本質的に一定の厚さを示すような、機能層50の厚さプロファイルを生じさせることを意味すると理解される。
[段階b)の第1の実施形態]
第1の実施形態によれば、脆化領域40の形成は、水素イオンまたはヘリウムイオンから選択される少なくとも1つの化学種の注入により実施される。注入される化学種の全量は、脆化領域の範囲全体にわたって均一ではなく、注入される化学種の量の不均一性は、断裂段階d)終了時の機能層の不均一な厚さプロファイルを生じさせるのに適当である。
用語「注入される化学種の量」は、脆化領域40の単位表面積当たりに注入される化学種の量を意味すると理解される。注入される化学種の量は、原子/cm2の単位で測定される。
有利なことには、注入段階は、枚葉式注入装置により実施される。バッチ式ウェーハ注入装置とは対照的に、枚葉式注入装置は、脆化領域40の範囲の全体にわたって、不均一な量の化学種を注入することを可能にする。
出願人企業は、断裂段階の結果としての機能層の厚さプロファイルは、脆化領域40の範囲の全体にわたる、注入される化学種の量の不均一性に依存することを見いだした。
段階d)後の機能層50の一部の過剰な厚さは、前記一部が、段階b)の結果として、脆化領域40の残余と比較して注入される化学種の量が過剰である脆化領域40の区域に含まれる際に、観察される。結果として、脆化領域40の区域における注入される化学種の過剰な量は、脆化領域40の前記区域において、段階d)の結果としての機能層50の過剰な厚さを生じさせることを可能にする。
よって、図4Aおよび図4Bに示されるように、脆化領域40の区域Aは、脆化領域の残余に比較して、注入される化学種の量が過剰である。段階b)における前記区域Aに含まれる機能層50の位置54は、段階d)終了時に、機能層50の残余よりも大きな厚さを示す。
例示のために、図5は、サポート基板に移動されるケイ素層の厚さプロファイルを例示する。この具体的な場合において、注入条件は下記の通りである。
− 約20keVのエネルギー、および脆化領域の範囲の全体にわたって一定である約1×1016原子/cm2の量における、水素イオンの注入。
− 約30keVのエネルギーにおいて、100mmのオーダーの直径にわたる中央部分において3%の過剰量をともなう、ヘリウムイオンの注入。
その際に、断裂段階d)の後に、ケイ素製の機能層50は、その円環状周縁域よりも中央部においてより大きな厚さを示すことを見いだした。それゆえ、機能層の厚さプロファイルは、凸型のプロファイルである。
たとえば、薄層化段階e)中に形成される酸化物の層52が凸型のプロファイルを示す場合、脆化領域(40)の中央部により多くの量の化学種を注入し、脆化領域の円環状周縁に向かって進むにつれてより少ない量の化学種を注入することが有利である。脆化領域40の中央部に注入される化学種の量は、脆化領域の円環状周縁に注入される化学種の量よりも、2%〜9%、好ましくは3%〜6%多くすることができる。よって、薄層化機能層51は、当該技術の水準に比較して、改善された厚さの均一性を示す。用語「改善された厚さの均一性」は、厚さの変動が小さいことを意味すると理解される。
逆に、薄層化段階e)中に形成される酸化物の層52が碗型のプロファイルを示す場合、脆化領域40の円環状周縁により多くの量の化学種を注入し、脆化領域の中央部により少ない量の化学種を注入することが有利である。脆化領域40の円環状周縁に注入される化学種の量は、脆化領域の中央部に注入される化学種の量よりも、2%〜9%、好ましくは3%〜6%多くすることができる。よって、薄層化機能層51は、当該技術の水準に比較して、改善された厚さの均一性を示す。用語「改善された厚さの均一性」は、厚さの変動が小さいことを意味すると理解される。
特に有利なことには、脆化領域40に注入される水素イオンの量は、脆化領域の範囲の全体にわたって一定であり、脆化領域40に注入されるヘリウムイオンの量は、脆化領域の範囲にわたって不均一である。よって、機能層の厚さプロファイルは、注入されるヘリウムイオンの不均一性によって調整される。
[段階b)の第2の実施形態]
第2の実施形態によれば、段階b)は2つの段階にて実施される。
− 第1の注入エネルギーによる、化学種の第1の注入であって、化学種の第1の注入の量は、脆化領域40の全体にわたって不均一である段階。
− 第2の注入エネルギーによる、化学種の第2の注入であって、第2の注入エネルギーは、第1の注入エネルギーよりも小さく、化学種の第2の注入の量は、脆化領域40の全体にわたって不均一である段階。
第2の注入エネルギーは、第1の注入エネルギーの90%より大きい。化学種の第1の注入の量および化学種の第2の注入の量は、脆化領域40の範囲の全体にわたって相補的である。化学種の第1の注入の量の不均一性および化学種の第2の注入の量の不均一性は、断裂段階d)終了時の機能層50の厚さプロファイルを生じさせるのに適当である。
注入される化学種の量は、原子/cm2の単位で測定される。
有利なことには、注入段階は、枚葉式注入装置により実施される。バッチ式ウェーハ注入装置とは対照的に、枚葉式注入装置は、脆化領域40の範囲の全体にわたって、不均一な量の化学種を注入することを可能にする。
例示のために、第1の注入は、24.07keVに等しい注入エネルギーにおける水素イオンの注入である。第1の注入中に注入される水素イオンの量は、200mmの直径を有する脆化領域40の中央部において約1×1016原子/cm2に等しく、脆化領域40の残余において約0.5×1016原子/cm2から0.6×1016原子/cm2である。第2の注入は、23.08keVに等しい注入エネルギーにおける水素イオンの注入である。第2の注入中に注入される水素イオンの量は、200mmの直径を有する脆化領域40の中央部において0.5×1016原子/cm2から0.6×1016原子/cm2に等しく、脆化領域40の残余において約1×1016原子/cm2である。この際に、断裂段階d)の後に、図6に示されるように、ケイ素製の機能層52は、中央部において、その円環状周縁域よりも小さい厚さを示すことを見いだした。それゆえ、機能層の厚さプロファイルは、碗型のプロファイルである。
特に有利なことには、薄層化段階e)の不均一性は、本発明にしたがう方法の実施に先立て決定することができる。犠牲酸化により実施される薄層化段階e)に関して、これは、ドナー基板10または機能層50を熱酸化すること、およびそのように形成される厚さプロファイルを層の厚さを測定するための装置(たとえば、エリプソメーター)により測定することからなることができる。次いで、薄層化段階で形成される酸化物の層の厚さプロファイルの知見は、複合構造物の製造のための脆化領域の形成段階を体積によって調整することを可能にする。
より具体的には、今日の熱酸化炉は、比較的良好な熱安定性を示す。結果的に、いくつかの場合に再現される熱酸化の段階は、常に実質的に同一の厚さプロファイルを示す酸化物の層を製造する。よって、本発明にしたがう方法は、有利なことには、ケイ素・オン・絶縁体型の複合構造物の製造に用いられる。
さらに、本発明による方法は、複合構造物の製造、より具体的には、薄層化機能層52が当該技術の水準に比較して厚さの変動が少ないケイ素・オン・絶縁体型の複合構造物の製造を可能にする。

Claims (12)

  1. 以下の段階:
    a) ドナー基板(10)およびサポート基板(30)を提供する段階であって、前記ドナー基板は第1表面(20)を含む段階と;
    b) ドナー基板(10)中に脆化領域(40)を形成する段階であって、脆化領域(40)は、ドナー基板(10)の第1表面(20)とともに、機能層(50)を画定する段階と;
    c) サポート基板(30)とドナー基板(10)とを組み合わせる段階と;
    d) 脆化領域(40)に沿ってドナー基板(10)を断裂し、サポート基板(30)上に機能層(50)を転写する段階と;
    e) 機能層(50)を薄層化して、薄層化機能層(51)を得る段階であって、薄層化は、機能層(50)の不均一な厚さを減少させる段階と
    を含み、
    段階b)は、枚葉式注入装置により実施される、脆化領域の広がり全体にわたって不均一である量の注入工程を含み、段階d)終了時にサポート基板(20)上に転写される機能層(50)が厚さプロファイルを示し、
    前記厚さプロファイルは、段階e)中の機能層(50)の減少における不均一性を少なくとも部分的に補償するのに適当であり、
    薄層化機能層(51)は、全段階の終了時に実質的に均一な厚さを有する
    ことを特徴とする複合構造物の製造方法。
  2. 薄層化段階e)は、機能層(50)を酸化して酸化物の層(52)を形成する段階であって、酸化物の層(52)の厚さは不均一である段階と、引き続いて前記酸化物の層(52)を除去する段階とを含むことを特徴とする請求項1に記載の製造方法。
  3. 段階b)は、HまたはHeの2つの化学種の少なくとも一方の注入により実施されることを特徴とする請求項2に記載の製造方法。
  4. 注入される化学種の全量は、脆化領域(40)の範囲全体にわたって不均一であり、注入される化学種の量の不均一性は、段階d)終了時の機能層(50)の厚さプロファイルを生じさせるのに適当であることを特徴とする請求項3に記載の製造方法。
  5. 工程b)を、水素イオンおよびヘリウムイオンの注入により実施し、注入される水素イオンの量は、脆化領域(40)の範囲全体にわたって均一であり、注入されるヘリウムイオンの量は、脆化領域(40)の範囲にわたって不均一であることを特徴とする請求項4に記載の製造方法。
  6. 段階e)で形成される酸化物の層(52)は、その中央部においてより大きな厚さを示し、酸化物の層(52)の円環状周縁に向かって進むにつれてより小さい厚さを示し、注入される化学種の量は、前記脆化領域の中央部においてより多く、前記脆化領域の円環状周縁に向かって進むにつれて低下することを特徴とする請求項4または5に記載の製造方法。
  7. 段階e)で形成される酸化物の層(52)は、その中央部においてより小さい厚さを示し、酸化物の層(52)の円環状周縁に向かって進むにつれてより大きな厚さを示し、注入される化学種の量は、前記脆化領域の中央部においてより少なく、前記脆化領域の円環状周縁に向かって進むにつれてより多くなることを特徴とする請求項4または5に記載の製造方法。
  8. 段階b)は
    − 第1注入エネルギーによる、化学種の第1の注入であって、化学種の第1の注入の量は、脆化領域の広がりにわたって不均一である、化学種の第1の注入と、
    − 第1注入エネルギーより低い第2注入エネルギーによる、化学種の第2の注入であって、化学種の第2の注入の量は、脆化領域の広がりにわたって不均一である、化学種の第2の注入と
    の2つの段階において実施され、
    第2注入エネルギーは、第1注入エネルギーの90%より大きく、
    化学種の第1の注入の量および化学種の第2の注入の量は、脆化領域の範囲全体にわたって相補的であり、
    化学種の第1の注入の量の不均一性および化学種の第2の注入の量の不均一性は、断裂段階d)終了時の機能層(50)の厚さプロファイルを生じさせるのに適当である
    ることを特徴とする請求項3に記載の製造方法。
  9. 第1の注入および第2の注入中に注入される化学種は、水素イオンを含むことを特徴とする請求項8に記載の製造方法。
  10. 段階b)の前に、前記ドナー基板の前記第1表面上に誘電体層(53)を形成することを特徴とする請求項1から9のいずれかに記載の製造方法。
  11. 前記誘電体層(53)は、酸化ケイ素または窒化ケイ素の少なくとも一方を含むことを特徴とする請求項10に記載の製造方法。
  12. 前記ドナー基板(10)は、ケイ素、ゲルマニウム、またはケイ素/ゲルマニウム合金の少なくとも1つを含むことを特徴とする請求項1から11のいずれかに記載の方法。
JP2016522698A 2013-06-28 2014-06-17 複合構造物を製造する方法 Active JP6470275B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1301528 2013-06-28
FR1301528A FR3007891B1 (fr) 2013-06-28 2013-06-28 Procede de fabrication d'une structure composite
PCT/FR2014/051487 WO2014207346A1 (fr) 2013-06-28 2014-06-17 Procede de fabrication d'une structure composite

Publications (3)

Publication Number Publication Date
JP2016526796A JP2016526796A (ja) 2016-09-05
JP2016526796A5 JP2016526796A5 (ja) 2018-08-16
JP6470275B2 true JP6470275B2 (ja) 2019-02-13

Family

ID=49474468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016522698A Active JP6470275B2 (ja) 2013-06-28 2014-06-17 複合構造物を製造する方法

Country Status (7)

Country Link
US (1) US9887124B2 (ja)
JP (1) JP6470275B2 (ja)
CN (1) CN105358474B (ja)
DE (1) DE112014003019T5 (ja)
FR (1) FR3007891B1 (ja)
SG (1) SG11201510631VA (ja)
WO (1) WO2014207346A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6747386B2 (ja) 2017-06-23 2020-08-26 信越半導体株式会社 Soiウェーハの製造方法
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031904B2 (ja) * 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
WO2003009386A1 (fr) * 2001-07-17 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes de liaison
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Sumco Soiウェーハの作製方法
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Soiウェーハの製造方法
FR2890489B1 (fr) * 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
JP2007242972A (ja) * 2006-03-09 2007-09-20 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2913528B1 (fr) * 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
US7619283B2 (en) * 2007-04-20 2009-11-17 Corning Incorporated Methods of fabricating glass-based substrates and apparatus employing same
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Sumco 貼り合わせウェーハの製造方法
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Soi基板の作製方法
CN102986020A (zh) * 2010-06-30 2013-03-20 康宁股份有限公司 对绝缘体基材上的硅进行精整的方法
US8487280B2 (en) * 2010-10-21 2013-07-16 Varian Semiconductor Equipment Associates, Inc. Modulating implantation for improved workpiece splitting
JP5802436B2 (ja) 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5587257B2 (ja) * 2011-07-06 2014-09-10 信越半導体株式会社 イオン注入機の基板保持具の劣化判定方法
CN102386123B (zh) * 2011-07-29 2013-11-13 上海新傲科技股份有限公司 制备具有均匀厚度器件层的衬底的方法
CN102347219A (zh) 2011-09-23 2012-02-08 中国科学院微电子研究所 形成复合功能材料结构的方法
JP5670303B2 (ja) * 2011-12-08 2015-02-18 信越半導体株式会社 イオン注入機の基板保持具の劣化判定方法
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Soiウェーハの製造方法

Also Published As

Publication number Publication date
US20160372361A1 (en) 2016-12-22
CN105358474B (zh) 2018-02-13
FR3007891B1 (fr) 2016-11-25
FR3007891A1 (fr) 2015-01-02
WO2014207346A1 (fr) 2014-12-31
CN105358474A (zh) 2016-02-24
SG11201510631VA (en) 2016-01-28
DE112014003019T5 (de) 2016-03-17
US9887124B2 (en) 2018-02-06
JP2016526796A (ja) 2016-09-05

Similar Documents

Publication Publication Date Title
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
JP5466410B2 (ja) Soi基板の表面処理方法
JP2003509838A (ja) マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
KR20040013106A (ko) 표면 거칠기 감소 방법
TW200933730A (en) Method of manufacturing semiconductor device and substrate processing apparatus
EP3118889B1 (en) Process for producing bonded soi wafer
US7666758B2 (en) Process for fabricating a substrate of the silicon-on-insulator type with thin surface layer
WO2008093193A1 (en) Process for fabricating a substrate of the silicon-on-insulator type
TW201011833A (en) Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
JP6470275B2 (ja) 複合構造物を製造する方法
JP6971622B2 (ja) 半導体ウェハの製造方法及び半導体ウェハ
JP5493345B2 (ja) Soiウェーハの製造方法
CN104160475B (zh) “绝缘体上硅”(soi)型衬底的活性硅层的薄化方法
TWI549192B (zh) Method of manufacturing wafers
TW201140679A (en) Methods for processing silicon on insulator wafers
JP2007242972A (ja) Soiウェーハの製造方法
JP3472171B2 (ja) 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法
JP5179401B2 (ja) 貼り合わせウェーハ及びその製造方法
TWI611568B (zh) 絕緣體上矽晶圓的製造方法
JP6131701B2 (ja) 半導体基板の製造方法
JP5643488B2 (ja) 低応力膜を備えたsoiウェーハの製造方法
JP2003183837A (ja) 半導体装置の製造方法及び基板処理装置
WO2009106915A1 (en) Method for reducing the amount or eliminating the crystalline defects, in a semiconductor layer of a composite structure
JP2001223220A (ja) 半導体ウェーハの熱処理方法及び半導体ウェーハ
JP2001223201A (ja) 半導体ウェーハの表面処理方法及び半導体ウェーハ

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20170509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20180709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190117

R150 Certificate of patent or registration of utility model

Ref document number: 6470275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250