KR20040013106A - 표면 거칠기 감소 방법 - Google Patents

표면 거칠기 감소 방법 Download PDF

Info

Publication number
KR20040013106A
KR20040013106A KR10-2004-7000100A KR20047000100A KR20040013106A KR 20040013106 A KR20040013106 A KR 20040013106A KR 20047000100 A KR20047000100 A KR 20047000100A KR 20040013106 A KR20040013106 A KR 20040013106A
Authority
KR
South Korea
Prior art keywords
wafer
rapid thermal
pure argon
thermal annealing
surface roughness
Prior art date
Application number
KR10-2004-7000100A
Other languages
English (en)
Other versions
KR100784581B1 (ko
Inventor
에리끄 뉘레
루도비끄 에까르노
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20040013106A publication Critical patent/KR20040013106A/ko
Application granted granted Critical
Publication of KR100784581B1 publication Critical patent/KR100784581B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 재료 슬라이스(slice)의 자유 표면 거칠기를 감소시키는 방법에 관한 것이다. 상기 방법은 상기 자유 표면을 평탄화시키기 위해서 어닐링 단계를 포함한다. 본 발명은 자유 표면 거칠기를 감소시키는 방법이 오직 순수 아르곤만으로 구성되는 분위기에서의 급속 열 어닐링 형태로 수행되는 단일 평탄화 어닐링 단계를 포함하고 있는 것을 특징으로 한다. 또한 본 발명은 상기 방법에 의해 제조되는 구조에 관한 것이다.

Description

표면 거칠기 감소 방법{METHOD FOR REDUCING SURFACE RUGOSITY}
용어 "자유 표면"은 외부 환경에 노출된 웨이퍼의 표면을 의미하는데 이용된다(경계면이 다른 웨이퍼나 다른 소자의 표면과 접촉하고 있는 것과 대조를 이룸).
하기에 설명되는 바와 같이, 본 발명은, 프랑스 특허 제2 681 472호에 개시된 유형의 반도체 재료의 박막이나 층을 제조하는 방법과 결합하여, 특히 유익하지만, 한정되지 않고 실시될 수 있다.
전술한 문헌이 교시하고 있는 재현 방법은 Smartcut®방법으로서 공지되어 있다. 개략적으로, 이것의 메인 단계는 다음과 같다.
·기판의 주입 존에, 반도체 재료(특히 실리콘)의 기판의 면 밑에 원자를 주입하는 단계;
·주입된 기판을 두어 경화제와 친밀하게 접촉시키는 단계; 및
·주입된 기판을 이것의 주입 존에서 분리시켜, 주입이 행해진 표면과 주입 존 사이에 위치되는 기판 부분을 경화제로 이송시킴으로써, 반도체의 박막 또는 층을 형성하는 단계.
용어 "주입" 원자는 원자 또는 이온 족을 웨이퍼 재료에 도입하는데 적합한 상기 족의 충돌을 보호하고, 주입된 족은 충돌된 표면에 관한 웨이퍼 내의 소정 깊이에서 최대 농도를 가져 취약 존을 정의한다.
취약 존의 깊이는, 주입된 족의 본질, 및 주입을 위해 이것과 관련된 에너지의 함수이다.
본 명세서에서, 일반적인 용어 "웨이퍼"는 이러한 Smartcut®타입 방법에 의해 이송된 막 또는 층을 지정하는데 이용된다.
따라서 (반도체 재료로 만들어진) 웨이퍼는 경화제와 관련될 수 있고, 다른, 중간층과도 관련 가능하다.
본 명세서에서도 용어 "웨이퍼"는, 웨이퍼가 Smartcut®타입 방법에 의해 제조되었는지의 여부에 상관없이, 실리콘과 같은 반도체 재료의 웨이퍼, 층, 또는 막을 보호하는데 이용되고, 모든 경우의 목적은 웨이퍼의 자유 표면의 거칠기를 감소시키는 것이다.
본 명세서의 초기에 언급한 유형의 적용을 위해, 웨이퍼의 자유 표면에 관련된 거칠기 사양은 매우 엄격하고, 웨이퍼의 자유 표면의 품질은 웨이퍼 상에 만들어지는 부품의 품질을 결정하는 파라미터이다.
따라서 rms(root mean square) 값으로 5 옹스트롬(Å)을 초과하지 않아야 하는 거칠기 사양을 찾는 것이 공통이다.
거칠기 측정은 일반적으로 AFM(atomic force microscope)을 사용하여 수행된다.
이러한 유형의 장치에 의해, 거칠기는, 1마이크로미터(㎛) ×1㎛ 내지 10㎛ ×10㎛, 보다 드물게 50㎛ ×50㎛, 또는 심지어 100㎛ ×100㎛ 범위에 걸친 영역에서, AFM 현미경의 선단에 의해 스캔되는 표면 상에서 측정된다.
거칠기는 특히 2 방식으로 특징지어질 수 있다.
이들 중 하나의 방식에서, 거칠기는 소위 "고주파" 거칠기를 구성하고 대략 1㎛ ×1㎛의 스캐닝 영역에 해당한다.
이들 중 다른 방식에서, 거칠기는 "저주파" 거칠기를 말하고 대략 10㎛ ×10㎛ 이상의 스캐닝 영역에 해당한다. 따라서 지시로서 상기 주어진 5Å 사양은 10㎛ ×10㎛의 스캔 영역에 해당하는 거칠기이다.
웨이퍼 표면에 연마와 같은 특정 처리가 행지지지 않는다면, 공지된 방법(Smartcut®타입 또는 다른 방법)에 의해 제조된 웨이퍼는 상기 특정된 크기의 사양보다 큰 값의 표면 거칠기를 나타낸다.
웨이퍼의 표면 거칠기를 감소시키는 방법의 제1 공지된 유형은 "종래의" 열처리(예를 들면 희생 산화)를 웨이퍼에 행하는 것에 있다.
그러나, 이러한 유형의 처리는 전술한 사양의 레벨까지 웨이퍼의 거칠기를 떨어트릴 수 없다.
비록, 거칠기를 더욱 감소시키기 위해서, 이러한 종래의 열처리의 적용 횟수의 증가시키는 것, 및/또는 이 처리에 다른 공지된 유형의 방법을 결합하는 것을 생각할 수 있지만, 이 방법은 시간이 오래 걸리고 복잡하게 된다.
이와 같이, 예를 들면, 유럽 특허 제1 061 565호에는 고온에서 오랜 시간의 어닐링(대략 60분(min)) 후에 수소를 포함하는 분위기 하에서 냉각시키는 것을 교시하는 이러한 유형의 방법이 개시되어 있다.
제2 공지된 유형의 방법은 웨이퍼의 자유 표면을 화학-기계적 에칭하는 것에 있다.
이러한 유형의 방법은 실제로 웨이퍼의 자유 표면의 거칠기를 감소시킬 수 있다.
웨이퍼의 자유 표면 쪽으로 증가하는 결함 농도 기울기가 존재할 때, 이러한 제2 공지된 유형의 방법은 허용 가능한 결함 농도를 나타내는 존 아래로 상기 웨이퍼의 거칠기를 떨어뜨리도록 기능할 수도 있다.
그러나, 이러한 제2 공지된 유형의 방법에는, 웨이퍼의 자유 표면의 균일성을 손상시키는 결함이 존재한다.
이 결함은, 전술한 유익한 거칠기 레벨에 도달하기 위해서 필요할 것 같은, 다량의 연마가 웨이퍼의 표면에 수행될 때 더욱 악화된다.
제3 공지된 유형의 방법은, 급속 열 어닐링(RTA(rapid thermal annealing))으로 알려진, 제어된 분위기 하에서 웨이퍼를 급속 어닐링시키는 것에 있다.
이후, 본 명세서에서는, 이러한 형태의 어닐링을 이것의 두문자어 RTA 또는줄이지 않고 "급속 열 어닐링"이라고 한다.
이러한 제3 유형의 방법에서는, 웨이퍼가 대략 1100℃ 내지 1300℃의 범위에 있는 고온으로 1 s(초) 내지 6 s 동안 어닐링된다.
이러한 제3 유형의 방법의 제1 변형예로서, 미국 특허 제6 171 965호에 기술되어 있는 바와 같이, 웨이퍼의 자유 표면은 통상적으로 반응물 가스와 결합하여 수소를 포함하는 혼합물(HCl, HF, HBr, SF6, CF4, NF3, CCl2F2, …)로 구성되는 분위기 하에서 웨이퍼의 RTA를 수행함으로써 평탄화된다.
이 제3 유형의 방법의 제1 변형에서는, 어닐링 분위기를 구성하는 혼합물의 공격성이 웨이퍼의 자유 표면을 "에칭"되게 함으로써, 이것의 거치기를 감소시킨다.
이 제1 변형은 이점이 존재할 수 있다.
그러나 이러한 방법에 이용되는 분위기를 구성하는 기체들의 혼합물의 공격적인 본질에 제한이 있고, 웨이퍼의 자유 표면 이외의 소자가 활동에 노출될 수 있다(웨이퍼의 면 또는 상기 웨이퍼의 자유 표면으로부터 떨어진 면, 및 종종 어닐링 챔버도 결합되는 구조).
따라서 이들 소자를 보호하기 위해 추가로 측정할 필요가 있고, 그럼으로써 이 방법을 훨씬 더 복잡하게 만든다.
사용되는 혼합물의 공격성은, 일부 환경 하에서, 웨이퍼의 결함을 악화시킬 수도 있고, 또한 추가 처리를 필요로 할 수 있다.
또한, 일부가 반응이 빠른 다른 기체들로 구성된 어닐링 분위기를 이용하는이 변형은, 비교적 복잡하게 될 수 있는 방법을 실시하기 위해 제공되는 장치(다른 기체들의 공급, 안전한 측정, …)를 필요로 한다.
유럽 특허 제1 061 565호에 교시된 실시는 제3 유형 방법의 제1 변형에 해당한다. 이 실시에서, RTA는 수소를 항상 포함하는 분위기에서 수행된다.
이 제3 유형 방법의 제2 변형에서는, 웨이퍼에 웨이퍼의 재료를 공격하는 기능을 갖는 않는 분위기 하에서 RTA가 행해진다.
이 변형에서, 평탄화는 웨이퍼의 자유 표면의 에칭이 아니라 웨이퍼의 표면의 재건의 결과이다.
이 경우에, 어닐링 분위기는 통상적으로 아르곤 또는 질소가 혼합된 수소로 이루어져 있다.
본 출원인명의 프랑스 특허 출원 제99/10667호에는 이러한 제3 유형 방법의 제2 변형예가 개시되어 있다.
유럽 특허 제1 158 581호에는, 하나의 RTA 동작을 포함하는 두개의 어닐링 동작을 항상 포함하는 마무리 처리가 개시되어 있는데, 상기 어닐링 동작은 수소 또는 아르곤을 포함하는 분위기에서 수행된다.
이 문서에 의해 교시된 두개의 어닐링 동작은 모두 웨이퍼의 자유 표면을 평탄화시키는 기능을 한다. 이 문서에는 표 2의 마지막 난에 저주파 거칠기의 감소가 기술되어 있는데, 특히 RTA 동작 후의 제2 어닐링 동작의 효과를 나타내고 있다.
단독의 RTA 처리에 의해("비교예 1"), 처리 후의 저주파 거칠기는 1.60 나노미터(㎚) rms이다. 이 문헌에 의해 교시된 두번의 어닐링 동작을 실시함으로써, 저주파 거칠기는, 상당히 향상되어, 0.28 ㎚ rms과 0.30 ㎚ rms의 값에 이른다.
이와 같이 EP 1 158 581의 교시는, 이들 두번의 첫번째의 동작이 RTA인, 어닐링(저주파 거칠기의 감소로 평탄화가 특징지어짐)에 의한 두번의 연속적인 평탄화 동작을 수행하는데 초점이 맞추어져 있다.
그러나, EP 1 158 581에 의해 교시된 방법은 두번의 평탄화용 어닐링 동작을 항상 필요로 하기 때문에 실시하는데 상당히 시간이 오래 걸리고 비용이 많이 든다.
본 발명은, 일반적으로 재료의 표면 처리에 관한 것으로, 특히 마이크로전자 및/또는 광전자 적용을 위한 부품을 제조하기 위한 기판 처리에 관한 것이다.
보다 구체적으로, 본 발명은 반도체 재료의 웨이퍼의 자유 표면의 거칠기를 감소시키는 방법에 관한 것이고, 상기 방법은 상기 자유 표면을 평탄화하기 위해서 어닐링(annealing) 단계를 포함한다.
도 1은 본 발명이 실시 가능하게 되는 어닐링 챔버의 종단면의 전체 개략도,
도 2는 본 발명을 실리콘 웨이퍼 상에 실시함으로써 얻어진 거칠기 감소를 도시하는 그래프이다.
본 발명은 전술한 방법들에 대해 개선의 제공을 모색한다.
이러한 방법들을 더욱 간략화시키는 것이 유익할 것이다.
또한, 특히 열처리(Smartcut®타입 방법을 수행할 때 웨이퍼를 분리시키기 위해서 웨이퍼에 주어질 수 있는 것과 같은) 결과로서, 웨이퍼 재료의 결정학적인 구조에서 나타날 수 있는 슬립 라인들(slip lines)을 감소시키는 것도 유익할 것이다.
이러한 슬립 라인들은 웨이퍼의 다른 영역에서 불균일하게 수신되고 있는 열(이것은 차가운 부분을 나타내는 노에서 특히 곤란함)에 기인할 수 있다는 것은 공지이다.
또한, 종래에 이 변형의 실시에 사용되는 수소는 상당히 비싼 기체이므로, 웨이퍼 처리 방법에 관련된 비용 절감에 노력을 계속 기울이고 있다.
마지막으로, Smartcut®타입의 방법과 결합하여 전술한 목적을 만족시키는 방법을 실시할 수 있는 것이 특히 유익할 것이다.
본 발명의 목적은 이들 필요성을 만족시키는 방법을 실시하는 것이다.
이 목적을 달성하기 위해서, 본 발명은, 제1 특징에서, 반도체 재료의 웨이퍼의 자유 표면의 거칠기를 감소시키는 방법을 제공하고, 상기 방법은, 상기 자유 표면을 평탄화시키기 위해서 어닐링하는 단계를 포함하고, 이 방법은, 자유 표면 거칠기를 감소시키는 단계가 오직 순수 아르곤만으로 이루어진 분위기 하에서 급속 열 어닐링의 형태로 실시되는 단일 평탄화 어닐링 동작을 포함하는 것을 특징으로 한다.
하기가 바람직하지만, 본 발명의 방법의 특징을 한정하는 것은 아니다:
·이 방법은 또는 다음 종래 단계들을 포함한다:
기판의 주입 존에서, 웨이퍼가 만들어지는 기판의 면 밑에 원자들을 주입시키는 단계;
주입된 기판을 경화제와 친밀하게 접촉시키는 단계; 및
주입이 행해진 표면과 주입 존 사이에 위치되는 기판 부분으로 웨이퍼를 만들기 위해서 주입 존에서 주입된 기판을 분리시키고, 상기 웨이퍼를 경화제로 이송시키는 단계;
·급속 열 어닐링은 1100℃ 내지 1250℃의 범위의 고온으로 5 s 내지 30 s 동안 수행되고,
·순수 아르곤 하의 급속 열 어닐링 단계 후에 연마 단계가 오고,
·연마 단계 후에 희생 산화 단계가 오고,
·다음 단계들이 연속으로 수행된다:
희생 산화;
순수 아르곤 하의 급속 열 어닐링;
연마; 및
희생 산화;
·순수 아르곤 하의 급속 열 어닐링 단계 후에 다음 단계들이 온다:
희생 산화;
연마; 및
희생 산화;
·다음 단계들이 연속적으로 수행된다:
순수 아르곤 하의 급속 열 어닐링;
연마; 및
순수 아르곤 하의 급속 열 어닐링;
·희생 산화 단계는 순수 아르곤 하의 급속 열 어닐링 단계에 우선한다;
·희생 산화 단계는 아르곤 하의 급속 열 어닐링 단계에 우선하고, 상기 순수 아르곤 하의 급속 열 어닐링 단계 후에 추가 희생 산화 단계가 온다.
제2 특징에서, 본 발명은 이러한 방법에 의해 얻어진 SOI(silicon on insulator) 구조를 제공한다.
본 발명의 다른 특징, 목적 및 이점은 첨부 도면을 참조하여 주어진 본 발명의 바람직한 실시의 다음 설명을 읽은 후에 확실하게 된다.
먼저 도 1의 개략도를 참조하면, 본 발명이 실시 가능하게 되는 어닐링 챔버(1)의 비제한적인 예를 볼 수 있다.
이 챔버는 RTA 기술을 이용하여 순수 아르곤 분위기 하에서 어닐링 단계를 실시하기 위한 것이다.
챔버(1)는, 인클로저(2), 리액터(4), 기판-캐리어 트레이(6), 두개의 할로겐 램프의 어레이(8, 10), 및 두 쌍의 사이드 램프를 포함한다.
인클로저(2)는, 특히 바닥벽(12), 상부벽(14), 및 인클로저(2)의 각각의 세로 단부에 위치된 두개의 측벽(16, 18)을 포함한다. 측벽(16, 18) 중 하나는 게이트(20)를 포함한다.
리액터(4)는 두개의 측벽(16, 18) 사이에서 세로로 연장하는 석영 튜브로 구성된다. 각각의 측벽(16, 18)에서, 가스 흡입구(21)와 가스 배출구(22)가 제공된다. 가스 배출구(22)는 게이트(20)를 갖는 측벽(18)에 위치되어 있다.
할로겐 램프의 어레이(8, 10)는, 리액터와 바닥벽(12) 및 상부벽(14) 사이에서 각각 리액터(4)의 상부와 하부에 위치된다.
각 할로겐 램프의 어레이(8, 10)는 리액터(4)의 세로축에 수직으로 배치된 17개의 램프(26)를 포함한다.
두 쌍의 사이드 램프(도 1에는 도시되지 않음)는 리액터(4)의 세로축에 평행하게 위치되는데, 하나의 사이드에는 각각, 일반적으로 할로겐 램프의 어레이(8, 10)에서의 램프(16)의 세로 단부에 위치된다.
기판-캐리어 트레이(6)는 리액터(4) 내부에서 슬라이딩한다. 이것은, 수소-포함 분위기(100) 하의 어닐링 단계가 행해지는 웨이퍼(50)를 지지하여 웨이퍼가 챔버(1)로의 삽입 및 제거 가능하게 한다. 이러한 유형의 챔버(1)는 "SHS AST 2800" 이름 하의 Steag®로 시판되고 있다.
"웨이퍼"(50)가 (바람직하지만 한정하는 아닌 실리콘과 같은) 반도체 재료의 표면층을 갖는 다수-층 또는 단일-층 구조에 의해 일반적으로 구성될 수 있다는 것이 명기된다.
본 발명의 목적이 이러한 표면층의 자유 표면의 거칠기를 감소시키는 것이라는 것이 상기된다.
본 발명은, 종래의 처리가 행해지지 않은 웨이퍼(50), 및 특정 처리에 의해 얻어진 웨이퍼의 자유 표면의 거칠기를 감소시키도록 실시될 수 있다.
특히, 본 발명의 다른 변형들은, 특히 Smartcut®타입의 방법을 적용함으로써, 특히 유익하게 SOI 구조의 표면 거칠기 및/또는 이러한 구조가 얻어지는 반도체 재료의 기판 거칠기를 감소시키는 데에 적용한다.
따라서, Smartcut®방법의 환경에서, 본 발명은, 주입 단계 동안에 이루어진 취약 존을 분리시킴으로써 얻어진 반도체 재료의 두개의 표면의 하나 또는 다른 하나의 거칠기를 감소시킬 목적으로, 또는 이들 표면 모두의 표면의 거칠기를 감소시키기 위해서 유익하게 실시될 수 있다.
예를 들어 아래에 기술되는 본 발명의 방법의 다른 변형 실시는 반도체 재료(52)(예를 들면 실리콘으로 만들어진)의 유용층을 갖는 웨이퍼(50)를 처리하기 위해서 적용되고, 상기 층 자체는 자유 표면(54)을 갖고 있다.
층(52)은, 웨이퍼(50) 상에, 전자, 광학, 또는 광전자 소자를 구성하기 위해 사용되기 때문에 "유용"하다고 말할 수 있다.
전술한 바와 같이, 자유 표면(54)은 Smartcut®방법을 실시함으로써 얻어진 분리되는 표면이어도 된다.
웨이퍼(50)가 Smartcut®방법에 의해 얻어진 SOI 기판일 때, 웨이퍼(50)는 유용층(52) 밑에 지지 기판을 보호하고 있는 매설된 산화층 자체를 포함한다.
도 1에서는 웨이퍼(50)의 두께가 유용층(52)과 이것의 자유 표면(54)을 나타내기 위해서 과장되었다는 것을 이해하여야 한다.
이와 같이 본 발명은 순수 아르곤의 분위기 하에서 웨이퍼(50) 상에 RTA 단계를 수행함으로써 단독으로 실시될 수 있다.
순수 아르곤 하의 어닐링 단계는,
·웨이퍼(50)를 챔버(1)에 넣는 단계, 이 챔버는 웨이퍼가 삽입될 때 차가워진다;
·대기압과 동일한 압력 또는 대기압에 근접한 압력으로 챔버에 순수 아르곤의 어닐링 분위기를 도입하는 단계. 이 압력은 수 밀리토르(mTorr) 내지 대기압의 범위에 있는 낮은 값으로 설정될 수도 있다는 것을 이해하여야 한다;
·할로겐 램프(26)의 스위치를 켜 챔버(1) 내의 온도를 처리 온도까지 대략 분당 50℃의 비율로 상승시키는 단계;
·고온에 머무르는 기간 내내 웨이퍼(50)를 챔버에 유지하는 단계; 및
·할로겐 램프(26)의 스위치를 꺼 분당 수십 ℃의 비율로 공기의 흐름에 의해서 웨이퍼(50)를 냉각시키고, 원하는 관계 적용시 온도가 변화하는 단계를 포함한다.
이 점에 있어서, 소량의 추가 원소(특히 산소와 같은)의 존재에 의해 유용층의 재료가 (실리콘의 표면 영역이, 예를 들면, 소량의 산소를 포함하는 어닐링 분위기에 노출되면 크게 휘발하는 SiO를 형성함으로써) 공격받는 것을 발견하였기 때문에, 사용되는 아르곤이 가능한 한 순수한 것이 특히 중요하다.
순수한 아르곤의 분위기 하의 어닐링 단계는 자유 표면(50)의 거칠기를 충분히 감소시킬 수 있는 것을 발견하였다.
얻어진 결과는 희생 산화 유형의 열처리와 같은 종래의 처리에 의해 단독으로 얻어질 수 있던 거칠기의 감소보다 특히 훨씬 더 양호한 품질이다.
유용층의 균일성도 웨이퍼에 연마 동작이 행해진 것보다 훨씬 더 양호하다
순수 아르곤의 RTA 단계는, 예를 들면, 5 s 내지 30 s의 기간을 갖는 고온,및 1100℃ 내지 1250℃의 범위의 처리 온도를 포함할 수 있다.
도 2는 이러한 방법에 의해 얻어진 거칠기의 감소를 도시한다. 보다 구체적으로, 이 도면은 전술한 바와 같은 본 발명의 방법을 적용함으로써 얻어진 "불투명도(haze)"의 향상을 나타낸다.
이 도면에서, 횡축은 다른 웨이퍼들에 관한 것이고, 불투명도는 본 발명의 어닐링을 적용하기 전(상부 측정) 및 후(바닥 측정)에 각 웨이퍼에 대해 측정되어 있다.
도 2에서, 따라서 상부 곡선은 분리 후의 SOI 구조의 표면에서 측정된 불투명도에 해당하고, 하부 곡선은 30 s 동안 고온을 유지하면서 1230℃의 아르곤 하의 RTA 후에 수행된 동일 측정에 관한 것이다.
용어 "불투명도"는 여기되고 있는 광에 응답하여 기판(50)의 표면에 의해 확산되는 광 신호를 나타낸다. 이 불투명도가 표면 거칠기를 나타낸다.
기판의 표면 거칠기를 나타내는 이 특징은 본 발명의 경우에 KLA Tencor®타입, 및 Surfscan 6220®모델의 설비를 사용하여 측정되고, 따라서 측정된 불투명도는 참조부호 "불투명도 6220"이라고 부른다.
불투명도 6220의 감소는, 다른 RTA 기술, 예를 들면 수소와 아르곤의 혼합물로 이루어진 분위기 하의 RTA에 의해 얻어질 수 있는 결과와 비교할 수 있는 양인 것을 알 수 있다.
보다 구체적으로는, 불투명도의 향상은 대략 6 내지 10 인자에 의해 분류되고 있는 불투명도에 해당한다.
유익하게, 본 발명의 방법을 실시함으로써 종래의 RTA 기술에 관해 전술된 제한을 회피하면서 이 높은 레벨의 품질의 결과를 얻을 수 있다.
특히, 아르곤이 우수한 열 전도체이므로, 순수 아르곤의 분위기를 이용함으로써 열이 챔버(1) 내에서 가능한 한 균일하게 확산됨으로써, 이들 종래의 방법을 실시할 때 관찰될 수 있는 슬립 라인들을 감소시킬 수 있다.
전술한 바와 같이, 본 발명은 순수 아르곤 하의 RTA 단계에 의해 단독으로 실시될 수 있고, 이 단계에 의해 웨이퍼(5)의 표면 상태의 상당한 향상을 얻을 수 있다.
또한, 이 향상은, 실제적으로 재료가 웨이퍼로부터 제거되는 것이 아니라, 이에 반하여 표면(54)이 재건되어 평탄화되는 것에 의해 얻어진다.
하기에 순수 아르곤 하의 RTA의 단계 뿐만 아니라, 추가의 처리 단계를 포함하는 본 발명의 여러개의 변형 실시가 기술된다.
제1 변형에서는, 순수 아르곤 하의 RTA 단계 후에 웨이퍼(50)의 표면을 연마하는 단계가 온다.
이 연마 단계는 종래의 화학적-기계적 연마에 의해 실시된다.
이것은 자유 표면(54)에 근접하게 위치된 작업층(52)으로부터 재료를 제거하는 기능을 하고 표면 결함을 여전히 포함할 것이다.
제2 변형에서는, 순수 아르곤 하의 RTA 단계 후에 연마 단계 뿐만 아니라 열처리와 결합되는 희생 산화의 후속 추가 단계가 온다.
희생 산화 단계는 다음 단계 후에 잔존할지도 모르는 결함을 감소시키는 것을 의도한다. Smartcut®방법 후에 본 발명을 실시할 때, 결함은 주입 단계 또는 분리 단계와 관련될 수 있다.
희생 산화 단계는 산화 단계와 탈-산화(de-oxidation) 단계를 포함한다.
열처리는 산화 단계와 탈-산화 단계 사이에 개재된다.
산화 단계는 700℃ 내지 1100℃ 범위의 온도로 수행되는 것이 바람직하다.
산화 단계는 드라이(dry) 기술 또는 웨트(wet) 기술에 의해 수행될 수 있다.
드라이 기술에서, 산화 단계는, 예를 들면, 가스 상태의 산소 하에서 웨이퍼(50)를 가열함으로써 수행된다.
웨트 기술에서, 산화 단계는, 예를 들면, 증기로 채워진 분위기에서 웨이퍼(50)를 가열함으로써 수행된다.
드라이 기술과 웨트 기술 모두는, 당해 기술분야의 숙련된 자에게 공지된 종래의 방법에 있어서, 산화시키는 분위기가 염화 수소산으로 채워져도 된다.
산화 단계에 의해 산화물(60)은 유용층(52)의 표면(54)을 보호하도록 형성된다.
열처리 단계는 유용층(52)을 구성하는 재료의 품질을 향상시키는 기능을 하는 임의의 열처리 동작에 의해 수행된다.
열처리는 일정한 온도 또는 가변 온도로 수행될 수 있다.
가변 온도에 의하면, 열처리는, 예를 들면, 두 값간의 점진적으로 상승하는 온도에 의해, 또는 두 값간의 주기적으로 발진하는 온도에 의해 수행된다.
열처리 단계는, 1000℃ 이상의 온도, 특히 1100℃ 내지 1200℃ 부근 이상의 온도로 적어도 얼마간 수행되는 것이 바람직하다.
이 열처리는, 아르곤, 질소, 수소 등을 포함하거나, 이들 기체의 혼합물을 포함할 수 있는 무-산화 분위기 하에서 수행되는 것이 바람직하다.
또한 바람직하게, 산화 단계는 열처리 단계 이전에 수행된다.
이와 같이, 산화물(60)은 열처리 동안에 나머지 유용층을 보호하여 피팅(pitting) 현상을 회피한다.
피팅은, 당해 기술분야의 숙련된 자에게 잘 알려진 것으로, 질소, 아르곤, 진공 등과 같은 무-산화 분위기 하에서 반도체가 어닐링될 때 반도체 표면에 발생하는 현상이다. 이것은 특히 실리콘이 노출될 때, 즉, 산화물로 모두 피복되지 않을 때 발생한다.
유익한 변형에서, 산화 단계는 열처리의 온도 상승 초기에 개시하고 열처리 종료 전에 종료한다.
열처리는 웨이퍼(50)를 제조하고 취급하는 방법에 있어서 선행 단계들 동안에 발생되는 결함을 적어도 얼마간 치유하는 기능을 한다.
보다 구체적으로, 열처리는 산화 단계 동안에 유용층(52)에 발생되는 적층 결함, "HF" 결함 등과 같은 결정 결함을 치유할 수 있는 기간 동안 및 온도로 수행될 수 있다.
용어 "HF" 결함은, (웨이퍼(50)가 Smartcut®방법에 의해 얻어진 SOI 웨이퍼일 때), 웨이퍼가 플루오르화 수소산의 배스(bath)에서 처리된 후에, 유용층(52)밑에 위치되는 매설된 산화물에서 장식 후광(decorative halo)에 의해 그 존재가 밝혀진 결함을 정의하는데 이용된다.
열처리는 또한, 예를 들면, Smartcut®방법의 이송중에 이송되는 층과 지지 기판 간의 접합 계면을 강화시키는 이점을 제공한다.
탈-산화 단계는 용액에서 수행되는 것이 바람직하다.
예로써, 용액은 10% 또는 20%의 플루오르화 수소산 용액이다. 이러한 용액에 웨이퍼(50)를 담글 때에는, 천 내지 수천 옴스트롱의 산화물(60)을 제거하는데 수 분이면 충분하다.
제3 변형에서는, 웨이퍼(50) 표면의 추가 희생 산화 단계는 전술한 제2 변형의 단계들에 우선하고, 이 희생 산화(전술한 것과 동일함)는 열처리와 결합되는 것이 바람직하다.
이 변형에서의 아르곤 하의 RTA 단계 및 화학-기계적 연마 단계는 전술한 다른 변형과 동일하다.
전술한 희생 산화 단계에 대해서는, 제1 및 제2 희생 산화 단계 모두가 산화 단계 및 탈-산화 단계를 포함한다.
제1 및 제2 희생 산화 단계와 열처리 단계는 본 발명에 따른 방법의 제2 전술한 변형에 대해 설명된 호스와 유사하다.
본 발명의 제4 변형에서는, 순수 아르곤 하의 RTA 단계 후에 웨이퍼(50)의 자유 표면의 두 단계의 희생 산화가 온다.
이들 희생 산화 단계는 전술한 것과 동일하고 전술한 바와 같은 열처리와 결합되는 것이 바람직하다.
이 변형에서, 추가 화학-기계적 연마 단계는 두 희생 산화 단계 사이에 개재된다.
본 발명의 제5 변형에서는, 순수 아르곤 하의 RTA의 두 단계가 웨이퍼(50)에 수행되고, 이들 두 단계는 이들 단계 사이에 개재된 화학-기계적 연마 단계를 갖는다.
본 발명의 제6 변형에서는, 순수 아르곤의 분위기 하에서 RTA가 행해진 후에, 희생 산화 단계가 웨이퍼(50)의 표면에 수행된다(이 단계 역시 전술한 것과 동일하고, 열처리와 결합되는 것이 바람직하다).
본 발명의 제7 변형에서는, 제6 변형의 두 메인 단계의 순서가 반대로 되고, 순수 아르곤 하의 RTA는 희생 산화 전에 수행된다.
본 발명의 제8 변형에서는, 웨이퍼(50) 표면의 두 단계의 희생 산화 사이에(이 단계 역시 전술한 것과 동일하고, 열처리와 결합되는 것이 바람직하다), 순수 아르곤 하의 웨이퍼의 RTA 단계를 개재한다.
전술한 바와 같은 본 발명의 다른 변형들 모두는 평탄화 목적을 위해 단일 어닐링 동작을 이용할 수 있다는 것에 주시하여야 한다.
이 단일 평탄화 어닐링 동작은 순수 아르곤 단독으로 이루어진 분위기 하의 급속 열 어닐링에 해당한다.
일부 변형에서는 다른 유형의 어닐링을 이용할 수도 있는데, 이들 어닐링 동작은 웨이퍼의 자유 표면을 평탄화시키는 기능을 하지 않는다.
특히, 희생 산화 동작과 관련된 열처리는, 재료를 꺼내고 접합 계면을 강화시키는 기능을 하지만, 웨이퍼의 자유 표면을 평탄화시키는 기능은 하지 않는다.
희생 산화 동작이 웨이퍼의 자유 표면의 거칠기에 영향을 줄 수 있지만, 이 효과는, 전술한 바와 같이, 여하간 웨이퍼의 자유 표면의 저주파 거칠기를 상당히 감소시키는 것을 모색하는 "평탄화" 동안에 예상되는 효과와 비교할 수 없다.
따라서, 통상적으로, 웨이퍼의 자유 표면의 저주파 거칠기는 희생 산화 기술에 의한 1 내지 2개 인자에 의해 감소될 수 있는 반면에, 이 감소는 RTA를 수행할 때(이에 대해 프랑스 특허 제2 797 713호의 19페이지의 표가 참조될 수 있음)에 10개 인자의 순서이다.
특히 희생 산화와 관련된 열처리에 관한 교시는 평탄화의 목적과 상당히 다른 필요성을 만족시킬 수 있다는 것도 기재하고 있다.
특히, 희생 산화 동작에 포함되는 이러한 열처리에 관하고 아르곤 분위기 이용 가능성을 언급한 프랑스 특허 제2 777 115호의 교시는 본질적인 요소가 RTA 모드의 열처리에 있는 본 발명의 상황으로 전환될 수 없다.
따라서 전술한 변형 모두에 본질적이고 공통인 특징은 순수 아르곤 단독으로 이루어진 분위기 하의 급속 열 어닐링의 형태로 실시되는 단일 평탄화 어닐링 동작만을 갖는 자유 표면 거칠기를 감소시키는 방법이다.

Claims (12)

  1. 반도체 재료의 웨이퍼의 자유 표면 거칠기 감소 방법에 있어서,
    상기 방법은 상기 자유 표면을 평탄화시키기 위해서 어닐링 단계를 포함하고, 이 방법은 자유 표면 거칠기를 감소시키는 단계가 오직 순수 아르곤만으로 구성되는 분위기 하의 급속 열 어닐링 형태로 실시되는 단일 평탄화 어닐링 동작을 포함하는 것을 특징으로 하는 표면 거칠기 감소 방법.
  2. 제1항에 있어서,
    기판의 주입 존에서, 웨이퍼가 만들어지는 기판의 면 밑에 원자들을 주입시키는 단계;
    주입된 기판을 경화제와 친밀하게 접촉시키는 단계; 및
    주입이 행해진 표면과 주입 존 사이에 위치되는 기판 부분으로 웨이퍼를 만들기 위해서 주입 존에서 주입된 기판을 분리시키고, 상기 웨이퍼를 경화제로 이송시키는 단계의 종래의 단계들을 또한 포함하는 것을 특징으로 하는 표면 거칠기 감소 방법.
  3. 제1항 또는 제2항에 있어서,
    급속 열 어닐링은 1100℃ 내지 1250℃ 범위에 있는 고온으로 5 s 내지 30 s 동안 수행되는 것을 특징으로 하는 표면 거칠기 감소 방법.
  4. 제3항에 있어서,
    순수 아르곤 하의 급속 열 어닐링 단계 후에 연마 단계가 오는 것을 특징으로 하는 표면 거칠기 감소 방법.
  5. 제4항에 있어서,
    연마 단계 후에 희생 산화 단계가 오는 것을 특징으로 하는 표면 거칠기 감소 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    다음 단계들이 연속으로 수행되는 것을 특징으로 하는 표면 거칠기 감소 방법.
    ·희생 산화;
    ·순수 아르곤 하의 급속 열 어닐링;
    ·연마; 및
    ·희생 산화.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    순수 아르곤 하의 급속 열 어닐링 단계 후에 다음 단계들이 오는 것을 특징으로 하는 표면 거칠기 감소 방법.
    ·희생 산화;
    ·연마; 및
    ·희생 산화.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    다음 단계들이 연속적으로 수행되는 것을 특징으로 하는 표면 거칠기 감소 방법.
    ·순수 아르곤 하의 급속 열 어닐링;
    ·연마; 및
    ·순수 아르곤 하의 급속 열 어닐링.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    희생 산화 단계는 순수 아르곤 하의 급속 열 어닐링 단계에 우선하는 것을 특징으로 하는 표면 거칠기 감소 방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    순수 아르곤 하의 급속 열 어닐링 단계 후에 희생 산화 단계가 오는 것을 특징으로 하는 표면 거칠기 감소 방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    희생 산화 단계는 순수 아르곤 하의 급속 열 어닐링 단계에 우선하고, 상기 순수 아르곤 하의 급속 열 어닐링 단계 후에 추가 희생 산화 단계가 오는 것을 특징으로 하는 표면 거칠기 감소 방법.
  12. 제11항에 의한 방법에 의해 얻어진 SOI 구조.
KR1020047000100A 2001-07-04 2002-07-04 표면 거칠기 감소 방법 KR100784581B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0108859A FR2827078B1 (fr) 2001-07-04 2001-07-04 Procede de diminution de rugosite de surface
FR0108859 2001-07-04
PCT/FR2002/002341 WO2003005434A2 (fr) 2001-07-04 2002-07-04 Procede de diminution de la rugosite de surface d'une tranche semicondutrice

Publications (2)

Publication Number Publication Date
KR20040013106A true KR20040013106A (ko) 2004-02-11
KR100784581B1 KR100784581B1 (ko) 2007-12-10

Family

ID=8865109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047000100A KR100784581B1 (ko) 2001-07-04 2002-07-04 표면 거칠기 감소 방법

Country Status (8)

Country Link
US (1) US6962858B2 (ko)
EP (1) EP1412972A2 (ko)
JP (1) JP2004538627A (ko)
KR (1) KR100784581B1 (ko)
CN (1) CN1321443C (ko)
AU (1) AU2002333957A1 (ko)
FR (1) FR2827078B1 (ko)
WO (1) WO2003005434A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958467B1 (ko) * 2005-07-13 2010-05-17 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 두꺼운 절연층의 거칠기도 감소 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
WO2005055308A1 (en) * 2003-12-03 2005-06-16 S.O.I.Tec Silicon On Insulator Technologies Process for improving the surface roughness of a wafer
US7883628B2 (en) 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2852143B1 (fr) 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
EP1652230A2 (fr) * 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
EP1662555B1 (en) * 2003-09-05 2011-04-13 SUMCO Corporation Method for producing soi wafer
WO2005024918A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation Ｓｏｉウェーハおよびその製造方法
FR2863771B1 (fr) * 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
FR2867607B1 (fr) * 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
US7772088B2 (en) * 2005-02-28 2010-08-10 Silicon Genesis Corporation Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
WO2007080013A1 (en) * 2006-01-09 2007-07-19 International Business Machines Corporation Method and apparatus for treating bonded wafer semiconductor substrates
CN100490860C (zh) * 2006-01-25 2009-05-27 余内逊 一种微米松花珍珠四女子益肝养颜口服液制备方法
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
WO2008082920A1 (en) * 2006-12-28 2008-07-10 Memc Electronic Materials, Inc. Methods for producing smooth wafers
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
KR20110115570A (ko) * 2008-11-26 2011-10-21 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 절연체-상-실리콘 구조의 가공 방법
FR2943458B1 (fr) * 2009-03-18 2011-06-10 Soitec Silicon On Insulator Procede de finition d'un substrat de type "silicium sur isolant" soi
US9560953B2 (en) 2010-09-20 2017-02-07 Endochoice, Inc. Operational interface in a multi-viewing element endoscope
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法
CN103065956B (zh) * 2012-12-27 2015-02-25 南京大学 一种实现硅表面结构平滑的方法与设备
FR3046877B1 (fr) * 2016-01-14 2018-01-19 Soitec Procede de lissage de la surface d'une structure
CN109346562A (zh) * 2018-08-30 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片的制备方法及发光二极管外延片
CN109706421B (zh) * 2019-03-07 2020-08-18 苏州微创关节医疗科技有限公司 制备锆及锆合金表面氧化陶瓷层的方法及应用

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
CA2172233C (en) * 1995-03-20 2001-01-02 Lei Zhong Slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure
US5716720A (en) * 1995-03-21 1998-02-10 Howmet Corporation Thermal barrier coating system with intermediate phase bondcoat
US5738909A (en) * 1996-01-10 1998-04-14 Micron Technology, Inc. Method of forming high-integrity ultrathin oxides
AU8036898A (en) * 1997-06-19 1999-01-04 Asahi Kasei Kogyo Kabushiki Kaisha Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same
CN1110068C (zh) * 1997-11-28 2003-05-28 松下电器产业株式会社 半导体杂质的激活方法以及激活装置
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2000041227A1 (fr) * 1998-12-28 2000-07-13 Shin-Etsu Handotai Co.,Ltd. Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
JP3911901B2 (ja) * 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6589609B1 (en) * 1999-07-15 2003-07-08 Seagate Technology Llc Crystal zone texture of glass-ceramic substrates for magnetic recording disks
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
KR100549257B1 (ko) * 1999-12-08 2006-02-03 주식회사 실트론 에스오아이 웨이퍼의 표면 정밀 가공 방법
JP2002164520A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958467B1 (ko) * 2005-07-13 2010-05-17 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 두꺼운 절연층의 거칠기도 감소 방법

Also Published As

Publication number Publication date
AU2002333957A1 (en) 2003-01-21
US6962858B2 (en) 2005-11-08
KR100784581B1 (ko) 2007-12-10
WO2003005434A3 (fr) 2003-11-06
US20040171257A1 (en) 2004-09-02
CN1321443C (zh) 2007-06-13
CN1524289A (zh) 2004-08-25
JP2004538627A (ja) 2004-12-24
FR2827078A1 (fr) 2003-01-10
FR2827078B1 (fr) 2005-02-04
EP1412972A2 (fr) 2004-04-28
WO2003005434A2 (fr) 2003-01-16

Similar Documents

Publication Publication Date Title
KR100784581B1 (ko) 표면 거칠기 감소 방법
US7029993B1 (en) Method for treating substrates for microelectronics and substrates obtained according to said method
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
JP4582982B2 (ja) 基板の処理方法
US6645831B1 (en) Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
KR100637364B1 (ko) 반도체기판처리방법
US6461939B1 (en) SOI wafers and methods for producing SOI wafer
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
US7749910B2 (en) Method of reducing the surface roughness of a semiconductor wafer
TW200822199A (en) Method for producing bonded wafer
US7883628B2 (en) Method of reducing the surface roughness of a semiconductor wafer
KR20090117626A (ko) 접합 웨이퍼의 제조 방법
EP2804202A1 (en) Thermally oxidized heterogeneous composite substrate and method for manufacturing same
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
KR100831447B1 (ko) 반도체 웨이퍼의 표면 거칠기 개선 방법
KR100765639B1 (ko) 웨이퍼의 표면 거칠기 개선 방법
CN114334792A (zh) Soi结构的半导体硅晶圆及其制备方法
JP2006032725A (ja) 半導体ウェーハの酸化膜形成方法
JP2001284559A (ja) 張り合わせ基板の製造方法
KR20030034495A (ko) 깊은 트렌치의 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 7