FR2827078A1 - Procede de diminution de rugosite de surface - Google Patents

Procede de diminution de rugosite de surface Download PDF

Info

Publication number
FR2827078A1
FR2827078A1 FR0108859A FR0108859A FR2827078A1 FR 2827078 A1 FR2827078 A1 FR 2827078A1 FR 0108859 A FR0108859 A FR 0108859A FR 0108859 A FR0108859 A FR 0108859A FR 2827078 A1 FR2827078 A1 FR 2827078A1
Authority
FR
France
Prior art keywords
wafer
rapid thermal
pure argon
thermal annealing
sacrificial oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0108859A
Other languages
English (en)
Other versions
FR2827078B1 (fr
Inventor
Eric Neyret
Ludovic Ecarnot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0108859A priority Critical patent/FR2827078B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to EP20020782466 priority patent/EP1412972A2/fr
Priority to CNB028135512A priority patent/CN1321443C/zh
Priority to PCT/FR2002/002341 priority patent/WO2003005434A2/fr
Priority to KR1020047000100A priority patent/KR100784581B1/ko
Priority to AU2002333957A priority patent/AU2002333957A1/en
Priority to JP2003511301A priority patent/JP2004538627A/ja
Publication of FR2827078A1 publication Critical patent/FR2827078A1/fr
Priority to US10/750,443 priority patent/US6962858B2/en
Application granted granted Critical
Publication of FR2827078B1 publication Critical patent/FR2827078B1/fr
Priority to US11/189,899 priority patent/US7883628B2/en
Priority to US11/189,849 priority patent/US7749910B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

L'invention propose un procédé de diminution de la rugosité de la surface libre d'une tranche de matériau semiconducteur, ledit procédé comprenant une étape de recuit afin de lisser ladite surface libre, caractérisé en ce que le procédé comporte une étape de recuit RTA sous une atmosphère composée exclusivement d'argon pur.L'invention propose également une structure réalisée par un tel procédé.

Description

<Desc/Clms Page number 1>
La présente invention concerne de manière générale le traitement de surface des matériaux, et particulièrement le traitement de substrats destinés à la fabrication de composants pour des applications en micro- électronique et/ou en opto-électronique.
Plus précisément, l'invention concerne un procédé de diminution de la rugosité de la surface libre d'une tranche de matériau semiconducteur, ledit procédé comprenant une étape de recuit afin de lisser ladite surface libre.
Par surface libre , on entend la surface d'une tranche qui est exposée à l'environnement extérieur (par opposition à une surface d'interface qui est au contact de la surface d'une autre tranche ou d'un autre élément).
Et comme on le verra, l'invention pourra être mise en oeuvre de manière particulièrement avantageuse-mais non limitative-en combinaison avec un procédé de fabrication de films minces ou de couches de matériau semiconducteur du type décrit dans le brevet FR 2 681 472.
Un procédé reproduisant les enseignements du document cité cidessus est connu comme le procédé SMARTCUT&commat;. Ses étapes principales sont schématiquement les suivantes : . Une étape d'implantation d'atomes, sous une face d'un substrat de matériau semiconducteur (en particulier du silicium), dans une zone d'implantation du substrat, . Une étape de mise en contact intime du substrat implanté avec un raidisseur, et . Une étape de clivage du substrat implanté au niveau de la zone d'implantation, pour transférer la partie du substrat située entre la surface soumise à l'implantation et la zone d'implantation, sur le raidisseur et former ainsi un film mince, ou une couche, de semiconducteur sur celui-ci.
Par implantation d'atomes, on entend tout bombardement d'espèces atomiques ou ioniques, susceptible d'introduire ces espèces dans le matériau de la tranche avec un maximum de concentration des espèces
<Desc/Clms Page number 2>
implantées situé à une profondeur déterminée de la tranche par rapport à la surface bombardée de manière à définir une zone de fragilisation.
La profondeur de la zone de fragilisation est fonction de la nature des espèces implantées, et de l'énergie qui leur est associée pour l'implantation.
On précise qu'on désigne dans ce texte par le terme générique de tranche le film ou la couche transférée par un tel procédé du type SMARTCUTID.
La tranche (qui est en matériau semiconducteur) peut ainsi être associée à un raidisseur, et éventuellement à d'autres couches intermédiaires.
Et ce terme de tranche recouvre également dans le présent texte toute tranche, couche ou film de matériau semiconducteur tel que le silicium, que la tranche ait été produite par un procédé du type SMARTCUTID ou non, l'objectif étant dans tous les cas de diminuer la rugosité de la surface libre de la tranche.
Pour les applications du type mentionnées au début de ce texte, les spécifications de rugosité associées à la surface libre des tranches sont en effet très sévères, et la qualité de la surface libre des tranches est un paramètre qui conditionne la qualité des composants qui seront réalisés sur la tranche.
Il est ainsi courant de trouver des spécifications de rugosité ne devant pas dépasser 5 Angströms en valeur rms (correspondant à l'acronyme anglo-saxon root mean square))).
On précise que les mesures de rugosité sont généralement effectuées grâce à un microscope à force atomique (AFM selon l'acronyme qui correspond à l'appellation anglo-saxonne de Atomic Force Microscope).
Avec ce type d'appareil, la rugosité est mesurée sur des surfaces balayées par la pointe du microscope AFM, allant de 1x1 m2 à 10x10 m2 et plus rarement 50x50 m, voire 100x100 m2.
La rugosité peut être caractérisée, en particulier, selon deux modalités.
<Desc/Clms Page number 3>
Selon l'une de ces modalités, la rugosité est dite à hautes fréquences et correspond à des surfaces balayées de l'ordre de 1x1 jj. m.
Selon l'autre de ces modalités, la rugosité est dite à basses fréquences et correspond à des surfaces balayées de l'ordre de 10x10 p. m2, ou plus. La spécification de 5 Angströms donnée ci-dessus à titre indicatif est ainsi une rugosité correspondant à une surface balayée de 1 Ox1 0 1J. m2.
Et les tranches qui sont produites par les procédés connus (de type SMARTCUT ou autre) présentent des rugosités de surface dont les valeurs sont supérieures à des spécifications de l'ordre de celles mentionnées ci-dessus, en l'absence de l'application à la surface de la tranche d'un traitement spécifique tel qu'un polissage.
Un premier type de procédé connu pour diminuer la rugosité de surface des tranches consiste à faire subir à la tranche un traitement thermique classique (oxydation sacrificielle par exemple).
Mais un traitement de ce type ne permet pas d'amener la rugosité des tranches au niveau des spécifications mentionnées ci-dessus.
Et si on peut certes imaginer de multiplier les étapes de tels traitements thermiques classiques, et/ou de les combiner avec d'autres types de procédé connus, en vue de réduire encore la rugosité, ceci conduirait à un procédé long et complexe.
Un deuxième type de procédé connu consiste à effectuer un polissage mécano-chimique de la surface libre de la tranche.
Ce type de procédé peut effectivement permettre de réduire la rugosité de la surface libre de la tranche.
Dans le cas où il existe un gradient de concentration de défauts croissant en direction de la surface libre de la tranche, ce deuxième type de procédé connu peut en outre permettre d'abraser ladite tranche jusqu'à une zone présentant une concentration de défauts acceptable.
Cependant, ce deuxième type de procédé connu présente l'inconvénient de compromettre l'uniformité de la surface libre de la tranche.
<Desc/Clms Page number 4>
Et cet inconvénient est accru dans le cas où on procède à un polissage important de la surface de la tranche, ce qui serait le cas pour arriver à des rugosités telles que mentionnées ci-dessus.
Un troisième type de procédé consiste à faire subir à la tranche un recuit rapide sous atmosphère contrôlée, selon un mode dit RTA (correspondant à l'acronyme de l'expression anglo-saxonne Rapid Thermal Annealing).
Dans la suite de ce texte, on désignera ainsi indifféremment ce mode de recuit par l'acronyme RTA, ou par l'appellation francophone de"recuit thermique rapide".
Dans ce troisième type de procédé, on recuit la tranche à une température élevée, pouvant être de l'ordre de 1100 C à 1300 C, pendant 1 à 60 secondes.
Selon une première variante de ce troisième type de procédé dont on trouvera un exemple dans le document US 6 171 965, on réalise un lissage de la surface libre de la tranche par le biais d'un recuit RTA de la tranche sous une atmosphère constituée d'un mélange comprenant généralement de l'hydrogène en combinaison avec des gaz réactifs (HCI, HF, HBr, SF6, CF4, NF3, CCbF2,...).
Dans cette première variante du troisième type de procédé, l'agressivité du mélange qui constitue l'atmosphère de recuit permet de graver la surface libre de la tranche (par un phénomène de etching selon la terminologie anglo-saxonne), ce qui aboutit à une diminution de sa rugosité.
Cette première variante peut présenter des avantages.
Une limitation en est cependant que le mélange gazeux qui constitue l'atmosphère mise en oeuvre dans un tel procédé est agressif, et des éléments autres que la surface libre de la tranche peuvent être exposés à son action (face de tranche ou de la structure dont elle est solidaire qui est opposée à ladite surface libre de la tranche, parois de la chambre de recuit).
<Desc/Clms Page number 5>
Il peut ainsi être nécessaire de prendre des mesures supplémentaires pour protéger ces éléments, ce qui tend à complexifier encore le procédé.
Et l'agressivité du mélange mis en oeuvre est éventuellement susceptible d'aggraver des défauts de la tranche, ce qui peut également nécessiter des traitements supplémentaires.
En outre, cette variante mettant en oeuvre une atmosphère de recuit comprenant des gaz différents, dont certains sont réactifs, il est nécessaire de prévoir pour la mise en oeuvre d'un tel procédé une installation pouvant être relativement complexe (acheminement des différents gaz, mesures de sécurité,...).
Selon une deuxième variante de ce troisième type de procédé, on fait subir à la tranche un recuit RTA sous une atmosphère qui n'a pas pour fonction d'attaquer le matériau de la tranche.
Dans cette variante en effet, le lissage résulte non pas d'une gravure de la surface libre de la tranche, mais de la reconstruction de la surface de la tranche.
L'atmosphère de recuit est dans ce cas typiquement composée d'hydrogène mélangée à de l'argon ou de l'azote.
On trouvera dans la demande française 99 10667 au nom de la Demanderesse un exemple de cette deuxième variante du troisième type de procédé.
L'invention se propose d'apporter une amélioration aux procédés évoqués ci-dessus.
En effet, il serait avantageux de simplifier encore de tels procédés.
En outre, il serait également avantageux de réduire les éventuelles lignes de glissement ( slip lines selon la terminologie anglo-saxonne) qui peuvent apparaître dans la structure cristallographique du matériau de la tranche, en particulier suite à un traitement thermique (tel que celui qui peut être appliqué à la tranche pour provoquer son clivage dans le cadre d'un procédé de type SMARTCUT).
<Desc/Clms Page number 6>
On sait en effet que de telles lignes de glissement peuvent résulter d'inhomogénéités de la chaleur reçue par différentes régions de la tranche (ceci étant plus particulièrement sensible dans le cas de fours présentant des points froids).
Par ailleurs, l'hydrogène utilisé dans les mises en oeuvre connues de cette variante est un gaz relativement onéreux, alors qu'on cherche constamment à diminuer les coûts associés aux procédés de traitement des tranches.
Enfin, il serait particulièrement avantageux de pouvoir mettre en oeuvre un procédé répondant aux objectifs mentionnés ci-dessus, en combinaison avec un procédé du type SMARTCUT.
Le but de l'invention est de permettre de mettre en oeuvre un procédé répondant à ces besoins.
Afin d'atteindre ce but l'invention propose selon un premier aspect un procédé de diminution de la rugosité de la surface libre d'une tranche de matériau semiconducteur, ledit procédé comprenant une étape de recuit afin de lisser ladite surface libre, caractérisé en ce que le procédé comporte une étape de recuit thermique rapide sous une atmosphère composée exclusivement d'argon pur.
Des aspects préférés, mais non limitatifs du précédé selon l'invention sont les suivants : le procédé comprend également les étapes préalables suivantes :
Une étape d'implantation d'atomes, sous une face d'un substrat à partir duquel la tranche doit être réalisée, dans une zone d'implantation du substrat,
Une étape de mise en contact intime du substrat implanté avec un raidisseur, et
Une étape de clivage du substrat implanté au niveau de la zone d'implantation, pour constituer la tranche avec la partie du substrat située entre la surface soumise à l'implantation et la zone d'implantation, et transférer ladite tranche sur le raidisseur,
<Desc/Clms Page number 7>
*) le recuit thermique rapide est effectué avec un palier de température dans une gamme comprise entre 1100 et 1250 C, pendant 5 à 30 secondes, # l'étape de recuit thermique rapide sous argon pur est suivie d'une étape de polissage, on fait suivre l'étape de polissage par une étape d'oxydation sacrificielle, on réalise la succession des étapes suivantes : oxydation sacrificielle, recuit thermique rapide sous argon pur, polissage, oxydation sacrificielle.
# on fait suivre l'étape de recuit thermique rapide sous argon pur par les étapes suivantes : oxydation sacrificielle, polissage, oxydation sacrificielle.
# on réalise la succession des étapes suivantes : recuit thermique rapide sous argon pur, polissage,
Figure img00070001

recuit thermique rapide sous argon pur.
'on fait précéder l'étape de recuit thermique rapide sous argon pur par une étape d'oxydation sacrificielle, # on fait suivre l'étape de recuit thermique rapide sous argon pur par une étape d'oxydation sacrificielle, * on fait précéder l'étape de recuit thermique rapide sous argon pur par une étape d'oxydation sacrificielle, et on fait suivre ladite étape de recuit thermique rapide sous argon pur par une étape supplémentaire d'oxydation sacrificielle.
L'invention propose selon un deuxième aspect une structure SOI obtenue par un tel procédé.
<Desc/Clms Page number 8>
D'autres aspects, buts et avantages de l'invention apparaîtront mieux à la lecture de la description suivante de formes préférées de réalisation de l'invention, faite en référence aux dessins annexés sur lesquels : . la figure 1 est une représentation générale et schématique en coupe longitudinale d'une chambre de recuit permettant de mettre en oeuvre l'invention, *) la figure 2 est un graphe illustrant la diminution de rugosité obtenue par la mise en oeuvre de l'invention sur une tranche de silicium.
En référence tout d'abord à la figure 1, on a représenté schématiquement un exemple non limitatif de chambre de recuit 1 permettant de mettre en oeuvre l'invention.
Cette chambre est destinée à la mise en oeuvre d'une étape de recuit sous atmosphère d'argon pure selon le mode opératoire RTA.
Cette chambre 1 comporte une enceinte 2, un réacteur 4, un plateau porte substrat 6, deux réseaux de lampes halogènes 8,10 et deux paires de lampes latérales.
L'enceinte 2 comporte en particulier une paroi inférieure 12, une paroi supérieure 14 et deux parois latérales 16,18, situées respectivement aux extrémités longitudinales de l'enceinte 2. L'une des parois latérales 16, 18 comporte une porte 20
Le réacteur 4 est constitué d'un tube de quartz s'étendant longitudinalement entre les deux parois latérales 16,18. Il est muni au niveau de chacune de ces parois latérales 16,18, respectivement d'une entrée de gaz 21 et d'une sortie de gaz 22. La sortie de gaz 22 est située du côté de la paroi latérale 18 comportant la porte 20.
Chaque réseau de lampes halogènes 8,10 est situé respectivement au-dessus et en dessous du réacteur 4, entre celui-ci et les parois inférieure 12 et supérieure 14.
Chaque réseau de lampes halogènes 8,10 comporte 17 lampes 26 disposées perpendiculairement à l'axe longitudinal du réacteur 4.
Les deux paires de lampes latérales (non représentées sur la figure 1) sont situées parallèlement à l'axe longitudinal du réacteur 4, chacune
<Desc/Clms Page number 9>
d'un côté de celui-ci, globalement aux extrémités longitudinales des lampes 26 des réseaux de lampes halogènes 8,10.
Le plateau porte-substrat 6 coulisse dans le réacteur 4. Il supporte une tranche 50 destinée à subir l'étape de recuit sous atmosphère hydrogénée 100 et permet de les rentrer ou de les sortir de la chambre 1.
Une chambre 1 de ce type est commercialisée par STEAGO, sous le nom SHS AST 2800 .
On précise que la tranche 50 peut être, de manière générale, tout type de structure monocouche ou multicouche comportant une couche superficielle d'un matériau semiconducteur (tel que le silicium, de manière préférée mais non limitative).
On rappelle en effet qu'un but de l'invention est de permettre de diminuer la rugosité de la surface libre d'une telle couche superficielle.
L'invention peut en effet être mis en oeuvre pour diminuer la rugosité de la surface libre d'une tranche 50 n'ayant subi aucun traitement préalable mais également de tranches obtenues par des traitements spécifiques.
En particulier, les différentes variantes de l'invention s'appliquent de manière particulièrement avantageuse à la diminution de la rugosité des surfaces d'une structure SOI et/ou du substrat de matériau semiconducteur dont une telle structure est issue, en particulier par suite de l'application d'un procédé de type SMARTCUTO.
Ainsi, dans le cadre du procédé SMARTCUTO l'invention pourra être mise en oeuvre avec profit pour diminuer la rugosité de l'une ou l'autre des deux surfaces de matériau semiconducteur qui sont issues du clivage de la zone de fragilisation réalisée lors de l'étape d'implantation, ou de ces deux surfaces.
Et les différentes variantes de mise en oeuvre du procédé selon l'invention qui vont être décrites ci-dessous à titre d'exemple, sont appliquées au traitement de tranches 50 comportant une couche utile de matériau semiconducteur 52 (réalisée par exemple en silicium), ladite couche ayant elle-même une surface libre 54.
<Desc/Clms Page number 10>
La couche 52 est désignée comme utile car elle servira à la constitution des éléments électroniques, optiques ou opto-électroniques sur la tranche 50.
Comme mentionné ci-dessus la surface libre 54 peut être une surface de clivage obtenue par la mise en oeuvre d'un procédé SMARTCUT'.
Dans le cas où la tranche 50 est un substrat SOI issu du procédé SMARTCUT la tranche 50 comporte sous la couche utile 52 une couche d'oxyde enterrée, qui recouvre elle-même un substrat support.
On précise que sur la figure 1, l'épaisseur de la tranche 50 a été exagérée pour faire apparaître la couche utile 52 et sa surface libre 54.
L'invention peut ainsi être mise en oeuvre uniquement en effectuant une étape de recuit RTA de la tranche 50, sous atmosphère d'argon pur.
L'étape de recuit sous argon pur comprend les étapes consistant à : * disposer la tranche 50 dans la chambre 1, celle-ci étant froide au moment de l'introduction de la tranche, * introduire dans la chambre, à une pression égale ou voisine de la pression atmosphérique, une atmosphère de recuit d'argon pur. On précise que la pression peut également être fixée à une valeur plus basse, qui peut aller de quelques mTorr à la pression atmosphérique, faire croître, en allumant les lampes halogènes 26, la température dans la chambre 1, à une vitesse de l'ordre de 50 C par seconde, jusqu'à une température de traitement, maintenir la tranche 50 dans la chambre 1, pendant une durée de palier de chauffage, . éteindre les lampes halogènes 26 et refroidir, par circulation d'air, la tranche 50, à une vitesse de plusieurs dizaines de degrés centigrades par seconde et variant selon toute loi désirée.
A cet égard, il est particulièrement important que l'argon mis en oeuvre soit le plus pur possible car la Demanderesse a constaté que la présence de faibles quantités d'éléments supplémentaires (tels que l'oxygène notamment) pouvaient conduire à une attaque du matériau de la
<Desc/Clms Page number 11>
couche utile (formation de SiO très volatile dans le cas d'une couche superficielle en silicium exposée à une atmosphère de recuit comportant une faible quantité d'oxygène, par exemple).
Et la Demanderesse a constaté qu'une telle étape de recuit sous atmosphère d'argon pur permettait de diminuer de manière sensible la rugosité de la surface libre 54.
Les résultats obtenus étaient en particulier de bien meilleure qualité que la diminution de rugosité qui peut être obtenue seulement par un traitement classique tel qu'un traitement thermique de type oxydation sacrificielle.
Et l'uniformité de la couche utile est par ailleurs bien meilleure que si on avait soumis la tranche à une opération de polissage.
L'étape de recuit RTA sous argon pur peut par exemple comprendre un palier de chauffage d'une durée de 5 à 30 secondes, à une température de traitement comprise entre 1100 et 12500C.
La figure 2 illustre la diminution de rugosité par un tel procédé. Plus précisément cette figure expose le gain de haze obtenu suite à l'application d'un procédé selon l'invention tel que mentionné ci-dessus.
Sur cette figure, l'axe des abscisses permet de parcourir différentes tranches, le haze ayant été mesuré pour chacune de ces tranches avant l'application d'un recuit selon l'invention (mesure du haut), et après (mesure du bas).
Sur la figure 2, la courbe du haut correspond ainsi à un haze mesuré à la surface de structures SOI après clivage, et la courbe du bas aux mêmes mesures, effectuées après un recuit RTA sous argon par 12300C avec un palier de chauffage de 30s.
On précise que le terme haze désigne le signal optique diffusé par la surface du substrat 50, en réponse à une excitation lumineuse. Ce haze est représentatif de la rugosité de surface.
Cette caractéristique qui est représentative de la rugosité de la surface du substrat est dans le cas présent mesuré par un équipement de
<Desc/Clms Page number 12>
type KLA Tenor5, modèle Surfscan z : le haze mesuré ici est ainsi désigné par la référence haze 6220 .
On observe que la diminution de haze 6220 est d'un niveau comparable aux résultats que l'on peut obtenir par d'autres techniques de recuit RTA, par exemple des recuits RTA sous atmosphère composés d'un mélange d'hydrogène et d'argon.
Plus précisément, le gain de haze correspond à une division de haze par un facteur de l'ordre de 6 à 10.
Et de manière avantageuse, la mise en oeuvre du procédé selon l'invention permet d'obtenir des résultats de ce haut niveau de qualité en s'affranchissant des limitations mentionnées ci-dessus à propos des recuits RTA connus.
En particulier, l'argon étant un excellent conducteur thermique, la mise en oeuvre d'une atmosphère d'argon pur permet de distribuer la chaleur de la manière la plus homogène possible à l'intérieur de la chambre 1, et de réduire ainsi les lignes de glissement que l'on peut observer dans le cas de la mise en oeuvre de ces procédés connus.
Comme on l'a dit, l'invention peut être mise en oeuvre seulement par l'étape de recuit RTA sous argon pur : cette étape permet d'obtenir une amélioration considérable de l'état de surface de la tranche 50.
Et cette amélioration est obtenue pratiquement sans retirer de matière à la tranche, mais au contraire par reconstruction de la surface 54 et lissage.
On va maintenant décrire ci-dessous plusieurs variantes de mise en oeuvre de l'invention, qui impliquent outre l'étape de recuit RTA sous argon pur des étapes de traitement complémentaires.
Selon une première variante, on fait suivre l'étape de recuit RTA sous argon pur par une étape de polissage de la surface de la tranche 50.
Cette étape de polissage est réalisée par un polissage mécanochimique, connu en soi.
<Desc/Clms Page number 13>
Elle permet de retirer la matière de la couche utile 52 qui est située à proximité de la surface libre 54 et qui peut encore comporter des défauts superficiels.
Selon une deuxième variante, on fait suivre l'étape de recuit RTA sous argon pur non seulement par une étape de polissage, mais en outre ensuite par une étape supplémentaire d'oxydation sacrificielle combinée à un traitement thermique.
L'étape d'oxydation sacrificielle est destinée à retirer les défauts restant éventuellement après l'étape de polissage. Dans le cas de la mise en oeuvre de l'invention après un procédé SMARTCUTO, les défauts peuvent être liés aux étapes d'implantation ou de clivage.
L'étape d'oxydation sacrificielle se décompose en une étape d'oxydation et une étape de désoxydation.
Le traitement thermique est intercalé entre l'étape d'oxydation et l'étape de désoxydation.
L'étape d'oxydation est préférentiellement réalisée à une température comprise entre 7000C et 1100 C.
L'étape d'oxydation peut être réalisée par voie sèche ou par voie humide.
Par voie sèche, l'étape d'oxydation est, par exemple, menée en chauffant la tranche 50 sous oxygène gazeux.
Par voie humide, l'étape d'oxydation est, par exemple, menée en chauffant la tranche 50 dans une atmosphère chargée en vapeur d'eau.
Par voie sèche ou par voie humide, selon les procédés classiques connus de l'homme du métier, l'atmosphère d'oxydation peut aussi être chargée en acide chlorhydrique.
L'étape d'oxydation aboutit à la formation d'un oxyde 60 qui recouvre la surface 54 de la couche utile 52.
L'étape de traitement thermique est réalisée par toute opération thermique destinée à améliorer les qualités du matériau constitutif de la couche utile 52.
<Desc/Clms Page number 14>
Ce traitement thermique peut être effectué à température constante ou à température variable.
Dans ce dernier cas, le traitement thermique est réalisé, par exemple, avec une augmentation progressive de la température entre deux valeurs, ou avec une oscillation cyclique entre deux valeurs, etc.
Préférentiellement, l'étape de traitement thermique est effectuée au moins en partie à une température supérieure à 1000 C, et plus particulièrement vers 11 00-12000C.
Ce traitement thermique est de préférence effectué sous une atmosphère non oxydante, qui peut comprendre de l'argon, de l'azote, de l'hydrogène, etc., ou encore un mélange de ces gaz. Le traitement thermique peut également être réalisé sous vide.
Préférentiellement aussi, l'étape d'oxydation est réalisée avant l'étape de traitement thermique.
De cette manière, l'oxyde 60 protège le reste de la couche utile pendant le traitement thermique et évite le phénomène de piquage.
Le phénomène de piquage est bien connu de l'homme du métier qui le nomme aussi pitting . Il se produit à la surface de certains semiconducteurs lorsque ceux-ci sont recuits sous atmosphère non oxydante, telle que l'azote, l'argon, sous vide, etc. Il se produit dans le cas du silicium en particulier lorsque celui-ci est à nu, c'est-à-dire lorsqu'il n'est pas du tout recouvert d'oxyde.
Selon une variante avantageuse, l'étape d'oxydation débute avec le début de la montée en température du traitement thermique et se termine avant la fin de ce dernier.
Le traitement thermique permet de guérir au moins en partie, les défauts générés au cours des étapes précédentes du procédé de fabrication et de traitement de la tranche 50.
Plus particulièrement, le traitement thermique peut être effectué pendant une durée et à une température telles que l'on réalise par celui-ci une guérison de défauts cristallins, tels que des fautes d'empilement, des
<Desc/Clms Page number 15>
défauts HF , etc., engendrés dans la couche utile 52, au cours de l'étape d'oxydation.
On appelle défaut HF , un défaut dont la présence est relevée par une auréole de décoration dans l'oxyde enterré qui est situé sous la couche utile 52 (cas où la tranche 50 est un SOI issu d'un procédé SMARTCUT), après traitement de la tranche dans un bain d'acide fluorhydrique.
Le traitement thermique présente en outre l'avantage de renforcer l'interface de collage, par exemple entre la couche transférée lors du transfert par le procédé SMARTCUTO et le substrat support.
L'étape de désoxydation est préférentiellement réalisée en solution.
Cette solution est par exemple une solution d'acide fluorhydrique à 10 ou 20%. Quelques minutes suffisent pour enlever mille à quelques milliers d'angströms d'oxyde 60, en plongeant la tranche 50 dans une telle solution.
Selon une troisième variante, on fait précéder les étapes de la deuxième variante décrite ci-dessus d'une étape supplémentaire d'oxydation sacrificielle de la surface de la tranche 50, cette étape d'oxydation sacrificielle (identique à celle décrite ci-dessus) étant de préférence combinée à un traitement thermique.
Les étapes de recuit RTA sous argon pur et de polissage mécanochimique de cette variante sont identiques à celles décrites pour les autres variantes décrites ci-dessus.
Les première et deuxième étapes d'oxydation sacrificielle se décomposent, comme l'étape d'oxydation sacrificielle décrite ci-dessus, en une étape d'oxydation et une étape de désoxydation.
Les première et deuxième étapes d'oxydation sacrificielle ainsi que les étapes de traitement thermique sont analogues à celles déjà décrites pour la deuxième variante décrite ci-dessus, du procédé conforme à la présente invention.
Selon une quatrième variante de l'invention, on fait suivre l'étape de recuit RTA sous argon pur par deux étapes d'oxydation sacrificielle de la surface libre de la tranche 50.
<Desc/Clms Page number 16>
Ces étapes d'oxydation sacrificielles sont identiques à celles décrites ci-dessus et peuvent de préférence être combinées avec un traitement thermique comme décrit ci-dessus.
Dans cette variante, une étape supplémentaire de polissage mécano-chimique est intercalée entre les deux étapes d'oxydation sacrificielle.
Selon une cinquième variante de l'invention, on effectue sur la tranche 50 deux étapes de recuit RTA sous argon pur, en intercalant entre ces deux étapes une étape de polissage mécano-chimique.
Selon une sixième variante de l'invention, on effectue une étape d'oxydation sacrificielle de la surface de la tranche 50 (étape toujours identique à celles décrites ci-dessus, et de préférence combinée avec un traitement thermique), après quoi on fait subir à la tranche 50 un recuit RTA sous atmosphère d'argon pur.
Selon une septième variante de l'invention, on inverse l'ordre des deux étapes principales de la sixième variante, en réalisant le recuit RTA sous argon pur avant l'oxydation sacrificielle.
Selon une huitième variante de l'invention, on intercale entre deux étapes d'oxydation sacrificielle (toujours identiques à celles décrites cidessus, et de préférence combinées avec un traitement thermique) de la surface de la tranche 50, une étape de recuit RTA de la tranche sous argon pur.

Claims (12)

  1. REVENDICATIONS 1. Procédé de diminution de la rugosité de la surface libre d'une tranche de matériau semiconducteur, ledit procédé comprenant une étape de recuit afin de lisser ladite surface libre, caractérisé en ce que le procédé comporte une étape de recuit thermique rapide sous une atmosphère composée exclusivement d'argon pur.
  2. 2. Procédé selon la revendication précédente, caractérisé en ce que le procédé comprend également les étapes préalables suivantes : Une étape d'implantation d'atomes, sous une face d'un substrat à partir duquel la tranche doit être réalisée, dans une zone d'implantation du substrat, . Une étape de mise en contact intime du substrat implanté avec un raidisseur, et . Une étape de clivage du substrat implanté au niveau de la zone d'implantation, pour constituer la tranche avec la partie du substrat située entre la surface soumise à l'implantation et la zone d'implantation, et transférer ladite tranche sur le raidisseur.
  3. 3. Procédé selon l'un des revendications précédentes, caractérisé en ce que le recuit thermique rapide est effectué avec un palier de température dans une gamme comprise entre 1100 et 1250 C, pendant 5 à 30 secondes.
  4. 4. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'étape de recuit thermique rapide sous argon pur est suivie d'une étape de polissage.
  5. 5. Procédé selon la revendication précédente, caractérisé en ce qu'on fait suivre l'étape de polissage par une étape d'oxydation sacrificielle.
    <Desc/Clms Page number 18>
  6. 6. Procédé selon l'une des revendications 1 à 3, caractérisé en ce qu'on réalise la succession des étapes suivantes :
    Figure img00180001
    oxydation sacrificielle, recuit thermique rapide sous argon pur, * polissage, . oxydation sacrificielle.
  7. 7. Procédé selon l'une des revendications 1 à 3, caractérisé en ce qu'on fait suivre l'étape de recuit thermique rapide sous argon pur par les étapes suivantes : * oxydation sacrificielle, . polissage, * oxydation sacrificielle.
  8. 8. Procédé selon l'une des revendications 1 à 3, caractérisé en ce qu'on réalise la succession des étapes suivantes : recuit thermique rapide sous argon pur, * polissage, . recuit thermique rapide sous argon pur.
  9. 9. Procédé selon l'une des revendications 1 à 3, caractérisé en ce qu'on fait précéder l'étape de recuit thermique rapide sous argon pur par une étape d'oxydation sacrificielle.
  10. 10. Procédé selon l'une des revendications 1 à 3, caractérisé en ce qu'on fait suivre l'étape de recuit thermique rapide sous argon pur par une étape d'oxydation sacrificielle.
  11. 11. Procédé selon l'une des revendications 1 à 3, caractérisé en ce qu'on fait précéder l'étape de recuit thermique rapide sous argon pur par une
    <Desc/Clms Page number 19>
    étape d'oxydation sacrificielle, et on fait suivre ladite étape de recuit thermique rapide sous argon pur par une étape supplémentaire d'oxydation sacrificielle.
  12. 12. Structure SOI obtenue par un procédé selon l'une des revendications précédentes.
FR0108859A 2001-07-04 2001-07-04 Procede de diminution de rugosite de surface Expired - Lifetime FR2827078B1 (fr)

Priority Applications (10)

Application Number Priority Date Filing Date Title
FR0108859A FR2827078B1 (fr) 2001-07-04 2001-07-04 Procede de diminution de rugosite de surface
CNB028135512A CN1321443C (zh) 2001-07-04 2002-07-04 降低表面粗糙度的方法
PCT/FR2002/002341 WO2003005434A2 (fr) 2001-07-04 2002-07-04 Procede de diminution de la rugosite de surface d'une tranche semicondutrice
KR1020047000100A KR100784581B1 (ko) 2001-07-04 2002-07-04 표면 거칠기 감소 방법
AU2002333957A AU2002333957A1 (en) 2001-07-04 2002-07-04 Method for reducing surface rugosity of a semiconductor slice
JP2003511301A JP2004538627A (ja) 2001-07-04 2002-07-04 表面しわを減少させる方法
EP20020782466 EP1412972A2 (fr) 2001-07-04 2002-07-04 Procede de diminution de rugosite de surface
US10/750,443 US6962858B2 (en) 2001-07-04 2003-12-30 Method for reducing free surface roughness of a semiconductor wafer
US11/189,899 US7883628B2 (en) 2001-07-04 2005-07-27 Method of reducing the surface roughness of a semiconductor wafer
US11/189,849 US7749910B2 (en) 2001-07-04 2005-07-27 Method of reducing the surface roughness of a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0108859A FR2827078B1 (fr) 2001-07-04 2001-07-04 Procede de diminution de rugosite de surface

Publications (2)

Publication Number Publication Date
FR2827078A1 true FR2827078A1 (fr) 2003-01-10
FR2827078B1 FR2827078B1 (fr) 2005-02-04

Family

ID=8865109

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0108859A Expired - Lifetime FR2827078B1 (fr) 2001-07-04 2001-07-04 Procede de diminution de rugosite de surface

Country Status (8)

Country Link
US (1) US6962858B2 (fr)
EP (1) EP1412972A2 (fr)
JP (1) JP2004538627A (fr)
KR (1) KR100784581B1 (fr)
CN (1) CN1321443C (fr)
AU (1) AU2002333957A1 (fr)
FR (1) FR2827078B1 (fr)
WO (1) WO2003005434A2 (fr)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7883628B2 (en) 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
WO2005055308A1 (fr) * 2003-12-03 2005-06-16 S.O.I.Tec Silicon On Insulator Technologies Procede permettant de reduire la rugosite de surface d'une tranche
FR2852143B1 (fr) * 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
JP2007500435A (ja) * 2003-07-29 2007-01-11 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
EP1662555B1 (fr) * 2003-09-05 2011-04-13 SUMCO Corporation Procede de production d'une plaquette soi
JP4552857B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハおよびその製造方法
FR2863771B1 (fr) * 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
FR2867607B1 (fr) * 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
KR20070107180A (ko) * 2005-02-28 2007-11-06 실리콘 제너시스 코포레이션 기판 강화 방법 및 그 결과물인 디바이스
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
WO2007080013A1 (fr) * 2006-01-09 2007-07-19 International Business Machines Corporation Procede et appareil de traitement de substrats semiconducteurs en tranches collees
CN100490860C (zh) * 2006-01-25 2009-05-27 余内逊 一种微米松花珍珠四女子益肝养颜口服液制备方法
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
JP2009532918A (ja) 2006-04-05 2009-09-10 シリコン ジェネシス コーポレーション レイヤトランスファプロセスを使用する太陽電池の製造方法および構造
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
JP5231449B2 (ja) * 2006-12-28 2013-07-10 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 平滑なウェハの製造方法
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
US20100130021A1 (en) * 2008-11-26 2010-05-27 Memc Electronic Materials, Inc. Method for processing a silicon-on-insulator structure
FR2943458B1 (fr) * 2009-03-18 2011-06-10 Soitec Silicon On Insulator Procede de finition d'un substrat de type "silicium sur isolant" soi
US9560953B2 (en) 2010-09-20 2017-02-07 Endochoice, Inc. Operational interface in a multi-viewing element endoscope
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法
CN103065956B (zh) * 2012-12-27 2015-02-25 南京大学 一种实现硅表面结构平滑的方法与设备
FR3046877B1 (fr) 2016-01-14 2018-01-19 Soitec Procede de lissage de la surface d'une structure
CN109346562A (zh) * 2018-08-30 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片的制备方法及发光二极管外延片
CN111270196B (zh) * 2019-03-07 2022-03-04 苏州微创关节医疗科技有限公司 制备锆铌合金表面氧化陶瓷层的方法及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2777115A1 (fr) * 1998-04-07 1999-10-08 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
EP1045448A1 (fr) * 1998-10-16 2000-10-18 Shin-Etsu Handotai Co., Ltd Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
EP1061565A1 (fr) * 1998-12-28 2000-12-20 Shin-Etsu Handotai Co., Ltd Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
FR2797713A1 (fr) * 1999-08-20 2001-02-23 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE19611043B4 (de) * 1995-03-20 2006-02-16 Toshiba Ceramics Co., Ltd. Verfahren zum Herstellen eines Siliciumwafers, Verfahren zum Bilden eines Siliciumwafers und Verfahren zur Herstellung eines Halbleiterbauelements
US5716720A (en) * 1995-03-21 1998-02-10 Howmet Corporation Thermal barrier coating system with intermediate phase bondcoat
US5738909A (en) * 1996-01-10 1998-04-14 Micron Technology, Inc. Method of forming high-integrity ultrathin oxides
WO1998058408A1 (fr) * 1997-06-19 1998-12-23 Asahi Kasei Kogyo Kabushiki Kaisha Substrat silicium sur isolant (soi) et procede d'elaboration, dispositif a semi-conducteurs et procede de fabrication
CA2278578A1 (fr) * 1997-11-28 1999-06-10 Tsuneo Mitsuyu Procede et dispositif d'activation d'impuretes dans des semi-conducteurs
JP3911901B2 (ja) * 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6589609B1 (en) * 1999-07-15 2003-07-08 Seagate Technology Llc Crystal zone texture of glass-ceramic substrates for magnetic recording disks
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
KR100549257B1 (ko) * 1999-12-08 2006-02-03 주식회사 실트론 에스오아이 웨이퍼의 표면 정밀 가공 방법
JP2002164520A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2777115A1 (fr) * 1998-04-07 1999-10-08 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
EP1045448A1 (fr) * 1998-10-16 2000-10-18 Shin-Etsu Handotai Co., Ltd Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
EP1061565A1 (fr) * 1998-12-28 2000-12-20 Shin-Etsu Handotai Co., Ltd Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
FR2797713A1 (fr) * 1999-08-20 2001-02-23 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
EP1158581A1 (fr) * 1999-10-14 2001-11-28 Shin-Etsu Handotai Co., Ltd Procede de fabrication d'une tranche de soi, et tranche de soi

Also Published As

Publication number Publication date
KR100784581B1 (ko) 2007-12-10
US20040171257A1 (en) 2004-09-02
KR20040013106A (ko) 2004-02-11
US6962858B2 (en) 2005-11-08
AU2002333957A1 (en) 2003-01-21
EP1412972A2 (fr) 2004-04-28
JP2004538627A (ja) 2004-12-24
WO2003005434A3 (fr) 2003-11-06
CN1524289A (zh) 2004-08-25
CN1321443C (zh) 2007-06-13
FR2827078B1 (fr) 2005-02-04
WO2003005434A2 (fr) 2003-01-16

Similar Documents

Publication Publication Date Title
FR2827078A1 (fr) Procede de diminution de rugosite de surface
EP1208589B1 (fr) Procede de traitement de substrats pour la micro-electronique
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
EP2259302B1 (fr) Procédé d&#39;obtention d&#39;une couche mince de qualité accrue par co-implantation et recuit thermique.
EP1811560A1 (fr) Procédé de fabrication d&#39;un substrat composite à propriétés électriques améliorées
EP1359615A1 (fr) Procédé de décollement de couches de matériau
FR2777115A1 (fr) Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
FR2827423A1 (fr) Procede d&#39;amelioration d&#39;etat de surface
EP1811561A1 (fr) Procédé de fabrication d&#39;un substrat composite
WO2007045759A1 (fr) Traitement d&#39;une couche de germanium collee a un substrat
FR2880988A1 (fr) TRAITEMENT D&#39;UNE COUCHE EN SI1-yGEy PRELEVEE
FR2912259A1 (fr) Procede de fabrication d&#39;un substrat du type &#34;silicium sur isolant&#34;.
EP1879225A1 (fr) Traitement thermique de stabilisation d&#39;interface de collage
EP1652230A2 (fr) Procede d&#39; obtention d&#39; une couche mince de qualite accrue par co-implantation et recuit thermique
FR2913528A1 (fr) Procede de fabrication d&#39;un substrat comportant une couche d&#39;oxyde enterree pour la realisation de composants electroniques ou analogues.
FR2912258A1 (fr) &#34;procede de fabrication d&#39;un substrat du type silicium sur isolant&#34;
FR2914488A1 (fr) Substrat chauffage dope
FR3061988A1 (fr) Procede de lissage de surface d&#39;un substrat semiconducteur sur isolant
FR2866982A1 (fr) Procede de fabrication de composants electroniques
WO2023143818A1 (fr) Procede de transfert d&#39;une couche mince sur un substrat support
EP3503173B1 (fr) Procede de transfert d&#39;une couche utile
WO2023202917A1 (fr) Procede d&#39;assemblage de deux substrats par adhesion moleculaire, et structure obtenue par un tel procede
FR3132383A1 (fr) Procédé de fabrication d’une structure de type double semi-conducteur sur isolant
FR3103055A1 (fr) Procédé de finition d’une couche semi-conductrice monocristalline transférée sur un substrat receveur
FR3043406B1 (fr) Procede d&#39;assemblage de substrats par collage de surfaces de phosphure d&#39;indium

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 20