WO2007045759A1 - Traitement d'une couche de germanium collee a un substrat - Google Patents

Traitement d'une couche de germanium collee a un substrat Download PDF

Info

Publication number
WO2007045759A1
WO2007045759A1 PCT/FR2006/002332 FR2006002332W WO2007045759A1 WO 2007045759 A1 WO2007045759 A1 WO 2007045759A1 FR 2006002332 W FR2006002332 W FR 2006002332W WO 2007045759 A1 WO2007045759 A1 WO 2007045759A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
producing
treatment
structure according
Prior art date
Application number
PCT/FR2006/002332
Other languages
English (en)
Inventor
Frédéric ALLIBERT
Chrystel Deguet
Claire Richtarch
Original Assignee
S.O.I. Tec Silicon On Insulator Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by S.O.I. Tec Silicon On Insulator Technologies filed Critical S.O.I. Tec Silicon On Insulator Technologies
Priority to EP06820227A priority Critical patent/EP1949430A1/fr
Priority to JP2008536082A priority patent/JP2009513009A/ja
Priority to US12/090,318 priority patent/US20080268615A1/en
Publication of WO2007045759A1 publication Critical patent/WO2007045759A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the invention relates to the production and processing of a structure comprising a Germanium layer on a substrate, such as a Germanium-on-insulator structure (also called “GeOI” structure, of the acronym “Germanium- On-Insulator "), intended for applications in microelectronics (MOS production for example) and / or in optoelectronics (photodetectors for example) and / or photovoltaic applications (solar cells for example) ...
  • a GeOI structure comprises said layer of Ge on a layer of electrical insulation on a substrate.
  • Germanium oxide which adversely affects the electrical properties of the Ge layer. This oxidation can in particular take place at the level of the Ge / SiO 2 interface.
  • Another objective of the invention is to optimize the electrical quality of the GeOI substrate at the Ge / insulator interface.
  • one objective is to maintain good quality electrical, morphological and / or crystalline characteristics for the Ge layer, for microelectronics applications (manufacturing MOS for example), optoelectronics, and / or photovoltaics, etc.
  • the structure is a GeOI structure, that is to say that it further comprises a layer of electrical insulating material between the thin layer and the substrate.
  • the insulating layer may be an oxide, a nitride or an oxynitride or composed of a juxtaposition of different layers of different types.
  • the inventors have shown (see below) that the use of such a heat treatment according to the invention not only allows the substantial cure of the Ge layer of existing defects, but also increases the electrical quality of the layer and / or the Ge / insulator interface, in particular by reaching values of "density of traps at the interface" (also called “Dit”, acronym for "Density of Interface Traps"). Acceptable).
  • a simple heat treatment could therefore be sufficient to increase the electrical and / or optical quality of a Ge interface, without systematically providing a passivation layer and / or an interfacial layer as disclosed in EP 04292742 (deposit number).
  • the bonding interface can be reinforced at temperatures below the detachment temperature, that is to say below 300 0 C (for a conventional hydrogen implantation).
  • detachment temperatures is closely related to the implantation conditions used (dose, energy, nature of implanted ions, etc.).
  • This method makes it possible to make a rapid evaluation of the electronic properties of a semiconductor-on-insulator plate before any CMOS component fabrication.
  • the Ge layer would represent the body of the transistor and the buried insulating layer would then serve as a gate insulator.
  • the thick Si substrate plays the role of the gate and is then polarized by a metal support, inducing a conductive channel at the interface between the layer 15 and the insulator 30. According to the polarization of the gate (positive or negative ), an inversion or accumulation channel can be activated.
  • the source and drain are formed by applying pressure-controlled probes to the surface of layer 15.
  • the temperatures tested for the first sample are 500 ° C., 550 ° C., 600 ° C., 650 ° C.
  • the temperatures tested for the second sample are 525 ° C., 550 ° C., 575 ° C., 600 ° C.
  • Table 1 refers to said first sample ( Figure 3a)
  • Table 2 refers to said second sample ( Figure 3b).
  • the structure is of good quality both at the level of the oxide at the level of the interface.
  • the insulation layer and the interface are of lower quality.
  • the present invention is not limited to a substrate 10 and 20 of materials IV or IV-IV presented above, but also extends to other types of materials belonging to the atomic families II, III, IV, V or VI and to alloys belonging to the atomic families IV-IV, H1-V, N-VI, on which a layer 15 Ge can be epitaxied (for the donor substrate 10) or glued (for the receiving substrate 20).
  • the substrate 10 and / or 20 may comprise intermediate layers of non-conductive or non-semiconductive materials, such as dielectric materials.
  • the selected alloys can be binary, ternary, quaternary or higher degree.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de traitement d'une structure comprenant une couche mince de Ge sur un substrat, ladite couche ayant été préalablement collée au substrat, le procédé comprenant un traitement pour améliorer les propriétés électriques de la couche et/ou de l'interface de la couche de Ge avec la couche sous-jacente, caractérisé en ce que ledit traitement est un traitement thermique mis en œuvre à une température comprise entre 5000C et 6000C pendant au maximum 3 heures. L'invention concerne aussi un procédé de réalisation d'une structure comprenant une couche de Ge, le procédé comprenant un collage entre un substrat donneur comportant au moins dans sa partie supérieure une couche mince de Ge et un substrat récepteur, caractérisé en ce qu'il comprend les étapes suivantes : (a) collage du substrat donneur au substrat récepteur de sorte que la couche de Ge se trouve au voisinage de l'interface de collage ; (b) retrait de la partie du substrat donneur ne comprenant pas la couche de Ge ; (c) traitement de la structure comprenant le substrat récepteur et la couche de Ge conformément audit procédé de traitement.

Description

TRAITEMENT D'UNE COUCHE DE GERMANIUM COLLEE A UN SUBSTRAT
L'invention concerne la réalisation et le traitement d'une structure comprenant une couche de Germanium sur un substrat, telle qu'une structure Germanium-sur- isolant (encore appelée structure « GeOI », de l'acronyme anglo-saxon « Germanium-On-Insulator »), destinée à des applications en microélectronique (fabrication MOS par exemple) et/ou en optoélectronique (photodétecteurs par exemple) et/ou applications photovoltaïque (cellules solaires par exemple)... Une telle structure GeOI comprend ladite couche de Ge sur une couche d'isolant électrique sur un substrat.
Le germanium possède des caractéristiques électriques plus intéressantes que celles du silicium, entre autre du fait d'une plus grande mobilité des charges au sein de ce matériau (mobilité théorique des trous à 1900 cm2V"V1, mobilité des électrons, 3900 CmV1S'1). II est souhaitable de pouvoir réaliser une telle couche de Ge ayant une bonne qualité cristalline, électrique et morphologique sur toute la surface de la couche en fonction des applications futures, afin de pouvoir par la suite y former par exemple des transistors ou des détecteurs intégrés.
Les documents US 6 833 195 et US 2005/0042842 divulguent chacun un procédé de fabrication de structure GeOI, comprenant l'épitaxie d'une couche de Ge sur un premier substrat, la formation d'un film de SiO2 sur la couche épitaxiée de Ge, une implantation ionique sous la couche de Ge pour y créer une zone de fragilisation, un collage avec un second substrat, puis un détachement de la couche de Ge au niveau de la zone de fragilisation, pour finalement obtenir une structure GeOI (cette technique de détachement est aussi connue sous le terme « Smart Cut® »). Le procédé selon ces documents divulgue aussi un renforcement du collage (i.e. une densification de la couche de collage) par traitement thermique avant détachement à des températures de 100-1500C pendant 1 à 60 heures, et une ultime étape de finition de la surface de Ge en employant un polissage, un traitement chimique humide, ou une gravure, pour rectifier les inhomogénéités et les rugosités superficielles.
Un premier problème général rencontré avec le germanium, est sa forte réactivité avec l'oxygène, conduisant alors à la création d'une couche d'oxyde de Germanium qui nuit aux propriétés électriques de la couche de Ge. Cette oxydation peut en particulier avoir lieu au niveau de l'interface Ge/SiO2.
Du document EP 04 292742 (n° de dépôt), il est connu de former, avant la formation de la couche de SiO2, une couche de passivation en GeOxNy suivie éventuellement de la formation d'une couche interfaciale, permettant d'éviter une oxydation de la couche de Ge et d'obtenir une meilleure qualité d'interface avec le SiO2.
De plus, dans des structures multicouches comprenant un oxyde déposé une étape de densification du SiO2 est souvent nécessaire. Dans le cas d'un oxyde de type TEOS, l'étape de densification de l'oxyde est habituellement faite à environ 9000C pour des couches transférées en Si, et ne pourra être réalisée que partiellement pour la couche de Ge transférée (ou pendant des durées incompatibles avec les impératifs de production industrielle).
Dans le document US 2005/0148122, il est cependant proposé une densification à 600°C pendant une heure.
Il est également connu de préparer la surface de Ge avant le dépôt de diélectrique, selon diverses techniques. Par exemple, on peut déposer une fine couche de Silicium juste avant de réaliser la formation de la couche diélectrique
(voir par exemple, pour plus de précisions sur des techniques employées à cet effet, les documents suivants, incorporés par référence : « Si interlayer passivation on germanium MOS capacitors with high-k dielectric and métal gâte » de Bai et Coll. - Elec. Dev; 26(6) 378-380 (2005) - ; et « Optimisation of a thin epitaxial Si layer as Ge passivation layer to demonstrate deep sub-micron n- and p-FETs on Ge-On-I nsulator substrates » de Jaeger et Coll. - Micro.Engin; 80 26-29 (2005)).
Un deuxième problème rencontré dans des hétérostructures avec une couche de Ge transférée, par exemple par Smart Cut®, est la nécessité de réaliser le transfert à des températures limitées, l'oxyde de germanium devenant vite très volatile (non stabilité de sa forme oxydée) et sa température de fusion étant relativement basse (937°C). Les températures utilisées sont ainsi rapidement limitées.
D'autre part, dans le cas du germanium, l'épaisseur endommagée après l'implantation ionique du Smart-Cut®, est beaucoup plus importante que dans le cas du silicium. C'est pourquoi un traitement thermique permettant la reconstruction cristalline (guérison des défauts résiduels d'implantation) serait souhaitable.
On peut donc dire que, pour obtenir une bonne qualité du film mince de Ge transféré par Smart Cut®, il est indispensable de réaliser correctement ces traitements thermiques en particulier à des gammes de température compatibles avec le germanium.
Un objectif de l'invention est d'obtenir une structure comprenant une couche supérieure en Ge et une interface avec un substrat support ayant tous deux une bonne qualité cristalline, et morphologique.
Un autre objectif de l'invention est d'améliorer les propriétés électriques de la couche de Ge.
Un autre objectif de l'invention est d'optimiser la qualité électrique du substrat GeOI à l'interface Ge/isolant. En particulier, dans le cas où la couche de Ge a été initialement prélevée sur un substrat donneur, un objectif est de conserver des caractéristiques électriques, morphologiques et/ou cristallines de bonne qualité pour la couche de Ge, pour des applications en microélectronique (fabrication MOS par exemple), en optoélectronique, et/ou en photovoltaïque, etc.
Pour atteindre ces objectifs, l'invention propose, selon un premier aspect, un procédé de traitement d'une structure comprenant une couche mince de Ge sur un substrat, ladite couche ayant été préalablement collée au substrat. Le procédé comprend un traitement pour améliorer les propriétés électriques de la couche et/ou de l'interface de la couche de Ge avec la couche sous-jacente, caractérisé en ce que ledit traitement est un traitement thermique mis en œuvre à une température comprise entre 5000C et 6000C pendant au maximum 3 heures, ou plus particulièrement entre 525°C et 575°C, ou plus particulièrement entre 525°C et 5500C, ou plus particulièrement à une température de 550°C environ. Le traitement thermique peut aussi plus particulièrement durer environ 1 heure et/ou être réalisé sous atmosphère inerte. La couche mince transférée peut avoir une épaisseur environ inférieure à 1 ,5 micromètres, de préférence comprise entre environ 50 et environ 200 nanomètres, et/ou le substrat être en silicium.
Optionnellement, la couche de Ge est la couche supérieure de la structure, et cette couche supérieure est collée directement ou par le seul intermédiaire d'une couche de collage.
Avantageusement, la structure est une structure GeOI, c'est à dire qu'elle comprend en outre une couche en matériau isolant électrique entre la couche mince et le substrat. La couche d'isolant peut être un oxyde, un nitrure ou un oxynitrure ou composée d'une juxtaposition de différentes couches de différentes natures. En effet, en particulier dans de telles structures GeOI, les inventeurs ont montré (cf plus loin) que l'emploi d'un tel traitement thermique selon l'invention permet non seulement la guérison substantielle de la couche de Ge de défauts existants, mais aussi augmente la qualité électrique de la couche et/ou l'interface Ge/isolant, notamment en atteignant des valeurs de « densité de pièges à l'interface » (encore appelée « Dit », acronyme anglo-saxon de « Density of Interface Traps ») acceptables. Un simple traitement thermique pourrait donc suffire pour augmenter la qualité électrique et/ou optique d'une interface de Ge, sans devoir systématiquement prévoir une couche de passivation et/ou une couche interfaciale tel que divulgué dans EP 04292742 (n° de dépôt).
Cependant, on peut tout de même prévoir, optionnellement, que la structure comprenne une couche de passivation adjacente à la couche mince et/ou une couche interfaciale entre la couche mince et le reste de la structure, la couche interfaciale étant en un matériau permettant d'améliorer les propriétés électriques et/ou optiques à l'interface avec le Ge.
Selon un deuxième aspect, l'invention propose un procédé de réalisation d'une structure comprenant une couche de Ge, le procédé comprenant un collage entre un substrat donneur comportant au moins dans sa partie supérieure une couche mince de Ge et un substrat récepteur, caractérisé en ce qu'il comprend les étapes suivantes :
(a) collage du substrat donneur au substrat récepteur de sorte que la couche de Ge se trouve au voisinage de l'interface de collage ;
(b) retrait de Ia partie du substrat donneur ne comprenant pas ladite couche de Ge ; (c) traitement de la structure comprenant le substrat récepteur et la couche de
Ge conformément audit procédé de traitement. Le substrat donneur peut être un substrat massif de Ge ou une structure composite comprenant en surface ladite couche de Ge épitaxiée.
Le substrat récepteur peut être en tout type de matériau (il peut par exemple comprendre du Si massif, du SiC, du SiGe, du SiGeC, du Ge, du GeC, du quartz, du verre, des matériaux en alliage Hl-V ou H-Vl, etc.).
D'autres caractéristiques de ce procédé de réalisation d'une structure sont :
- le procédé comprend en outre, avant l'étape (a), la formation d'une couche de passivation sur ladite couche de Ge ; la couche de passivation peut être en GeOxNy, formée entre autre selon l'une des techniques suivantes : oxydation superficielle du Ge puis nitruration de l'oxyde de Ge ; traitement thermique ; traitement par plasma au moyen du précurseur NH3, N2, O2 ou d'un mélange N2+O2.
- le procédé comprend en outre, avant l'étape (a), le dépôt d'une couche interfaciale sur ladite couche de Ge (ou sur la couche de passivation s'il y en a une), avec un matériau destiné à améliorer les propriétés électriques et/ou optiques à l'interface avec le Ge, tel que du Si épitaxié, un matériau à forte constante diélectrique (« high-k »), du HfO2, de AIN ;
- le procédé comprend en outre, avant l'étape (a), une étape de formation d'une couche d'isolant électrique sur le substrat donneur et/ou sur le substrat récepteur, constituée au moins en grande partie d'un matériau tel qu'un oxyde, du SiO2, du HfO2, du SrTiO3, du Ta2O5, du TiO2, du ZrO2, du AI2O3, ou du Y2O3, ou d'un nitrure ou d'un oxynitrure, par exemple de Al, de Ge ou de Si ; - dans le cas précédent où la couche isolante est en SiO2, elle est formée par une des techniques suivantes : dépôt PECVD par exemple à partir de silane ou à partir de TEOS, oxydation thermique d'une couche de Si précédemment déposée sur la couche de Ge et/ou de la surface en Si du substrat récepteur ;
- la formation de la couche isolante est mise en œuvre à une température d'environ 500°C ou moins, puis optionnellement une étape de densification de la couche isolante est mise en œuvre par traitement thermique inférieure à 6000C ;
- ladite étape (b) du procédé est mise en œuvre par l'une des techniques suivantes, prises seules ou en combinaison : polissage, meulage, gravure ;
- en variante : le procédé comprend en outre : avant l'étape (a), une étape d'implantation d'espèces atomiques dans le substrat donneur afin de former une zone de fragilisation à une profondeur voisine de l'épaisseur de ladite couche de Ge ; l'étape (b) comprend un apport d'énergie pour rompre les liaisons fragiles présentes au niveau de la zone de fragilisation ; - le procédé comprend en outre, après l'étape (b), une étape de finition de la couche de Ge de sorte à améliorer son homogénéité d'épaisseur et sa rugosité superficielle, cette dernière peut ainsi être comprise entre environ 1 et environ 5 angstrôms RMS.
Selon un troisième aspect, l'invention propose une structure Ge-sur-isolant comportant une couche de Ge collée à un substrat par l'intermédiaire d'une couche de collage en SiO2 ayant une densité de pièges à l'interface Ge/SiO2
(encore appelée « Dit ») inférieure ou égale à 5e13eV"1.cm'2, voire inférieure ou égale à 1e13eV"1.cm"2, voire environ égale à 7e12eV1.cm"2. Optionnellement, la structure comprend en outre une couche de passivation et/ou d'interface entre la couche de Ge et la couche de SiO2.
D'autres caractéristiques, buts et avantages seront décrits dans la description de l'invention qui suit, non limitative, illustrée par les figures suivantes : Les figures 1a à 1g représentent différentes étapes d'un procédé de formation d'une structure GeOI selon l'invention.
Les figures 2a à 2c, représentent respectivement trois photos prises en microscopie électronique à balayage de trois couches de germanium transférées sur isolant, après traitements thermiques à des températures respectives de 5000C, de 5500C et de 600°C.
Les figures 3a et 3b sont deux diagrammes représentatifs de courants drain- source (en Ampère) mesurés sur des structures GeOI, en fonction de la tension (en Volts) appliquée au substrat support, lors d'un test de type Pseudo-MOS - chaque courbe étant obtenue pour une température de recuit de la structure GeOI différente.
Le procédé de fabrication d'un film mince de germanium sur isolant comporte différentes étapes qui seront décrites précisément ci-dessous.
En référence à la figure 1 , le substrat donneur 10 peut être un substrat massif en Ge, la couche 15 de germanium étant ainsi incluse dans le matériau massif.
Selon une première alternative, le support donneur 10 est un substrat en silicium recouvert d'une couche de Ge épitaxiée 15.
Selon une deuxième alternative, le support donneur 10 est une structure composite recouverte d'une couche de Ge épitaxiée 15. Dans ce dernier cas, le substrat donneur 10 peut par exemple être une structure ayant un substrat massif en silicium monocristallin sur lequel a été formée par épitaxie une structure tampon comprenant des couches successives en SiGe ayant des concentrations en Ge progressivement croissantes en éloignement du substrat, jusqu'à la couche de Ge. Le substrat donneur 10 peut aussi avoir par exemple des alternances de
Si/Ge/Si/Ge. En référence à la figure 1b, est représenté un substrat récepteur 20, destiné à être ultérieurement collé au substrat donneur 10. Il peut être en tout type de matériau (il peut par exemple comprendre du Si massif, de l'oxyde de Silicium, du
SiC, du SiGe, du SiGeC, du Ge, du GeC, du quartz, du verre, des matériaux en alliage IM-V ou H-Vl, etc.).
En référence à Ia figure 1c, une couche en matériau électriquement isolant 30 est déposée sur le substrat donneur 10 et/ou sur le substrat récepteur 20.
Une préparation spécifique du germanium peut être mise en œuvre avant le dépôt de la couche isolante 30. La surface peut ainsi être nettoyée avec, par exemple, une solution de HF et/ou d'ozone suivie éventuellement d'un brossage.
Optionnellement, et antérieurement au dépôt de la couche isolante 30, une passivation de la couche 15 peut être faite pour améliorer la qualité de l'interface entre le germanium et l'isolant avec lequel la couche 15 sera en contact. Cette passivation peut éventuellement avoir une fonction de « couche d'accroché » à tout matériau ensuite déposé. Par exemple cette passivation peut être une formation d'une fine couche de GeOxNy à la surface de la couche 15, afin que le
Ge soit stable à l'air, et afin d'améliorer les qualités d'interface. Cette couche est par exemple formée selon les différentes techniques suivantes, prises seules ou en combinaison :
- oxydation superficielle du Ge puis nitruration de l'oxyde de Ge, ou inversement ;
- traitement thermique en utilisant des précurseurs pour l'azote, tels que du NH3 ou N2, et des précurseurs pour l'oxygène, tels que de l'eau au du dioxygène. Les traitements thermiques peuvent être des traitements classiques, des traitements plus au moins longs en fonction de l'épaisseur en jeu, mais aussi des traitements rapides RTO (de l'acronyme anglo-saxon « Rapid Thermal Oxidation » signifiant « Oxydation thermique rapide »), RTN (de l'acronyme anglo-saxon « Rapid Thermal Nitruration » signifiant « Nitruration thermique rapide) ; - traitement par plasma au moyen du précurseur NH3, N2, O2 ou d'un mélange N2+O2.
Une couche dite « interfaciale », d'une autre nature, peut être également et optionnellement déposée, directement ou via la couche de passivation, sur la couche de germanium 15, avant la couche isolante 30.
La nature et l'agencement de cette couche interfaciale sont choisis de sorte à permettre d'améliorer la qualité de l'interface Ge/isolant d'un point de vue électrique, optique, mécanique ou autre selon l'application finale visée. Elle peut être fine ou épaisse, et être constituée par exemple de Silicium épitaxié, ou d'une couche à fort coefficient diélectrique (couche « High-k »), d'une couche en HfO2, ou d'une couche en AIN. Son épaisseur peut ainsi typiquement varier de quelques Λ à quelques centaines d'Λ.
Cette couche peut être formée avant ou après l'étape d'implantation (cf figure 1d).
La préparation de la surface de la couche 15 peut également être une couche dont la composition serait une combinaison d'un matériau qui serait utilisé pour une couche de passivation et d'un matériau qui serait utilisé pour une couche interfaciale.
La couche isolante 30 est formée sur Ie substrat donneur 10 et/ou sur le substrat récepteur 20. Dans le cas où la couche isolante 30 est formée sur le substrat récepteur 20, il n'y a pas a priori de limites en températures. C'est notamment le cas si celui-ci est en silicium, ou en un autre matériau plus résistant aux hautes températures. Ainsi, par exemple, si le substrat récepteur 20 a au moins sa partie supérieure en silicium, une couche isolante en oxyde thermique peut être formé, à des températures dépassant typiquement les 1000°C.
En revanche, si cette couche isolante 30 est réalisée sur le substrat donneur 10, elle est avantageusement formée à basse température (inférieure ou égale à environ 6000C, voire inférieure ou égale à environ 5000C) du fait des caractéristiques physiques du Ge discutées auparavant.
On pourra par exemple avoir des couches d'oxyde de silicium déposées, par exemple en phase vapeur, avec du SiH4 ou du TEOS (tétra-éthyl-ortho-silicate), mais aussi former des couches de différentes natures à savoir SiO2, HfO2, SrTiθ3, Ta2O5, TiO2, ZrO2, AI2O31Y2O3.
La couche isolante 30 peut également être une couche de nitrure ou d'oxynitrure d'AI, de Ge, de Si, ou d'autres éléments.
Ces couches peuvent être déposées sur germanium par exemple par LPCVD (Low pressure Chemical Vapor Déposition) ou par PECVD (Plasma Enhanced Chemical Vapor Déposition).
La couche isolante 30 ainsi déposée subit ensuite avantageusement une densification, permettant de la figer.
La température de densification est une température critique car limitante. En effet, toutes les étapes futures du procédé ne devront pas dépasser significativement cette température de densification afin d'éviter que la structure n'évolue : une étape à une température supérieure pourrait entraîner la création de nouvelles contraintes dans la couche, ou une nouvelle densification de la couche, voire éventuellement un dégazage de cette couche. Cette température de densification est donc à prendre en compte pour la suite du procédé.
Par exemple, pour une couche de TEOS déposée sur du germanium, les températures de dépôt varient de 3000C à 4000C. La densification qui suit le dépôt TEOS va se faire en chauffant la structure à environ 6000C maximum sous gaz neutre (Ar, N2).
La température de densification sera limitée par le caractère instable du Ge sous-jacent. On limitera ainsi cette température à environ 6000C. Un traitement thermique de guérison de l'interface Ge peut aussi être réalisé, avant le dépôt de la couche isolante, avant le collage avec le substrat récepteur ou après l'étape d'implantation. Ce traitement va permettre d'améliorer la qualité de la couche elle-même mais surtout d'améliorer la qualité de l'interface entre la couche interfaciale et la couche isolante. Un nettoyage ainsi que la passivation et/ou la formation d'une couche interfaciale peuvent être aussi envisagés à ce moment du procédé.
En référence à la figure 1d, une implantation d'espèces atomiques est réalisée à travers une face du substrat donneur 10 afin de créer une zone de fragilisation 12 dans ou sous la couche de germanium 15, préférentiellement au sein de la couche de Germanium. Les espèces implantées sont plutôt choisies comme étant légères, comme de l'hydrogène, ou de l'hélium. Une co-implantation peut être également faite en implantant au moins deux espèces différentes.
Par exemple, dans le cas d'une simple implantation d'hydrogène, les doses appliquées peuvent varier de 4e16 at/cm2 à 7e16 at/cm2. Quant à l'énergie, elle peut varier de 40 keV à 250 keV en fonction de l'épaisseur de germanium que l'on veut transférer (entre environ 1000 A et 1.5 μm) selon le procédé Smart Cut®.
Dans le cas d'une co-implantation, que ce soit pour une couche de germanium épitaxiée ou présente dans un matériau massif, on pourra utiliser par exemple de l'hydrogène et de l'hélium. Les doses utilisées peuvent varier de 7e16 at/cm2 à 2e16 at/cm2 pour l'hydrogène et de 3e16 at/cm2 à 0,5e16 at/cm2 pour l'hélium. Quant à l'énergie des ions, elle peut varier de 40 à 250 keV, préférentiellement de 70 à 90 keV pour l'hydrogène et de 60 à 250 keV, préférentiellement de 120 à 140 keV pour l'hélium.
Dans Ie cas où la couche 15 n'est pas recouverte d'une couche d'isolant 30 ou d'une couche d'isolant 30 fine, on forme préférentiellement une couche de protection (non illustrée sur la figure 1d) de la couche 15. La couche de protection est agencée pour pouvoir être facilement retirable, et ceci de façon sélective, par rapport à la couche sur laquelle elle repose. On pourra utiliser par exemple une couche de protection en SiO2 sur une couche isolante de HfO2 pour la réaliser. Cette couche de protection peut alors être enlevée après l'implantation. En référence à la figure 1e, le substrat donneur 10 est collé au substrat récepteur 20 par l'intermédiaire de la couche isolante 30. La couche isolante 30 peut d'ailleurs aussi faire fonction de couche de collage. C'est notamment le cas si on utilise une couche isolante 30 en SiO2.
Différents nettoyages possibles peuvent alors être mis en œuvre, en fonction de la présence ou de l'absence de Ia couche isolante 30 et/ou de la couche interfaciale. Les nettoyages cités en exemple ci-dessous se font en général en phase liquide avec ou sans brossage, et avec ou sans O3 :
1- Nettoyage du germanium (sur substrat donneur) : HF et/ou HF/O3 et/ou plasma et/ou UV ozone. 2- Nettoyage de l'isolant (sur substrat récepteur et /ou donneur) : CMP et/ou plasma et/ou RCA, eau, NH4OH
3- Nettoyage du silicium (sur substrat récepteur) : RCA, eau, ammoniac
Les nettoyages de la couche isolante 30 ou des substrats peuvent être réalisés sur bancs humides, ou sur machines de nettoyage monoplaque avec chimie adaptable, par chimie liquide.
Un ou plusieurs traitements de préparation de surface en vue du collage moléculaire peuvent aussi être mis en œuvre, tels qu'un nettoyage chimique, une planarisation mécano-chimique (ou CMP), une activation plasma, ou un brossage, ou une combinaison de ces traitements. Une activation plasma peut être particulièrement adaptée à la situation puisqu'elle permet un bon collage sans nécessairement avoir recours à des températures de collage élevées. Un tel traitement plasma pourra se faire sur le substrat récepteur 20 avant ou après nettoyage.
Le collage se fait entre le substrat donneur 10 et le substrat récepteur 2. Différents cas de figures se présentent alors :
- collage dit « en bas » si le substrat donneur 10 a une couche d'isolant 30 mais pas le substrat récepteur 20 ;
- collage dit « au milieu » si les substrats donneur 10 et récepteur 20 ont chacun une couche d'isolant 30 ;
- collage dit « en haut » si le substrat donneur 10 n'a pas de couche d'isolant 30 mais que le substrat récepteur 20 en a une. - collage direct si aucun des deux substrats 10 et 20 n'a de couche isolante 30. Le collage peut se faire à température ambiante, les temps de collage variant alors typiquement de 3 à quelques secondes.
Optionnellement, l'interface de collage peut être renforcée à des températures inférieures à la température de détachement, c'est à dire inférieures à 3000C (pour une implantation d'hydrogène classique).
En référence à la figure 1g, la couche 15 est détachée du substrat donneur 10, en apportant suffisamment d'énergie pour rompre les liaisons fragiles au niveau de la zone de fragilisation 12.
La gamme des températures de détachement est en étroite relation avec les conditions d'implantation utilisées (dose, énergie, nature des ions implantés ...).
Le transfert peut se faire par traitement thermique (avantageusement si la couche 15 est une couche initialement épitaxiée) ou par un traitement thermique couplé à une ouverture mécanique (avantageusement si la couche 15 est une couche initialement comprise dans une substrat donneur 10 massif).
Par exemple, les températures utilisées pour le détachement peuvent varier de 2500C à 3800C pour une durée de 15 min à 3h, plus particulièrement 30 min et 1 h, avec une rampe de 5 à 100C / min.
La température et les conditions (rampe, atmosphère) peuvent être adaptées suivant les conditions d'implantation et la nature des matériaux pour obtenir un temps de détachement compatible avec une utilisation industrielle.
Après détachement, une zone endommagée 16 subsiste sur la partie supérieure de la couche 15.
Différentes techniques de retrait chimique de cette partie endommagée sont envisageables, selon les moyens chimiques utilisés. Un polissage seul ou combiné à une gravure chimique peut être également réalisé. De toute façon, une étape finale de CMP est avantageusement mise en œuvre afin de diminuer Ia rugosité finale de la couche 15.
Par exemple, on peut enlever par polissage CMP environ 2000 Λ de la zone endommagée 16, afin d'arriver à une couche d'épaisseur variant de 500 A à 2000 A et obtenir une rugosité finale aux environs de quelques A RMS, typiquement inférieur à δ A RMS. Un nettoyage peut être réalisé avec par exemple une solution de HF à 1 - 5
% (préférentiellement 1 %) pendant quelques minutes (préférentiellement 1 min) ou alors avec une solution de HF-O3.
On obtient alors une structure finale GeOI, comprenant la couche de Ge, la couche isolante 30 et le substrat récepteur 20. Selon l'invention, est mis alors en œuvre un traitement thermique de recuit de la structure 40, entre environ 500°C et 6000C, plus particulièrement entre 525°C et 5750C, plus particulièrement entre 525°C et 550°C, plus particulièrement à environ 550°C, pendant 3 heures ou moins, plus particulièrement pendant environ 1 heure, éventuellement sous atmosphère neutre (argon ou azote), afin de retrouver de bonnes caractéristiques électriques et/ou optiques et cristallines de la couche superficielle 15 de germanium, et notamment une bonne qualité électrique à l'interface.
En effet, Ia Demanderesse a remarqué que, en dessous de 5000C, la couche
15 de germanium n'est pas totalement reconstruite (voir figures 2a à 2c, avec explication ci-dessous), et au dessus de 6000C les caractéristiques électriques se détériorent, par exemple les mobilités d'électrons et de trous ont des valeurs de 2 à 5 fois plus faibles qu'à 550°C (voir figures 3a à 3b, avec explications ci-dessous).
Ces résultats ont notamment été trouvés pour des couches isolantes 30 en SiO2 (formées à l'aide de TEOS), mais peuvent aussi être adaptés à d'autres types de matériaux isolants.
En référence aux figures 2a à 2c, représentent respectivement trois photos prises en microscopie électronique en transmission dans des couches 15 transférées sur un substrat récepteur 20, après qu'elles aient subi ledit recuit à des températures respectives de 500°C, de 550°C et de 6000C.
On voit ainsi clairement qu'un recuit à des températures comprises entre 5000C et 6000C permet de guérir au moins partiellement les défauts inclus dans la couche 15 en germanium, transférée par Smart Cut®.
Les figures 3a à 3b présentent respectivement des courbes obtenues selon la méthode du Pseudo-MOS, pour différentes températures de recuit final (entre 500° et 650°C) sur respectivement deux échantillons de structures finales 40 obtenues par Smart Cut®, présentant l'évolution du courant drain-source (en Ampère) dans la couche 15 en fonction de Ia tension (en Volts) appliquée en face arrière du substrat 20. La méthode du Pseudo-MOS est notamment décrite dans « A Review of the Pseudo-MOS Transistor in SOI Wafers : Opération, Parameter Extraction, and Applications » de S. Cristoloveanu et al. ; IEEE Transactions on électron devices, vol. 47, n°5, Mai 2000). Cette méthode permet de faire une évaluation rapide des propriétés électroniques d'une plaque semiconducteur-sur-isolant, avant toute fabrication de composants CMOS. Selon cette méthode, la couche de Ge représenterait le corps du transistor et la couche d'isolant 30 enterrée servirait alors d'isolant de grille. Le substrat 20 épais en Si joue le rôle de la grille et est alors polarisé par un support en métal, induisant un canal conducteur à l'interface entre la couche 15 et l'isolant 30. Selon la polarisation de la grille (positive ou négative), un canal d'inversion ou d'accumulation peut être activé. La source et le drain sont formés en appliquant des sondes à pression contrôlée sur Ia surface de la couche 15.
Ainsi, à partir d'une polarisation du substrat 20, une bonne qualité d'interface Ge/isolant permettra d'éviter autant que possible aux porteurs de charges d'être piégés à l'interface ou dans des pièges intrinsèques, ce qui donnera une bonne réponse électrique dans la couche 15 au champ électrique appliqué (i.e. c'est à dire qu'un courant réagira fortement dès qu'on appliquera une petite tension au substrat 20). En référence à la figure 3a, les températures testées pour le premier échantillon sont de 5000C, 5500C, 600°C, 650°C.
En référence à la figure 3b, les températures testées pour le deuxième échantillon sont de 525°C, 5500C, 5750C, 600°C.
En référence aux figures 3a et 3b, on peut remarquer que des résultats pouvant être considérés comme relativement satisfaisants ont été obtenus pour des températures comprises entre 5000C et 6000C, un peu meilleurs entre 525°C et 575°C, un peu meilleurs entre 525°C et 5500C. Le meilleur résultat a été obtenu pour une température d'environ 525°C, mais on peut extrapoler le fait qu'un résultat optimal serait atteint pour une température comprise entre 5250C et 55O0C. Ci-dessous sont en outre présentés, dans deux tableaux, les résultats de mesures (utilisant la méthode du Pseudo-MOS) de la Dit (qui reflètent le nombre de pièges existant à l'interface entre le Ge et l'isolant, généralement dus à des liaisons pendantes et/ou des défauts cristallins), de la mobilité des électrons et des trous dans la couche 15 pour les différentes températures évoquées précédemment. Le tableau 1 se réfère audit premier échantillon (figure 3a), le tableau 2 se réfère audit deuxième échantillon (figure 3b).
Figure imgf000020_0001
Tableau 1
Figure imgf000020_0002
Tableau 2
Ces courbes et résultats montrent que - à 500°C : la reconstruction cristalline est encore peu présente, et qu'il subsiste des problèmes de cristallinité et des problèmes aux interfaces ;
- entre 525 et 55O0C : Ia structure est de bonne qualité tant au niveau de l'oxyde qu'au niveau de l'interface. - à des températures comprises entre 55O0C et 6000C, la couche d'isolant et l'interface sont de moins bonne qualité.
- Au-dessus de 6000C, la couche d'isolant et l'interface sont de mauvaise qualité.
Une fois que le recuit est réalisé aux températures indiquées ci-dessus, la couche 15 de Ge est alors au moins partiellement guérie et présente une qualité électrique d'interface améliorée.
Il est à remarquer que de meilleurs résultats peuvent être obtenus avec des valeurs de Dit encore améliorées si des couches de passivation telles que décrites précédemment, sont insérées dans la structure. La gamme de température de recuit restera la même et permettra également de préserver les qualités électriques d'interface.
Eventuellement, une étape de désoxydation en face arrière du substrat 20 est mise en œuvre. Elle peut se faire en phase liquide avec une protection de la face avant ou en utilisant une machine simple face. Enfin, un nettoyage final peut être mis en œuvre, par exemple en utilisant du
HF, et/ou de l'ozone.
Dans le substrat donneur 10, dans la couche de Ge 15 et/ou dans le substrat récepteur 20, d'autres constituants peuvent y être ajoutés, tel que des dopants, ou du carbone avec une concentration de carbone dans la couche considérée sensiblement inférieure ou égale à 50 % ou plus particulièrement avec une concentration inférieure ou égale à 5 %. Enfin, la présente invention ne se limite pas à un substrat 10 et 20 en matériaux IV ou IV-IV présentés ci-dessus, mais s'étend aussi à d'autres types de matériaux appartenant aux familles atomiques II, III, IV, V ou Vl et à des alliages appartenant aux familles atomiques IV-IV, Hl-V, N-Vl, sur lesquels une couche 15 en Ge peut être épitaxiée (pour le substrat donneur 10) ou collée (pour le substrat récepteur 20). En outre Ie substrat 10 et/ou 20 peut comprendre des couches intermédiaires en matériaux non conducteurs ou non semiconducteurs, tels que des matériaux diélectriques.
Il est à préciser que dans le cas de matériaux en alliage, les alliages choisis peuvent être binaires, ternaires, quaternaires ou de degré supérieur.

Claims

REVENDICATIONS
1. Procédé de traitement d'une structure comprenant une couche mince en Ge sur un substrat, ladite couche ayant été préalablement collée au substrat, le procédé comprenant un traitement pour améliorer les propriétés électriques de la couche et/ou de l'interface de la couche de Ge avec la couche sous-jacente, caractérisé en ce que ledit traitement est un traitement thermique mis en œuvre à une température comprise entre 5000C et 6000C pendant au maximum 3 heures.
2. Procédé de traitement selon la revendication précédente, dans lequel le traitement thermique correspond à une température comprise entre 525°C et
575°C.
3. Procédé de traitement selon la revendication précédente, dans lequel le traitement thermique correspond à une température comprise entre 525°C et 5500C.
4. Procédé de traitement selon la revendication précédente, dans lequel le traitement thermique correspond à une température de 5500C environ.
5. Procédé de traitement selon la revendication précédente, dans lequel le traitement thermique dure environ 1 heure.
6. Procédé de traitement selon la revendication précédente, dans lequel le traitement thermique est réalisé en atmosphère inerte.
7. Procédé de traitement selon l'une des revendications précédentes, dans lequel la couche mince a une épaisseur comprise entre environ 50 et environ 200 nanomètres.
8. Procédé de traitement selon l'une des revendications précédentes, dans lequel la couche de Ge est la couche supérieure de la structure, et dans lequel cette couche supérieure est collée directement ou par le seul intermédiaire d'une couche de collage.
9. Procédé de traitement selon l'une des revendications précédentes, dans lequel ledit substrat est en Si.
10. Procédé de traitement selon l'une des revendications précédentes, dans lequel la structure comprend en outre une couche en matériau isolant électrique entre la couche mince et le substrat, de sorte à être une structure Germanium-sur- isolant (encore appelée structure « GeOI »), comprenant donc une couche mince de Ge sur une couche d'isolant électrique sur un substrat.
11. Procédé de traitement selon la revendication précédente, dans lequel au moins une grande partie de la couche isolante est constituée d'un oxyde, d'un nitrure ou d'un oxynitrure ou d'une superposition de couches de différentes natures.
12. Procédé de traitement selon l'une des revendications précédentes, dans lequel la structure comprend en outre une couche de passivation adjacente à la couche mince.
13. Procédé de traitement selon l'une des revendications 1 à 11 , dans lequel la structure comprend en outre une couche interfaciale entre la couche mince et le reste de la structure, la couche interfaciale étant en un matériau permettant d'améliorer les propriétés électriques et/ou optiques et/ou cristallines à l'interface avec le Ge.
14. Procédé de traitement selon la revendication 12, dans lequel la structure comprend en outre une couche interfaciale entre la couche de passivation et le reste de la structure, la couche interfaciale étant en un matériau permettant d'améliorer les propriétés électriques et/ou optiques à l'interface avec le Ge.
15. Procédé de réalisation d'une structure comprenant une couche de Ge, le procédé comprenant un collage entre un substrat donneur comportant au moins dans sa partie supérieure une couche mince de Ge et un substrat récepteur, caractérisé en ce qu'il comprend les étapes suivantes : (a) collage du substrat donneur au substrat récepteur de sorte que la couche de Ge se trouve au voisinage de l'interface de collage ;
(b) retrait de la partie du substrat donneur ne comprenant pas la couche de Ge ; (c) traitement de la structure comprenant Ie substrat récepteur et la couche de
Ge conformément au procédé de traitement selon l'une des revendications précédentes.
16. Procédé de réalisation d'une structure selon la revendication précédente, dans lequel il comprend en outre, avant l'étape (a), la formation d'une couche de passivation sur ladite couche de Ge.
17. Procédé de réalisation d'une structure selon la revendication précédente, dans lequel la couche de passivation est en GeOxNy, et est formée selon l'une des techniques suivantes, prises seules ou en combinaison :
- oxydation superficielle du Ge puis nitruration de l'oxyde de Ge, ou inversement ;
- traitement thermique en utilisant des précurseurs pour l'azote, tels que du NH3 ou N2, et des précurseurs pour l'oxygène, tels que de l'eau ou du dioxygène ;
- traitement par plasma au moyen du précurseur NH3, N2, O2 ou d'un mélange N2+O2.
18. Procédé de réalisation d'une structure selon la revendication 15, dans lequel il comprend en outre, avant l'étape (a), le dépôt d'une couche interfaciale sur ladite couche de Ge, avec un matériau destiné à améliorer les propriétés électriques et/ou optiques à l'interface avec le Ge.
19. Procédé de réalisation d'une structure selon l'une des revendications 16 à
17, dans lequel il comprend en outre, avant l'étape (a), le dépôt d'une couche interfaciale sur la couche de passivation, avec un matériau permettant d'améliorer les propriétés électriques et/ou optiques et/ou morphologiques à l'interface avec le Ge.
20. Procédé de réalisation d'une structure selon l'une des deux revendications précédentes, dans lequel la couche interfaciale est en un des matériaux suivants : Si épitaxié, matériau à forte constante diélectrique (« high-k »), HfO2, AIN.
21. Procédé de réalisation d'une structure selon l'une des revendications 15 à 20, comprenant en outre, avant l'étape (a), une étape de formation d'une couche d'isolant électrique sur le substrat donneur et/ou sur le substrat récepteur.
22. Procédé de réalisation d'une structure selon la revendication précédente, dans lequel au moins une grande partie de la couche isolante formée est constituée d'un oxyde, tel que le SiO2, le HfO2, le SrTiO3, le Ta2O5, le TiO2, le ZrO2, le AI2O3, ou le Y2O3, ou d'un nitrure ou d'un oxynitrure, par exemple de Al, de Ge ou de Si.
23. Procédé de réalisation d'une structure selon l'une des revendications 15 à 21, dans lequel au moins une grande partie de la couche isolante est constituée de
SiO2, et est formée par une des techniques suivantes :
- dépôt en phase vapeur à partir de silane ;
- dépôt en phase vapeur à partir de TEOS ;
- oxydation thermique d'une couche de Si précédemment déposée sur la couche de Ge et/ou de la surface en Si du substrat récepteur.
24. Procédé de réalisation d'une structure selon l'une des revendications 21 à 23, dans lequel la formation de la couche isolante est mise en œuvre à une température d'environ 5000C ou moins.
25. Procédé de réalisation d'une structure selon l'une des revendications 21 à 24, dans lequel il comprend en outre une étape de densification de la couche isolante par traitement thermique inférieure ou égale à 6000C.
26. Procédé de réalisation d'une structure selon l'une des revendications 15 à 25, dans lequel :
- le procédé comprend en outre, avant l'étape (a), une étape d'implantation d'espèces atomiques dans le substrat donneur afin de former une zone de fragilisation à une profondeur voisine de l'épaisseur de ladite couche de
Ge ;
- l'étape (b) comprend un apport d'énergie pour rompre les liaisons fragiles présentes au niveau de la zone de fragilisation.
27. Procédé de réalisation d'une structure selon l'une des revendications 15 à 26, comprenant en outre, après l'étape (b), une étape de finition de la couche de
Ge de sorte à améliorer son homogénéité d'épaisseur et sa rugosité superficielle.
28. Procédé de réalisation d'une structure selon la revendication précédente, dans lequel l'étape de finition est mise en œuvre de sorte que la rugosité superficielle de la couche de Ge soit comprise entre environ 1 et environ 5 angstrôms RMS.
29. Procédé de réalisation d'une structure selon l'une des revendications 15 à 28, dans lequel le substrat donneur est un substrat massif de Ge ou une structure composite comprenant en surface ladite couche de Ge.
30. Structure Ge-sur-isolant comportant une couche de Ge collée à un substrat par l'intermédiaire d'une couche de collage en S1O2 ayant une densité de pièges à l'interface Ge/Siθ2 (encore appelée « Dit ») inférieure ou égale à 5e13eV"1.crτï2.
31. Structure selon la revendication précédente, dans laquelle la Dit est inférieure ou égale à 4e13eV~1.cm"2.
32. Structure selon la revendication précédente, dans laquelle la Dit est inférieure ou égale à 1e13eV1.cm"2.
33. Structure selon la revendication précédente, dans laquelle la Dit est égale environ à 7e12eV1.cm'2.
34. Structure selon l'une des revendications précédentes, comprenant une couche de passivation et/ou d'interface entre la couche de Ge et la couche de SiO2.
PCT/FR2006/002332 2005-10-19 2006-10-17 Traitement d'une couche de germanium collee a un substrat WO2007045759A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP06820227A EP1949430A1 (fr) 2005-10-19 2006-10-17 Traitement d'une couche de germanium collee a un substrat
JP2008536082A JP2009513009A (ja) 2005-10-19 2006-10-17 基板に貼り合わされたゲルマニウム層の処理
US12/090,318 US20080268615A1 (en) 2005-10-19 2006-10-17 Treatment of a Germanium Layer Bonded with a Substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0510636 2005-10-19
FR0510636A FR2892230B1 (fr) 2005-10-19 2005-10-19 Traitement d'une couche de germamium

Publications (1)

Publication Number Publication Date
WO2007045759A1 true WO2007045759A1 (fr) 2007-04-26

Family

ID=36676435

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2006/002332 WO2007045759A1 (fr) 2005-10-19 2006-10-17 Traitement d'une couche de germanium collee a un substrat

Country Status (7)

Country Link
US (1) US20080268615A1 (fr)
EP (1) EP1949430A1 (fr)
JP (1) JP2009513009A (fr)
KR (1) KR20080068870A (fr)
CN (1) CN101292342A (fr)
FR (1) FR2892230B1 (fr)
WO (1) WO2007045759A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010000596A1 (fr) * 2008-07-03 2010-01-07 S.O.I.Tec Silicon On Insulator Technologies Procédé de fabrication d'une structure pourvue d’une couche de germanium sur un substrat
JP2010062563A (ja) * 2008-09-03 2010-03-18 Soi Tec Silicon On Insulator Technologies 局所的に不動態化されたゲルマニウムオンインシュレータ基板の製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
LT5774B (lt) 2010-04-21 2011-09-26 Edvinas BAUBLYS Pirkimo sistema savitarnos būdu
US20120045883A1 (en) * 2010-08-23 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8772873B2 (en) * 2011-01-24 2014-07-08 Tsinghua University Ge-on-insulator structure and method for forming the same
CN102157432A (zh) * 2011-01-24 2011-08-17 清华大学 GeOI结构及其形成方法
CN102169888B (zh) * 2011-03-10 2012-11-14 清华大学 应变GeOI结构及其形成方法
US8786017B2 (en) * 2011-03-10 2014-07-22 Tsinghua University Strained Ge-on-insulator structure and method for forming the same
CN102184953B (zh) * 2011-03-10 2013-03-27 清华大学 应变GeOI结构及其形成方法
CN102184954B (zh) * 2011-03-10 2013-03-27 清华大学 应变Ge沟道器件及其形成方法
CN102201364A (zh) * 2011-05-26 2011-09-28 北京大学 一种绝缘体上锗衬底的制备方法
TWI521600B (zh) 2011-06-03 2016-02-11 應用材料股份有限公司 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
CN102593039B (zh) * 2011-11-16 2014-12-10 西安电子科技大学 基于AlN埋绝缘层的机械致单轴应变GeOI晶圆的制作方法
CN102543755A (zh) * 2012-01-09 2012-07-04 复旦大学 一种实现金属-锗接触中锗衬底表面费米能级解钉扎的方法
JP6111678B2 (ja) * 2013-01-17 2017-04-12 信越半導体株式会社 ＧｅＯＩウェーハの製造方法
KR102150252B1 (ko) 2013-11-12 2020-09-02 삼성전자주식회사 반도체 장치 제조방법
US10049916B2 (en) * 2014-05-23 2018-08-14 Massachusetts Institute Of Technology Method of manufacturing a germanium-on-insulator substrate
CN106783616B (zh) * 2016-11-24 2020-09-08 清华大学 半导体结构以及制备方法
CN106531682A (zh) * 2016-11-24 2017-03-22 清华大学 GeOI结构以及制备方法
CN110247026A (zh) * 2018-03-08 2019-09-17 天津大学 一种GeCH3—RGO—SP纳米复合锂离子电池负极材料及制备方法
CN113314397A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015244A2 (fr) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle
US20050148122A1 (en) * 2003-05-06 2005-07-07 Canon Kabushiki Kaisha Substrate, manufacturing method therefor, and semiconductor device
US20050150447A1 (en) * 2003-01-07 2005-07-14 Bruno Ghyselen Recycling by mechanical means of a wafer comprising a multilayer structure after taking-off a thin layer thereof
US20050196937A1 (en) * 2004-03-05 2005-09-08 Nicolas Daval Methods for forming a semiconductor structure
US20050199954A1 (en) * 2002-06-07 2005-09-15 Amberwave Systems Corporation Methods for forming strained-semiconductor-on-insulator device structures by mechanically inducing strain

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268584A (en) * 1979-12-17 1981-05-19 International Business Machines Corporation Nickel-X/gold/nickel-X conductors for solid state devices where X is phosphorus, boron, or carbon
JPS6346779A (ja) * 1986-08-15 1988-02-27 Nec Corp 半導体装置
US5289057A (en) * 1993-01-04 1994-02-22 Rohm Co., Ltd. Level shift circuit
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
EP0987529A1 (fr) * 1998-09-14 2000-03-22 Heraeus Electro-Nite International N.V. Résistance électrique avec au moins deux champs de contact sur un substrat avec au moins un évidement, et son procédé de fabrication
US6559018B1 (en) * 2002-01-18 2003-05-06 Taiwan Semiconductor Manufacturing Company Silicon implant in a salicided cobalt layer to reduce cobalt-silicon agglomeration
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
US6833195B1 (en) * 2003-08-13 2004-12-21 Intel Corporation Low temperature germanium transfer
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
WO2006012544A2 (fr) * 2004-07-22 2006-02-02 The Board Of Trustees Of The Leland Stanford Junior University Materiaux de type substrat de germanium et approche associee
ATE392712T1 (de) * 2004-11-19 2008-05-15 Soitec Silicon On Insulator Verfahren zur herstellung eines germanium-on- insulator-wafers (geoi)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015244A2 (fr) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle
US20050199954A1 (en) * 2002-06-07 2005-09-15 Amberwave Systems Corporation Methods for forming strained-semiconductor-on-insulator device structures by mechanically inducing strain
US20050150447A1 (en) * 2003-01-07 2005-07-14 Bruno Ghyselen Recycling by mechanical means of a wafer comprising a multilayer structure after taking-off a thin layer thereof
US20050148122A1 (en) * 2003-05-06 2005-07-07 Canon Kabushiki Kaisha Substrate, manufacturing method therefor, and semiconductor device
US20050196937A1 (en) * 2004-03-05 2005-09-08 Nicolas Daval Methods for forming a semiconductor structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010000596A1 (fr) * 2008-07-03 2010-01-07 S.O.I.Tec Silicon On Insulator Technologies Procédé de fabrication d'une structure pourvue d’une couche de germanium sur un substrat
FR2933534A1 (fr) * 2008-07-03 2010-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat
US20110183493A1 (en) * 2008-07-03 2011-07-28 S.O.I.Tec Silicon On Insulator Technologies Process for manufacturing a structure comprising a germanium layer on a substrate
JP2010062563A (ja) * 2008-09-03 2010-03-18 Soi Tec Silicon On Insulator Technologies 局所的に不動態化されたゲルマニウムオンインシュレータ基板の製造方法

Also Published As

Publication number Publication date
FR2892230A1 (fr) 2007-04-20
JP2009513009A (ja) 2009-03-26
CN101292342A (zh) 2008-10-22
KR20080068870A (ko) 2008-07-24
US20080268615A1 (en) 2008-10-30
FR2892230B1 (fr) 2008-07-04
EP1949430A1 (fr) 2008-07-30

Similar Documents

Publication Publication Date Title
WO2007045759A1 (fr) Traitement d'une couche de germanium collee a un substrat
US10468295B2 (en) High resistivity silicon-on-insulator structure and method of manufacture thereof
EP1811561A1 (fr) Procédé de fabrication d'un substrat composite
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
FR2867310A1 (fr) Technique d'amelioration de la qualite d'une couche mince prelevee
EP2507827A1 (fr) Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
EP1412972A2 (fr) Procede de diminution de rugosite de surface
FR2880988A1 (fr) TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
CN112400224A (zh) 具有优越性能、稳定性及可制造性的绝缘体晶片平台上的射频硅
US10192778B2 (en) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
FR3098642A1 (fr) procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
FR3051596A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR2913528A1 (fr) Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
US7696059B2 (en) Method for manufacturing semiconductor substrate
FR2911431A1 (fr) Procede de fabrication de structures soi a couche isolante d'epaisseur controlee
EP3427293B1 (fr) Structure de semi-conducteur sur isolant contenant une couche d'oxyde fluidifiable à basse température et son procédé de fabrication
FR2914488A1 (fr) Substrat chauffage dope
EP1786025B1 (fr) Procédé de formation de couches non-contraintes
FR2987682A1 (fr) Procede de test d'une structure semi-conducteur sur isolant et application dudit test pour la fabrication d'une telle structure
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert
EP4088312B1 (fr) Procédé de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences
FR3118828A1 (fr) Procédé de collage direct de substrats
FR3116940A1 (fr) Procédé basse température de fabrication d’un substrat semiconducteur sur isolant
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680038884.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12090318

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2008536082

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006820227

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020087011858

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2006820227

Country of ref document: EP