CN101292342A - 与衬底键合的锗层的处理 - Google Patents

与衬底键合的锗层的处理 Download PDF

Info

Publication number
CN101292342A
CN101292342A CNA2006800388843A CN200680038884A CN101292342A CN 101292342 A CN101292342 A CN 101292342A CN A2006800388843 A CNA2006800388843 A CN A2006800388843A CN 200680038884 A CN200680038884 A CN 200680038884A CN 101292342 A CN101292342 A CN 101292342A
Authority
CN
China
Prior art keywords
layer
substrate
interface
processing method
require
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800388843A
Other languages
English (en)
Inventor
弗雷德里克·阿利贝尔
克里斯特尔·德盖
克莱雷·里奇塔尔切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101292342A publication Critical patent/CN101292342A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种用于处理衬底上包含薄Ge层的结构的方法，所述层已经被提前键合到衬底，所述方法包括用于改进所述层或者Ge层与下层的界面的电特性的处理。本发明的特征在于，所述处理为在500℃和600℃之间的温度范围内进行最长达3小时的热处理。本发明还涉及一种用于制造含Ge层的结构的方法，所述方法包括键合施主衬底和接收衬底，该施主衬底至少在其上部包括薄Ge层，其特征在于，它包括如下步骤：(a)将施主衬底键合到接收衬底，从而使Ge层位于键合界面邻近处；(b)去除施主衬底不包含Ge层的部分；(c)根据所述处理方法来处理包含接收衬底和Ge层的结构。

Description

与衬底键合的锗层的处理
技术领域
本发明涉及包含衬底上锗层的结构的制造和处理，例如绝缘体上锗结构(也称为“GeOI”结构)，其旨在用于微电子学(例如MOS产品)和/或光电子学(例如光电探测器)和/或光电应用(例如太阳能电池)。这种GeOI结构包括在衬底上的电绝缘体层上的所述Ge层。
背景技术
由于锗的电荷迁移率较大(理论空穴迁移率为1900cm2V-1s-1，电子迁移率为3900cm2V-1s-1)，因此较之硅以及其它类似物质，锗具有更为优良的电特性。
根据将来的应用，优选能够制造这种在层的整个表面上具有优良结晶、电和形态质量的Ge层，以便能够接着在其上形成例如晶体管或集成探测器。
美国文献6 833 195和2005/0042842均公开了一种GeOI结构制造方法，包括：Ge层在第一衬底上外延附生，在外延附生的Ge层上形成SiO2膜，在Ge层下方进行离子注入，以便在其上构建弱化区域，与第二衬底键合，接着将Ge层从弱化区域上分离，最后获得GeOI结构(这种分离技术也公知而采用术语“Smart
Figure A20068003888400061
”)。
根据这些文献的方法也进行了如下公开，即，在分离之前在100-150℃的温度下通过热处理对键合加强(即，键合层的稠化)达1-60小时；以及使用抛光、湿化学处理或蚀刻进行最终的Ge表面抛光步骤，以调整不均匀性和表面粗糙度。
与锗相关的第一普遍问题为其对氧的高反应性，从而导致氧化锗层的产生，该层对Ge层的电属性具有不良影响。
这种氧化尤其可发生在Ge/SiO2界面处。
从文献EP 04 292742(提交号)可以得知，在形成SiO2层之前，如何形成GeOxNy钝化层，或者接着形成界面层，从而可防止Ge层氧化，并获得改进的与SiO2的界面的质量。
另外，在包含沉积氧化物的多层结构中，需要频繁进行SiO2稠化步骤。在TEOS类型氧化物的情况中，通常针对被转移的Si层在约900℃下进行氧化物稠化步骤，并且对于被转移的Ge层该步骤可能仅仅部分进行(或者时间不符合工业产品要求)。
然而，在美国文献2005/0148122中，提出了在600℃下稠化达1小时。
公知的还有，在介电沉积之前根据各种技术制备Ge表面。举例而言，可以就在执行介电层的形成之前沉积硅的薄层(对于为此目的使用的技术的更多细节，参见例如如下文献，其作为参考文献而被合并：Bai等人所著的名为“Si interlayer passivation on germanium MOS capacitors with high-kdielectric and metal gate”的发表于Elec.Dev；26(6)378-380(2005)的文献；以及由Jaeger等人所著的名为“Optimisation of a thin epitaxial Si layer as Gepassivation layer to demonstrate deep sub-micron n-and p-FETs onGe-On-Insulator substrates”(-Micro.Engin；80 26-29(2005))的文献)。
在带有例如通过Smart
Figure A20068003888400071
而被转移的Ge层的异质结构中所遇到的第二问题在于，需要在限制温度下执行转移，氧化锗很快变得非常不稳定(其氧化形式的不稳定性)，并且其熔点相对低(937℃)。所用温度因此得到快速限制。
另外，在锗的情况中，由Smart
Figure A20068003888400072
离子注入引发的受损厚度比硅的情况大得多。出于此原因，将希望进行能够结晶重构(残留的注入缺陷的修复)的热处理。
因此，可以提出的是，为了获得通过Smart转移的Ge薄膜的优良质量，必需正确执行这些热处理，特别是在与锗兼容的温度下正确地进行这些热处理。
发明内容
本发明的一个目标为，获得如下结构，其包括出众的Ge层和与底部衬底的界面，二者均具有良好的结晶和形态质量。
本发明的另一目标在于，改进Ge层的电性质。
本发明的另一目标在于，在Ge/绝缘体界面处优化GeOI衬底的电质量。
具体而言，如果Ge层初始时从施主衬底去除，则一个目标为，保持Ge层的良好质量的电、形态和/或结晶特性，以用于微电子学(例如MOS产品)、光电子学和/或光电学等等。
为了实现这些目标，根据第一方面，本发明提出一种包含衬底上Ge薄层的结构的处理方法，所述层已经提前与所述衬底键合。所述方法包括如下处理，即，改进所述层和/或Ge层与下层的界面的电特性，所述方法的特征在于，所述处理为在500℃和600℃之间的温度下耗时至多3小时所进行的热处理，或者更特别地在525℃和575℃之间，或者更加特别地在525℃和550℃之间，或者愈加特别地，在约550℃的温度下进行的热处理。所述热处理也可更特别地持续约1小时，并且/或者在惰性氛围下执行。被转移的薄层的大致厚度小于1.5微米，优选在约50纳米和约200纳米之间，并且/或者衬底可由硅制成。
可选地，Ge层为所述结构的上层，并且所述上层被直接键合，或者只通过键合层键合。
优选地，所述结构为GeOI结构，即，它还包含在薄层和衬底之间的电绝缘材料层。所述绝缘体层可为氧化物、氮化物或氮氧化物，或者包含并置的不同类型的层。
事实上，特别在这类GeOI结构中，发明人证实(见下文)，特别通过实现可接受的“界面陷阱密度”(或者说“界面态密度(Dit)”)，根据本发明的这种热处理的使用不仅使Ge层能够大致修复现有的缺陷，而且提高所述层和/或Ge/绝缘体界面的电质量。因此，基本的热处理可满足如下要求，即，提高Ge界面的电和/或光学质量，而并不必须系统性地提供如EP04292742(提交号)所公开的钝化层和/或界面层。
然而，无论何种情况，可以可选地使这种结构包括邻近于薄层的钝化层，和/或在薄层和结构其余部分之间的界面层，所述界面层的制成材料使其可以改进在与Ge的界面处的电和/或光学特性。
根据第二方面，本发明提供一种制造包含Ge层的结构的方法，所述方法包括在施主衬底和接收衬底之间的键合，所述施主衬底至少在其上部包括薄Ge层，所述方法特征在于，它包括如下步骤：
(a)将所述施主衬底与接收衬底键合，从而使所述Ge层位于键合界面附近；
(b)去除所述施主衬底中不包括所述Ge层的部分；
(c)根据所述处理方法对包括接收衬底和Ge层的所述结构进行处理。
施主衬底可为块体(bulk)Ge衬底或者在表面上包括所述外延附生Ge层的复合结构。
所述接收衬底可由任意类型的材料制成(例如它可包括块体Si、SiC、SiGe、SiGeC、Ge、GeC、石英、玻璃、III族-V族或II族-VI族合金材料等等)。
这种制造结构的方法的其它特征在于：
-所述方法还包括：在步骤(a)之前，在所述Ge层上形成钝化层；所述钝化层可由GeOxNy制成，并尤其由如下技术中任一种而形成：
表面Ge氧化，接着进行该氧化锗的氮化；
热处理；
通过前体NH3、N2、O2或N2+O2的混合物进行等离子体处理。
-所述方法还包括：在步骤(a)之前，界面层在所述Ge层上(或者如果可行则在钝化层上)的沉积，所用材料旨在改进在与Ge的界面处的电和/或光学特性，所述材料例如为外延附生Si、高介电常数(“高k”)材料、HfO2、AlN；
-所述方法还包括，在步骤(a)之前的如下步骤：在所述施主衬底上和/或所述接收衬底上形成电绝缘体层，所形成的绝缘体层至少基本包括如下材料：氧化物，例如SiO2、HfO2、SrTiO3、Ta2O5、TiO2、ZrO2、Al2O3、或Y2O3；或例如Al、Ge或Si的氮化物或氮氧化物；
-在上述情况中，绝缘体层由SiO2制成，它通过如下技术中的其中一种形成：例如使用硅烷或使用TEOS的PECVD沉积，预先沉积在所述Ge层上的Si层和/或所述接收衬底的Si表面的热氧化；
-所述绝缘体层的形成在约500℃或更低的温度下进行，并且可选地，在600℃以下温度下通过热处理进行所述绝缘体层的稠化步骤；
-所述方法的所述步骤(b)采用如下技术中单独一种或其组合进行：抛光、研磨、蚀刻；
-作为可替换实施例：所述方法也可包括：
在步骤(a)之前的如下步骤，即，在所述施主衬底中进行原子组分注入，以便在与所述Ge层的厚度相类似的深度处形成弱化区域；
步骤(b)包括能量供给，以破坏在所述弱化区域上存在的弱键；
-所述方法还包括：在步骤(b)之后的如下步骤，即，抛光所述Ge层，从而改进其厚度均匀度和表面粗糙度，而使所述Ge层的表面粗糙度在大约1埃RMS和大约5埃RMS之间。
根据第三方面，本发明提出一种绝缘体上Ge结构，包括通过SiO2键合层而与衬底键合的Ge层，其具有的Ge/SiO2界面陷阱密度(或者说“界面态密度(Dit)”)小于或等于5e13eV-1·cm-2，或者所述Dit小于或等于1e13eV-1·cm-2或者约等于7e12eV-1·cm-2。可选地，所述结构还包括在所述Ge层和所述SiO2层之间的钝化层和/或界面层。
附图说明
其它特征、目标和优点将描述于本发明下文中的非限制性叙述中，附图图示如下：
图1a-1g展现根据本发明的GeOI结构形成方法的不同步骤。
图2a-2c各自展现，分别在500℃、550℃和600℃的温度下进行热处理后，转移到绝缘体上的三个锗层的通过扫描电子显微镜拍到的三张照片。
图3a和3b为在Pseudo-MOS型测试期间作为施加到底部衬底的电压(单位为伏特)之函数的在GeOI结构上测量的漏极-源极电流(单位为安培)的两幅示意图-每条曲线针对不同的GeOI结构退火温度而获得。
具体实施方式
制造绝缘体上锗薄层的方法包括下文将具体描述的各不同步骤。
参照图1，施主衬底10可为块体型锗衬底(bulk Ge substrate)，锗层15因此可包括在块体材料(bulk material)中。
根据第一实施例，施主衬底10为涂覆以外延附生Ge层15的硅衬底。
根据第二实施例，施主衬底10为涂覆以外延附生Ge层15的复合结构。
在后者的情况中，施主衬底10可为例如如下结构，该结构具有块体单晶硅衬底，其上通过外延附生已经形成缓冲结构，该缓冲结构包括具有远离衬底而直至移至Ge层逐渐增大的Ge密度的连续SiGe层。
施主衬底10也可以具有例如Si/Ge/Si/Ge交迭形式。
参照图1b，图示了接收衬底20，其旨在接着与施主衬底10键合。接收衬底20可由任意类型的材料组成(例如它可以包括块体型Si、氧化硅、SiC、SiGe、SiGeC、Ge、GeC、石英、玻璃、III-V或II-VI合金材料等等)。
参照图1c，电绝缘材料层30沉积在施主衬底10上和/或接收衬底20上。
在沉积绝缘层30前可以进行锗的特别准备。
因此，表面可采用例如HF和/或臭氧溶液清洁，或者接着通过刷擦进行清洁。
可选地，在沉积绝缘层30之前，可执行层15的钝化，以提高锗和将与层15接触的绝缘体之间的界面的质量。这种钝化可能可以具有对接着沉积的任意材料的“粘接层”功能。举例而言，这种钝化可为，在层15的表面上形成薄GeOxNy层，从而使Ge在空气中变得稳定，以便改进界面质量。这种层根据例如如下不同技术中单独一种或其组合形成：
-对Ge进行表面氧化，接着对氧化锗进行氮化，或者反过来进行；
-使用氮的前体(例如NH3或N2)以及氧的前体(例如水或分子氧)进行热处理。所述热处理可为传统的处理、作为所涉及厚度的函数的或长或短的热处理，以及RTO(或者说“快速热氧化”)或RTN(或者说“快速热氮化”)处理；
通过前体NH3、N2、O2或N2+O2的混合物进行等离子体处理。
在沉积绝缘层30之前，另一种类型的所谓“界面”层也可以并且可选地直接地或通过钝化层沉积在锗层15上。
可以根据所意向的最终应用，从电、光学、机械或其它观点，来选择所述界面层的特性和排布，从而使其可以改进Ge/绝缘体界面的质量。它可以或薄或厚，并且包括例如外延附生硅，或高介电常数层(“高k”层)、HfO2层或AlN层。
因此，它的厚度可以从数
Figure A20068003888400121
到数百
Figure A20068003888400122
变化。
可以在注入步骤(见图1d)之前或之后形成上述层。
层15的表面可制备成如下层，其中，所述组合物可为将用于钝化层的材料和将用于界面层的材料的组合。
绝缘层30形成于施主衬底10上和/或接收衬底20上。
如果绝缘层30形成于接收衬底20上，则理论上不存在温度限制。这种情况特别针对如下情况，即，所述衬底由硅或抗高温的另一材料制成的情况。采用这种方式，例如，如果接收衬底20至少具有由硅制成的上部，则可在通常超过1000℃的温度下形成由热氧化物制成的绝缘体层。
另一方面，如果在施主衬底10上制造所述绝缘层30，则由于上文所讨论的Ge的物理特性，优选在低温(小于或等于约600℃，或小于或等于约500℃)下形成绝缘层30。
举例而言，可以具有例如以蒸汽相用SiH4和TEOS(原硅酸四乙酯)沉积的氧化硅层，而且可以形成不同类型的层，即，SiO2、HfO2、SrTiO3、Ta2O5、TiO2、ZrO2、Al2O3、Y2O3。
绝缘层30也可为Al、Ge、Si或其它元素的氮化物或氮氧化物的层。
这些层可以通过例如LPCVD(低压化学气相沉积)或通过PECVD(等离子体增强化学气相沉积)沉积在锗上。
然后对以这种方式沉积的绝缘层30优选进行稠化作用，使其可以得到固定(fix)。
稠化温度为严格限制的温度。实际上，所述方法在将来的所有步骤不应明显超过这种稠化温度，以便防止所述结构出现变化：在较高温度下的步骤可导致在层中形成进一步的应力，或者层的进一步稠化，或者如果可行则使所述层脱气。因此，针对方法的其余部分应该将所述稠化温度纳入考虑。
举例而言，对于在锗上沉积的TEOS层而言，沉积温度从300℃到400℃不等。通过将所述结构在惰性气体(Ar、N2)中加热至最大约600℃，将发生紧接着TEOS沉积的稠化。
稠化温度将由于下层的Ge的不稳定性质而受到限制。采用这种方式，该温度将被限制在大约600℃。
在绝缘体层的沉积之前，在与接收衬底键合之前，或在注入步骤之后，也可执行Ge界面修复热处理。该处理将可以改进所述层本身的质量，但是首先是改进了界面层和绝缘体层之间的界面的质量。
在所述方法的这一阶段中，也可设想进行清洁和钝化和/或形成界面层。
参照图1d，通过施主衬底10的一个面执行原子组分注入，以便在锗层15之中或下方(优选在锗层之内)构建弱化区域12。注入的原子组分通常选择较轻的原子组分，例如氢或氦。也可以通过注入至少两种不同的原子组分来执行共同注入。
举例而言，在基本氢注入的情况中，所采用的剂量可为从4e16at/cm2到7e16at/cm2不等。根据Smart
Figure A20068003888400131
方法，就能量而言，其可作为待转移的锗的厚度(在大约1000
Figure A20068003888400141
和1.5μm之间)的函数而从40keV到250keV变化。
在共同注入的情况中，无论对于外延附生的锗层还是对于存在于块体材料中的层，都将可以使用例如氢或氦。所使用的剂量，对于氢可从7e16at/cm2到2e16at/cm2变化，对于氦可从3e16at/cm2到0.5e16at/cm2变化。就离子能量而言，对于氢可从40到250keV不等，优选从70到90keV不等；而对于氦，则可从60到250keV不等，优选从120到140keV不等。
如果层15不涂覆以绝缘层30或薄绝缘层30，优选形成层15的保护层(在图1d中未示出)。该保护层被布置为能够被容易地以选择性方式从其所置于其上的层去除。例如可以在HfO2绝缘层上使用SiO2保护层来产生上述保护层。然后所述保护层可以在注入之后被去除。
参照图1e，施主衬底10通过绝缘层30与接收衬底20键合。绝缘层30也可以用作键合层。这特别针对如下情况，即，使用由SiO2制成的绝缘层。
然后可以根据存在或者不存在绝缘层30和/或界面层，来使用各种可能类型的清洁。下文中作为示例进行引用的清洁类型通常以液相执行，而不论刷擦与否，以及是否使用O3：
1-锗的清洁(在施主衬底上)：HF和/或HF/O3和/或等离子体和/或UV臭氧。
2-绝缘体的清洁(在接收衬底上和/或施主衬底上)：CMP和/或等离子体和/或RCA、水、NH4OH。
3-硅的清洁(在施主衬底上)：RCA、水、氨。
绝缘层30或者衬底的清洁可通过液体化学作用在湿工作台上执行，或者采用合适的化学物质在一个单晶片清洁机器上执行。
也可使用一种或多种着眼于分子键合的表面制备处理，例如化学清洁、化学机械平面化(或者说CMP)、等离子体活化、或刷擦、或这些处理的组合。由于能够满足键合，而不必使用高键合温度，等离子体活化可尤其适于这种情况。这种等离子体处理可在清洁之前或之后在接收衬底20上实施。
在施主衬底10和接收衬底2之间进行键合。各种情况包括如下：
-如果施主衬底10具有绝缘层30，但接收衬底20不具有绝缘层30，则执行所谓“底部”键合；
-如果施主衬底10和接收衬底20均具有绝缘层30，则执行所谓“中部”键合；
-如果施主衬底10不具有绝缘层30但接收衬底20具有绝缘层30，则执行所谓“顶部”键合。
-如果衬底10和20均不具有绝缘层30，则执行直接键合。
键合可以在环境温度下执行，在这种情况下键合时间从3秒到数秒变化。
可选地，可以在低于分离温度下(即，低于300℃)下加强键合界面，(针对传统氢注入)。
参照图1g，供给足够的能量以破坏弱化区域12上的弱键，层15从施主衬底10分离。
分离温度范围与所采用的注入条件(剂量、能量、注入离子类型等等)紧密关联。
可通过热处理(优选在层15为初始外延附生层的情况下使用)或通过与机械开口相联合的热处理(优选在如下情况下使用，即，层15为初始包含在块体施主衬底10中的层)执行转移。
举例而言，分离所用之温度可以以5-10℃/分钟的梯度从250℃到380℃变化达15分钟到3小时的时间，更具体地达30分钟和1小时。
可以根据注入条件和材料性质来调整温度和条件(梯度、气氛)，以获得与工业应用相容的分离时间。
在分离后，受损区域16保留在层15的顶部上。
可根据所使用的化学装置考虑对该受损部分采用不同的化学去除技术。也可执行单独进行的抛光或结合以化学蚀刻的抛光。无论何种情况，最终优选采用CMP步骤，以便降低层15的最终粗糙度。
举例而言，可以通过CMP抛光从受损区域16去除约2000
Figure A20068003888400161
，以便得到厚度从500
Figure A20068003888400162
到2000
Figure A20068003888400163
不等的层，并获得约数
Figure A20068003888400164
RMS(通常低于5RMS)的最终粗糙度。
可以采用例如1-5％HF溶液(优选1％)进行清洁达数分钟(优选1分钟)，或者采用HF-O3溶液执行清洁。
由此获得了最终的GeOI结构，其包括Ge层、绝缘层30和接收衬底20。
根据本发明，采用结构40的退火热处理，其温度在约500℃和600℃之间，更特别地在525℃和575℃之间，更加特别地在525℃和550℃之间，尤其特别地在约550℃下，所用时间达3小时或更少，更特别地达大约1小时，如果可行则在惰性气氛(氩气或氮气)中进行，以便恢复锗的表面层15的良好的电特性和/或光学特性以及结晶特性，特别是在界面处的良好的电质量。
事实上，申请人注意到，在温度低于500℃时，锗层15被不完全重构(见图2a-2c，参照下文阐释)，而在温度高于600℃时，电特性变差，例如，电子和空穴迁移率的值比在550℃时的情况低2-5倍(见图3a-3b，参照下文阐释)。
特别针对由SiO2(使用TEOS形成)制成的绝缘层30获得这些结果，但也可适于其它类型的绝缘材料。
图2a-2c各自展现了，在层15分别在500℃、550℃和600℃的温度之下承受退火之后，在转移到接收衬底20上的层15中通过透射电子显微镜而获得的三张照片。
采用这种方式，可以清晰看出，在500℃和600℃之间的温度下进行的退火可以至少部分地修复包含在通过Smart
Figure A20068003888400166
转移的锗层15中的缺陷。
图3a-3b分别展现分别在两个由Smart获得的最终结构样本40上针对不同的最终的退火温度(在500℃和650℃之间)根据Pseudo-MOS方法获得的曲线，这些曲线示出了在层15中漏极-源极电流(单位为安培)作为施加在衬底20背面的电压(单位为伏特)的函数的变化。
Pseudo-MOS方法特别描述于2000年5月出版的IEEE电子器件学报(Transactions on electron devices)vol.47，No.5的由S.Cristoloveanu等人所著的文章“A Review of the Pseudo-MOS Transistor in SOI Wafers：Operation，Parameter Extraction，and Applications”中。
该方法可以在制造所有CMOS元件之前实现绝缘体上半导体晶片的电子性质的快速评估。根据该方法，Ge层将代表晶体管的主体，并且嵌入的绝缘层30将用作栅极绝缘体(grid insulator)。厚Si衬底20用作栅极，并被金属支撑件极化，从而引入在层15和绝缘体30之间界面处的导电通道。根据栅极极化(正或负)，可以激活倒置或聚集通道。通过在层15的表面上应用受控压力探测器(controlled pressure probes)来形成源极和漏极。
采用这种方式，采用衬底20的极化，良好的Ge/绝缘体界面质量将可以尽可能防止载流子被俘获于界面之处或本征陷阱之中，从而将产生在层15中针对所施加电场的良好的电响应(即，当低电压施加到衬底20时电流将强烈反应)。
参照图3a，针对第一样品的测试温度为500℃、550℃、600℃、650℃。
参照图3b，针对第二样品的测试温度为525℃、550℃、575℃、600℃。
参照图3a和3b，可以注意到，在500℃和600℃之间的温度下可获得可以认为相对满意的结果，一定程度上在525℃和575℃之间更佳，而一定程度上在525℃和550℃之间更佳，。虽然在约525℃的温度下获得最佳的结果，但可以推知，在525℃和550℃之间的温度下，将获得较为理想的结果。
另外，如下两张表展现了对应上文所提不同温度，层15的Dit(反映出在Ge和绝缘体之间的界面处通常由于未决键(pendant bond)和/或结晶缺陷而形成的陷阱的数目)、电子和空穴迁移率的测量结果(使用Pseudo-MOS方法)。表1涉及所述第一样品(图3a)，表2涉及所述第二样品(图3b)。
  温度   Dit   电子迁移率   空穴迁移率
  500℃   6e 13   225m·s-2   430m·s-2
  550℃   4e 12   380m·s-2   280m·s-2
  600℃   3e 13   60m·s-2   160m·s-2
  650℃   3e 13   60m·s-2   50m·s-2
表1
  温度   Dit   电子迁移率   空穴迁移率
  525℃   7e12eV-1×cm-2   310cm2×V-1×s-1   420cm2×V-1×s-1
  550℃   7e12eV-1×cm-2   310cm2×V-1×s-1   340cm2×V-1×s-1
  575℃   1e13eV-1×cm-2   120cm2×V-1×s-1   250cm2×V-1×s-1
  600℃   4e13eV-1×cm-2   未测量   150cm2×V-1×s-1
表2
这些曲线和结果证明：
-在550℃下：仍然在一定程度上存在结晶重构，并且存留有结晶问题和在界面处的问题；
-在525℃和550℃之间：所述结构对于氧化物和界面而言均质量良好。
-在550℃和600℃之间的温度下，绝缘体层和界面质量较低。
-在高于600℃时，绝缘体层和界面质量较差。
一旦在上文所提的温度下进行退火，Ge层15就被至少部分地修复，并显示改进的电界面质量。
应该注意到，如果上文所述的钝化层插入于所述结构中，则可以获得改进的结果，其中进一步使Dit值得到改进。退火温度范围仍然相同，并也可以保持电界面质量。
如果可行，使用在衬底20背侧处的脱氧步骤。可以在对正面进行保护的条件下在液相中进行上述步骤，或使用单面机器来进行上述步骤。
最后，可以使用例如HF和/或臭氧来采用最终的清洁。
在施主衬底10中，在Ge层15内和/或在接收衬底20内，可以添加进其它要素，例如掺杂剂或碳，在所述层中的碳浓度大致小于或等于50％，或更特别其浓度小于或等于5％。
最后，本发明并不限于上文所述的由IV或IV-IV族材料制成的衬底10和20，而是还旨在涵盖其它如下类型的材料，即，属于II、III、IV或VI原子族的材料和属于IV-IV、III-V、II-VI原子族的合金，Ge层15可外延附生(针对施主衬底10)或键合(针对接收衬底20)于衬底上。另外，衬底10和/或20可包括由非导体或非半导体材料制成的中间层，例如介电材料。
应该指出的是，在合金材料的情况中，所选之合金可为二元型、三元型、四元型或更高的度。

Claims (34)

1、一种衬底上包括薄Ge层的结构的处理方法，所述层已经被预先与所述衬底键合，所述方法包括用于改进所述层和/或所述Ge层与下层的界面的电特性的处理，其特征在于，所述处理为在500℃和600℃之间的温度下耗时至多3小时进行的热处理。
2、根据上述权利要求所述的处理方法，其中，所述热处理对应于525℃和575℃之间的温度。
3、根据上述权利要求所述的处理方法，其中，所述热处理对应于525℃和550℃之间的温度。
4、根据上述权利要求所述的处理方法，其中，所述热处理对应于约550℃的温度。
5、根据上述权利要求所述的处理方法，其中，所述热处理持续约1小时。
6、根据上述权利要求所述的处理方法，其中，所述热处理在惰性氛围下执行。
7、根据之前任一项权利要求所述的处理方法，其中，所述薄层的厚度在约50到约200纳米之间。
8、根据之前任一项权利要求所述的处理方法，其中，所述Ge层为所述结构的上层，并且所述上层直接地键合或只通过键合层键合。
9、根据之前任一项权利要求所述的处理方法，其中，所述衬底由Si制成。
10、根据之前任一项权利要求所述的处理方法，其中，所述结构还包括在所述薄层和所述衬底之间的电绝缘材料层，从而成为绝缘体上锗结构(或者说“GeOI”结构)，由此所述结构包含在衬底上电绝缘体层之上的薄Ge层。
11、根据上述权利要求所述的处理方法，其中，所述绝缘体层至少基本包括氧化物、氮化物或氮氧化物或不同类型的层的堆叠。
12、根据之前任一项权利要求所述的处理方法，其中，所述结构还包括邻近所述薄层的钝化层。
13、根据权利要求1-11中任一项权利要求所述的处理方法，其中，所述结构还包括在所述薄层和所述结构的其余部分之间的界面层，所述界面层的制成材料使其可以改进在与Ge的界面处的电和/或光学和/或结晶特性。
14、根据权利要求12所述的处理方法，其中，所述结构还包括在所述薄层和所述结构的其余部分之间的界面层，所述界面层的制成材料使其可以改进在与Ge的界面处的电和/或光学特性。
15、一种制造包含Ge层的结构的方法，所述方法包括在施主衬底和接收衬底之间的键合，所述施主衬底至少在其上部包括薄Ge层，所述方法的特征在于，该方法包括如下步骤：
(a)将所述施主衬底与接收衬底键合，从而使所述Ge层位于键合界面附近；
(b)去除所述施主衬底中不包括所述Ge层的部分；
(c)对包括接收衬底和Ge层的所述结构进行处理，所述处理根据之前任一项权利要求所述的处理方法进行。
16、根据上述权利要求所述的制造结构的方法，其中，该方法还包括：在步骤(a)之前，在所述Ge层上形成钝化层。
17、根据上述权利要求所述的制造结构的方法，其中，所述钝化层由GeOxNy制成，并首先由如下技术中单独一种或其组合形成：
-表面Ge氧化，接着进行氧化锗的氮化，或者反过来进行；
-使用诸如NH3或N2的氮的前体，和诸如水或分子氧的氧的前体进行热处理；
-通过前体NH3、N2、O2或N2+O2的混合物进行等离子体处理。
18、根据权利要求15所述的制造结构的方法，其中还包括：在步骤(a)之前，用旨在改进在与Ge的界面处的电和/或光学特性的材料在所述Ge层上沉积界面层。
19、根据权利要求16-17中任一项权利要求所述的制造结构的方法，其中还包括：在步骤(a)之前，在所述钝化层上沉积界面层，所用材料使其可以改进在与锗的界面处的光学和/或形态特性。
20、根据之前两项权利要求中任一项所述的制造结构的方法，其中，所述界面层由如下材料中的一种制成：外延附生的Si、高介电常数(“高k”)材料、HfO2、AlN。
21、根据权利要求15-20中任一项所述的制造结构的方法，还包括：在步骤(a)之前的如下步骤：在所述施主衬底上和/或所述接收衬底上形成电绝缘体层。
22、根据上述权利要求所述的制造结构的方法，其中，所形成的绝缘体层至少基本包括如下物质：氧化物，例如SiO2、HfO2、SrTiO3、Ta2O5、TiO2、ZrO2、Al2O3、或Y2O3；或例如Al、Ge或Si的氮化物或氮氧化物。
23、根据权利要求15-21中任一项所述的制造结构的方法，其中，所述绝缘体层至少基本包括SiO2，并通过如下技术中的一种形成：
-使用硅烷的气相沉积；
-使用TEOS的气相沉积；
-预先沉积在所述Ge层上的Si层和/或所述接收衬底的Si表面的热氧化。
24、根据权利要求21-23中任一项所述的制造结构的方法，其中，所述绝缘体层的形成在约500℃或更低的温度下进行。
25、根据权利要求21-24中任一项所述的制造结构的方法，其中还包括：通过在600℃或更低的温度下的热处理来进行所述绝缘体层的稠化步骤。
26、根据权利要求15-25中任一项所述的制造结构的方法，其中：
-所述方法还包括：在步骤(a)之前在所述施主衬底中进行原子组分注入，以便在与所述Ge层的厚度相类似的深度处形成弱化区域；
-步骤(b)包括能量供给，以破坏在所述弱化区域上存在的弱键。
27、根据权利要求15-26中任一项所述的制造结构的方法，还包括在步骤(b)之后的如下步骤：抛光所述Ge层，从而改进其厚度均匀度和表面粗糙度。
28、根据上述权利要求所述的制造结构的方法，其中，进行所述抛光步骤，从而使所述Ge层的表面粗糙度在大约1埃RMS至大约5埃RMS之间。
29、根据权利要求15-28中任一项所述的制造结构的方法，其中，所述施主衬底为块体Ge衬底或在表面上包含所述Ge层的复合结构。
30、一种绝缘体上Ge结构，包括通过SiO2键合层而与衬底键合的Ge层，其具有的Ge/SiO2界面陷阱密度(或者说“界面态密度”)小于或等于5e13eV-1·cm-2。
31、根据上述权利要求所述的结构，其中，所述界面态密度小于或等于4e13eV-1·cm-2。
32、根据上述权利要求所述的结构，其中，所述界面态密度小于或等于1e13eV-1·cm-2。
33、根据上述权利要求所述的结构，其中，所述界面态密度小于或等于7e12eV-1·cm-2。
34、根据之前任一项权利要求所述的结构，包括在所述Ge层和所述SiO2层之间的钝化层和/或界面层。
CNA2006800388843A 2005-10-19 2006-10-17 与衬底键合的锗层的处理 Pending CN101292342A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0510636 2005-10-19
FR0510636A FR2892230B1 (fr) 2005-10-19 2005-10-19 Traitement d'une couche de germamium

Publications (1)

Publication Number Publication Date
CN101292342A true CN101292342A (zh) 2008-10-22

Family

ID=36676435

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800388843A Pending CN101292342A (zh) 2005-10-19 2006-10-17 与衬底键合的锗层的处理

Country Status (7)

Country Link
US (1) US20080268615A1 (zh)
EP (1) EP1949430A1 (zh)
JP (1) JP2009513009A (zh)
KR (1) KR20080068870A (zh)
CN (1) CN101292342A (zh)
FR (1) FR2892230B1 (zh)
WO (1) WO2007045759A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157432A (zh) * 2011-01-24 2011-08-17 清华大学 GeOI结构及其形成方法
CN102169888A (zh) * 2011-03-10 2011-08-31 清华大学 应变GeOI结构及其形成方法
CN102184954A (zh) * 2011-03-10 2011-09-14 清华大学 应变Ge沟道器件及其形成方法
CN102184953A (zh) * 2011-03-10 2011-09-14 清华大学 应变GeOI结构及其形成方法
CN102201364A (zh) * 2011-05-26 2011-09-28 北京大学 一种绝缘体上锗衬底的制备方法
CN102543755A (zh) * 2012-01-09 2012-07-04 复旦大学 一种实现金属-锗接触中锗衬底表面费米能级解钉扎的方法
CN102593039A (zh) * 2011-11-16 2012-07-18 西安电子科技大学 基于AlN埋绝缘层的机械致单轴应变GeOI晶圆的制作方法
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
US8772873B2 (en) 2011-01-24 2014-07-08 Tsinghua University Ge-on-insulator structure and method for forming the same
CN106531682A (zh) * 2016-11-24 2017-03-22 清华大学 GeOI结构以及制备方法
CN106783616A (zh) * 2016-11-24 2017-05-31 清华大学 半导体结构以及制备方法
CN113314397A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763502B2 (en) 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
FR2933534B1 (fr) * 2008-07-03 2011-04-01 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat
EP2161742A1 (en) * 2008-09-03 2010-03-10 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
LT5774B (lt) 2010-04-21 2011-09-26 Edvinas BAUBLYS Pirkimo sistema savitarnos būdu
US20120045883A1 (en) * 2010-08-23 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8786017B2 (en) * 2011-03-10 2014-07-22 Tsinghua University Strained Ge-on-insulator structure and method for forming the same
TWI521600B (zh) 2011-06-03 2016-02-11 應用材料股份有限公司 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
JP6111678B2 (ja) * 2013-01-17 2017-04-12 信越半導体株式会社 ＧｅＯＩウェーハの製造方法
KR102150252B1 (ko) * 2013-11-12 2020-09-02 삼성전자주식회사 반도체 장치 제조방법
GB2541146B (en) * 2014-05-23 2020-04-01 Massachusetts Inst Technology Method of manufacturing a germanium-on-insulator substrate
CN110247026A (zh) * 2018-03-08 2019-09-17 天津大学 一种GeCH3—RGO—SP纳米复合锂离子电池负极材料及制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268584A (en) * 1979-12-17 1981-05-19 International Business Machines Corporation Nickel-X/gold/nickel-X conductors for solid state devices where X is phosphorus, boron, or carbon
JPS6346779A (ja) * 1986-08-15 1988-02-27 Nec Corp 半導体装置
US5289057A (en) * 1993-01-04 1994-02-22 Rohm Co., Ltd. Level shift circuit
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
EP0987529A1 (de) * 1998-09-14 2000-03-22 Heraeus Electro-Nite International N.V. Elektrischer Widerstand mit wenigstens zwei Anschlusskontaktfeldern auf einem Substrat mit wenigstens einer Ausnehmung sowie Verfahren zu dessen Herstellung
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6559018B1 (en) * 2002-01-18 2003-05-06 Taiwan Semiconductor Manufacturing Company Silicon implant in a salicided cobalt layer to reduce cobalt-silicon agglomeration
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
EP1588415B1 (en) * 2003-01-07 2012-11-28 Soitec Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US6833195B1 (en) * 2003-08-13 2004-12-21 Intel Corporation Low temperature germanium transfer
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
WO2006012544A2 (en) * 2004-07-22 2006-02-02 The Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
EP1659623B1 (en) * 2004-11-19 2008-04-16 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for fabricating a germanium on insulator (GeOI) type wafer

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772873B2 (en) 2011-01-24 2014-07-08 Tsinghua University Ge-on-insulator structure and method for forming the same
WO2012100519A1 (en) * 2011-01-24 2012-08-02 Tsinghua University Ge-on-insulator structure and method for forming the same
CN102157432A (zh) * 2011-01-24 2011-08-17 清华大学 GeOI结构及其形成方法
CN102184954B (zh) * 2011-03-10 2013-03-27 清华大学 应变Ge沟道器件及其形成方法
CN102169888A (zh) * 2011-03-10 2011-08-31 清华大学 应变GeOI结构及其形成方法
CN102184954A (zh) * 2011-03-10 2011-09-14 清华大学 应变Ge沟道器件及其形成方法
CN102184953A (zh) * 2011-03-10 2011-09-14 清华大学 应变GeOI结构及其形成方法
CN102184953B (zh) * 2011-03-10 2013-03-27 清华大学 应变GeOI结构及其形成方法
CN102201364A (zh) * 2011-05-26 2011-09-28 北京大学 一种绝缘体上锗衬底的制备方法
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
CN102593039A (zh) * 2011-11-16 2012-07-18 西安电子科技大学 基于AlN埋绝缘层的机械致单轴应变GeOI晶圆的制作方法
CN102593039B (zh) * 2011-11-16 2014-12-10 西安电子科技大学 基于AlN埋绝缘层的机械致单轴应变GeOI晶圆的制作方法
CN102543755A (zh) * 2012-01-09 2012-07-04 复旦大学 一种实现金属-锗接触中锗衬底表面费米能级解钉扎的方法
CN106531682A (zh) * 2016-11-24 2017-03-22 清华大学 GeOI结构以及制备方法
CN106783616A (zh) * 2016-11-24 2017-05-31 清华大学 半导体结构以及制备方法
CN106783616B (zh) * 2016-11-24 2020-09-08 清华大学 半导体结构以及制备方法
CN113314397A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法

Also Published As

Publication number Publication date
JP2009513009A (ja) 2009-03-26
FR2892230B1 (fr) 2008-07-04
US20080268615A1 (en) 2008-10-30
WO2007045759A1 (fr) 2007-04-26
FR2892230A1 (fr) 2007-04-20
KR20080068870A (ko) 2008-07-24
EP1949430A1 (fr) 2008-07-30

Similar Documents

Publication Publication Date Title
CN101292342A (zh) 与衬底键合的锗层的处理
US10741437B2 (en) High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
US11145538B2 (en) High resistivity silicon-on-insulator structure and method of manufacture thereof
US11508612B2 (en) Semiconductor on insulator structure comprising a buried high resistivity layer
CN101106072B (zh) 直接接合电子学、光学或光电子学使用的两个基板的方法
Maszara Silicon‐On‐Insulator by wafer bonding: A review
US10818539B2 (en) Manufacturing method of smoothing a semiconductor surface
US7037806B1 (en) Method of fabricating silicon-on-insulator semiconductor substrate using rare earth oxide or rare earth nitride
US7279369B2 (en) Germanium on insulator fabrication via epitaxial germanium bonding
US9831115B2 (en) Process flow for manufacturing semiconductor on insulator structures in parallel
US11139198B2 (en) High resistivity semiconductor-on-insulator wafer and a method of manufacturing
JP6752933B2 (ja) 多層構造体
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US20080020545A1 (en) Silicon-on-insulator semiconductor wafer
JP2006140453A (ja) 直接ウェハ結合による低欠陥のゲルマニウム膜の製造
CN102347219A (zh) 形成复合功能材料结构的方法
KR20100080777A (ko) 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용
CN101273449A (zh) 在应变硅层中具有提高的结晶度的应变绝缘体上硅（ssoi）结构
US9824891B1 (en) Method of manufacturing the thin film
US11688629B2 (en) Low-temperature method for manufacturing a semiconductor-on-insulator substrate
US8058149B2 (en) Method for fabricating a semiconductor substrate
CN110383456A (zh) 特别用于正面型成像器的绝缘体上半导体型结构和制造这种结构的方法
US20050023610A1 (en) Semiconductor-on-insulator structure having high-temperature elastic constraints
Kaizhou et al. A novel bonding partial SOI structure with polysilicon transition layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20081022