CN102157432A - GeOI结构及其形成方法 - Google Patents

GeOI结构及其形成方法 Download PDF

Info

Publication number
CN102157432A
CN102157432A CN201110025618XA CN201110025618A CN102157432A CN 102157432 A CN102157432 A CN 102157432A CN 201110025618X A CN201110025618X A CN 201110025618XA CN 201110025618 A CN201110025618 A CN 201110025618A CN 102157432 A CN102157432 A CN 102157432A
Authority
CN
China
Prior art keywords
layer
thin layer
geoi
passivation thin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110025618XA
Other languages
English (en)
Inventor
王敬
许军
郭磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201110025618XA priority Critical patent/CN102157432A/zh
Priority to PCT/CN2011/077703 priority patent/WO2012100519A1/en
Priority to US13/201,903 priority patent/US8772873B2/en
Publication of CN102157432A publication Critical patent/CN102157432A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出一种GeOI的形成方法，包括以下步骤：在第一衬底之上形成含Ge层；采用锶Sr或钡Ba对所述含Ge层的第一表面进行处理以形成第一钝化薄层；将所述第一衬底、所述含Ge层及所述第一钝化薄层翻转并转移至表面有氧化物绝缘层的硅衬底；和去除所述第一衬底。在本发明实施例中锶锗化物或钡锗化物形成的钝化薄层属于半导体，因此不仅可以改善Ge材料与绝缘氧化物之间的界面态问题，降低该界面处的漏电和散射，另外也不会过度降低Ge材料的迁移率性能。

Description

GeOI结构及其形成方法
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种GeOI(绝缘体上Ge)结构及其形成方法。
背景技术
长期以来，金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸一直遵循着所谓的摩尔定律(Moore’s law)不断按比例缩小，其工作速度越来越快，但是，对于基于Si材料本身的而言，已经接近于物理与技术的双重极限。因而，人们为了不断提升MOSFET器件的性能提出了各种各样的方法，从而MOSFET器件的发展进入了所谓的后摩尔(More-Than-Moore)时代。基于异质材料结构尤其是Si基Ge材料等高载流子迁移率材料系统的高迁移率沟道工程是其中的一种卓有成效的技术。例如，将Ge与具有SiO2绝缘层的Si片直接键合形成GeOI结构就是一种具有高空穴迁移率的Si基Ge材料，具有很好的应用前景。
现有GeOI结构是将Ge与SiO2等绝缘氧化物直接键合，或者Ge上形成有GeO2再与硅片键合。现有技术存在的缺点是，在GeOI技术中如果直接在绝缘氧化物衬底之上形成Ge材料，由于Ge材料与绝缘氧化物之间的接触界面比较差，尤其是界面态密度很高，从而引起比较严重的散射和漏电，最终影响了器件性能。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决目前GeOI结构中Ge与氧化物绝缘体之间界面态很差的缺陷。
为达到上述目的，本发明一方面提出一种GeOI的形成方法，包括以下步骤：在第一衬底之上形成含Ge层；采用锶Sr或钡Ba对所述含Ge层的第一表面进行处理以形成第一钝化薄层；将所述第一衬底、所述含Ge层及所述第一钝化薄层翻转并转移至表面有氧化物绝缘层的硅衬底；和去除所述第一衬底。
在本发明的一个实施例中，在所述去除第一衬底之后，还包括：采用锶或钡对所述含Ge层的第二表面进行处理以形成第二钝化薄层。
在本发明的一个实施例中，还包括：在所述第二钝化薄层之上形成栅介质层；在所述栅介质层之上形成栅电极；和在所述含Ge层之中形成源极和漏极。
在本发明的一个实施例中，还包括：对所述含Ge层的第二表面进行处理以形成GeSi钝化薄层。
在本发明的一个实施例中，通过键合方式将所述第一钝化薄层与所述表面有氧化物绝缘层的硅衬底相连。
在本发明的一个实施例中，所述含Ge层为应变Ge层、应变的GeSi层、弛豫Ge或弛豫GeSi
本发明再一方面还提出了一种GeOI结构，包括：表面有氧化物绝缘层的硅衬底；和形成在所述表面有氧化物绝缘层的硅衬底之上的含Ge层，其中，所述含Ge层与所述表面有氧化物绝缘层的硅衬底之间形成有第一钝化薄层，所述第一钝化薄层为锶锗化物或钡锗化物。
在本发明的一个实施例中，还包括：形成在所述含Ge层之上的第二钝化薄层，所述第二钝化薄层为锶锗化物或钡锗化物。
在本发明的一个实施例中，还包括：形成在所述第二钝化薄层之上的栅介质层；形成在所述栅介质层之上的栅电极；和形成在所述含Ge层之中的源极和漏极。
在本发明的一个实施例中，还包括：形成在所述含Ge层之上的GeSi钝化薄层。在本发明的一个实施例中，所述表面有氧化物绝缘层的硅衬底和所述含Ge层之间通过键合方式相连。
在本发明的一个实施例中，所述含Ge层为应变Ge层、应变的GeSi层、弛豫Ge或弛豫GeSi。在本发明实施例中锶锗化物或钡锗化物形成的钝化薄层属于半导体，因此不仅可以改善Ge材料与绝缘氧化物之间的界面态问题，降低该界面处的漏电和散射，另外也不会过度降低Ge材料的迁移率性能。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的GeOI结构的示意图；
图2-6为本发明实施例的GeOI结构的形成方法的中间步骤示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
如图1所示，为本发明实施例的GeOI结构的示意图。该GeOI结构包括表面有氧化物绝缘层的硅衬底1100和形成在表面有氧化物绝缘层的硅衬底1100之上的含Ge层1200，其中，含Ge层1200与表面有氧化物绝缘层的硅衬底1100之间形成有第一钝化薄层1300。在本发明实施例中，第一钝化薄层1300采用锶Sr或钡Ba对含Ge层1200的第一表面进行处理形成的为锶锗化物或钡锗化物。在本发明的一个实施例中，表面有氧化物绝缘层的硅衬底1100包括Si衬底，及形成在Si衬底之上的SiO2绝缘层。在本发明的另一个实施例中，含Ge层1200为应变Ge层、应变的GeSi层、弛豫Ge或弛豫GeSi。由于锶锗化物或钡锗化物形成的钝化薄层属于半导体，因此不仅可以改善Ge材料与绝缘氧化物之间的界面态问题，降低该界面处的漏电和散射，另外也不会过度降低Ge材料的迁移率性能。
在本发明的一个实施例中，该GeOI结构还包括形成在所述含Ge层之上的第二钝化薄层1400。其中，同样地，第二钝化薄层1400采用锶Sr或钡Ba对含Ge层1300的第二表面进行处理形成的为锶锗化物或钡锗化物。当然在本发明的其他实施例中，也可通过其他方式形成第二钝化薄层1400，即该第二钝化薄层1400为GeSi。
在本发明的一个实施例中，该GeOI结构还包括形成在第二钝化薄层1400之上的栅介质层1500和形成在栅介质层1500之上的栅电极1600，以及形成在含Ge层1300之中的源极和漏极1700。
如图2-6所示，为本发明实施例的GeOI结构的形成方法的中间步骤示意图。该方法包括以下步骤：
步骤S101，提供第一衬底2000，其中，第一衬底为Si衬底或者Ge衬底。当然在本发明的其他实施例中，还可采用其他衬底。在本发明实施例中第一衬底可重复使用，从而降低制造成本。
步骤S102，在第一衬底2000之上形成含Ge层1200，如图2所示。在本发明的一个实施例中，含Ge层1200可为应变Ge层、应变的GeSi层、弛豫Ge或弛豫GeSi。
步骤S103，采用锶Sr或钡Ba对含Ge层1200的第一表面进行处理以形成第一钝化薄层1300，该第一钝化薄层1300为锶锗化物或钡锗化物，如图3所示。
步骤S104，将第一衬底2000、含Ge层1200及第一钝化薄层1300翻转并转移至表面有氧化物绝缘层的硅衬底1100，如图4所示。在本发明的一个实施例中，通过键合方式将第一钝化薄层1300与表面有氧化物绝缘层的硅衬底1100相连。
步骤S105，去除第一衬底2000，如图5所示。
步骤S106，采用锶或钡对含Ge层1200的第二表面进行处理以形成第二钝化薄层1400，该第二钝化薄层1400为锶锗化物或钡锗化物，如图6所示。同样地，在本发明的其他实施例中，也可通过其他方式形成第二钝化薄层1400，即该第二钝化薄层1400为GeSi。
步骤S107，在第二钝化薄层1400之上形成栅介质层1500，在栅介质层1500之上形成栅电极1600，并在含Ge层1200之中形成源极和漏极1700，如图1所示。
在本发明实施例中锶锗化物或钡锗化物形成的钝化薄层属于半导体，因此不仅可以改善Ge材料与绝缘氧化物之间的界面态问题，降低该界面处的漏电和散射，另外也不会过度降低Ge材料的迁移率性能。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (12)

1.一种GeOI的形成方法，其特征在于，包括以下步骤：
在第一衬底之上形成含Ge层；
采用锶Sr或钡Ba对所述含Ge层的第一表面进行处理以形成第一钝化薄层；
将所述第一衬底、所述含Ge层及所述第一钝化薄层翻转并转移至表面有氧化物绝缘层的硅衬底；和
去除所述第一衬底。
2.如权利要求1所述的GeOI的形成方法，其特征在于，在所述去除第一衬底之后，还包括：
采用锶或钡对所述含Ge层的第二表面进行处理以形成第二钝化薄层。
3.如权利要求2所述的GeOI的形成方法，其特征在于，还包括：
在所述第二钝化薄层之上形成栅介质层；
在所述栅介质层之上形成栅电极；和
在所述含Ge层之中形成源极和漏极。
4.如权利要求1所述的GeOI的形成方法，其特征在于，在所述去除第一衬底之后，还包括：
对所述含Ge层的第二表面进行处理以形成GeSi钝化薄层。
5.如权利要求1所述的GeOI的形成方法，其特征在于，通过键合方式将所述第一钝化薄层与所述表面有氧化物绝缘层的硅衬底相连。
6.如权利要求1所述的GeOI的形成方法，其特征在于，所述含Ge层为应变Ge层、应变的GeSi层、弛豫Ge或弛豫GeSi。
7.一种GeOI结构，其特征在于，包括：
表面有氧化物绝缘层的硅衬底；和
形成在所述表面有氧化物绝缘层的硅衬底之上的含Ge层，其中，所述含Ge层与所述表面有氧化物绝缘层的硅衬底之间形成有第一钝化薄层，所述第一钝化薄层为锶锗化物或钡锗化物。
8.如权利要求7所述的GeOI结构，其特征在于，还包括：
形成在所述含Ge层之上的第二钝化薄层，所述第二钝化薄层为锶锗化物或钡锗化物。
9.如权利要求8所述的GeOI结构，其特征在于，还包括：
形成在所述第二钝化薄层之上的栅介质层；
形成在所述栅介质层之上的栅电极；和
形成在所述含Ge层之中的源极和漏极。
10.如权利要求7所述的GeOI结构，其特征在于，还包括：
形成在所述含Ge层之上的GeSi钝化薄层。
11.如权利要求7所述的GeOI结构，其特征在于，所述表面有氧化物绝缘层的硅衬底和所述含Ge层之间通过键合方式相连。
12.如权利要求7所述的GeOI结构，其特征在于，所述含Ge层为应变Ge层、应变的GeSi层、弛豫Ge或弛豫GeSi。
CN201110025618XA 2011-01-24 2011-01-24 GeOI结构及其形成方法 Pending CN102157432A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110025618XA CN102157432A (zh) 2011-01-24 2011-01-24 GeOI结构及其形成方法
PCT/CN2011/077703 WO2012100519A1 (en) 2011-01-24 2011-07-07 Ge-on-insulator structure and method for forming the same
US13/201,903 US8772873B2 (en) 2011-01-24 2011-07-27 Ge-on-insulator structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110025618XA CN102157432A (zh) 2011-01-24 2011-01-24 GeOI结构及其形成方法

Publications (1)

Publication Number Publication Date
CN102157432A true CN102157432A (zh) 2011-08-17

Family

ID=44438824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110025618XA Pending CN102157432A (zh) 2011-01-24 2011-01-24 GeOI结构及其形成方法

Country Status (2)

Country Link
CN (1) CN102157432A (zh)
WO (1) WO2012100519A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863392A (zh) * 2016-09-22 2018-03-30 中兴通讯股份有限公司 一种SiC MOS电容及其制造方法
CN112563189A (zh) * 2020-11-13 2021-03-26 广东省大湾区集成电路与系统应用研究院 一种压应力goi的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050042842A1 (en) * 2003-08-21 2005-02-24 Ryan Lei Germanium on insulator fabrication via epitaxial germanium bonding
CN101292342A (zh) * 2005-10-19 2008-10-22 Soi科技公司 与衬底键合的锗层的处理
US20100065886A1 (en) * 2008-09-12 2010-03-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN101882624A (zh) * 2010-06-29 2010-11-10 清华大学 在绝缘衬底上形成有高Ge应变层的结构及形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306386A (en) * 1993-04-06 1994-04-26 Hughes Aircraft Company Arsenic passivation for epitaxial deposition of ternary chalcogenide semiconductor films onto silicon substrates
EP2161742A1 (en) * 2008-09-03 2010-03-10 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050042842A1 (en) * 2003-08-21 2005-02-24 Ryan Lei Germanium on insulator fabrication via epitaxial germanium bonding
CN101292342A (zh) * 2005-10-19 2008-10-22 Soi科技公司 与衬底键合的锗层的处理
US20100065886A1 (en) * 2008-09-12 2010-03-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN101882624A (zh) * 2010-06-29 2010-11-10 清华大学 在绝缘衬底上形成有高Ge应变层的结构及形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863392A (zh) * 2016-09-22 2018-03-30 中兴通讯股份有限公司 一种SiC MOS电容及其制造方法
CN112563189A (zh) * 2020-11-13 2021-03-26 广东省大湾区集成电路与系统应用研究院 一种压应力goi的制作方法

Also Published As

Publication number Publication date
WO2012100519A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
CN102184954B (zh) 应变Ge沟道器件及其形成方法
CN101882624B (zh) 在绝缘衬底上形成有高Ge应变层的结构及形成方法
CN104241357A (zh) 一种晶体管、集成电路以及集成电路的制造方法
US20160351399A1 (en) Systems and Methods for Bidirectional Device Fabrication
CN102097477B (zh) 带栅极的mis及mim器件
CN102947940A (zh) 使用稀释漏极的高压晶体管
CN103022035B (zh) 一种集成电路及制作集成电路的方法
CN115632031B (zh) 集成栅保护机制的平面栅碳化硅mosfet的制造方法
CN103779421A (zh) 薄膜晶体管结构及其制作方法
CN102157432A (zh) GeOI结构及其形成方法
CN102214682B (zh) 具有悬空源漏的半导体结构及其形成方法
CN102184853A (zh) 肖特基二级管的制作方法
CN102169888B (zh) 应变GeOI结构及其形成方法
CN104752421A (zh) 一种集成电路及其制造方法
CN105304568A (zh) 一种降低高k金属栅器件阈值电压波动的方法
CN102651397B (zh) 一种半导体器件及其制造方法
CN102184940B (zh) 半导体结构及其形成方法
CN102214683B (zh) 具有悬空源漏的半导体结构及其形成方法
CN102184953B (zh) 应变GeOI结构及其形成方法
CN104282622A (zh) 集成电路的接触孔制造方法
CN102214681A (zh) 半导体结构及其形成方法
CN102800583A (zh) 平面型功率mos晶体管及其制造方法
CN106298530B (zh) 一种dmos器件有源区的制作方法及dmos器件
CN104992965B (zh) Igbt背面金属化退火的工艺方法
CN102122669A (zh) 晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110817